[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100943938B1 - 타이밍 발생기, 반도체 시험 장치 및 타이밍 발생 방법 - Google Patents

타이밍 발생기, 반도체 시험 장치 및 타이밍 발생 방법 Download PDF

Info

Publication number
KR100943938B1
KR100943938B1 KR1020047005507A KR20047005507A KR100943938B1 KR 100943938 B1 KR100943938 B1 KR 100943938B1 KR 1020047005507 A KR1020047005507 A KR 1020047005507A KR 20047005507 A KR20047005507 A KR 20047005507A KR 100943938 B1 KR100943938 B1 KR 100943938B1
Authority
KR
South Korea
Prior art keywords
signal
reference signal
delay
timing
delay amount
Prior art date
Application number
KR1020047005507A
Other languages
English (en)
Other versions
KR20040045832A (ko
Inventor
오카야스도시유키
Original Assignee
주식회사 아도반테스토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아도반테스토 filed Critical 주식회사 아도반테스토
Publication of KR20040045832A publication Critical patent/KR20040045832A/ko
Application granted granted Critical
Publication of KR100943938B1 publication Critical patent/KR100943938B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

소정의 주파수를 발생시키는 기준 신호 발생부와, 기준 신호를 소정의 시간 지연시킨 타이밍 신호를 출력하는 가변 지연 회로부와, 가변 지연 회로부의 지연량을 측정하는 지연량 측정부를 포함하되, 지연량 측정부가 측정한 지연량에 기초하여 가변 지연 회로부의 지연량을 제어하는 타이밍 발생부에 있어서, 기준 신호의 주파수를 미소 주파수 범위에서 연속적으로 변조시킴으로써, 지연량 측정부가 높은 정밀도로 가변 지연 회로부의 지연량을 측정할 수 있게 된다. 또한, 측정된 지연량에 기초하여 가변 지연 회로부의 지연량을 제어함으로써, 높은 정밀도로 지연된 타이밍 신호를 발생시킬 수 있다.
Figure R1020047005507
타이밍 발생기, 반도체, 시험

Description

타이밍 발생기, 반도체 시험 장치 및 타이밍 발생 방법{Timing Generator, Semiconductor Testing Device, and Timing Generating Method}
본 발명은, 기준 신호를 소정의 시간 지연시킨 타이밍 신호를 발생시키는 타이밍 발생기, 반도체 시험 장치 및 타이밍 발생 방법에 관한 것이다. 특히, 기준 신호의 지연량을 높은 정밀도로 측정하고 지연량을 제어하는 타이밍 발생기, 반도체 시험 장치 및 타이밍 발생 방법에 관한 것이다. 또한, 본 발명은, 다음의 일본 특허 출원에 관련된다. 문헌의 참조에 의한 편입이 인정되는 지정국에 있어서는, 하기의 출원에 기재된 내용을 참조에 의하여 본 출원에 편입시키고, 본 출원의 기재의 일부로 한다.
일본 특허출원 2001-326500 출원일 2001년 10월 24일
도 1은 종래의 타이밍 발생기 100을 도시한다. 타이밍 발생기 100은, 기준 신호 발생부 10, 선택부 12, 가변 지연 회로부 14, 제어 회로 16, 파형 정형 회로 32 및 주파수 카운터 18을 포함한다. 타이밍 발생기 100은, 예컨대 반도체를 시험하는 반도체 시험 장치에 사용된다.
기준 신호 발생부 10은, 소정의 주파수의 기준 신호를 발생시키고, 기준 신호를 선택부 12 및 제어 회로 16에 공급한다. 또한, 기준 신호 발생부 10은, 예컨 대 타이밍 발생기 100이 반도체 시험 장치에 사용되는 경우, 반도체 시험 장치의 다른 부분에도 기준 신호를 공급한다. 선택부 12는, 기준 신호 발생부 12로부터 공급된 기준 신호와, 파형 정형 회로 32가 출력하는 신호의 어느 하나를 선택하여 가변 지연 회로부 14에 입력한다. 가변 지연 회로부 14는, 선택부 12에 의하여 선택된 신호를 소정의 기간 지연시켜 출력한다. 제어부 16은, 가변 지연 회로부 14의 지연량을 제어한다.
타이밍 발생기 100은, 최초에 가변 지연 회로부 14의 지연량이 원하는 지연량인지 아닌지를 측정한다. 도 1에 도시된 바와 같이, 타이밍 발생기 100에 시작 펄스가 입력된다. 선택부 12는, 경로 B를 선택하고, 가변 지연 회로부 14의 출력이 가변 지연 회로부 14의 입력에 피드백되는 루프를 형성한다. 당해 시작 펄스는 형성된 당해 루프를 순환한다. 당해 시작 펄스는 당해 루프를 순환할 때마다 가변 지연 회로부 14에 의하여 소정의 지연량으로 지연된다. 즉, 당해 루프에는, 주기가 가변 지연 회로부 14의 지연량과 거의 같은 발진 신호가 생성된다.
종래의 타이밍 발생기 100은, 당해 루프에 있어서의 발진 신호의 주파수를 측정함으로써 가변 지연 회로부 14의 지연량을 산출할 수 있었다. 주파수 카운터 18은 당해 루프에 있어서의 발진 신호의 순환수를 측정하는 카운터이다. 주파수 카운터 18이 측정한 순환수에 기초하여 피드백 루프에 있어서의 신호의 주파수, 즉 가변 지연 회로부 14의 지연량을 산출한다. 산출된 지연량에 기초하여 제어부 16은 가변 지연 회로부 14의 지연량을 원하는 지연량으로 제어한다.
통상, 가변 지연 회로부 14의 지연량을 원하는 지연량에 대하여 정밀하게 조 정할 필요가 있기 때문에, 가변 지연 회로부 14의 지연 설정치를 변화시켜 가면서 각각의 지연 설정치에 대한 당해 루프에 있어서의 발진 주기를 산출한다. 지연 설정치의 변화에 따른 지연 변화량의 기대치와, 당해 발진 주기의 변화량이 일치하도록 제어부 16은 가변 지연 회로부 14의 지연량을 제어한다. 이렇게 함으로써, 가변 지연 회로부 14 이외의 회로에 의한 지연 시간 등의, 일정한 오프셋으로서 존재하는 지연 시간은 계산상 소거시킬 수 있다. 단지, 이하의 설명에 있어서는, 설명을 명확히 하기 위하여, 당해 루프에 있어서의 당해 오프셋 지연량이 0인 것으로 한다.
가변 지연 회로부 14의 지연량을 조정한 후, 선택부 12는, 경로 A를 선택하고, 기준 신호 발생부 10이 발생하는 기준 신호를 가변 지연 회로부 14에 입력한다. 가변 지연 회로부 14는, 입력된 당해 기준 신호를 조정시킨 지연량으로 지연시켜 출력한다.
그러나, 종래의 타이밍 발생기 100에 있어서는, 기준 신호 발생부 10이, 예컨대 반도체 시험 장치에 사용되는 경우, 다른 부분에도 기준 신호를 공급하기 때문에, 상기 다른 부분에 공급되는 기준 신호의 노이즈가 당해 루프에 있어서의 발진 신호에 영향을 주게 된다. 이 때문에, 당해 루프에 있어서의 발진 신호의 주파수를 높은 정밀도로 측정하기 곤란하게 된다. 예컨대, 당해 기준 신호의 주기와, 가변 지연 회로부 14의 지연량이 근사한 값을 취하는 경우, 타이밍 발생기 100의 피드백 루프에 있어서의 신호의 주기는 당해 기준 신호의 주기와 같아진다. 소위 흡입(吸口)현상이다. 이하, 흡입현상에 관하여 설명한다.
도 2는 흡입 현상에 관하여 설명한 도면이다. 기준 신호 발생기 10이 발생하는 기준 신호는, 도 2(a)에 도시된 바와 같이, 주기 T1의 구형파 신호이다. 또한, 주기 T1은 가변 지연 회로부 14의 지연량 T2보다 약간 작은 값이다. 도 2(a)에 도시된 기준 신호에 의하여 예컨대 도 2(b)에 도시된 바와 같은 노이즈가 당해 루프에 있어서의 발진 신호에 중첩된다.
루프에 공급되는 시작 펄스에 의한 발진 신호는, 당해 노이즈의 영향을 무시하는 경우, 도 2(c)에 도시된 바와 같이, 주기가 가변 지연 회로부 14의 지연량 T2에 거의 동일한 발진 신호가 된다. 즉, 도 2(c)에 도시된 발진 신호의 주기를 측정하면 가변 지연 회로부 14의 지연량 T2를 산출할 수 있다. 그러나, 실제로는, 도 2(b)에도시된 노이즈의 영향에 의하여, 당해 루프의 주기는 가변 지연 회로부 14의 지연량 T2와 다른 값을 취하게 되어 버린다.
도 2(d)는, 도 2(c)에 도시된 발진 신호에 도 2(b)의 노이즈가 중첩된 경우의 당해 루프에 있어서의 발진 신호를 도시한다. 먼저, 도 2(c)의 구형파 22c에 도시된 시작 펄스가 타이밍 발생기 100에 공급된다. 시작 펄스는 그 일예로서, 기준 신호의 하나의 구형파와 동기된 것으로 한다. 시작 펄스에 의한 구형파 22c에 노이즈가 중첩된 것이 구형파 22d이다. 구형파 22d는 파형 성형기 32에 의하여 정형되고, 선택부 12를 거쳐 가변 지연 회로부 14에 입력된다. 정형된 구형파 22d는, 가변 지연 회로부 14에 의하여 소정의 시간 지연되고, 도 2(b)의 노이즈가 중첩된 구 형파 24d로 된다. 구형파 22d와, 구형파 24d의 주기를 T3로 하면, 주기 T3는 가변 지연 회로부 14의 지연량 T2와 동일하게 될 것이지만, 중첩된 노이즈의 영향에 의하여 다른 값이 된다. 이 경우에는, 노이즈의 주기 T1이 가변 지연 회로부 14의 지연량보다 약간 작은 값으로 되기 때문에, 주기 T1에 근사한 값 T2-α가 된다. 구형파 24d는, 파형 정형기 32에 의하여 정형되어, 도 2(e)에 도시된 구형파 24e가 된다. 도 2(e)는, 도 2(d)에 도시된 신호를 정형한 신호를 도시한다. 구형파 24e는, 지연 회로부 14에 의하여 지연되어, 노이즈가 중첩된 구형파 26d가 된다. 구형파 26d는, 구형파 24c가 아니라, 구형파 24e를 가변 지연 회로부 14에 의하여 지연시킨 신호이다. 또한, 구형파 26은, 구형파 24e를 가변 지연 회로부 14의 지연량 T2만큼 지연시킨 신호이지만, 노이즈의 영향에 의하여 그 지연량은 T2-α에 의하여 더욱 T1에 가까운 값이된다.
이상의 루프를 반복함에 의하여 발진 신호의 주기는 기준 신호의 주기에 가까워 진다. 어느 정도의 회수를 반복함에 의하여, 발진 신호의 주기는 평형 상태에 도달한다. 즉, 기준 신호의 주기와, 가변 지연 회로부 14의 지연량이 근사한 값으로 되고, 기준 신호의 주기가 일정한 경우, 당해 발진 신호의 주기에 대한 당해 기준 신호에 의한 노이즈의 영향은 평형 상태에 도달할 때까지 축적된다. 기준 신호의 주기와, 가변 지연 회로부 14의 지연량이 근사하기 때문에, 평형 상태에 도달한 발진 신호의 주기는, 기준 신호에 의한 노이즈의 영향을 계속 받게 되고, 기준 신 호의 주기와 동일한 주기를 계속 취하게 된다. 평형 상태에 도달한 발진 신호의 주기는, 기준 신호의 주기와 거의 같은 값이 된다. 이 때문에, 발진 신호의 주기와, 가변 지연 회로부 14의 지연량과의 사이에 오차가 발생하여, 높은 정밀도로 가변 지연 회로부 14의 지연량 T2를 산출하는 것이 곤란하게 된다. 따라서, 가변 지연 회로부 14의 지연량을 높은 정밀도로 제어하기가 어려워진다. 또한, 타이밍 발생기 100이, 반도체 시험 장치에 사용되는 경우, 반도체 디바이스를 높은 정밀도로 시험하기가 곤란하게 된다.
본 발명은 상기의 과제를 해결할 수 있는 타이밍 발생기, 반도체 시험 장치 및 타이밍 발생 방법을 제공하는 것을 목적으로 한다. 이 목적은, 청구의 범위에 있어서, 독립항에 기재된 특징들의 조합에 의하여 달성된다. 또한, 종속항은 본 발명의 더욱 유리한 구체예를 규정한다
상기 과제를 해결하기 위하여, 본 발명의 제1 형태에 있어서는, 기준 신호를 소정의 시간 지연시킨 타이밍 신호를 발생시키는 타이밍 발생기에 있어서, 소정의 주파수의 상기 기준 신호를 발생시키는 기준 신호 발생부와, 상기 기준 신호 발생부가 발생시킨 상기 기준 신호의 주파수를 변조시키는 변조부와, 상기 기준 신호가 입력되며, 상기 기준 신호를 소정의 시간 지연시킨 상기 타이밍 신호를 출력하는 가변 지연 회로부와, 상기 가변 지연 회로부의 지연량을 측정하는 지연량 측정부를 포함하는 것을 특징으로 하는 타이밍 발생기를 제공한다.
상기 기준 신호 발생부는, 가변 지연 회로부를 포함하는 다른 회로에 기준 신호를 공급해도 좋다. 또한, 변조부는, 기준 신호의 주파수를 소정의 시간 연속하여 변조시켜도 좋다. 또한, 타이밍 발생기는, 지연량 측정부가 측정한 지연량에 기초하여 가변 지연 회로부의 지연량을 제어하는 제어부를 더 포함해도 좋다. 지연량 측정부는, 타이밍 신호를 가변 지연 회로부의 입력으로 피드백하는 신호 귀환부를 포함하되, 지연량 측정부는, 신호 귀환부가 가변 지연 회로부에 타이밍 신호를 피드백함으로써 발진하는 발진 신호의 주파수를 측정하고, 측정된 발진 신호의 주파수에 기초하여 가변 지연 회로부의 지연량을 산출해도 좋다.
변조부는, 두 개의 신호가 입력되며, 두 개의 신호의 주파수 차이에 기초한 전압치의 위상차 신호를 출력하는 위상차 비교기와, 위상차 신호에 소정의 변조 신호를 중첩시키는 중첩부와, 변조 신호가 중첩된 위상차 신호가 입력되고, 위상차 신호의 전압치에 비례하여 주파수가 증감하는 출력 신호를 출력하는 전압 제어 가변 주파수 발진기와, 출력 신호의 주기를 정수배하여, 위상차 비교기의 제1 입력으로 피드백하는 분주기를 포함하되, 기준 신호는 위상차 비교기의 제2 입력으로 입력되어도 좋다. 중첩부는, 소정의 시간 연속하여 전압치가 변화하는 상기 변조 신호를 상기 위상차 신호에 중첩시켜도 좋다.
본 발명의 제2 형태에 있어서는, 반도체 디바이스를 시험하는 시험 장치에 있어서, 소정의 주파수의 기준 신호 및 반도체 디바이스를 시험하는 시험 신호를 발생시키는 패턴 발생부와, 기준 신호가 입력되며, 기준 신호를 소정의 시간 지연시킨 타이밍 신호를 출력하는 타이밍 발생기와, 시험 신호 및 타이밍 신호가 입력 되며, 시험 신호를 타이밍 신호에 기초하여 지연시킨 정형(整形) 신호를 반도체 디바이스로 공급하는 파형 정형기와, 정형 신호에 기초한 반도체 디바이스로부터의 출력 신호를 수취하고, 출력 신호에 기초하여 반도체 디바이스의 양부를 판정하는 판정부를 포함하되, 타이밍 발생기는, 패턴 발생부가 발생시킨 기준 신호의 주파수를 변조시키는 변조부와, 기준 신호가 입력되며, 기준 신호를 소정의 시간 지연시킨 타이밍 신호를 출력하는 가변 지연 회로부와, 가변 지연 회로부의 지연량을 측정하는 지연량 측정부를 포함하는 것을 특징으로 하는 시험 장치를 제공한다.
본 발명의 제3 형태에 있어서는, 기준 신호를 소정의 시간 지연시킨 타이밍 신호를 발생시키는 타이밍 발생 방법에 있어서, 기준 신호의 주파수를 변조시키는 변조 단계와, 기준 신호가 입력되며, 기준 신호를 소정의 시간 지연시킨 타이밍 신호를 출력하는 지연 단계와, 지연 단계에 있어서 지연량을 측정하는 지연량 측정 단계를 포함하는 것을 특징으로 하는 타이밍 발생 방법을 제공한다.
제3 형태에 있어서, 지연량 측정 단계에 있어서, 측정된 지연량에 기초하여 지연 단계에 있어서의 지연량을 제어하는 제어 단계를 더 포함하여도 좋다. 또한, 지연량 측정 단계는, 타이밍 신호를 지연 단계에 있어서의 입력으로 피드백하는 신호 귀환 단계를 포함하되, 지연량 측정 단계는, 신호 귀환 단계가 지연 단계에서 타이밍 신호를 피드백함으로써 발진하는 발진 신호의 주파수를 측정하고, 측정된 발진 신호의 주파수에 기초하여 지연 단계의 지연량을 산출해도 좋다.
또한, 상기의 발명의 개요는, 본 발명이 필요로 하는 특징의 전부를 열거한 것은 아니며, 이러한 특징군의 서브 콤비네이션도 또한 발명으로 될 수 있다.
도 1은, 종래의 타이밍 발생기 100의 구성을 도시한 도면이다.
도 2는 종래의 타이밍 발생기 100에 있어서, 흡입 현상을 설명하는 도면이다. 도 2(a)는 기준 신호의 일예를 도시한다. 도 2(b)는 노이즈의 일예를 도시한다. 도 2(c)는 노이즈의 영향을 무시한 발진 신호의 일예를 도시한다. 도 2(d)는, 노이즈의 영향을 받은 발진 신호의 일예를 도시한다. 도 2(e)는 정형된 발진 신호의 일예를 도시한다.
도 3은, 본 발명에 의한 타이밍 발생기 200의 구성의 일예를 도시한다.
도 4는, 타이밍 발생기 200이 발생시키는 발진 신호의 주기의 일예를 도시하는 도면이다. 도 4(a)는 기준 신호의 일예를 도시한다. 도 4(b)는 노이즈의 일예를 도시한다. 도 4(c)는 노이즈의 영향을 무시한 발진 신호의 일예를 도시한다. 도 4(d)는, 노이즈의 영향을 받은 발진 신호의 일예를 도시한다. 도 4(e)는 정형된 발진 신호의 일예를 도시한다.
도 5는 변조부 30의 구성의 일예를 도시한 도면이다.
도 6은, 본 발명에 의한 반도체 시험 장치 300의 구성의 일예를 도시한 도면이다.
도 7은, 본 발명에 의한 타이밍 발생 장치의 흐름도를 도시한 도면이다.
이하, 본 발명의 실시의 형태를 통하여 본 발명을 설명하지만, 이하의 실시 형태는 특허청구범위에 기재된 발명을 한정하는 것은 아니며, 또 실시 형태 중에 설명되어 있는 특징의 조합의 전체가 발명의 해결 수단에 필수적인 것으로 한정되지 않는다.
도 3은, 본 발명에 의한 타이밍 발생기 200의 구성의 일예를 도시한다. 타이밍 발생기 200은, 기준 신호 발생부 10, 변조부 30, 제어부 16, 선택부 12, 가변 지연 회로부 14, 지연량 측정부 40을 포함한다.
기준 신호 발생부 10은, 소정의 주파수의 기준 신호를 발생시킨다. 당해 기준 신호는, 변조부 30을 거쳐 선택부 12 및 제어부 16으로 입력된다. 변조부 30은, 기준 신호 발생부 10이 발생시킨 기준 신호의 주파수를 변조한다. 변조부 30은, 당해 기준 신호의 주파수를 소정의 시간 연속하여 변조하는 것이 바람직하다. 변조부 30은, 주파수를 변조시킨 기준 신호를 제어부 16 및 선택부 12에 공급한다. 또한, 타이밍 발생기 200이 예컨대 반도체 시험 장치에 사용되는 경우, 기준 신호 발생부 10은, 변조부 30을 거쳐 가변 지연 회로부 14를 포함하는 다른 회로(도시되지 않음)에 기준 신호를 공급하여도 좋다. 예컨대, 타이밍 발생기 100이 반도체 시험 장치에 사용되는 경우, 기준 신호 발생부 10은, 반도체 시험 장치 이외의 다른 장치에도, 주파수를 변조시킨 기준 신호를 공급한다. 선택부 12는, 공급된 기준 신호와 파형 정형 회로 32가 출력한 신호의 어느 하나를 선택하여, 가변 지연 회로 14에 공급한다. 제어부 16은, 공급된 기준 신호에 기초한 타이밍으로 가변 지연 회로 14의 지연량을 제어한다. 가변 지연 회로부 14는 공급된 기준 신호를 소정의 시간 지연시킨 타이밍 신호로 출력한다. 또한, 제어부 16은, 가변 지연 회로부 14가 수취한 신호에 대하여 소정의 지연량을 생성하도록 제어한다.
지연량 측정부 40은, 가변 지연 회로부 14가 생성한 지연량을 측정한다. 지연량 측정부 40은, 주파수 카운터 18과 신호 귀환부 50을 포함한다. 신호 귀환부 50은, 파형 정형 회로 32를 포함한다. 지연량 측정부 40이, 가변 지연 회로부 14의 지연량을 측정하는 경우, 측정부 12는 경로 B를 선택하고, 가변 지연 회로부 14와 신호 귀환부 50에 의한 루프를 형성한다. 신호 귀환부 50에는 시작 펄스가 입력된다. 시작 펄스는, 예컨대 하나의 펄스를 포함하는 신호이다. 신호 귀환부 50에 입력된 시작 펄스는, 파형 정형 회로 및 선택부 12를 거쳐 가변 지연 회로부 14에 입력된다. 가변 지연 회로부 14는, 입력된 시작 펄스를 소정의 시간 지연시켜, 신호 귀환부 50으로 출력한다. 출력된 시작 펄스는, 신호 귀환부 50 및 선택부 12를 거쳐 가변 지연 회로부 14의 입력으로 피드백된다. 이 피드백을 반복함으로써, 가변 지연 회로부 14 및 신호 귀환부 50을 포함하는 루프을 순환하는 발진 신호가 생성된다.
주파수 카운터 18은, 가변 지연 회로부 14 및 신호 귀환부 50을 포함하는 루프에 의한 발진 신호의 소정 기간내의 순환수를 카운트한다. 측정된 당해 발진 신호의 순환수에 기초하여, 가변 지연 회로부 14의 지연량을 산출한다. 본 발명에 의한 타이밍 발생기 200은, 당해 기준 신호의 주파수를 변조함으로써, 당해 기준 신호에 의한 노이즈의 영향을 축적하는 것을 방지할 수 있기 때문에, 당해 기준 신호의 주파수를 변조함으로써, 가변 지연 회로부 14가 생성하는 지연량을 높은 정밀도로 산출할 수 있게 된다. 이하, 기준 신호의 주파수를 변조한 경우의 당해 발진 신호의 주기에 관한 예를 들어 설명한다.
도 4는 기준 신호의 주파수를 변조한 경우의 발진 신호의 주기의 일예에 관하여 설명한 도면이다. 도 4(a)는 기준 신호 발생기 10이, 변조부 30을 거쳐 공급하는 기준 신호를 도시한다. 기준 신호 발생부 10은, 주기 T4의 구형 신호를 발생시키고, 변조부 30은 기준 신호 발생부 10이 발생시킨 구형파 신호의 주파수를 변조하여 출력한다. 본 실시예에 있어서, 기준 신호 발생부 10이 발생시킨 기준 신호의 주기는, T4로부터 임의의 미소 시간을 증감시킨 주기로 한다.
도 4(b)는, 기준 신호에 의한 노이즈의 일예를 도시한다. 노이즈의 주기는 기준 신호의 주기와 동일한다. 도 4(c)는 노이즈의 영향을 무시한 경우에 있어서의, 시작 펄스에 의한 발진 신호를 도시한다. 구형파 44c는, 시작 펄스에 의한 구형파이다. 일예로서, 구형파 44c와 기준 신호의 구형파의 하나가 동기된 것으로 한다. 도 4(c)에 도시된 발진 신호의 주기는, 가변 지연 회로부 14의 지연량 T4와 거의 동일하다.
도 4(d)는, 도 4(c)에 도시된 발진 신호에, 도 4(b)에 도시된 노이즈가 중첩된 신호를 도시한다. 구형파 44d는 가변 지연 회로부 14에 의하여 지연되고, 구형파 46d가 된다. 구형파 44d와 구형파 46d의 주기는, 노이즈의 영향에 의하여 지연량 T5로부터 기준 신호의 주기 T4로 약간 쉬프트된 값이 된다. 구형파 46d는, 파형 정형 회로 32에 의하여 정형된 도 4(e)에 도시된 바와 같은 구형파 46e가 된다. 도 4(e)는 도 4(d)에 도시된 신호를 정형한 신호를 도시한다. 구형파 46e는 가변 지연 회로부 14에 의하여 지연되어 구형파 48d로 된다. 본 발명에 의한 타이밍 발생기 200은, 기준 신호의 주파수를 변조하고 있기 때문에, 구형파 48d의 타이밍과 기준 신호에 의한 노이즈의 타이밍을 다르게 할 수 있다. 따라서, 구형파 46d와 구형파 48d의 주기는, 기준 신호에 의한 노이즈의 영향을 받지 않고, 가변 지연 회로부 14에 의한 지연량 T5와 동일하게 된다. 또한, 구형파 48d 이하에 있어서도 동일하다. 즉, 어느 구형파에 있어서, 노이즈의 영향을 받아 주기 T5와 다른 값을 갖게 되어도, 다음의 구형파에서는 노이즈의 영향을 받지 않고 주기는 가변 지연 회로부 14의 지연량 T5와 동일한 값이 된다. 또, 복수의 구형파에 있어서, 노이즈의 영향을 받아 그 동안 주기가 T5와 다른 값이 되는 경우에도, 노이즈의 주기를 변조하기 때문에, 발진 신호에 영향을 주지 않는 타이밍으로 노이즈가 발생되고, 발진 신호의 주기는 가변 지연 회로부 14의 지연량 T5로 수정된다. 따라서, 발진 신호 전체의 주기는 가변 지연 회로부 14의 지연량 T5와 같은 주기가 된다.
종래의 타이밍 발생기에 있어서는, 기준 신호의 주기가 일정하였기 때문에, 기준 신호의 주기와 가변 지연 회로부 14의 지연량이 근사한 값인 경우, 일단 발진 신호가 노이즈의 영향을 받으면 발진 신호의 주기는 기준 신호의 주기에 흡입되어 버린다. 도 3 및 도 4에 관련하여 설명한 타이밍 발생기 200에서는, 기준 신호의 주기를 변조하여 기준 신호에 의한 노이즈의 주기를 변조시킴으로써, 당해 노이즈가 발진 신호에 영향을 주는 타이밍을 변경하고 있다. 당해 노이즈가 발진 신호에 영향을 주는 타이밍을 변경시킴으로써, 발진 신호의 주기가 기준 신호의 주기에 흡 입되는 것이 방지될 수 있다.
본 실시예에 있어서는, 기준 신호 발생기 10이 발생시킨 기준 신호에 의한 노이즈에 관하여 설명하였으나, 다른 예에 있어서는 타이밍 발생기 200은 다른 원인에 의한 노이즈에 관하여 주파수를 변조시키는 변조부를 포함하여도 좋다.
도 5는 변조부 30의 구성의 일예를 도시한다. 변조부 30은, 분주기 32, 분주기 34, 위상 비교기 36, 증폭기 38, 중첩부 40 및 전압 제어 가변 주파수 발진기 42를 포함한다.
분주기 44는, 기준 신호 발생부 10(도 3 참조)으로부터 기준 신호가 입력되며, 입력된 기준 신호의 주파수를 1/M배(M은 자연수)한 신호를 위상 비교기 36으로 공급한다. 위상 비교기 36은 두 개의 신호가 입력되고, 두 개의 신호의 위상차에 기초한 전압치의 위상차 신호를 출력한다. 증폭기 38은, 위상차 비교기 36으로부터 출력된 위상차 신호를 수취하여, 소정의 비율로 증폭된 신호를 중첩부 40으로 공급한다. 중첩부 40은, 증폭기 38로부터 수취한 신호에 소정의 변조 신호를 중첩시켜 전압 제어 가변 주파수 발진기 42에 공급한다. 중첩부 40은, 소정의 시간 연속하여 전압치가 변화하는 변조 신호를 위상차 신호에 중첩하는 것이 바람직하다. 전압 제어 가변 주파수 발진기 42는, 중첩부 40으로부터 수취한 신호의 전압치에 기초한 주파수를 갖는 출력 신호를 출력한다. 분주기 34는, 전압 제어 가변 주파수 발진기 42가 출력한 출력 신호를 수취하고, 출력 신호의 주파수를 1/N배(N은 자연수)한 신호를 위상차 비교기 36의 입력으로 피드백한다.
본 실시예에 있어서 설명한 변조부 30에 의하면, 입력된 기준 신호의 주파수 를 변조시킨 신호를 출력할 수 있다. 중첩부 40에 있어서 중첩된 변조 신호는, 예컨대 정현파, 화이트 노이즈(white noise) 등이어도 좋다. 변조부 30으로부터 출력된 출력 신호의 주파수는 변조부 30으로 입력되는 기준 신호의 주파수를 N/M배 한 주파수를 기준으로 하여 미소한 주파수 범위에서 변조한다. 변조부 30으로부터 출력된 신호는, 타이밍 발생기 200 이외의 장치에도 공급되기 때문에, 변조부 30이 출력한 신호가 변조된 주파수 범위는 타이밍 발생기 200 이외의 장치의 동작에 영향을 주지 않는 범위인 것이 바람직하다. 예컨대, 변조부 30이 신호의 주파수를 변조하는 주파수 범위에 대응하는 주기는, 몇 피코(pico)초로부터 몇십 피고초인 것이 바람직하다. 본 발명에 의한 타이밍 발생기에 의하면, 신호의 주파수를 몇 피코초로부터 몇십 피코초 정도 변조시킴으로써, 타이밍 발생기 200 이외의 장치의 동작에 어떠한 영향도 주지 않고, 도 1 및 도 2에 관련하여 설명한 흡입 현상을 방지할 수 있다. 또한, 변조부 30은, 지연량 측정부 40이 가변 지연 회로부 14의 지연량을 측정하는 경우에만 기준 신호의 주파수를 변조하여도 좋다.
도 6은, 반도체 디바이스의 양부를 판정하는 반도체 시험 장치 300의 구성의 일예를 도시한다. 반도체 시험 장치 300은, 패턴 발생기 60, 파형 정형기 62, 신호 입출력부 66, 판정부 68 및 타이밍 발생기 200을 포함한다. 패턴 발생기 60은, 소정의 주파수의 기준 신호 및 반도체 디바이스 64를 시험하는 시험 신호를 발생시킨다. 패턴 발생기 60은, 소정의 주파수의 기준 신호를 타이밍 발생기 200에 공급하고, 시험 신호를 파형 정형부 62에 공급한다. 타이밍 발생기 200은, 도 3 내지 도 5에 관련하여 설명한 타이밍 발생기 200과, 동일 또는 유사한 기능 및 구성을 갖는 것이 좋다. 이 경우, 도 3 내지 도 5에 관련하여 설명한 타이밍 발생기 200의 기준 신호 발생부 10은, 패턴 발생기 60으로부터 수취한 기준 신호를 그대로 변조부 30에 공급한다.
타이밍 발생기 200은, 수취한 기준 신호를 소정의 시간 지연시킨 타이밍 신호를 파형 정형기 62, 신호 입출력부 66 및 판정부 68에 공급한다. 파형 정형기 62, 신호 입출력부 66, 판정부 68에 공급된 타이밍 신호는, 각각 다른 타이밍 신호이어도 좋다. 파형 정형기 62는 수취한 시험 신호를 정형하고, 수취한 타이밍 신호에 기초한 타이밍으로 신호 입출력부 66에 공급한다. 신호 입출력부 66은, 파형 정형기 62로부터 수취한 시험 신호를 수취한 타이밍 신호에 기초한 타이밍으로 반도체 디바이스 64에 입력한다. 또한, 신호 입출력부 66은, 반도체 디바이스 64가 입력된 시험 신호에 기초하여 출력한 신호를 수취하여 판정부 68에 입력한다. 판정부 68은, 신호 입출력부 66으로부터 수취한 신호에 기초하여 반도체 디바이스 64의 양부를 판정한다. 판정부 68은 패턴 발생기 60이 발생시킨 시험 신호에 기초한 기대치와, 신호 입출력부 66으로부터 수취한 신호를 비교하여 반도체 디바이스 64의 양부를 판정하여도 좋다. 또한, 패턴 발생기 60은 발생시킨 시험 신호에 기초한 기대치를 판정부 68에 공급하여도 좋다.
본 실시예에 있어서 설명한 반도체 시험 장치 300에 의하면, 높은 정밀도로 타이밍 신호를 발생시키고, 당해 타이밍 신호에 기초하여 반도체 디바이스 64의 시험을 실시하기 때문에, 높은 정밀도로 시험을 실시할 수 있다.
도 7은 본 발명에 의한 타이밍 발생 방법의 흐름도를 도시한다. 본 타이밍 발생 방법은, 기준 신호를 소정의 시간 지연시킨 타이밍 신호를 발생시킨다. 기준 신호 발생 단계는, 소정의 주파수의 기준 신호를 발생시킨다.(S100). 기준 신호는 도 3 내지 도 5에 관련하여 설명한 기준 신호 발생부 10을 사용하여 생성하여도 좋다. 지연 단계는, 기준 신호가 입력되어 기준 신호를 소정의 시간 지연시킨 타이밍 신호를 출력한다(S102). 기준 신호는, 도 3 내지 도 5에 관련하여 설명한 가변 지연 회로부 14를 이용하여 소정의 시간 지연되어도 좋다. 또한, S100와 S102는 예컨대, 수정 발진기 등과 같은 하나의 장치를 사용하여 실시하여도 좋다.
지연량 측정 단계는, 지연 단계에 있어서의 지연량을 측정한다(S104). 지연 단계에 있어서의 지연량은, 도 3 내지 도 5에 관련하여 설명한 지연량 측정부 40을 사용하여 측정되어도 좋다. 제어 단계는, 지연량 측정 단계에 있어서 측정된 지연량에 기초하여 지연 단계에 있어서의 측정량을 제어한다(S106). 지연 단계에 있어서의 지연량은, 도 3 내지 도 5에 관련하여 설명한 제어부 16을 이용하여 제어되어도 좋다.
또한, 지연량 측정 단계는, 타이밍 신호를 지연 단계에 있어서의 입력에 피드백하는 신호 귀환 단계를 포함하여도 좋다. 지연량 측정 단계는, 신호 귀환 단계가 지연 단계에 타이밍 신호를 피드백함으로써 발진하는 발진 신호의 주파수를 측정하고, 측정된 발진 신호의 주파수에 기초하여 지연 단계의 지연량을 산출한다. 타이밍 신호는, 도 3 내지 도 5에 관련하여 설명한 신호 귀환부 50을 이용하여 지연 단계에 피드백되어도 좋다.
이상 설명한 타이밍 발생 방법에 의하면, 도 3 내지 도 5에 관련하여 설명한 타이밍 발생기와 같이, 지연 단계에 있어서의 기준 신호의 지연량을 높은 정밀도로 측정할 수 있게 되어, 지연 단계에 있어서의 지연량을 높은 정밀도로 제어하는 것이 가능하게 된다.
이상, 본 발명을 실시의 형태를 이용하여 설명하였으나, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 부가할 수 있다는 것이 당업자에게 명확하다. 그러한 변경 또는 개량을 부가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이 청구의 범위의 기재로부터 명확하다.
상기한 설명으로부터 명백한 바와 같이, 발생시킨 타이밍 신호의 타이밍을 높은 정밀도로 제어할 수 있게 된다. 또한, 반도체 시험 장치 300에 있어서는, 타이밍 신호의 타이밍을 높은 정밀도로 제어할 수 있기 때문에, 반도체 디바이스의 양부를 높은 정밀도로 판정할 수 있게 된다.

Claims (11)

  1. 기준 신호를 소정의 시간 지연시킨 타이밍 신호를 발생시키는 타이밍 발생기에 있어서,
    소정의 주파수의 상기 기준 신호를 발생시키는 기준 신호 발생부와,
    상기 기준 신호 발생부가 발생시킨 상기 기준 신호의 주파수를 변조시키는 변조부와,
    상기 변조부가 변조한 상기 기준 신호가 입력되며, 상기 기준 신호를 소정의 시간 지연시킨 상기 타이밍 신호를 출력하는 가변 지연 회로부와,
    상기 가변 지연 회로부의 지연량을 측정하는 지연량 측정부를 포함하며,
    상기 지연량 측정부는, 상기 타이밍 신호를 상기 가변 지연 회로부의 입력으로 피드백하는 신호 귀환부를 포함하되,
    상기 지연량 측정부는, 상기 신호 귀환부가 상기 가변 지연 회로부에 상기 타이밍 신호를 피드백함으로써 발진하는 발진 신호의 주파수를 측정하고, 측정된 상기 발진 신호의 주파수에 기초하여 상기 가변 지연 회로부의 지연량을 산출하는 것을 특징으로 하는 타이밍 발생기.
  2. 제1항에 있어서,
    상기 기준 신호 발생부는, 상기 가변 지연 회로부를 포함하는 다른 회로에 기준 신호를 공급하는 것을 특징으로 하는 타이밍 발생기.
  3. 제1항에 있어서,
    상기 변조부는, 상기 기준 신호의 주파수를 소정의 시간 연속하여 변조시키는 것을 특징으로 하는 타이밍 발생기.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 지연량 측정부가 측정한 상기 지연량에 기초하여 상기 가변 지연 회로부의 지연량을 제어하는 제어부를 더 포함하되,
    상기 제어부는, 상기 가변 지연 회로부에 설정하는 지연 설정치의 변화량의 기대치와, 상기 지연량의 변화량이 일치할 때까지 지연 설정치를 변화시키는 것에 의해 지연량을 제어하는 것을 특징으로 하는 타이밍 발생기.
  5. 삭제
  6. 제4항에 있어서,
    상기 변조부는,
    두 개의 신호가 입력되며, 상기 두 개의 신호의 주파수 차이에 기초한 전압치의 위상차 신호를 출력하는 위상차 비교기와,
    상기 위상차 신호에 소정의 변조 신호를 중첩시키는 중첩부와,
    상기 변조 신호가 중첩된 상기 위상차 신호가 입력되고, 상기 위상차 신호의 상기 전압치에 비례하여 주파수가 증감하는 출력 신호를 출력하는 전압 제어 가변 주파수 발진기와,
    상기 출력 신호의 주기를 정수배하여, 상기 위상차 비교기의 제1 입력으로 피드백하는 분주기를 포함하되,
    상기 기준 신호는 상기 위상차 비교기의 제2 입력으로 입력되는 것을 특징으로 하는 타이밍 발생기.
  7. 제6항에 있어서,
    상기 중첩부는, 소정의 시간 연속하여 전압치가 변화하는 상기 변조 신호를 상기 위상차 신호에 중첩시키는 것을 특징으로 하는 타이밍 발생기.
  8. 반도체 디바이스를 시험하는 시험 장치에 있어서,
    소정의 주파수의 기준 신호 및 상기 반도체 디바이스를 시험하는 시험 신호를 발생시키는 패턴 발생부와,
    상기 기준 신호가 입력되며, 상기 기준 신호를 소정의 시간 지연시킨 타이밍 신호를 출력하는 타이밍 발생기와,
    상기 시험 신호 및 상기 타이밍 신호가 입력되며, 상기 시험 신호를 상기 타이밍 신호에 기초하여 지연시킨 정형(整形) 신호를 상기 반도체 디바이스로 공급하는 파형 정형기와,
    상기 정형 신호에 기초한 상기 반도체 디바이스로부터의 출력 신호를 수취하고, 상기 출력 신호에 기초하여 상기 반도체 디바이스의 양부를 판정하는 판정부를 포함하되,
    상기 타이밍 발생기는, 상기 패턴 발생부가 발생시킨 상기 기준 신호의 주파수를 변조시키는 변조부와,
    상기 기준 신호가 입력되며, 상기 기준 신호를 소정의 시간 지연시킨 상기 타이밍 신호를 출력하는 가변 지연 회로부와,
    상기 가변 지연 회로부의 지연량을 측정하는 지연량 측정부를 포함하는 것을 특징으로 하는 시험 장치.
  9. 기준 신호를 소정의 시간 지연시킨 타이밍 신호를 발생시키는 타이밍 발생 방법에 있어서,
    상기 기준 신호의 주파수를 변조시키는 변조 단계와,
    상기 기준 신호가 입력되며, 상기 기준 신호를 소정의 시간 지연시킨 상기 타이밍 신호를 출력하는 지연 단계와,
    상기 지연 단계에 있어서 지연량을 측정하는 지연량 측정 단계를 포함하는 것을 특징으로 하는 타이밍 발생 방법.
  10. 제9항에 있어서,
    상기 지연량 측정 단계에서 측정된 상기 지연량에 기초하여 상기 지연 단계에 있어서의 지연량을 제어하는 제어 단계를 더 포함하되,
    상기 제어 단계는, 상기 지연 단계에 있어서 지연 설정치를 설정하는 단계와, 상기 지연 설정치의 변화에 따른 지연 변화량의 기대치와, 상기 지연량 측정단계에서 측정한 상기 지연량의 변화량이 일치할 때까지 지연 설정치를 변화시키는 것에 의해 지연량을 제어하는 단계를 포함하는 것을 특징으로 하는 타이밍 발생 방법.
  11. 제9항 또는 제10항에 있어서,
    상기 지연량 측정 단계는,
    상기 타이밍 신호를 상기 지연 단계에 있어서의 입력으로 피드백하는 신호 귀환 단계를 포함하되,
    상기 지연량 측정 단계는, 상기 신호 귀환 단계가 상기 지연 단계에서 상기 타이밍 신호를 피드백함으로써 발진하는 발진 신호의 주파수를 측정하고, 측정된 상기 발진 신호의 주파수에 기초하여 상기 지연 단계의 지연량을 산출하는 것을 특징으로 하는 타이밍 발생 방법.
KR1020047005507A 2001-10-24 2002-10-24 타이밍 발생기, 반도체 시험 장치 및 타이밍 발생 방법 KR100943938B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00326500 2001-10-24
JP2001326500A JP3869699B2 (ja) 2001-10-24 2001-10-24 タイミング発生器、半導体試験装置、及びタイミング発生方法
PCT/JP2002/011053 WO2003036314A1 (fr) 2001-10-24 2002-10-24 Generateur de synchronisation et procede associe, dispositif de test de semiconducteur

Publications (2)

Publication Number Publication Date
KR20040045832A KR20040045832A (ko) 2004-06-02
KR100943938B1 true KR100943938B1 (ko) 2010-02-24

Family

ID=19142868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047005507A KR100943938B1 (ko) 2001-10-24 2002-10-24 타이밍 발생기, 반도체 시험 장치 및 타이밍 발생 방법

Country Status (5)

Country Link
US (1) US6940330B2 (ko)
JP (1) JP3869699B2 (ko)
KR (1) KR100943938B1 (ko)
DE (1) DE10297363T5 (ko)
WO (1) WO2003036314A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4729251B2 (ja) * 2003-11-28 2011-07-20 株式会社アドバンテスト 高周波遅延回路、及び試験装置
KR100666492B1 (ko) 2005-08-11 2007-01-09 삼성전자주식회사 타이밍 생성기 및 그 동작 방법
US8327204B2 (en) * 2005-10-27 2012-12-04 Dft Microsystems, Inc. High-speed transceiver tester incorporating jitter injection
US7434121B2 (en) * 2006-05-30 2008-10-07 Infineon Technologies Flash Gmbh & Co. Kg Integrated memory device and method for its testing and manufacture
US7813297B2 (en) * 2006-07-14 2010-10-12 Dft Microsystems, Inc. High-speed signal testing system having oscilloscope functionality
US7681091B2 (en) * 2006-07-14 2010-03-16 Dft Microsystems, Inc. Signal integrity measurement systems and methods using a predominantly digital time-base generator
US7475310B2 (en) * 2006-08-09 2009-01-06 Advantest Corporation Signal output circuit, and test apparatus
US7855611B2 (en) * 2006-11-15 2010-12-21 Qualcomm Incorporated Delay line calibration
US7716001B2 (en) * 2006-11-15 2010-05-11 Qualcomm Incorporated Delay line calibration
WO2008098202A2 (en) * 2007-02-09 2008-08-14 Dft Microsystems, Inc. Physical-layer testing of high-speed serial links in their mission environments
JP2008294782A (ja) * 2007-05-25 2008-12-04 Yokogawa Electric Corp 可変遅延回路および半導体テスト装置
US7917319B2 (en) * 2008-02-06 2011-03-29 Dft Microsystems Inc. Systems and methods for testing and diagnosing delay faults and for parametric testing in digital circuits
JP2010271091A (ja) * 2009-05-20 2010-12-02 Seiko Epson Corp 周波数測定装置
JP5517033B2 (ja) 2009-05-22 2014-06-11 セイコーエプソン株式会社 周波数測定装置
JP5440999B2 (ja) 2009-05-22 2014-03-12 セイコーエプソン株式会社 周波数測定装置
JP5582447B2 (ja) 2009-08-27 2014-09-03 セイコーエプソン株式会社 電気回路、同電気回路を備えたセンサーシステム、及び同電気回路を備えたセンサーデバイス
JP5815918B2 (ja) 2009-10-06 2015-11-17 セイコーエプソン株式会社 周波数測定方法、周波数測定装置及び周波数測定装置を備えた装置
JP5876975B2 (ja) 2009-10-08 2016-03-02 セイコーエプソン株式会社 周波数測定装置及び周波数測定装置における変速分周信号の生成方法
JP5883558B2 (ja) 2010-08-31 2016-03-15 セイコーエプソン株式会社 周波数測定装置及び電子機器
US10411719B1 (en) 2018-06-05 2019-09-10 Western Digital Technologies, Inc. Direct measurement delay calibration method and apparatus
CN112711295B (zh) * 2019-10-25 2024-09-03 瑞昱半导体股份有限公司 时序产生器、时序产生方法以及控制芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488325A (en) 1993-10-18 1996-01-30 Advantest Corporation Timing generator intended for semiconductor testing apparatus
US5604468A (en) 1996-04-22 1997-02-18 Motorola, Inc. Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same
US6587983B1 (en) 1999-04-02 2003-07-01 Advantest Corporation Apparatus and method of testing a semiconductor device
US6598212B2 (en) 2000-08-29 2003-07-22 Advantest Corporation Delay circuit, testing apparatus, and capacitor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3499051B2 (ja) 1995-06-22 2004-02-23 株式会社アドバンテスト タイミング信号発生回路
JP3406439B2 (ja) 1995-10-24 2003-05-12 株式会社アドバンテスト 可変遅延回路の遅延時間測定装置
JP3410269B2 (ja) * 1995-12-21 2003-05-26 株式会社アドバンテスト 遅延時間測定方法
JP3893167B2 (ja) * 1996-04-26 2007-03-14 株式会社ルネサステクノロジ 同期型半導体記憶装置
JPH09304488A (ja) * 1996-05-10 1997-11-28 Advantest Corp タイミング発生器の校正方法及び校正装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488325A (en) 1993-10-18 1996-01-30 Advantest Corporation Timing generator intended for semiconductor testing apparatus
US5604468A (en) 1996-04-22 1997-02-18 Motorola, Inc. Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same
US6587983B1 (en) 1999-04-02 2003-07-01 Advantest Corporation Apparatus and method of testing a semiconductor device
US6598212B2 (en) 2000-08-29 2003-07-22 Advantest Corporation Delay circuit, testing apparatus, and capacitor

Also Published As

Publication number Publication date
JP2003130927A (ja) 2003-05-08
US20040196052A1 (en) 2004-10-07
WO2003036314A1 (fr) 2003-05-01
US6940330B2 (en) 2005-09-06
JP3869699B2 (ja) 2007-01-17
DE10297363T5 (de) 2004-10-14
KR20040045832A (ko) 2004-06-02

Similar Documents

Publication Publication Date Title
KR100943938B1 (ko) 타이밍 발생기, 반도체 시험 장치 및 타이밍 발생 방법
US7382146B2 (en) Semiconductor testing apparatus
US20060267692A1 (en) Phase locked loop, signal generating apparatus and synchronization method
US4447782A (en) Apparatus for automatic measurement of equivalent circuit parameters of piezoelectric resonators
JPWO2003007578A1 (ja) ジッタ耐力特性の効率的な測定と的確な評価を可能としたジッタ耐力測定装置及び方法
JP5619353B2 (ja) 位相調整を備えた測定装置、特にベクトル・ネットワーク・アナライザ
JP4543024B2 (ja) タイミング発生器、試験装置、及びタイミング発生方法
CN105406861B (zh) 一种宽带压控振荡器预置电压拟合方法
US7564897B2 (en) Jitter measuring apparatus, jitter measuring method and PLL circuit
TWI401458B (zh) 校正裝置、校正方法、測試裝置，以及測試方法
KR20110088392A (ko) 시험 장치, 측정 장치 및 전자 디바이스
JP4036636B2 (ja) 一巡利得を補償する機能を備えたフェーズ・ロックド・ループ発振装置
GB2547551A (en) An electronic circuit
JP3277325B2 (ja) ジッタ伝達特性測定装置
JP2009014363A (ja) 半導体試験装置
JP2007274615A (ja) Ｐｌｌ装置
US20230134559A1 (en) High-frequency power supply device and output control method therefor
KR101004427B1 (ko) 타이밍 발생기, 시험 장치, 및 타이밍 발생 방법
JP2004309472A (ja) 平衡信号を較正するためのシステム及び方法
JPH10224213A (ja) Ｐｌｌ回路を使用したジッタ発生装置
JP2552185Y2 (ja) Ｉｃ試験装置
JP3263917B2 (ja) 水平同期回路
JPH03247017A (ja) ２段位相制御方法および装置
JPH03175819A (ja) 電圧制御発振器のテスト回路
JPS6366487A (ja) 遅延時間測定装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee