[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100941766B1 - 패드 재배열을 이용한 반도체 발광 다이오드 및 그의제조방법 - Google Patents

패드 재배열을 이용한 반도체 발광 다이오드 및 그의제조방법 Download PDF

Info

Publication number
KR100941766B1
KR100941766B1 KR1020070079741A KR20070079741A KR100941766B1 KR 100941766 B1 KR100941766 B1 KR 100941766B1 KR 1020070079741 A KR1020070079741 A KR 1020070079741A KR 20070079741 A KR20070079741 A KR 20070079741A KR 100941766 B1 KR100941766 B1 KR 100941766B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
semiconductor layer
light emitting
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020070079741A
Other languages
English (en)
Other versions
KR20090015430A (ko
Inventor
김상묵
백종협
김강호
강정인
염홍서
유영문
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020070079741A priority Critical patent/KR100941766B1/ko
Priority to PCT/KR2008/004607 priority patent/WO2009020365A2/en
Priority to US12/672,404 priority patent/US8847267B2/en
Publication of KR20090015430A publication Critical patent/KR20090015430A/ko
Application granted granted Critical
Publication of KR100941766B1 publication Critical patent/KR100941766B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8314—Electrodes characterised by their shape extending at least partially onto an outer side surface of the bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 패드 재배열을 이용한 반도체 발광 다이오드 및 그의 제조방법에 관한 것으로, 기판에 적층 된 제 1, 2반도체층에 메사 식각이 실행되는 제 1단계를 포함하고, 상기 메사 식각이 이루어진 상부면 및 측면에 반사층(Reflectot)이 형성되는 제 2단계를 포함하며, 상기 제 1반도체층에 하나 이상의 제 1전극이 컨택(contact)되고, 상기 반사층의 상부에 하나 이상의 제 2전극이 컨택(contact)되는 제 3단계를 포함한다. 그리고, 상기 컨택 된 제 1, 2전극을 제외한 부분에 제 1보호층(Passivation)이 형성되는 제 4단계를 포함하며, 상기 하나 이상의 제 1전극이 제 1전극 라인을 통해 하나의 제 1본딩 패드로 연결되고, 상기 하나 이상의 제 2전극이 제 2전극 라인을 통해 제 2본딩 패드로 연결되는 5단계를 포함한다. 본 발명에 의하면, 본딩 패드로 인한 발광 다이오드면의 손실이 감소하고, 전류 확산 효율이 증가한다.
반도체, 전극 라인, 본딩 패드, 보호막

Description

패드 재배열을 이용한 반도체 발광 다이오드 및 그의 제조방법{Light Emitting Diodes with redistributed metal pad and its manufacture method}
본 발명은 본딩을 위하여 형성되는 메탈 패드의 재배열을 통해 발광 다이오드의 효율을 증가시키는 패드 재배열을 이용한 반도체 발광 다이오드 및 그의 제조방법에 관한 것이다.
종래의 플립칩 반도체 발광 다이오드는 높은 전류 확산 효율과 광추출 효율 그리고 실리콘 서브 마운트를 통한 열특성 우수 등으로 인하여 많이 사용되었다.(도 1 참조)
그러나, 상기 플립칩 반도체 발광 다이오드는 메사 식각으로 인한 활성층의 손실 및 크게 형성된 메탈 패드로 인한 반사막 효율 저하 등의 문제가 발생한다.
또한, 최근에 개발된 사파이어 기판 제거를 통한 수직형 칩 구조에 있어서는 기존의 레터럴 방식의 발광 다이오드에 비해 발광 면적이 증가함에 따른 휘도 향상 등의 장점은 있으나, 기판이 제거되는 부분에 형성되는 N 컨택 패드와 N형 반도체 층과의 오믹 문제 등으로 인한 전기적 특성 및 신뢰성이 저하되는 문제가 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 발광 다이오드 제작시 n컨택을 위하여 진행되었던 메사 식각 면적을 줄이고, 전류 확산을 위하여 제한이 되었던 p컨택을 자유롭게 하여줌으로써 발광 다이오드의 휘도, 전기적 특성 및 열적 특성을 향상시키는 패드 재배열을 이용한 반도체 발광 다이오드 및 그의 제조방법을 제공하는 데에 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 패드 재배열을 이용한 반도체 발광 다이오드 및 그의 제조방법에 있어서, 반도체의 메사 식각면과 전류 확산을 위한 제 1전극 라인을 형성한 후에 이를 절연하기 위한 제 1보호막을 형성하고, 본딩을 위한 제 2전극 라인을 형성하여 발광 다이오드의 효율을 증진시킨다.
본 발명에서 기판에 적층 된 제 1, 2반도체층에 메사 식각이 실행되는 제 1단계를 포함하고, 상기 메사 식각이 이루어진 상부면 및 측면에 반사층(Reflectot)이 형성되는 제 2단계를 포함하며, 상기 제 1반도체층에 하나 이상의 제 1전극이 컨택(contact)되고, 상기 반사층의 상부에 하나 이상의 제 2전극이 컨택(contact)되는 제 3단계를 포함한다. 그리고, 상기 컨택 된 제 1, 2전극을 제외한 부분에 제 1보호층(Passivation)이 형성되는 제 4단계를 포함하며, 상기 하나 이상의 제 1전 극이 제 1전극 라인을 통해 하나의 제 1본딩 패드로 연결되고, 상기 하나 이상의 제 2전극이 제 2전극 라인을 통해 제 2본딩 패드로 연결되는 5단계를 포함하는 것이 바람직하다.
본 발명에서 상기 제 1보호층은 동일하거나 다른 재질로 형성된 2중의 보호막으로 형성되는 것이 바람직하다.
본 발명에서 상기 5단계에서 상기 제 1,2본딩 패드를 제외한 부분에 제 2보호층이 형성되는 6단계를 더 포함하는 것이 바람직하다.
본 발명에서 상기 제 1,2본딩 패드는 이빔 증착 또는 도금에 의해 형성되는 것이 바람직하다.
본 발명에서 상기 5단계 또는 상기 6단계 이후 상기 1단계에서 형성된 기판을 제거하여 멤브레인(membrane) 형태가 드러나는 단계를 더 추가하는 것이 바람직하다.
본 발명에서 기판의 일면에 적층된 반도체층의 면에 규칙적 또는 비규칙적으로 홀이 형성되고, 상기 홀에 전극을 형성하여 반도체층과 직접 컨택되도록 하며, 하나 이상의 전극이 전극 라인을 통해 하나의 본딩 패드와 연결되는 것이 바람직하다.
본 발명에서 기판의 일면에 적층된 반도체층이 메사 식각되고, 상기 식각이 이루어진 상부면 및 측면에 형성되는 반사층(Reflectot)을 포함하고, 상기 메사 식각이 이루어진 저면의 제 1반도체층과 직접 컨택되는 제 1전극을 포함하며, 상기 반사층의 하면의 제 2반도체층과 직접 컨택되며, 규칙적 또는 비규칙적으로 텍스쳐 링(texturing)되는 제 2전극을 포함한다. 그리고, 상기 반사층의 상부에 형성되며, 상기 제 1전극과 상기 제 2전극을 각각 연결하는 제 1,2 전극 라인을 포함하며, 상기 제 1전극 또는 제 2전극의 전극 라인을 각각 통합하는 제 1,2 본딩 패드를 포함하는 것이 바람직하다.
본 발명에서 상기 제 1전극, 상기 제 1전극 라인 및 상기 제 1본딩 패드는 동일한 극성을 나타내는 것이 바람직하다.
본 발명에서 상기 제 2전극, 상기 제 2전극 라인 및 상기 제 2본딩 패드는 동일한 극성을 나타내는 것이 바람직하다.
본 발명에서 상기 제 1전극과 상기 제 2전극은 상이한 극성을 나타내는 것이 바람직하다.
본 발명에 의하면, 제 1전극과 제 2전극이 동일면에 형성되어 메사 식각되어진 면에 형성되는 패드에 추가로 본딩 패드를 형성할 필요가 없기 때문에 패드 숫자가 줄어들어 패드에 의한 광 흡수를 방지하여 광출력을 향상시키는 효과가 있다.
그리고, 반사층과 본딩 패드간의 직접적인 컨택이 없으므로 상기 반사층의 손실을 감소시키는 효과가 있다.
또한, 사파이어 기판을 떼어내는 공정이 추가될 경우에 수직형 칩에서 발생되던 오믹 문제를 해결함과 동시에 수직형 칩과 비슷한 성능을 얻을 수 있는 효과가 있다.
본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 설명하기로 한다. 하기의 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하며, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 2 는 본 발명의 일 실시 예에 따른 패드 재배열을 이용한 발광 다이오드의 제작방법을 나타낸 플로우 차트이고, 도 3a, 도 3b, 도 3c, 도 3d, 도 3e 및 도 3f 는 본 발명의 일 실시 예에 따른 패드 재배열을 이용한 발광 다이오드의 제작방법을 나타낸 도면이다.
도 2 를 참조하면, 기판(100)은 주로 사파이어 기판을 사용하는 것이 바람직하며, 상기 반도체는 질화물 반도체를 사용하는 것이 바람직하다.
상기 기판(100)의 상부에 제 1반도체층(110), 활성층(120), 제 2반도체층(130)이 순차적으로 적층된 반도체에서 제 1전극(150)을 형성하기 위하여 메사 식각 실행(S200) 시, 기존의 넓은 면적 대신에 좁은 면적으로 메사 식각을 실행한다.(도 3a 참조)
메사 식각 후, 상기 제 2반도체층(130)의 상부에 오믹과 반사를 위한 반사층(Reflectot)(140)이 형성(S210)된다.(도 3b 참조)
상기 제 1반도체층(110)의 상부에 제 1전극(150)을 직접 컨택하고, 상기 반 사층(140)의 상부에 상기 제 2반도체층(130)과 제 2전극(160)이 직접 컨택 되도록 형성(S220)한다.(도 3c 참조)
이때, 상기 제 1,2 반도체층(110, 130)의 면을 규칙적 또는 비규칙적으로 텍스쳐링(texturing)하여 형성된 홀에 의해 드러난 부분을 상기 제 1,2 전극(150, 160)과 직접 컨택함으로서 기존의 칩에 비해 유효 발광 면적이 증가되어 광출력을 향상시킨다.
그리고, 상기 텍스쳐링에 의해 형성된 홀은 하나 이상의 다수개로 매우 작은 사이즈로 형성된다.
상기 제 1,2 전극(150, 160)의 컨택 후에, 상기 제 1,2 전극(150, 160)이 컨택된 부분만 제외하고 다른 부분에 제 1보호층(Passivation)(300)을 형성(S230)한다.(도 3d 참조)
상기 제 1보호층(350)은 하나의 보호막 또는 이중의 보호막으로 형성되는데, 이중으로 형성될 경우에는 두 보호막이 동일한 재질이거나 다른 재질로 형성된다.
상기 제 1보호층(350)의 상부로 돌출되는 하나 이상의 제 1전극(150)을 제 1전극 라인(310)을 사용하여 하나의 제 1본딩 패드(330)로 연결하고, 상기 하나 이상의 제 2전극(160)을 제 2전극 라인(320)을 사용하여 하나의 제 2본딩 패드(340)로 연결(S240)한다.(도 3e 참조)
이때, 상기 제 1,2 본딩 패드(330, 340)는 발광 다이오드의 발광 효율과는 무관하기 때문에 사이즈의 제한을 받지 않으며, 상기 제 1,2본딩 패드(330, 340)는 이빔 증착 또는 도금에 의해 형성된다.
상기의 과정을 거쳐 형성된 반도체에서 상기 제 1,2 본딩 패드(330, 340)를 제외한 부분에 제 2보호층(350)을 형성(S250)할 수 있다.(도 3f 참조)
그리고, 상기의 과정을 거쳐 형성된 발광 다이오드에서 상기 기판(100)을 제거하여 수용 웨이퍼(receptor wafer)없이 보호막 만으로 subatrate 역할을 하는 멤브레인(membrane) 형태의 발광 다이오드를 이용하여 수직형 칩 구현이 가능하다.
도 4 는 본 발명의 일 실시 예에 따른 패드 재배열을 이용한 발광 다이오드의 단면도이다.
도 4 를 참조하면, 기판(100), 제 1반도체층(110), 활성층(120), 제 2반도체층(130), 반사층(140), 제 1전극(150), 제 2전극(160), 제 1보호층(300), 제 1전극 라인(310), 제 2 전극 라인(320), 제 1본딩 패드(330), 제 2본딩 패드(340) 및 제 2보호층(350)을 포함한다.
상기 제 1반도체층(110) 및 상기 제 2반도체층(130)은 GaN로 형성되며, 상기 기판(100)위에 적층된다.
상기 활성층(120)은 상기 제 1반도체층(110)과 상기 제 2반도체층(130) 사이에 형성된다.
상기 반사층(140)은 제 1반도체층(110), 상기 활성층(120) 및 상기 제 2반도체층(130)이 순차적으로 적층된 반도체층의 일부에 메사 식각이 실행되어 형성된 저면을 제외한 부분에 형성된다.
이때, 상기 메사 식각에 의해 형성된 저면은 제 1반도체층(110)이다.
상기 반사층(140)은 반도체층으로 입력된 전기 에너지가 빛에너지로 변환하 여 출력될 때, 빛이 밖으로 세어나가지 않도록 반사하여, 빛의 효율을 증가시킨다.
특히, 본 발명에서는 상기 제 2전극(160) 형성시 작은 크기로 식각하여 하나의 제 2본딩패드(340)로 연결하기 때문에 상기 반사층(140)과 상기 본딩 패드 간의 직접 컨택이 없어서 상기 반사층(140)에 훼손되는 것을 방지한다.
상기 제 1전극(150)과 상기 제 2전극(160)은 서로 다른 극성을 나타내며, 상기 제 1전극(150)은 상기 메사 식각에 의해 노출된 제 1반도체층(110)과 직접 컨택되도록 형성한다.
상기 제 2전극(160)은 상기 반사층(140)의 하면에 위치하는 제 2반도체층(130)과 직접 컨택되기 위해 상기 반사층(140)의 일부에 홀을 형성하여, 그 홀 내부에 위치한다.
이때, 상기 제 1,2 전극(150, 160)은 하나 이상 형성되며, 규칙적 또는 비규칙적으로 텍스쳐링되며 작은 크기를 나타낸다.
제 1 보호층(300)은 상기 제 1,2전극(150, 160) 형성시 , 상기 제 1,2전극(150, 160)을 제외한 다른 부분 즉, 노출된 제 1반도체층(110) 및 상기 반사층(140)이 외부에서 전기적인 영향을 받지 않도록 보호한다.
이에 따라, 유효 발광 면적이 기존의 발광 다이오드에 비해 늘어남에 따라 광출력이 향상되는 효과가 있다.
상기 제 1전극 라인(310)은 상기 하나 이상의 제 1전극을 전기적으로 연결하며, 상기 제 2전극 라인(320)은 상기 하나 이상의 제 2전극을 전기적으로 연결한다.
상기 제 1본딩패드(330)는 상기 제 1전극 라인(310)에 의해 연결된 상기 하나 이상의 제 1전극(150)을 전기적으로 통합시키며, 상기 제 2본딩패드(340)는 상기 제 2전극 라인(320)에 의해 연결된 상기 하나 이상의 제 2전극(160)을 전기적으로 통합시킨다.
이에 따라, 하나의 반도체상에서는 상기 반도체의 크기와 무관하게 극성에 따라 하나의 본딩 패드를 사용함으로써, 본딩 패드에 의해 광흡수를 방지하여 광출력을 향상시킨다.
또한, 제 1전극 라인(310)을 사용함에 따라 제 1반도체층(110)에 따로 본딩 패드를 추가적으로 형성할 필요가 없다.
상기와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1 은 종래의 발광 다이오드의 단면도.
도 2 는 본 발명의 일 실시 예에 따른 패드 재배열을 이용한 발광 다이오드의 제작방법을 나타낸 플로우 차트.
도 3a, 도 3b, 도 3c, 도 3d, 도 3e 및 도 3f 는 본 발명의 일 실시 예에 따른 패드 재배열을 이용한 발광 다이오드의 제작방법을 나타낸 도면.
도 4 는 본 발명의 일 실시 예에 따른 패드 재배열을 이용한 발광 다이오드의 단면도.
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 110 : 제 1반도체층
120 : 활성층 130 : 제 2반도체층
140 : 반사층 150 : 제 1전극
160 : 제 2전극 300 : 제 1보호층
310 : 제 1전극 라인 320 : 제 2전극 라인
330 : 제 1본딩 패드 340 : 제 2본딩 패드
350 : 제 2보호층

Claims (11)

  1. 기판, 제 1반도체층, 활성층, 및 제 2반도체층을 순차적으로 적층한 후 상기 제 1반도체층의 소정 부분이 노출되도록 메사 식각을 실행하는 1단계;
    상기 메사 식각 후 잔존하는 제 2반도체층의 상부에 반사층을 적층하는 2단계;
    상기 메사 식각에 의해 노출된 제 1반도체층의 상부에 제 1전극을 적층하고, 상기 반사층의 상부에 제 2전극을 적층하는 3단계;
    상기 제 1전극과 제 2전극이 노출되도록 상기 제 1전극과 제 2전극을 제외한 부분에 제 1보호층을 도포하는 4단계; 및
    상기 제 1보호층의 상부에 제 1본딩패드와 제 2본딩패드를 소정부분에 형성하고, 상기 제 1본딩패드와 상기 제 1전극을 제 1전극라인으로 연결하고, 상기 제 2본딩패드와 제 2전극을 제 2전극라인으로 연결하는 5단계;
    를 포함하는 패드 재배열을 이용한 반도체 발광 다이오드 제조방법.
  2. 제 1 항에 있어서,
    상기 제 1보호층은 동일하거나 다른 재질로 형성된 2중의 보호막으로 형성되는 것을 특징으로 하는 패드 재배열을 이용한 반도체 발광 다이오드 제조방법.
  3. 제 1항에 있어서,
    상기 제 1전극, 제 2전극, 제 1본딩패드, 및 제 2본딩패드가 형성되지 않은 부분에 제 2보호층을 형성하는 제 6단계를 더 포함하는 것을 특징으로 하는 것을 특징으로 하는 패드 재배열을 이용한 반도체 발광 다이오드 제조방법.
  4. 제 3 항에 있어서,
    상기 제6단계 이후 상기 제1단계에서 형성된 기판을 제거하여 멤브레인(membrane) 형태가 드러나는 단계를 더 추가하는 것을 특징으로 하는 패드 재배열을 이용한 반도체 발광 다이오드 제조방법.
  5. 제 1 항에 있어서,
    상기 제 1,2본딩 패드는 이빔 증착 또는 도금에 의해 형성되는 것을 특징으로 하는 패드 재배열을 이용한 반도체 발광 다이오드 제조방법.
  6. 제 1 항에 있어서,
    상기 5단계 이후 상기 1단계에서 형성된 기판을 제거하여 멤브레인(membrane) 형태가 드러나는 단계를 더 추가하는 것을 특징으로 하는 패드 재배열을 이용한 반도체 발광 다이오드 제조방법.
  7. 삭제
  8. 기판의 상부에 형성되며, 제 1반도체층, 활성층, 및 제 2반도체층이 순차적으로 적층한 후 메사 식각에 의해 제 1반도체층의 소정부분이 노출된 반도체층;
    상기 메사 식각 후 잔존하는 제 2반도체층의 상부에 순차적으로 형성되는 반사층;
    상기 메사 식각에 의해 노출된 제 1반도체층의 상부에 적층되는 하나 이상의 제 1전극;
    상기 반사층의 상부에 적층되는 하나 이상의 제 2전극;
    상기 제 1전극 및 제 2전극이 노출되도록, 상기 제 1,2전극을 제외한 부분에 적층되는 보호층; 및
    상기 보호층의 상부에 형성되며 제 1전극 라인 또는 제 2전극 라인을 사용하여 상기 제 1전극 또는 제 2전극의 동일한 극성끼리 각각 전기적 연결을 하는 제 1,2본딩패드;
    를 포함하는 패드 재배열을 이용한 발광 다이오드.
  9. 제 8 항에 있어서,
    상기 제 1전극, 상기 제 1전극 라인 및 상기 제 1본딩 패드는 동일한 극성을 나타내는 것을 특징으로 하는 패드 재배열을 이용한 발광 다이오드.
  10. 제 8 항에 있어서,
    상기 제 2전극, 상기 제 2전극 라인 및 상기 제 2본딩 패드는 동일한 극성을 나타내는 것을 특징으로 하는 패드 재배열을 이용한 발광 다이오드.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 제 1전극과 상기 제 2전극은 상이한 극성을 나타내는 것을 특징으로 하는 패드 재배열을 이용한 발광 다이오드.
KR1020070079741A 2007-08-08 2007-08-08 패드 재배열을 이용한 반도체 발광 다이오드 및 그의제조방법 Active KR100941766B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070079741A KR100941766B1 (ko) 2007-08-08 2007-08-08 패드 재배열을 이용한 반도체 발광 다이오드 및 그의제조방법
PCT/KR2008/004607 WO2009020365A2 (en) 2007-08-08 2008-08-07 Light emitting diode with metal piles and multi-passivation layers and its manufacturing method
US12/672,404 US8847267B2 (en) 2007-08-08 2008-08-07 Light emitting diode with metal piles and multi-passivation layers and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070079741A KR100941766B1 (ko) 2007-08-08 2007-08-08 패드 재배열을 이용한 반도체 발광 다이오드 및 그의제조방법

Publications (2)

Publication Number Publication Date
KR20090015430A KR20090015430A (ko) 2009-02-12
KR100941766B1 true KR100941766B1 (ko) 2010-02-11

Family

ID=40341914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070079741A Active KR100941766B1 (ko) 2007-08-08 2007-08-08 패드 재배열을 이용한 반도체 발광 다이오드 및 그의제조방법

Country Status (3)

Country Link
US (1) US8847267B2 (ko)
KR (1) KR100941766B1 (ko)
WO (1) WO2009020365A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101080853B1 (ko) * 2009-07-23 2011-11-08 한국광기술원 발광소자 모듈 및 그 제조방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989824B2 (en) 2009-06-03 2011-08-02 Koninklijke Philips Electronics N.V. Method of forming a dielectric layer on a semiconductor light emitting device
KR101654340B1 (ko) * 2009-12-28 2016-09-06 서울바이오시스 주식회사 발광 다이오드
WO2011083923A2 (en) * 2010-01-07 2011-07-14 Seoul Opto Device Co., Ltd. Light emitting diode having electrode pads
CN102237473B (zh) * 2010-05-07 2015-03-11 展晶科技(深圳)有限公司 发光二极管及其制造方法
KR101252032B1 (ko) 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
CN103222073B (zh) * 2010-08-03 2017-03-29 财团法人工业技术研究院 发光二极管芯片、发光二极管封装结构、及用以形成上述的方法
US9178107B2 (en) * 2010-08-03 2015-11-03 Industrial Technology Research Institute Wafer-level light emitting diode structure, light emitting diode chip, and method for forming the same
KR101790047B1 (ko) * 2011-02-01 2017-11-20 엘지이노텍 주식회사 발광소자
KR101766298B1 (ko) * 2011-03-30 2017-08-08 삼성전자 주식회사 발광소자 및 그 제조방법
KR101969334B1 (ko) 2011-11-16 2019-04-17 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
KR101895297B1 (ko) * 2011-12-12 2018-09-05 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
TWI606618B (zh) * 2012-01-03 2017-11-21 Ｌｇ伊諾特股份有限公司 發光裝置
JP6265799B2 (ja) * 2014-03-14 2018-01-24 スタンレー電気株式会社 半導体発光装置
CN104576867B (zh) * 2015-01-20 2017-08-29 湘能华磊光电股份有限公司 一种 iii 族半导体发光器件的制作方法
DE102015214228A1 (de) * 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bauelements und ein Bauelement
CN106531859B (zh) * 2016-12-16 2018-12-14 上海芯元基半导体科技有限公司 免封装高亮度led芯片结构及其制作方法
CN110323211A (zh) * 2018-03-28 2019-10-11 华立捷科技股份有限公司 发光芯片封装结构及封装方法
GB201817483D0 (en) 2018-10-26 2018-12-12 Barco Nv Led package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030073054A (ko) * 2002-03-08 2003-09-19 에피밸리 주식회사 반도체 엘이디 소자 및 그 제조 방법
JP2006147629A (ja) 2004-11-16 2006-06-08 Matsushita Electric Works Ltd 半導体装置およびその評価方法
KR20060115741A (ko) * 2003-11-19 2006-11-09 니치아 카가쿠 고교 가부시키가이샤 반도체소자 및 그 제조방법
KR20070079956A (ko) * 2007-07-03 2007-08-08 한국광기술원 칩스케일 패키징 발광소자 및 그의 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
US20070126016A1 (en) * 2005-05-12 2007-06-07 Epistar Corporation Light emitting device and manufacture method thereof
US7179670B2 (en) * 2004-03-05 2007-02-20 Gelcore, Llc Flip-chip light emitting diode device without sub-mount
JP4116587B2 (ja) 2004-04-13 2008-07-09 浜松ホトニクス株式会社 半導体発光素子及びその製造方法
US20070170596A1 (en) * 2006-01-26 2007-07-26 Way-Jze Wen Flip-chip light emitting diode with high light-emitting efficiency
KR101113878B1 (ko) * 2006-06-23 2012-03-09 엘지이노텍 주식회사 수직형 발광 소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030073054A (ko) * 2002-03-08 2003-09-19 에피밸리 주식회사 반도체 엘이디 소자 및 그 제조 방법
KR20060115741A (ko) * 2003-11-19 2006-11-09 니치아 카가쿠 고교 가부시키가이샤 반도체소자 및 그 제조방법
JP2006147629A (ja) 2004-11-16 2006-06-08 Matsushita Electric Works Ltd 半導体装置およびその評価方法
KR20070079956A (ko) * 2007-07-03 2007-08-08 한국광기술원 칩스케일 패키징 발광소자 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101080853B1 (ko) * 2009-07-23 2011-11-08 한국광기술원 발광소자 모듈 및 그 제조방법

Also Published As

Publication number Publication date
US20110198635A1 (en) 2011-08-18
US8847267B2 (en) 2014-09-30
KR20090015430A (ko) 2009-02-12
WO2009020365A3 (en) 2009-04-09
WO2009020365A2 (en) 2009-02-12

Similar Documents

Publication Publication Date Title
KR100941766B1 (ko) 패드 재배열을 이용한 반도체 발광 다이오드 및 그의제조방법
US10707378B2 (en) Semiconductor light-emitting device
US7067340B1 (en) Flip-chip light emitting diode and fabricating method thereof
US9356213B2 (en) Manufacturing method of a light-emitting device having a patterned substrate
US7829911B2 (en) Light emitting diode
US8835938B2 (en) Nitride semiconductor light-emitting element and method of manufacturing the same
KR101007128B1 (ko) 발광소자 및 그 제조방법
US12119426B2 (en) Light emitting device and production method thereof
JP2014232841A (ja) 半導体発光素子及び半導体発光装置
US8637884B2 (en) Light emitting device, method of manufacturing the same, light emitting apparatus, and lighting system
KR102413447B1 (ko) 발광소자
WO2015184774A1 (zh) 一种倒装发光二极管结构及其制作方法
CN110021691B (zh) 一种半导体发光器件
JP2022516669A (ja) 垂直構造の青光発光ダイオード及びその製造方法
KR100708936B1 (ko) 플립칩용 질화물계 반도체 발광소자
KR102237144B1 (ko) 발광 소자 및 발광 소자 패키지
CN112750931B (zh) 微发光二极管、微发光二极管阵列基板及其制作方法
US20020173062A1 (en) Method for manufacturing GaN-based LED
KR101246733B1 (ko) 분할된 전극구조를 갖는 발광다이오드
CN109155351A (zh) 半导体发光装置
JP2000091638A (ja) 窒化ガリウム系化合物半導体発光素子
US20050274971A1 (en) Light emitting diode and method of making the same
JPH11121797A (ja) チップ型半導体発光装置
CN113644180B (zh) 倒装led芯片及其制备方法
CN109728137A (zh) Led衬底转移的方法以及垂直结构led芯片

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070808

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080623

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20081229

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20080623

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20090113

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20081229

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20091110

Appeal identifier: 2009101000265

Request date: 20090113

AMND Amendment
PG1501 Laying open of application
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20090212

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20090113

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20080724

Patent event code: PB09011R02I

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090318

Patent event code: PE09021S01D

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20091110

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20090220

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20100203

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20100204

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130228

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20140228

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20150120

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20160125

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20160125

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20180125

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20180125

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20190122

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20190122

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20200129

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20200129

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20210127

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20220127

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20230126

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20240118

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20250116

Start annual number: 16

End annual number: 16