[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100949821B1 - Linearization apparatus for power amplifier of slave path in multi-path - Google Patents

Linearization apparatus for power amplifier of slave path in multi-path Download PDF

Info

Publication number
KR100949821B1
KR100949821B1 KR1020070139440A KR20070139440A KR100949821B1 KR 100949821 B1 KR100949821 B1 KR 100949821B1 KR 1020070139440 A KR1020070139440 A KR 1020070139440A KR 20070139440 A KR20070139440 A KR 20070139440A KR 100949821 B1 KR100949821 B1 KR 100949821B1
Authority
KR
South Korea
Prior art keywords
path
signal
power amplifier
slave
linearization
Prior art date
Application number
KR1020070139440A
Other languages
Korean (ko)
Other versions
KR20090071210A (en
Inventor
이기형
최장헌
김재남
Original Assignee
세원텔레텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세원텔레텍 주식회사 filed Critical 세원텔레텍 주식회사
Priority to KR1020070139440A priority Critical patent/KR100949821B1/en
Publication of KR20090071210A publication Critical patent/KR20090071210A/en
Application granted granted Critical
Publication of KR100949821B1 publication Critical patent/KR100949821B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3252Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using multiple parallel paths between input and output
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2201/00Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3227Adaptive predistortion based on amplitude, envelope or power level feedback from the output of the main amplifier

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 다중입력 다중출력 방식이 적용된 전력증폭기의 선형화과정에서 신호의 손실을 줄이고 선형화에 필요한 회로를 간소화할 수 있는 슬레이브 경로의 전력증폭기용 선형화장치를 제공하기 위한 것이다.

이를 위해 본 발명에서는 다중입력 다중출력 방식에 따라 마스터 경로와 슬레이브 경로에 각각 설치되는 전력증폭기의 출력신호를 선형화하는 것에 있어서, 선형화장치가 설치된 상기 마스터 경로의 전력증폭기 출력신호를 분배하는 분배기와, 상기 분배기로부터 신호를 입력받아 슬레이브 경로의 원천주파수 신호를 전치왜곡시키는 전치왜곡기를 포함하며, 상기 전치왜곡기는 슬레이브 경로의 신호를 커플링하는 커플러와; 상기 분배기와 커플러를 통해 입력된 신호를 결합하여 역 위상의 혼변조 신호를 출력하는 전력결합기와; 상기 전력결합기로부터 출력되는 역 위상의 혼변조 신호와 슬레이브 경로의 전력증폭기로 입력되는 신호를 결합시키는 왜곡신호결합기로 이루어진 다중 경로 중 슬레이브 경로의 전력증폭기 선형화장치가 개시된다.

Figure R1020070139440

와이브로, 다중입력 다중출력, 선형화, 전력증폭기.

An object of the present invention is to provide a linearization device for a power amplifier of a slave path that can reduce signal loss and simplify a circuit required for linearization of a power amplifier to which a multiple input multiple output method is applied.

To this end, in the present invention, in linearizing the output signals of the power amplifiers respectively installed in the master path and the slave path according to the multiple input multiple output method, a divider for distributing the power amplifier output signals of the master path in which the linearization device is installed; A predistorter for receiving a signal from the splitter and predistorting a source frequency signal of a slave path, the predistorter having a coupler for coupling a signal of a slave path; A power combiner configured to combine the signals inputted through the splitter and the coupler to output an interphase intermodulation signal; Disclosed is a power amplifier linearizer of a slave path among multiple paths including a distortion signal combiner for combining an interphase intermodulation signal output from the power combiner and a signal input to a power amplifier of a slave path.

Figure R1020070139440

WiBro, Multiple Input Multiple Output, Linearization, Power Amplifier.

Description

다중 경로 중 슬레이브 경로의 전력증폭기 선형화장치{Linearization apparatus for power amplifier of slave path in multi-path}Linearization apparatus for power amplifier of slave path in multi-path}

본 발명은 전력증폭기용 선형화장치에 관한 것으로서, 보다 상세하게는 다중입력 다중출력 방식이 적용된 전력증폭기의 선형화과정에서 신호의 손실을 줄이고 선형화에 필요한 회로구조를 간소화할 수 있는 다중 경로 중 슬레이브 경로의 전력증폭기 선형화장치에 관한 것이다.The present invention relates to a linearization device for a power amplifier, and more particularly, to reduce the signal loss and simplify the circuit structure required for the linearization of a power amplifier to which a multiple input multiple output method is applied. The present invention relates to a power amplifier linearization device.

최근 무선통신분야는 개인화 및 멀티미디어화로 집약되고, 궁극적으로는 IMT-2000을 넘어 3.5G, 4G의 차세대 통신기술을 지향하는 방향으로 기술발전이 이루어지고 있다. 무선통신이 폭넓게 사용되기 위해서는 안정된 운영체제, 고성능의 통신 기지국 시스템 및 소형화, 경량화, 저가격화가 이루어져야 하며, 이의 안정성 및 경쟁력 강화를 위해서는 전력증폭기와 같은 RF핵심 부품의 연구 및 원천기술 확보가 필수적이다.In recent years, the wireless communication field has been concentrated on personalization and multimedia, and ultimately, technology development has been made toward the next generation communication technology of 3.5G and 4G beyond IMT-2000. In order to be widely used for wireless communication, stable operating system, high performance communication base station system, and miniaturization, light weight, and low price should be achieved, and research and source technology of RF core components such as power amplifier are essential for enhancing stability and competitiveness.

디지털방식에서 중요한 것은 선형 변조로 신호의 선형성을 유지하여 전송을 하여야만 데이터 오류가 발생하지 않는다. 이러한 신호의 선형성을 유지해서 전송하게 되는 역할을 담당하는 것이 고출력 증폭기이다. 일반적으로 RF 및 마이크로파 회로에 사용된 능동소자의 비선형 특성에 의해 비선형 회로 특성을 갖는 것이 보통이다.What is important in the digital system is that data must be transmitted only by maintaining the linearity of the signal with linear modulation. The high power amplifier is responsible for maintaining the linearity of these signals and transmitting them. In general, it is common to have nonlinear circuit characteristics by the nonlinear characteristics of active elements used in RF and microwave circuits.

특히, 전력증폭기는 최대 전력을 추출하기 위해 주 능동소자인 트랜지스터를 비선형 특성이 강한 포화영역에서 동작시키게 되며 상기 포화영역 부근의 비선형 특성으로 인하여 혼변조(Intermodulation) 신호들이 발생하게 된다.In particular, the power amplifier operates the transistor, which is the main active element, in a saturation region with strong nonlinear characteristics to extract the maximum power, and intermodulation signals are generated due to the nonlinear characteristics near the saturation region.

상기와 같은 혼변조 신호들은 혼신 또는 잡음으로 작용하여 전송품질을 저하시키는 요인이 된다. 따라서 전력증폭기의 비선형 특성을 보상하는 선형화기술을 접목시켜 전력 증폭기와 함께 사용하게 되면 포화영역에서도 다수 반송파의 공동 증폭시 발생하는 혼변조 신호들을 대폭 감소시키면서도 원하는 출력 전력을 획득할 수 있다.The intermodulation signals as described above act as interference or noise, causing deterioration of transmission quality. Therefore, when used with a power amplifier by incorporating a linearization technology that compensates for the non-linear characteristics of the power amplifier, it is possible to obtain a desired output power while significantly reducing intermodulation signals generated during co-amplification of multiple carriers even in a saturated region.

이와 같은 선형화 방식으로는 백오프(Back-off) 방식, 부궤환(Negative feedback) 방식, 전치왜곡(Predistortion) 방식, 피드포워드(Feedforward) 방식 등이 있다.Such linearization methods include a back-off method, a negative feedback method, a predistortion method, and a feedforward method.

이중에서 전치왜곡을 통한 선형화 방식은 기본 입력신호가 메인증폭기에서 증폭될 때 발생될 왜곡 성분을 고려하여 이것과 역 왜곡 특성을 갖은 전치왜곡(Predistortion) 회로를 전력증폭기의 입력단에 설치하여 메인증폭기의 왜곡성분을 상쇄시키는 방식이다.In the linearization method using predistortion, the predistortion circuit having inverse distortion characteristics is installed in the input stage of the power amplifier in consideration of the distortion component generated when the basic input signal is amplified by the main amplifier. This is a method of canceling the distortion component.

그리고 피드포워드를 통한 선형화 방식은 출력신호를 일부 커플링하여 추출한 후 원래의 입력 신호에서 이 커플링 신호를 제거해주므로 역의 혼변조(IMD) 신호만 남기고, 이러한 음의 혼변조 신호는 에러엠프(Error amplifier)를 통해 증폭 한 후 메인증폭기의 출력단에서 주신호와 다시 결합시키므로 메인증폭기의 왜곡성분을 상쇄시키는 방식이다.In addition, the linearization method through the feedforward extracts some of the output signal and then removes the coupling signal from the original input signal, thereby leaving only the inverse intermodulation (IMD) signal, and the negative intermodulation signal is an error amplifier ( After amplification through the error amplifier, the main amplifier's output terminal is recombined with the main signal to cancel the distortion component of the main amplifier.

삭제delete

상기한 전치왜곡 방식이나 피드포워드 방식의 선형화장치를 채용하는 종래의 전력증폭기는 비선형 특성을 보상하므로 선형성을 확보할 수 있으며, 단일입력 단일출력(Single Input Single Output) 방식의 이동통신시스템에서 사용하는 경우 큰 문제점이 없으나, 와이브로(WiBro, Wireless Broadband Internet)와 같이 3.5세대 이동통신시스템에 적용할 경우에는 다중입력 다중출력(MIMO, Multiple Input Multiple Output) 방식으로 인하여 신호손실 및 생산원가 측면에서 여러 문제점이 발생되었다.The conventional power amplifier employing the predistortion or feedforward linearization device compensates for the nonlinear characteristics, thereby ensuring linearity, and is used in a single input single output mobile communication system. In case of applying to 3.5G mobile communication system such as WiBro (Wireless Broadband Internet), there are many problems in terms of signal loss and production cost due to Multiple Input Multiple Output (MIMO). This occurred.

보다 상세하게 설명하면, 다중입력 다중출력 방식의 중계기에 상기한 종래의 전력증폭기를 설치하는 경우, 전력증폭기는 마스터 경로와 슬레이브 경로로 이루어지는 다중 경로에 모두 설치되어야 한다. 이때 전력증폭기는 선형화장치가 모두 채용되므로 이로 인하여 회로구조가 복잡해지고, 그 생산원가가 크게 상승되는 문제점이 발생되었다.In more detail, when the above-described conventional power amplifier is installed in a multi-input multiple output type repeater, the power amplifier should be installed in both the multipath consisting of the master path and the slave path. In this case, since the power amplifier adopts all the linearizers, the circuit structure becomes complicated and the production cost of the power amplifier is greatly increased.

또한 상기한 전력증폭기의 선형화장치에는 딜레이와 같은 지연소자가 사용되므로 출력신호의 손실이 발생될 수밖에 없으며, 이로 인하여 전력증폭기를 채용한 장치의 전체적인 성능도 떨어뜨리는 문제점이 발생되었다.In addition, since a delay element such as a delay is used as the linearizer of the power amplifier, a loss of an output signal is inevitably generated, which causes a problem of lowering the overall performance of the device employing the power amplifier.

본 발명은 전술한 바와 같은 종래의 제반 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 다중경로 중 슬레이브 경로에 설치되는 전력증폭기의 선형화장치를 단순화할 수 있는 다중 경로 중 슬레이브 경로의 전력증폭기 선형화장치를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to simplify the linearization apparatus of a power amplifier installed in a slave path of a multipath. To provide a linearizer.

또한 본 발명의 다른 목적은 전력증폭기의 선형화 과정에서 출력신호의 손실을 줄일 수 있는 다중 경로 중 슬레이브 경로의 전력증폭기 선형화장치를 제공하는데 있다.Another object of the present invention is to provide a power amplifier linearization apparatus of a slave path among multiple paths that can reduce the loss of an output signal during the linearization of the power amplifier.

상기와 같은 목적을 달성하기 위해 본 발명은 다중입력 다중출력 방식에 따라 마스터 경로와 슬레이브 경로에 각각 설치되는 전력증폭기의 출력신호를 선형화하는 것에 있어서, 선형화장치가 설치된 상기 마스터 경로의 전력증폭기 출력신호를 분배하는 분배기와, 상기 분배기로부터 신호를 입력받아 슬레이브 경로의 원천주파수 신호를 전치왜곡시키는 전치왜곡기를 포함하며, 상기 전치왜곡기는 슬레이브 경로의 신호를 커플링하는 커플러와; 상기 분배기와 커플러를 통해 입력된 신호를 결합하여 역 위상의 혼변조 신호를 출력하는 전력결합기와; 상기 전력결합기로부터 출력되는 역 위상의 혼변조 신호와 슬레이브 경로의 전력증폭기로 입력되는 신호를 결합시키는 왜곡신호결합기로 이루어진 다중 경로 중 슬레이브 경로의 전력증폭기 선형화장치를 제공한다.In order to achieve the above object, the present invention is to linearize the output signal of the power amplifier installed in each of the master path and the slave path according to the multiple input multiple output method, the power amplifier output signal of the master path is installed linearizer And a predistorter for receiving a signal from the divider and predistorting the source frequency signal of the slave path, wherein the predistorter comprises: a coupler for coupling a signal of the slave path; A power combiner configured to combine the signals inputted through the splitter and the coupler to output an interphase intermodulation signal; Provided is a power amplifier linearization device of a slave path among multiple paths including a distortion signal combiner for combining an interphase intermodulation signal output from the power combiner and a signal input to a power amplifier of a slave path.

본 발명은 마스터 경로의 분배기와 슬레이브 경로의 전치왜곡기를 통해 슬레이브 경로의 전력증폭기에서 출력되는 출력신호의 비선형 특성을 보상하므로 선형화에 따른 회로구조를 단순화하고 부피를 줄이며 선형 전력증폭기의 비용을 크게 줄일 수 있는 매우 유용한 효과가 있다.The present invention compensates the nonlinear characteristics of the output signal outputted from the power amplifier of the slave path through the divider of the master path and the predistorter of the slave path, thereby simplifying the circuit structure, reducing the volume, and greatly reducing the cost of the linear power amplifier. It has a very useful effect.

또한 본 발명은 선형화 과정에서 딜레이와 같은 지연소자가 사용되지 않으므로 신호지연에 따른 출력신호의 손실을 최소화하고, 이로 인하여 선형 전력증폭기가 채용되는 중계기 등의 장비 성능을 향상시키는 매우 유용한 효과도 있다.In addition, in the present invention, since a delay element such as a delay is not used in the linearization process, the loss of the output signal due to signal delay is minimized, thereby improving the performance of equipment such as a repeater employing a linear power amplifier.

이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

< 제 1 실시예 ><First Embodiment>

도 1은 마스터 경로와 슬레이브 경로가 하나씩 구성된 본 발명의 전력증폭기 선형화장치를 개략적으로 나타낸 회로도로서, 도시된 바와 같이 본 발명은 크게 분배기(100)와 전치왜곡기(Predistorter, 200)로 이루어진다.FIG. 1 is a circuit diagram schematically illustrating a power amplifier linearization device of the present invention in which a master path and a slave path are configured one by one. As shown, the present invention is composed of a divider 100 and a predistorter 200.

먼저, 분배기(100)는 마스터 경로(TX0)에 설치된 전력증폭기(PA0)의 출력신호로부터 커플링한 신호를 분배하기 위한 것으로, 본 발명에서는 그 일 예로 전력증폭기(PA0)의 선형성 확보를 위해 설치한 커플러(Coupler, 12)와 전력결합기(Power combiner, 13) 사이에 상기한 분배기(100)를 설치하였다.First, the divider 100 distributes a signal coupled from an output signal of the power amplifier PA 0 installed in the master path TX 0. In the present invention, as an example, the linearity of the power amplifier PA 0 is secured. The above-described distributor 100 was installed between the coupler (Coupler, 12) and the power combiner (Power combiner, 13) installed for.

따라서 분배기(100)는 커플러(12)로부터 입력되는 전력증폭기(PA0)의 출력신호, 즉 혼변조(Intermodulation) 성분이 포함된 출력신호를 전력결합기(13)와 상기한 전치왜곡기(200)로 출력하게 된다.Accordingly, the divider 100 transmits the output signal of the power amplifier PA 0 input from the coupler 12, that is, the output signal including the intermodulation component, to the power combiner 13 and the predistorter 200. Will output

여기서 마스터 경로(TX0)에는 커플러(11,12), 전력결합기(13), 에러앰프(Error Amplifier/14), 딜레이(15)(16)로 이루어진 피드포워드 방식의 선형화장치(10)를 설치하여 마스터 경로(TX0)에 설치된 전력증폭기(PA0)의 비선형 특성을 보상하도록 하였다. 그러나 이러한 피드포워드 방식의 선형화장치(10) 이외에 백오프(Back-off) 방식, 부궤환(Negative feedback) 방식, 전치왜곡(Predistortion) 방식 등의 다양한 선형화장치를 적용하는 것도 가능하다.Here, the feed forward linearization device 10 including the couplers 11 and 12, the power combiner 13, the error amplifier (Error Amplifier / 14), and the delays 15 and 16 is installed in the master path TX 0 . By compensating for the nonlinear characteristics of the power amplifier PA 0 installed in the master path TX 0 . However, in addition to the feedforward linearization device 10, various linearization devices such as a back-off method, a negative feedback method, and a predistortion method may be applied.

전치왜곡기(200)는 분배기(100)로부터 신호를 입력받아 슬레이브 경로(TX1)의 전력증폭기(PA1)로 입력되는 신호를 전치왜곡시키는 것으로, 본 발명에서는 그 일 예로 커플러(210), 전력결합기(220), 왜곡신호결합기(230)로 구성하였다.The predistorter 200 receives a signal from the divider 100 and predistorts the signal input to the power amplifier PA 1 of the slave path TX 1. In the present invention, for example, the coupler 210, The power combiner 220 and the distortion signal combiner 230 are configured.

여기서 커플러(210)는 슬레이브 경로(TX1)의 원천주파수(Fundamental frequency) 신호를 커플링하고, 전력결합기(220)는 상기한 분배기(100)와 커플러(210)로부터 입력되는 각각의 신호를 결합하여 역 위상의 혼변조(Intermodulation) 신호를 추출하며, 왜곡신호결합기(230)는 상기한 전력결합기(220)로부터 출력되는 역 위상의 혼변조 신호와 슬레이브 경로(TX1)의 원천주파수 신호를 결합시키는 역할을 수행하게 된다.Here, the coupler 210 couples the source frequency signal of the slave path TX 1 , and the power combiner 220 couples the respective signals input from the divider 100 and the coupler 210. The intermodulation signal of the inverse phase is extracted, and the distortion signal combiner 230 combines the inverse phase intermodulation signal output from the power combiner 220 and the source frequency signal of the slave path TX 1 . It will play a role.

따라서 슬레이브 경로(TX1)에 설치된 전력증폭기(PA1)에는 원천주파수(Fundamental frequency) 이외에 전치왜곡기(200)로부터 전치왜곡된 신호, 즉 역위상의 혼변조 신호가 함께 입력되므로 슬레이브 경로(TX1)에 설치된 전력증폭기(PA1)의 출력신호를 선형화할 수 있다.Therefore, in addition to the fundamental frequency, the power amplifier PA 1 installed in the slave path TX 1 receives a predistorted signal from the predistorter 200, that is, an interphase intermodulation signal, so that the slave path TX 1) it is possible to linearize the output signal of the power amplifier (PA 1) is installed on.

이와 같이 본 발명은 마스터 경로(TX0)의 전력증폭기(PA0)의 출력신호를 분배하는 분배기(100)와, 슬레이브 경로(TX1)에 설치한 전치왜곡기(200)를 통해 슬레이브 경로(TX1)에 설치되는 전력증폭기(PA1)의 비선형 특성을 보상하므로 슬레이브 경로(TX1)에 설치되는 전력증폭기(PA1)의 선형화를 매우 간단히 구현할 수 있다.As described above, the present invention provides a slave path through a divider 100 for distributing the output signal of the power amplifier PA 0 of the master path TX 0 and a predistorter 200 installed in the slave path TX 1 . compensating for the nonlinear characteristic of the power amplifier (PA 1) provided in the TX 1) Since the linearization of a power amplifier (PA 1) provided in the slave path (TX 1) it can be implemented very simply.

특히, 본 발명의 전치왜곡기(200)는 단순히 커플러(210)와 전력결합기(220) 및 왜곡신호결합기(230)로 구성되므로 그 회로구성이 매우 단순해지고, 이로 인하여 선형 전력증폭기의 비용을 획기적으로 줄일 수 있을 뿐만 아니라, 부피도 크게 줄일 수 있다.In particular, the predistorter 200 of the present invention simply consists of a coupler 210, a power combiner 220 and a distortion signal combiner 230, so that the circuit configuration is very simple, thereby dramatically reducing the cost of the linear power amplifier. In addition to reducing the volume, the volume can be greatly reduced.

또한 본 발명의 전치왜곡기(200)는 슬레이브 경로(TX1)에 딜레이(15)(16)와 같은 지연소자가 사용되지 않으므로 신호지연에 따른 출력신호의 손실을 최소화할 수 있으며, 이로 인하여 선형 전력증폭기가 채용되는 중계기 등의 장비 성능을 향상시킬 수 있다.In addition, in the predistorter 200 of the present invention, since a delay element such as delays 15 and 16 is not used in the slave path TX 1 , the loss of the output signal due to signal delay can be minimized. The performance of equipment such as a repeater employing a power amplifier can be improved.

< 제 2 실시예 >Second Embodiment

도 2는 본 발명의 다른 실시예를 나타낸 것으로, 하나의 마스터 경로와 다수의 슬레이브 경로로 구성된 다중 경로의 예와 그에 따른 전력증폭기의 선형화장치를 개략적으로 나타낸 회로도이다.FIG. 2 is a circuit diagram schematically illustrating another example of a multipath consisting of one master path and a plurality of slave paths and a linearization device of a power amplifier according to another embodiment of the present invention.

도시된 바와 같이 각각의 슬레이브 경로(TX1~TXn)에는 전치왜곡기(200)가 모두 설치되고, 이러한 전치왜곡기(200)는 슬레이브 경로(TX1~TXn)의 원천주파수 신호를 전치왜곡하므로 각각의 슬레이브 경로(TX1~TXn)에 설치된 전력증폭기(PA1 ~ PAn)의 비선형적 특성을 보상하게 된다.As shown, each pre-distorter 200 is installed in each slave path TX 1 to TX n , and the predistorter 200 transposes source frequency signals of the slave paths TX 1 to TX n . The distortion compensates for the nonlinear characteristics of the power amplifiers PA 1 to PA n installed in the slave paths TX 1 to TX n .

따라서 도 2에서 도시한 본 발명은 마스터 경로(TX0)에만 피드포워드나 전치왜곡 등의 선형화장치(10)가 설치되고, 마스터 경로(TX0)를 제외한 나머지 다중경로 즉, 다수의 슬레이브 경로(TX1~TXn)에는 전치왜곡기(200)가 각각 설치되므로 전체적으로 선형화를 위한 회로구조와 부피를 크게 줄이고, 선형 전력증폭기의 비용도 획기적으로 절감하게 된다.Thus the present invention shown in Figure 2 is the master path (TX 0) only in the feed forward or predistortion, and linearization device 10 is installed, such as, the master path remaining multipath that is, a plurality of the slave path, except for (TX 0) ( TX 1 ~ TX n ) is because the predistorter 200 is installed respectively, greatly reducing the circuit structure and volume for the linearization as a whole, and dramatically reduces the cost of the linear power amplifier.

< 제 3 실시예 >Third Embodiment

도 3은 본 발명의 또 다른 실시예를 나타낸 것으로, 마스터 경로와 슬레이브 경로가 다수로 구성된 다중 경로의 예와 그에 따른 전력증폭기의 선형화장치를 개략적으로 나타낸 회로도이다.FIG. 3 shows another embodiment of the present invention, and is a circuit diagram schematically illustrating an example of a multipath including a plurality of master paths and slave paths and a linearization device of a power amplifier.

도시된 바와 같이 선형화장치(10)가 설치된 각각의 마스터 경로(TX0,TX22)에는 분배기(100)가 모두 설치되고, 각각의 슬레이브 경로(TX1,TX3)에는 전치왜곡기(200)가 모두 설치된다.As shown, all the distributors 100 are installed in each of the master paths TX 0 and TX2 2 in which the linearizer 10 is installed, and the predistorter 200 is installed in each of the slave paths TX 1 and TX 3 . Are all installed.

따라서 각각의 전치왜곡기(200)는 마스터 경로(TX0,TX22)에 설치된 각각의 분배기(100)로부터 신호를 입력받아 슬레이브 경로(TX1,TX3)의 원천주파수 신호를 전치왜곡하므로 슬레이브 경로(TX1,TX3)에 설치된 전력증폭기(PA1 ,PA3)의 비선형적 특성을 보상하게 된다.Therefore, each predistorter 200 receives a signal from each of the distributors 100 installed in the master paths TX 0 and TX2 2 and presistors the source frequency signals of the slave paths TX 1 and TX 3 . The nonlinear characteristics of the power amplifiers PA 1 and PA 3 installed in the paths TX 1 and TX 3 are compensated for.

따라서 도 3에서 도시한 본 발명은 제1실시예와 마찬가지로 마스터 경로(TX0,TX2)에만 피드포워드나 전치왜곡 등의 선형화장치(10)가 설치되고, 나머지 다중경로 즉, 다수의 슬레이브 경로(TX1,TX3)에는 전치왜곡기(200)가 각각 설치되므로 전체적으로 선형화를 위한 회로구조와 부피를 크게 줄이고, 선형 전력증폭기의 비용도 크게 절감하게 된다.Accordingly, in the present invention shown in FIG. 3, the linearizer 10 such as feedforward or predistortion is installed only in the master paths TX 0 and TX 2 , as in the first embodiment, and the remaining multipaths, that is, multiple slave paths. Since the predistorters 200 are respectively installed in the TX 1 and TX 3 , the circuit structure and volume for linearization are greatly reduced, and the cost of the linear power amplifier is greatly reduced.

이와 같이 본 발명의 실시 예는 바람직한 일 예를 설명한 것에 불과한 것으로, 본 발명의 적용범위는 이와 같은 것에 한정되는 것은 아니며, 동일사상의 범주 내에서 적절하게 변경 가능한 것이다.As described above, the embodiments of the present invention are merely illustrative of preferred examples, and the scope of application of the present invention is not limited thereto, and may be appropriately changed within the scope of the same idea.

도 1은 본 발명의 전력증폭기용 선형화장치를 개략적으로 나타낸 회로도.1 is a circuit diagram schematically showing a linearization device for a power amplifier of the present invention.

도 2는 본 발명의 전력증폭기용 선형화장치의 다른 실시예를 개략적으로 나타낸 회로도.2 is a circuit diagram schematically showing another embodiment of the linearizer for power amplifier of the present invention.

도 3은 본 발명의 전력증폭기용 선형화장치의 또 다른 실시예를 개략적으로 나타낸 회로도.Figure 3 is a circuit diagram schematically showing another embodiment of the linearizer for power amplifier of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10 : 선형화장치 100 : 분배기10: linearization device 100: distributor

200 : 전치왜곡기 210 : 커플러200: predistorter 210: coupler

220 : 전력결합기 230 : 왜곡신호결합기220: power combiner 230: distortion signal combiner

TX0,TX1,TX2,TX3,TXn : 경로 PA0,PA1,PA2,PA3,PAn : 전력증폭기TX 0 , TX 1 , TX 2 , TX 3 , TX n : Path PA 0 , PA 1 , PA 2 , PA 3 , PA n : Power Amplifier

Claims (6)

다중입력 다중출력 방식에 따라 마스터 경로와 슬레이브 경로에 각각 설치되는 전력증폭기의 출력신호를 선형화하는 것에 있어서, 선형화장치가 설치된 상기 마스터 경로의 전력증폭기 출력신호를 분배하는 분배기와, 상기 분배기로부터 신호를 입력받아 슬레이브 경로의 원천주파수 신호를 전치왜곡시키는 전치왜곡기를 포함하며, 상기 전치왜곡기는 슬레이브 경로의 신호를 커플링하는 커플러와; 상기 분배기와 커플러를 통해 입력된 신호를 결합하여 역 위상의 혼변조 신호를 출력하는 전력결합기와; 상기 전력결합기로부터 출력되는 역 위상의 혼변조 신호와 슬레이브 경로의 전력증폭기로 입력되는 신호를 결합시키는 왜곡신호결합기로 이루어진 다중 경로 중 슬레이브 경로의 전력증폭기 선형화장치.In the linearization of the output signal of the power amplifier installed in each of the master path and the slave path according to the multiple input multiple output method, a divider for distributing the power amplifier output signal of the master path, the linearization device is installed, and the signal from the divider A predistorter for predistorting the source frequency signal of the slave path, the predistorter comprising: a coupler for coupling a signal of the slave path; A power combiner configured to combine the signals inputted through the splitter and the coupler to output an interphase intermodulation signal; And a distortion signal combiner configured to combine an interphase intermodulation signal output from the power combiner and a signal input to a power amplifier of a slave path. 삭제delete 삭제delete 제 1 항에 있어서, 상기 마스터 경로는 하나의 경로로 이루어지고, 상기 슬 레이브 경로는 다수의 경로로 이루어진 것을 특징으로 하는 다중 경로 중 슬레이브 경로의 전력증폭기 선형화장치.The apparatus of claim 1, wherein the master path is composed of one path, and the slave path is composed of a plurality of paths. 제 1 항에 있어서, 상기 마스터 경로와 슬레이브 경로는 각각 다수의 경로로 이루어진 것을 특징으로 하는 다중 경로 중 슬레이브 경로의 전력증폭기 선형화장치.The apparatus of claim 1, wherein the master path and the slave path each comprise a plurality of paths. 삭제delete
KR1020070139440A 2007-12-27 2007-12-27 Linearization apparatus for power amplifier of slave path in multi-path KR100949821B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070139440A KR100949821B1 (en) 2007-12-27 2007-12-27 Linearization apparatus for power amplifier of slave path in multi-path

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070139440A KR100949821B1 (en) 2007-12-27 2007-12-27 Linearization apparatus for power amplifier of slave path in multi-path

Publications (2)

Publication Number Publication Date
KR20090071210A KR20090071210A (en) 2009-07-01
KR100949821B1 true KR100949821B1 (en) 2010-03-29

Family

ID=41322648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070139440A KR100949821B1 (en) 2007-12-27 2007-12-27 Linearization apparatus for power amplifier of slave path in multi-path

Country Status (1)

Country Link
KR (1) KR100949821B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101838885B1 (en) * 2017-12-11 2018-03-15 삼성넥스텍(주) Multi impedance radio communication auxiliary equipment receiver system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050052556A (en) * 2003-11-28 2005-06-03 삼성전자주식회사 Multipath power amplifier using hybrid combiner
US20060104241A1 (en) * 2004-11-12 2006-05-18 Samsung Electronics Co., Ltd. Beacon scheduling method in wireless sensor network system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050052556A (en) * 2003-11-28 2005-06-03 삼성전자주식회사 Multipath power amplifier using hybrid combiner
US20060104241A1 (en) * 2004-11-12 2006-05-18 Samsung Electronics Co., Ltd. Beacon scheduling method in wireless sensor network system

Also Published As

Publication number Publication date
KR20090071210A (en) 2009-07-01

Similar Documents

Publication Publication Date Title
US20200358640A1 (en) Modulation agnostic digital hybrid mode power amplifier system and method
US8154339B2 (en) V-band high-power transmitter with integrated power combiner
CN100446413C (en) Multi-band predistorter using power series representation
US8489043B2 (en) Distortion compensation apparatus and apparatus and method for transmitting signal
US4453133A (en) Active predistorter for linearity compensation
US8965454B2 (en) Amplifier system for cell sites and other suitable applications
US6242979B1 (en) Linearization using parallel cancellation in linear power amplifier
US8736365B2 (en) Broadband linearization module and method
US6268768B1 (en) Amplifier having linear characteristics
KR100801578B1 (en) Intermodulation signal generator of power amplifier and pre-distortion linearizer with the same
US7196578B2 (en) Amplifier memory effect compensator
KR100949822B1 (en) Linearization apparatus for power amplifier of slave path in multi-path
KR100949821B1 (en) Linearization apparatus for power amplifier of slave path in multi-path
KR100309720B1 (en) Feed-forward linear power amplifier with amplifier for compensating delay
WO2019015679A1 (en) Radio frequency signal linearisation processing circuit and method
KR20020068735A (en) Apparatus for removing a unwanted frequency band signals in linear power amplifier of feedforward type and method therefor
KR101131910B1 (en) Output power unit for a mobile telecommunication equipments
KR100371531B1 (en) Feedforward linear power amplifier using error feedback
KR101106955B1 (en) Output Unitt FOR A MOBILE TELECOMMUNICATION EQUIPMENTS
KR20160084579A (en) Pre-distorting system for compensation of memory-effect
JP4638724B2 (en) Multi-band look-up table type predistorter
US6867648B2 (en) Linearization apparatus capable of adjusting peak-to-average power ratio
KR20140118130A (en) Apparatus and method of predistortion of multiple nonlinear amplifiers with single feedback loop
KR100262652B1 (en) Circuit and method for linearizing in high-power amplifier using predistortion
JP4628175B2 (en) amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130311

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140304

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160302

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170303

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee