KR100932124B1 - 톤별 채널 등화기 - Google Patents

Abstract

본 발명은 채널 등화기에 관한 것으로, 더욱 상세하게는 주파수 효율성을 증대시킬 수 있는 무선통신에서의 블록 전송방식의 톤별 채널 동화기에 관한 것이다. 이를 위하여 본 발명은 수신신호를 지연시키는 샘플 지연기와; 소정시간을 주기로 상기 샘플 지연기의 지연신호를 독출하는 독출기와; 상기 샘플 지연기의 최종 출력신호에서 상기 수신신호를 감산하는 연산부와; 상기 연산부의 출력신호와 상기 연산부의 출력신호를 소정지연시킨 신호를 소정연산하는 동작을 반복수행한 후, 각 소정연산의 결과값을 등화기의 등화계수와 곱셈연산하여 출력하는 확률 비탈-격자 모듈와; 상기 독출기에 의해 독출된 지연신호를 고속 푸리에 변환하는 고속 푸리에 변환부와; 상기 고속 푸리에 변환기의 출력신호와 상기 확률 비탈-격자 모듈의 출력신호를 이용하여 소정 연산을 수행하여 신호 추정값을 출력하는 연산기를 포함하는 톤별 채널 등화기를 제공한다.

톤별 등화기, SRRLS, 채널 등화기

Description

톤별 채널 등화기{PER TONE CHANNEL EQUALIZER}

본 발명은 채널 등화기에 관한 것으로, 더욱 상세하게는 주파수 효율성을 증대시킬 수 있는 무선통신에서의 블록 전송방식의 톤별 채널 동화기에 관한 것이다.

일반적으로, 채널 등화(channel equalization)는 디지털 통신 시스템에 일반적으로 사용되는 신호 처리기술이다. 채널 등화의 기본적인 목적은 채널 노이즈, 채널 왜곡, 다중경로간섭 및 멀티-유저간섭으로부터 통신 시스템의 성능을 향상시키기 위한 것이다.

채널 등화기는 가전기기, 예를 들어 디지털 TV 및 개인 통신 시스템들에서 사용되며, 상기 가전기기에 사용되는 다양한 등화기들은 입력신호 대 잡음비를 증가시키고, 입력신호의 심볼 에러율을 감소시킨다.

한편, 무선통신에 있어서 OFDM(Orthogonal Frequency Division Multiplexing) 방식은 직각의 다중채널을 이용하기 때문에 인접 신호 및 채널의 간섭에 유리한 장점이 있다. 이런 이유로 비교적 다른 통신시스템보다 간단한 등화 구조를 사용하게 된다. 하지만 고속의 데이터처리가 필요한 무선 시스템에 적용되면서 페이딩 채널에 대한 채널보상회로가 요구되었다. 실내의 무선 채널에서는 약간의 채널변화가 있고, ITS 및 DVA, DVB와 같은 실외 통신에서는 급격한 채널변화가 존재하기 때문에 향상된 기능의 채널보상 회로가 필요하다.

이러한 디지털통신회로에서의 채널 보상회로는 채널변화를 연속적으로 계산하고 그 결과를 신호의 복원에 사용한다.

종래에는 가장 단순한 단일탭 채널 등화기(channel equalizer) 구조로 구성되어 있었다. 단일탭 채널 등화기는 블록전송 수신신호 심볼을 주파수영역으로 변환한 뒤 각 주파수 영역, 즉 톤 별로 상수를 곱하여 채널 왜곡을 등화하는 방식이다. 이 방식은 구조가 간단하지만 일반적으로 블록전송 수신신호 심볼의 1/4정도의 추가 전치순환 신호를 별도로 전송해 주어야 하기 때문에 주파수 효율이 그만큼 떨어지는 단점을 갖고 있다. 이 문제점을 해결하기 위한 방식이 톤별 등화기 방식이다. 톤별 등화기는 DMT(Discrete Multi Tone)방식과 같이 유선통신 서비스인 xDSL(x Digital Subscriber Line) 시스템의 등화 기술로 개발되었다. xDSL 시스템은 데이터 통신 개시 이전에 송신부, 통신선로, 수신부 간의 상태를 측정하는 초기셋업 절차를 수행하게 된다. 이 초기셋업 절차는 수초간의 긴 시간 동안 수행되므로 등화기의 적응 수렴특성이 느리더라도 문제가 발생하지 않기 때문에 톤별 등화기 또한 그 수렴특성이 빠르지 않는 특성을 갖고 있다. 이러한 수렴속도가 느린 특성 때문에 종래의 톤별 등화기는 패킷 통신 포맷에 기반하는 무선통신분야에서 사용될 수 없는 문제점이 있다.

본 발명은 상기와 같은 문제점을 감안하여 창출한 것으로, 순환전치 신호의 수를 대폭 감소시켜 주파수 효율성을 증대시킬 수 있도록 한 무선통신에서의 블록 전송방식의 톤별 채널 동화기를 제공함에 그 목적이 있다.

또한 본 발명의 다른 목적은 톤별 등화기의 수렴 속도를 향상시켜 패킷 통신 포맷에 기반하는 무선통신에 적합한 톤별 채널 등화기를 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 일면에 따른 톤별 채널 등화기는 수신신호를 지연시키는 샘플 지연기와; 소정시간을 주기로 상기 샘플 지연기의 지연신호를 독출하는 독출기와; 상기 샘플 지연기의 최종 출력신호에서 상기 수신신호를 감산하는 연산부와; 상기 연산부의 출력신호와 상기 연산부의 출력신호를 소정지연시킨 신호를 소정연산하는 동작을 반복수행한 후, 각 소정연산의 결과값을 등화기의 등화계수와 곱셈연산하여 출력하는 확률 비탈-격자 모듈와; 상기 독출기에 의해 독출된 지연신호를 고속 푸리에 변환하는 고속 푸리에 변환부와; 상기 고속 푸리에 변환기의 출력신호와 상기 확률 비탈-격자 모듈의 출력신호를 이용하여 소정 연산을 수행하여 신호 추정값을 출력하는 연산기를 포함하는 것을 특징으로 한다.

또한, 상기 샘플 지연기는, 복수의 샘플 지연부를 구비하여, 앞단의 샘플 지 연부를 통해 지연된 신호를 입력받아 지연시킨 후 뒷단의 샘플 지연부로 출력하게 구성된 것을 특징으로 한다.

또한, 상기 독출기는, 상기 샘플 지연기의 복수의 샘플 지연부를 통해 소정시간동안 지연된 각 지연 신호들을 병렬적으로 독출하여 고속 푸리에 변환부로 출력하는 것을 특징으로 한다.

또한, 상기 연산기는, 상기 고속 푸리에 변환부로부터 푸리에 변환된 신호와 필터값을 곱셈연산하여 출력하는 곱셈부와; 상기 곱셈부의 출력신호와 상기 확률 비탈-격자 모듈의 출력연산의 결과값을 가산하여 등화기의 출력신호를 출력하는 복수의 가산부를 포함하는 것을 특징으로 한다.

또한, 상기 확률 비탈-격자 모듈은, 상기 연산부의 출력신호에 부분 상관 계수를 곱셈연산하는 복수의 제1 곱셈부와; 상기 연산부의 출력신호를 소정 지연시키는 복수의 샘플 지연부와; 복수의 샘플 지연부에 의해 지연된 결과값에 부분 상관 계수를 곱셈연산하는 복수의 제2 곱셈부와; 연산부의 출력신호와 제2 곱셈부의 출력신호를 가산하는 복수의 제1 가산부와; 샘플 지연부의 출력신호와 제1 곱셈부를 곱셈연산하는 복수의 제2 가산부와; 제2 가산부의 출력신호와 등화기의 등화 계수를 곱셈연산하는 복수의 곱셈기를 포함하는 것을 특징으로 한다.

상술한 과제해결 수단에 의해 본 발명은 확률 비탈-격자 모듈을 적용한 톤별 등화기를 이용하여 등화할 수 있는 수신 신호의 추정을 빠르게 수행할 수 있도록 함으로써, 순환전치 신호의 수를 대폭 감소시켜 주파수 효율성을 증대시킬 수 있는 효과가 있다.

또한 톤별 등화기의 수렴 속도를 향상시켜 패킷 기반의 무선 통신의 채널 등화에 적합한 효과가 있다.

또한 수신신호의 신호대 잡음비에 따라 수렴특성이 변하지 않으므로, 다양한 환경에서 일정한 성능을 보장할 수 있는 효과가 있다.

본 발명의 톤별 채널 등화기는 본 발명에서 제안하는 확률 비탈-격자 모듈을 이용하여 신호의 추정을 매우 빠른 속도로 수행할 수 있도록 함으로써, 무선통신의 채널 등화에 이용하여 신호의 통화품질을 향상시킬 수 있도록 함을 기술적 요지로 한다.

이하, 본 발명에 따른 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하되, 본 발명에 따른 동작 및 작용을 이해하는데 필요한 부분을 중심으로 설명한다.

하기의 설명에서 본 발명의 톤별 등화기 및 이를 이용한 등화방법의 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있는데, 이들 특정 상세들 없이 또한 이들의 변형에 의해서도 본 발명이 용이하게 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게 자명할 것이다.

이하, 본 발명에 따른 실시 예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.

하기의 수학식 1은 본 발명에서 제안하는 확률 비탈-격자 구조를 갖는 톤별 등화방식의 입출력 관계식을 나타낸다.

여기서,

는 i번째 톤에 대한 등화기의 계수를 나타내며,

는 등화기의 입력신호,

는 톤별 채널 등화기의 출력신호를 나타낸다.

본 발명에서는 등화기의 입력 신호로서 를 사용하지 않고 이를 가공한 새로운 신호인

를 사용하며 이는 하기의 수학식 2와 같다.

여기서

는 확률 비탈-격자 모듈(203)의 출력이며,

는 FFT(202)의 출력,

는 확률 비탈-격자 알고리듬의 내부 변수이다.

도 1은 본 발명의 톤별 등화기에 적용되는 알고리즘을 보인 예시도이다.

도 1을 참조하면, 본 발명의 통별 등화기를 동작시키는 알고리즘은 확률 비탈-격자 구조를 갖는 등화기의 알고리즘을 나타낸다. 여기서,

은 m번째 차수 의 순방향 예측오류,

은 역방향 예측오류,

은 부분 상관 계수,

는 0에서 1사이의 값을 갖는 상수,

는 일반상수를 의미한다.

도 2는 본 발명의 톤별 채널 등화기의 내부구성을 보인 구성도이다.

도 2를 참조하면, 우선 본 발명의 톤별 채널 등화기(100)는 수신신호(

)를 지연시키는 샘플 지연기(200)와, 소정시간(일예로, 1 샘플주기)을 주기로 샘플 지연기(200)의 지연신호를 독출하는 독출기(203)와, 샘플 지연기(200)의 최종 출력신호에서 수신신호를 감산하는 연산부(201)와, 연산부(205)의 출력신호와 연산부(205)의 출력신호를 소정지연시킨 신호를 가산연산하는 동작을 소정번 반복수행하여 각 가산연산의 결과값을 출력신호로 출력하는 확률 비탈-격자 모듈(202)과, 독출기(203)에 의해 독출된 지연신호를 고속 푸리에 변환하는 고속 푸리에 변환부(204)와, 고속 푸리에 변환기(204)의 출력신호와 확률 비탈-격자 모듈(202)의 출력신호를 이용하여 소정 연산을 수행하여 신호 추정값을 출력하는 연산기(205)로 구성된다.

샘플 지연기(200)는 복수의 샘플 지연부(200a~200n)로 구비되어, 앞단의 샘플 지연부를 통해 지연된 신호를 입력받아 소정시간 지연시킨후 뒷단의 샘플 지연부로 출력되도록 한다. 여기서 샘플 지연부(200a~200n)에 의해 지연된 신호는 후술되는 독출기(203)에 의해 독출된다.

확률 비탈-격자 모듈(202)는 연산부(201)의 출력신호에 부분 상관 계수를 곱셈연산하는 복수의 제1 곱셈부(212a~212n)와, 연산부(201)의 출력신호를 소정 지연시키는 복수의 샘플 지연부(211a~211n)와, 복수의 샘플 지연부(211a~211n)에 의해 지연된 결과값에 부분 상관 계수를 곱셈연산하는 복수의 제2 곱셈부(213a~213n)와, 연산부(201)의 출력신호와 제2 곱셈부(213a~213n)의 출력신호를 가산하는 복수의 제1 가산부(214a~214n)와, 샘플 지연부(211a~211n)의 출력신호와 제1 곱셈부(212a~212n)의 출력신호를 가산연산하는 복수의 제2 가산부(215a~215n)와, 제2 가산부(215a~215n)의 출력신호와 등화기의 등화 계수를 곱셈연산하는 복수의 곱셈기(216a~216n)를 구비한다.

독출기(203)는 샘플 지연기(200)의 복수의 샘플 지연부(200a~200n)를 통해 소정시간동안 지연된 각 지연 신호들을 병렬적으로 독출할 수 있도록 복수의 독출부(203a~203n)를 구비한다. 또한 독출부(203a~203n)는 병렬적으로 독출된 지연신호들을 고속 푸리에 변환부(204)로 출력한다.

연산기(205)는 고속 푸리에 변환부(204)로부터 푸리에 변환된 신호와 등화기의 등화계수를 곱셈연산하는 곱셈부(205a)와, 확률 비탈-격자 모듈(202)의 복수의 곱셈기(216a~216n)와 각각 매칭되어 곱셈기(216a~216n)의 출력신호와 곱셈부(205a)의 출력신호를 가산하는 복수의 가산부(205b~205n)를 구비한다.

도 2를 참조하여, 톤별 채널 등화기(100)의 동작을 설명하면 다음과 같다.

톤별 채널 등화기(100)의 입력신호

는 1 샘플 지연기(200)를 통해 전달된다. 전달된 신호 중

부터

까지의 신호는 병렬로 FFT(204)블록에 전달된다.

신호는

와의 뺄샘(201)이후 비탈-격자 모듈(202)에 전달된다. 비탈-격자 모듈(202)의 출력은 확률 비탈-격자 톤별등화기 계수와 곱셈을 수행한 뒤 각 곱셈의 결과가 덧셈기를 통해 모두 더한 후 출력이 등화기의 최종출력이 된다.

톤별 채널 등화기(100)의 특성상 각 톤마다 각각의 등화계수가 정의되어 있으므로 효율적인 알고리즘을 사용하지 않으면, 계산량이 많아 구현이 어려운 점이 있다. Recursive Least Square라는 고성능/다계산량 알고리즘을 사용하는 고성능/다계산량 톤별등화기 방식의 기존 SRRLS 톤별 등화기의 경우 3T²+(20N+1)T+10N-4개의 곱셈연산과 T+N-1개의 스퀘어루트 연산을 필요로 한다. 여기서 T는 필터의 차수를 의미하며, N은 샘플 지연기의 개수를 의미한다.

이 계산량을 줄이기 위해 최근에 제안된 RLSLMS 톤별등화기의 경우 3T²+(4N+1)T+12N-4개의 곱셈연산과 T-1개의 스퀘어루트 연산을 가진다. RLSLMS 톤별등화기는 Recursive Least Square 알고리즘과 저성능/소계산량의 Least Mean Square 알고리즘을 혼용하여 중성능/중계산량을 실현하고자 하였으나, 그 수렴특성이 매우 느려서 패킷기반의 무선통신에는 적합하지 않다.

본 발명에서 제안하는 확률 비탈-격자 톤별 채널 등화기의 경우 3T²+(4N-2)T+10N+5개의 곱셈연산과 T-2개의 나눗셈연산을 필요로 한다.(참고로, 1개의 스퀘어루트 연산과 1개의 나눗셈 연산은 같은 계산복잡도를 갖고 있다.) 따라서, 확률 비탈-격자 톤별 등화기가 SRRLS 톤별등화기에 비해 (16N+1)T+5N-4개의 곱셈연산을 절약할 수 있으며, RLSLMS 톤별등화기에 비해서는 T+12N+1개의 곱셈연산을 절약할 수 있다.

본 발명은 SRRLS 톤별등화기나 RLSLMS 톤별등화기보다 곱셈연산을 작게하여 계산량을 감소하였으며, RLSLMS 톤별등화기의 단점인 수렴속도가 매우 느린 점을 해결하여, 결과적으로 패킷기반의 무선통신의 채널등화에 적합한 고성능/저계산량의 톤별 등화기를 구현하였다.

도 3에 도시된 바와 같이 본 발명의 확률 비탈-격자 톤별 채널 등화기(100)의 수렴속도를 나타내고 있는 ⓐ가 RLSLMS 톤별등화기의 ⓑ와 Gradient-lattice 톤별등화기의 ⓒ의 수렴속도에 비해 월등히 우수한 것을 알 수 있다. 약 20 심볼이라는 짧은 시간 이내에 정상상태로 수렴하므로 무선통신용 채널등화기로 적합하다.

또한 본 발명의 톤별 채널 등화기(100)는 도 4와 같이 참조부호 'ⓐ'의 기존의 RLSLMS 톤별등화기가 신호대잡음비(SNR)가 커질수록 수렴속도가 느려지는 단점과, 참조부호 'ⓑ'의 기존의 Gradient-lattice 톤별등화기의 신호대잡음비의 변화에 따라 수렴속도가 변화하는 단점과는 달리, 본 발명의 알고리즘은 신호대잡음비(SNR)값의 변화에 대하여 ⓒ와 같이 수렴속도가 크게 달라지지 않는 것을 알 수 있다. 이는 다양한 수신환경에서의 일정한 성능을 보장할 수 있는 장점이 된다.

도 5는 본 발명의 톤별 등화기의 자기상관 계수를 도시한 도면이다.

도 5를 참조하면, 15XRuu는 기존의 RLSLMS 톤별등화기의 자기상관계수를 나타내는 것으로, 대각행렬화가 되어 있지 않다.

이와는 달리 본 발명의 알고리듬의 자기 상관계수인 Rcc는 대각행렬화가 되어 있다. 대각행렬화 되어 있는 신호는 신호의 추정을 매우 빠른 속도로 수행할 수 있는 장점이 있으므로 본 발명을 통해 신호의 품질이 향상되는 효과가 발생한다.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

도 1은 본 발명의 영상축소 장치의 구성을 보인 구성도.

도 2는 도 1에 있어, 영상 축소맵 생성부의 내부구성을 보인 구성도.

도 3은 도 1에 있어, 서브 영상 생성부의 내부구성을 보인 구성도.

도 4는 본 발명의 영상 축소 방법을 보인 흐름도.

도 5는 도 4에 있어, 영상 축소맵 구축하는 방법을 상세히 보인 흐름도.

도 6은 도 4에 있어, 서브 영상을 추출하는 방법을 상세히 보인 흐름도.

도 7a 내지 도 7e는 본 발명의 영상축소 과정을 보인 예시도.

Claims (5)

1. 수신신호를 지연시키는 샘플 지연기와;

   소정시간을 주기로 상기 샘플 지연기의 지연신호를 독출하는 독출기와;

   상기 샘플 지연기의 최종 출력신호에서 상기 수신신호를 감산하는 연산부와;

   상기 연산부의 출력신호와 상기 연산부의 출력신호를 소정지연시킨 신호를 기초로 곱셈연산 및 가산연산하는 동작을 반복수행하고, 상기 반복수행의 결과값을 등화기의 등화계수와 곱셈연산하여 출력하는 확률 비탈-격자 모듈와;

   상기 독출기에 의해 독출된 지연신호를 고속 푸리에 변환하는 고속 푸리에 변환부와;

   상기 고속 푸리에 변환기의 출력신호와 상기 확률 비탈-격자 모듈의 출력신호를 이용하여 소정 연산을 수행하여 신호 추정값을 출력하는 연산기

   를 포함하는 것을 특징으로 하는 톤별 채널 등화기.
2. 제1 항에 있어서, 상기 샘플 지연기는,

   복수의 샘플 지연부를 구비하여, 앞단의 샘플 지연부를 통해 지연된 신호를 입력받아 지연시킨 후 뒷단의 샘플 지연부로 출력하게 구성된 것을 특징으로 하는 톤별 채널 등화기.
3. 제1 항에 있어서, 상기 독출기는,

   상기 샘플 지연기의 복수의 샘플 지연부를 통해 소정시간동안 지연된 각 지연 신호들을 병렬적으로 독출하여 고속 푸리에 변환부로 출력하는 것을 특징으로 하는 톤별 채널 등화기.
4. 제1 항에 있어서, 상기 연산기는,

   상기 고속 푸리에 변환부로부터 푸리에 변환된 신호와 필터값을 곱셈연산하여 출력하는 곱셈부와;

   상기 곱셈부의 출력신호와 상기 확률 비탈-격자 모듈의 출력연산의 결과값을 가산하여 등화기의 출력신호를 출력하는 복수의 가산부

   를 포함하는 것을 특징으로 하는 톤별 채널 등화기.
5. 제1 항에 있어서, 상기 확률 비탈-격자 모듈은,

   상기 연산부의 출력신호에 부분 상관 계수를 곱셈연산하는 복수의 제1 곱셈부와;

   상기 연산부의 출력신호를 소정 지연시키는 복수의 샘플 지연부와;

   복수의 샘플 지연부에 의해 지연된 결과값에 부분 상관 계수를 곱셈연산하는 복수의 제2 곱셈부와;

   연산부의 출력신호와 제2 곱셈부의 출력신호를 가산하는 복수의 제1 가산부와;

   샘플 지연부의 출력신호와 제1 곱셈부를 곱셈연산하는 복수의 제2 가산부와;

   제2 가산부의 출력신호와 등화기의 등화 계수를 곱셈연산하는 복수의 곱셈기

   를 포함하는 것을 특징으로 하는 톤별 채널 등화기.

Images