[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100934532B1 - A method of manufacturing a flash memory device having a multilayer blocking insulating film and a flash memory device using the same - Google Patents

A method of manufacturing a flash memory device having a multilayer blocking insulating film and a flash memory device using the same Download PDF

Info

Publication number
KR100934532B1
KR100934532B1 KR1020080003326A KR20080003326A KR100934532B1 KR 100934532 B1 KR100934532 B1 KR 100934532B1 KR 1020080003326 A KR1020080003326 A KR 1020080003326A KR 20080003326 A KR20080003326 A KR 20080003326A KR 100934532 B1 KR100934532 B1 KR 100934532B1
Authority
KR
South Korea
Prior art keywords
insulating film
blocking insulating
flash memory
film
memory device
Prior art date
Application number
KR1020080003326A
Other languages
Korean (ko)
Other versions
KR20090077395A (en
Inventor
황현상
장만
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020080003326A priority Critical patent/KR100934532B1/en
Publication of KR20090077395A publication Critical patent/KR20090077395A/en
Application granted granted Critical
Publication of KR100934532B1 publication Critical patent/KR100934532B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

복층 블로킹 절연막을 갖는 플래시 메모리 소자의 제조방법이 개시되어 있다. 기판 상에 터널링절연막을 형성하는 단계, 터널링절연막 상에 전하저장막을 형성하는 단계, 전하저장막 상에 블로킹절연막을 형성하는 단계 및 블로킹절연막이 형성된 기판을 저온고압열처리하여 전하저장막 및 블로킹절연막 사이에 옥시나이트라이드막을 형성하는 단계를 포함한다. 따라서, 2가지 이상의 공정이 필요한 복층 블로킹 절연막 형성공정을 고압산소열처리를 통해 단순화시킴으로써 공정비용이 절감될 수 있으며, 동시에 블로킹절연막의 결함을 최소화시킬 수 있다. A method of manufacturing a flash memory device having a multilayer blocking insulating film is disclosed. Forming a tunneling insulating film on the substrate, forming a charge storage film on the tunneling insulating film, forming a blocking insulating film on the charge storage film, and performing a low temperature and high pressure heat treatment on the substrate on which the blocking insulating film is formed, between the charge storage film and the blocking insulating film. Forming an oxynitride film. Therefore, the process cost can be reduced by simplifying a multi-layer blocking insulating film formation process requiring two or more processes through high pressure oxygen heat treatment, and at the same time, it is possible to minimize defects of the blocking insulating film.

Description

복층 블로킹 절연막을 갖는 플래시 메모리 소자의 제조방법 및 이를 이용한 플래시 메모리 소자{Method for Fabricating of Flash Memory Having Double Layer blocking Oxide and Flash Memory Device Using the same}Method for fabricating a flash memory device having a multilayer blocking insulating film and a flash memory device using the same {Method for Fabricating of Flash Memory Having Double Layer blocking Oxide and Flash Memory Device Using the same}

본 발명은 플래시 메모리 소자에 관한 것으로서, 더욱 상세하게는 복층의 블로킹 절연막을 형성하여 플래시 메모리 소자의 안정성을 향상시키기 위한 복층 블로킹 절연막을 갖는 플래시 메모리 소자의 제조방법 및 이를 이용한 플래시 메모리 소자에 관한 것이다.The present invention relates to a flash memory device, and more particularly, to a method of manufacturing a flash memory device having a multilayer blocking insulating film for improving the stability of the flash memory device by forming a double blocking insulating film and a flash memory device using the same. .

SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)타입 플래시 메모리 소자는 절연체인 전하저장막에 전하를 축적하는 방식이기 때문에 전하를 물리적으로 떨어진 복수의 장소에 저장함으로써 셀 당 비트수를 늘릴 수 있다. 가령, 2비트/셀의 다비트화의 경우, 부유게이트(floating gate) 타입 플래시 메모리 소자는 전압 레벨을 네 가지로 분리할 필요가 있는데 비해, SONOS 타입 플래시 메모리 소자는 전하를 서로 다른 두 곳에 축적하면 전압 레벨을 두 가지로만 분리하면 된다. 이 때문에, 다치화를 실현하는 경우의 기술적인 과제가 되고 있는 쓰기/소거 동작 마진을 확보하기 쉽다. Since SONOS (Silicon-Oxide-Nitride-Oxide-Silicon) type flash memory devices accumulate charge in an insulator charge storage layer, the number of bits per cell can be increased by storing charge in a plurality of physically separated locations. For example, in the case of multi-bit of 2 bits / cell, a floating gate type flash memory device needs to be divided into four voltage levels, whereas a SONOS type flash memory device accumulates charges in two different places. You only need to separate the voltage levels into two. For this reason, it is easy to ensure the write / erase operation margin, which is a technical problem in the case of realizing multiple values.

또한, SONOS 플래시메모리소자는 부유게이트 타입 플래시 메모리소자에 비해 상대적으로 용이한 스케일링(scaling down)과 개선된 지속성(endurance)특성, 그리고 고른 문턱전압분포를 갖고 있어 차세대 NAND플래시 메모리로 활발한 연구가 진행되고 있다. In addition, SONOS flash memory devices have easy scaling down, improved endurance characteristics, and even threshold voltage distribution, compared to floating gate type flash memory devices. It is becoming.

그러나, SONOS 플래시메모리소자의 경우, 블로킹 절연막을 고유전율 특성(high-k)을 가지는 물질을 사용한다. 이는 전하를 트랩하는 실리콘 질화막에 인가되는 프로그램 전압 및 소거 전압을 상승시키기 위한 것이다. 즉, 블로킹 절연막이나 터널링 절연막이 가지는 두께의 상한과 하한을 극복하기 위해 사용되는데, 이는 플래시 메모리 소자의 기록 보존성과 지속성을 유지하기 위한 것이다.However, in the case of SONOS flash memory devices, the blocking insulating film is made of a material having high-k dielectric constant (high-k). This is for raising the program voltage and the erase voltage applied to the silicon nitride film trapping charge. That is, it is used to overcome the upper limit and the lower limit of the thickness of the blocking insulating film or the tunneling insulating film, which is to maintain the write retention and persistence of the flash memory device.

그러나, 고유전율 절연막을 이용하여 블로킹 절연막을 형성할 때 발생되는 트랩들은 높은 전압의 소거 동작조건에서 전극을 통한 전자들의 백터널링 (back tunneling)을 발생시키며, 포화된 소거 상태(erase-saturation)를 야기시키므로 메모리 특성이 저하된다. However, traps generated when the blocking insulating layer is formed by using the high dielectric constant insulating layer generate back tunneling of electrons through the electrode under the high voltage erasure operation condition, and prevent the saturated erase-saturation state. As a result, memory characteristics are degraded.

종래에는 블로킹 절연막를 최적화시키기 위해 증착 후 800℃ 이상의 고온의 RTA(Rapid Thermal Anneal) 열처리를 하였지만, 여전히 블로킹 절연막에 대한 특성 향상과 개선에는 한계가 있다. Conventionally, in order to optimize the blocking insulating film, RTA (Rapid Thermal Anneal) heat treatment at a high temperature of 800 ° C. or more after deposition is performed, but there is still a limitation in improving and improving the characteristics of the blocking insulating film.

상기와 같은 문제점을 해결하기 위한 본 발명의 제1 목적은 소자 내의 결함이 최소화된 복층 블로킹 절연막을 갖는 플래시 메모리 소자를 제공하는 것이다. SUMMARY OF THE INVENTION A first object of the present invention for solving the above problems is to provide a flash memory device having a multilayer blocking insulating film with minimized defects in the device.

또한, 본 발명의 제2 목적은 블로킹 절연막의 특성이 향상된 복층 블로킹 절연막을 갖는 플래시 메모리 소자의 제조방법을 제공하는 것이다.Further, a second object of the present invention is to provide a method of manufacturing a flash memory device having a multilayer blocking insulating film having improved characteristics of the blocking insulating film.

상술한 본 발명의 제 1 목적을 달성하기 위한 본 발명의 일 측면에 따른 복층 블로킹 절연막을 갖는 플래시 메모리 소자는 기판상에 형성된 터널링절연막, 상기 터널링 절연막 상에 형성된 전하저장막, 상기 전하저장막 상에 형성된 블로킹절연막 및 상기 전하저장막 및 상기 블로킹절연막 사이에 형성된 옥시 나이트라이드막을 포함하는 복층 블로킹 절연막을 갖는 플래시 메모리 소자를 제공한다. Flash memory device having a multilayer blocking insulating film according to an aspect of the present invention for achieving the first object of the present invention is a tunneling insulating film formed on a substrate, a charge storage film formed on the tunneling insulating film, on the charge storage film A flash memory device having a multi-layer blocking insulating film including a blocking insulating film formed on the substrate, and an oxy nitride film formed between the charge storage film and the blocking insulating film.

또한, 제 2 목적을 달성하기 위한 본 발명의 일 측면에 따른 복층 블로킹 절연막을 갖는 플래시 메모리 소자의 제조방법은 기판상에 터널링절연막을 형성하는 단계, 상기 터널링절연막 상에 전하저장막을 형성하는 단계, 상기 전하저장막 상에 블로킹절연막을 형성하는 단계 및 상기 블로킹절연막이 형성된 기판을 저온고압열처리하여 상기 전하저장막 및 상기 블로킹 절연막 사이에 옥시 나이트라이드막을 형성하는 단계를 포함하는 복층 블로킹절연막을 갖는 플래시 메모리 소자의 제조방법을 제공한다. In addition, a method of manufacturing a flash memory device having a multilayer blocking insulating film according to an aspect of the present invention for achieving a second object comprises the steps of forming a tunneling insulating film on a substrate, forming a charge storage film on the tunneling insulating film, Forming a blocking insulating film on the charge storage film; and forming a oxy nitride film between the charge storage film and the blocking insulating film by low temperature and high pressure heat treatment of the substrate on which the blocking insulating film is formed. A method of manufacturing a memory device is provided.

상술한 바와 같이 본 발명에 의하면, 복층 블로킹 절연막의 형성으로 전하누설전류가 감소하고, 높은 전압의 소거 동작조건에서 지우기 포화레벨(erase saturation level)이 더 내려가므로 블로킹 절연막의 특성이 개선될 수 있다. As described above, according to the present invention, the charge leakage current is reduced by the formation of the multilayer blocking insulating layer, and the erase saturation level is further lowered under the erase operation condition of the high voltage, thereby improving the characteristics of the blocking insulating layer. .

또한, 전극에 양의 전압을 인가하여 전하누설을 의도적으로 블로킹 절연막 쪽을 향하게 한 후 전하보전성을 측정한 결과 블로킹 절연막의 트랩 감소에 기인하여 전하누설 비율이 현저히 줄어든다.In addition, charge leakage is intentionally directed toward the blocking insulating film by applying a positive voltage to the electrode, and then the charge integrity is significantly reduced due to the trap reduction of the blocking insulating film.

또한, 2가지 이상의 공정이 필요한 복층 블로킹 절연막 형성공정을 고압산소열처리를 통해 단순화시킴으로써 공정비용이 절감될 수 있으며, 동시에 블로킹절연막의 결함을 최소화시킬 수 있다. In addition, the process cost can be reduced by simplifying a multi-layer blocking insulating film formation process requiring two or more processes through high pressure oxygen heat treatment, and at the same time, defects of the blocking insulating film can be minimized.

이하의 실시예에는 단지 예시를 위한 목적을 갖는 것으로서, 본 발명의 권리범위를 한정하는 것이 아님을 유의하여야 한다.It should be noted that the following examples are merely for illustrative purposes and do not limit the scope of the present invention.

도 1은 본 발명의 일 실시예에 따른 복층 블로킹절연막을 형성하기 위한 흐름도이고, 도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 복층 블로킹절연막을 포함하는 플래시 메모리 소자의 제조 공정을 나타내는 단면도이다.1 is a flow chart for forming a multilayer blocking insulating film according to an embodiment of the present invention, Figures 2a to 2e is a cross-sectional view showing a manufacturing process of a flash memory device including a multilayer blocking insulating film according to an embodiment of the present invention. to be.

도 1 및 도 2a 내지 도 2e를 참조하면, 본 발명에 따른 복층 블로킹 절연막(140)을 형성하기 위해 먼저 반도체 기판(110) 상에 터널링절연막(120)을 형성한다(S110, 도 2a 참조). 여기서, 기판(110)에 형성하는 터널링절연막(120)은 실리콘산화막(SiO2)을 사용할 수 있으며, 1nm 내지 5nm의 두께로 형성함이 바람직하다. 1 and 2A to 2E, a tunneling insulating layer 120 is first formed on the semiconductor substrate 110 to form the multilayer blocking insulating layer 140 according to the present invention (S110 and FIG. 2A). Here, the tunneling insulating film 120 formed on the substrate 110 may use a silicon oxide film (SiO 2 ), and is preferably formed in a thickness of 1 nm to 5 nm.

이어서, 상기 터널링절연막(120) 상에 전하저장막(130)을 형성한다(S120, 도 2b 참조). 여기서, 터널링절연막(120) 상부에 형성되는 전하저장막(130)은 실리콘질화막(Si3N4)으로 구성됨이 바람직하며, 후속의 블로킹 절연막(140) 형성시 손실되는 양을 감안하여 초기 형성시에 최종형성두께보다 1% 내지 40% 더 두껍게 형성시 키는 것이 바람직하다.Subsequently, a charge storage layer 130 is formed on the tunneling insulating layer 120 (S120, see FIG. 2B). Here, the charge storage layer 130 formed on the tunneling insulating layer 120 is preferably composed of a silicon nitride film (Si 3 N 4 ), the initial formation in consideration of the amount of loss in the subsequent blocking insulating film 140 formed It is desirable to form 1% to 40% thicker than the final forming thickness.

이어서, 상기 전하저장막(130) 상에 블로킹절연막(142)을 형성한다(S130, 도 2c 참조). 여기서, 전하저장막(130) 상부에 형성되는 블로킹절연막(142)은 높은 유전율을 가진 고유전율(high-k) 유전체를 사용함이 바람직하며, 후속의 블로킹 절연막(140) 형성시 증가되는 양을 감안하여 초기 형성시에 최종형성두께보다 1% 내지 20% 더 얇게 형성시키는 것이 바람직하다. 상기 고유전율 유전체는 HfO2, ZrO2 또는 Al2O3을 사용함이 바람직하다.Next, a blocking insulating layer 142 is formed on the charge storage layer 130 (S130, see FIG. 2C). Here, the blocking insulating layer 142 formed on the charge storage layer 130 is preferably a high-k dielectric having a high dielectric constant, and is considered to be increased in the subsequent formation of the blocking insulating layer 140. Therefore, it is preferable to form 1% to 20% thinner than the final formation thickness at the time of initial formation. The high dielectric constant is HfO 2 , ZrO 2 Or Al 2 O 3 is preferred.

이어서, 상기 터널링절연막(120), 전하저장막(130) 및 블로킹절연막(142)이 적층된 반도체 기판(110)을 질소 분위기에서 고온열처리한다. 상기 고온열처리는 약 800℃ 이상의 온도에서 적어도 1분동안 수행될 수 있으며, 0.1 내지 10 기압의 질소 분위기로 수행된다. 상기와 같이 고온열처리가 수행되면 블로킹절연막(142) 내의 결함들을 치유할 수 있다. Subsequently, the semiconductor substrate 110 on which the tunneling insulation layer 120, the charge storage layer 130, and the blocking insulation layer 142 are stacked is subjected to high temperature heat treatment in a nitrogen atmosphere. The high temperature heat treatment may be performed at a temperature of about 800 ° C. or more for at least 1 minute, and is performed in a nitrogen atmosphere of 0.1 to 10 atmospheres. When the high temperature heat treatment is performed as described above, defects in the blocking insulating layer 142 may be cured.

그러나, 블로킹절연막(142)은 산소를 포함하고 있어 일정한 비율의 산소 농도비를 유지해야 하는데 산소 농도가 부족하게 되면 부정합 또는 산소공공(vacancy defect)이 발생되어 결함이 생긴다. 또한, 전하저장막(130)과 블로킹 절연막(142) 사이에는 선결함 또는 면결함이 형성될 수 있는데, 이와 같은 문제점들은 고온열처리만으로 치유하기에는 한계가 있다. However, since the blocking insulating layer 142 contains oxygen, it is necessary to maintain a constant ratio of oxygen concentration. If the oxygen concentration is insufficient, mismatching or oxygen vacancies are generated and defects occur. In addition, a predecessor or a surface defect may be formed between the charge storage layer 130 and the blocking insulating layer 142. Such problems have limitations in being cured only by high temperature heat treatment.

따라서, 상기 고온열처리에 이어 저온 고압 열처리(High Pressure Annealing, HPA)가 수행된다(S140, 도 2d 참조).Therefore, low temperature high pressure heat treatment (HPA) is performed following the high temperature heat treatment (S140, see FIG. 2D).

상기 저온 고압 열처리(HPA)는 약 200℃ 내지 600℃의 온도에서 수행되며, 2 내지 100 기압 범위에서 5 내지 60분 간 수행됨이 바람직하다. 이때, 열처리 챔버 내에는 비활성 기체에 수증기 또는 산소를 공급하거나 순수한 수증기 또는 산소가 공급할 수 있다. 여기에서, 저온으로 고압 열처리를 수행하는 이유는 고온으로 열처리 할 경우, 산소 계열의 기체 확산을 컨트롤하기 어려워 블로킹절연막(142) 뿐만 아니라 계면 산화가 일어나야 하는 전하저장막(130)의 내부까지 산화를 시키므로, 메모리 특성을 확보할 수 없다. 따라서, 저온에서 고압 열처리를 하면 산소 계열의 기체 확산의 양과 깊이 조절이 가능하기 때문에 전하저장막(130)의 내부는 그대로 유지하고 계면 산화를 시킬 수 있다.The low temperature high pressure heat treatment (HPA) is carried out at a temperature of about 200 ℃ to 600 ℃, it is preferably carried out for 5 to 60 minutes in the range of 2 to 100 atm. In this case, in the heat treatment chamber, water vapor or oxygen may be supplied to the inert gas, or pure water vapor or oxygen may be supplied. Here, the reason for performing the high pressure heat treatment at a low temperature is that when the heat treatment at a high temperature, it is difficult to control the diffusion of oxygen-based gas, so that not only the blocking insulating film 142 but also the oxidation of the inside of the charge storage film 130 where the interfacial oxidation should occur Therefore, memory characteristics cannot be secured. Therefore, when the high-temperature heat treatment at low temperature can control the amount and depth of the oxygen-based gas diffusion, the inside of the charge storage layer 130 can be maintained as it is and the surface oxidation can be performed.

한편, 상기와 같이 열처리 챔버 내에 수증기 또는 산소를 공급하여 저온 고압 열처리(HPA)가 수행되면, 챔버에 공급된 산소가 블로킹절연막(142)으로 침투되기 때문에 블로킹절연막(142) 내에 산소가 부족하여 발생되는 부정합 또는 산소공공 등의 결함들을 치유할 수 있다. On the other hand, when low temperature and high pressure heat treatment (HPA) is performed by supplying water vapor or oxygen in the heat treatment chamber as described above, oxygen is insufficient in the blocking insulation film 142 because oxygen supplied to the chamber penetrates into the blocking insulation film 142. Defects such as mismatches or oxygen vacancies can be cured.

또한, 저온에서 공급된 산소가 확산되면 전하저장막(130)과 블로킹절연막(142)이 만나는 트랩 계면에 산소가 공급되므로 트랩 계면으로부터 전하저장막(130) 방향으로 산화가 진행되어 계면에 잔류하던 면결함이 치유되고 동시에 전하저장막(130)의 일부가 산화되어 옥시나이트라이드막(144)이 형성될 수 있다(도 2e 참조). In addition, when oxygen supplied at a low temperature diffuses, oxygen is supplied to a trap interface where the charge storage layer 130 and the blocking insulating layer 142 meet each other, so that oxidation proceeds from the trap interface toward the charge storage layer 130 and remains at the interface. Surface defects are healed and at the same time a portion of the charge storage layer 130 may be oxidized to form an oxynitride layer 144 (see FIG. 2E).

상기와 같이 옥시나이트라이드막(144)이 형성됨은 블로킹절연막(142)이 두 개의 레이어 상태인 복층(double layer) 블로킹절연막(140)으로 형성되었다는 것을 의미하며, 별도의 공정없이 고온열처리 및 저온 고온열처리를 통해 결함을 치유함은 물론 복층 블로킹절연막(140)을 형성할 수 있음을 알 수 있다. As described above, the oxynitride film 144 formed means that the blocking insulating film 142 is formed of a double layer blocking insulating film 140 having two layer states. It can be seen that not only the defect can be healed through heat treatment but also the multilayer blocking insulating layer 140 can be formed.

도 3은 본 발명의 일실시예에 따른 플래시 메모리의 소거동작 속도를 나타낸 그래프이다. 3 is a graph illustrating an erase operation speed of a flash memory according to an exemplary embodiment of the present invention.

도 3을 참조하면, X축은 소거 전압을 나타내고, Y축은 평탄전압(Flat Band Voltage : VFB)의 변화량을 나타낸다. 평탄전압은 플래시 소자를 구성하는 요소들에 저장된 전하들에 의해 이동된 에너지 밴드를 평탄화하기 위해 인가되어야 하는 전압을 지칭한다. 이는 전하를 저장하는 전하저장막(130)에 존재하는 전자들의 양과 밀접한 관계가 있다. 또한 소거 전압이 높아질수록 평탄전압의 변화량이 많아지는데, 이는 전하저장막(130)에 있는 전자들이 터널링절연막(120)을 통해 소거가 되기 때문이다. 그러나 높은 음의 전압이 게이트에 인가된 경우, 전하저장막(130)에 있는 전자들이 터널링절연막(120)을 통해 빠져나가기도 하지만, 게이트층에서 전자들이 블로킹 절연막(142)을 통과하여 전하저장막(130)으로 유입되는 전자들에 인해 소거 동작이 완전하게 수행되지 않는다. 따라서 VFB가 상승하는 경향이 있다. Referring to FIG. 3, the X axis represents an erase voltage, and the Y axis represents a change amount of a flat band voltage (V FB ). The flattening voltage refers to a voltage that must be applied to flatten the energy band shifted by the electric charges stored in the elements constituting the flash device. This is closely related to the amount of electrons present in the charge storage layer 130 that stores the charge. In addition, as the erase voltage increases, the change in the flat voltage increases, because electrons in the charge storage layer 130 are erased through the tunneling insulating layer 120. However, when a high negative voltage is applied to the gate, electrons in the charge storage layer 130 may escape through the tunneling insulating layer 120, but electrons pass through the blocking insulating layer 142 in the gate layer. The electrons flowing into the 130 do not completely perform the erase operation. Therefore, V FB tends to rise.

한편, 본 발명에 따른 플래시 메모리의 소거동작 속도를 알아보기 위해, 종래와 같이 단층 블로킹절연막을 갖는 플래시 메모리와 본 발명에 따른 복층 블로킹절연막을 갖는 플래시 메모리를 비교하였다. On the other hand, in order to determine the erase operation speed of the flash memory according to the present invention, a flash memory having a single layer blocking insulating film and a flash memory having a multilayer blocking insulating film according to the present invention were compared as in the prior art.

종래의 단층 블로킹절연막을 갖는 플래시 메모리의 경우, SiO2를 4nm의 두께로 하여 터널링절연막을 형성하고, Si3N4를 8nm의 두께로 하여 전하저장막을 형성하 였으며, Al2O3를 14nm의 두께로 하여 단층의 블로킹절연막을 형성하였다. In the conventional flash memory having a single layer blocking insulating film, a tunneling insulating film was formed with SiO 2 as 4 nm thick, a charge storage film was formed with Si 3 N 4 as 8 nm thick, and Al 2 O 3 was 14 nm thick. A single layer blocking insulating film was formed with the thickness.

또한, 터널링절연막(120)을 SiO2로 4nm 형성하고, 전하저장막(130)을 Si3N4로 7nm 형성하였으며, 옥시나이트라이드막(144)을 SiON로 3nm 형성하고, 블로킹절연막(142)을 Al2O3로 12nm 형성하여 본 발명에 따른 복층의 블로킹절연막(140)을 갖는 플래시메모리를 제작하였다. In addition, the tunneling insulating film 120 is formed by 4 nm of SiO 2 , the charge storage film 130 is formed by Si 3 N 4 7 nm, the oxynitride film 144 is formed by SiON 3 nm, the blocking insulating film 142 Was formed of 12 nm of Al 2 O 3 to produce a flash memory having a multilayer blocking insulating film 140 according to the present invention.

상기의 종래의 단층 블로킹절연막 플래시 메모리와 본 발명에 따른 복층 블로킹절연막 플래시 메모리(140)를 비교해본 결과, 본 발명에 따른 복층 블로킹절연막(140)은 전하저장막(130)과 블로킹산화막(142)의 계면의 트랩들을 제거함으로써 게이트에서 블로킹절연막(142)으로 유입되는 전자의 양이 줄어들게 되어 소거 동작이 원활하게 수행될 수 있었다. As a result of comparing the conventional single layer blocking insulating film flash memory and the multilayer blocking insulating film flash memory 140 according to the present invention, the multilayer blocking insulating film 140 according to the present invention includes the charge storage layer 130 and the blocking oxide film 142. By removing the traps at the interface of the electrons, the amount of electrons flowing into the blocking insulating layer 142 from the gate is reduced, so that the erase operation can be performed smoothly.

도 4는 본 발명의 일 실시예에 따른 기록보존성을 나타내는 그래프이다. 기록보존성(Retention)은 플래시 메모리에 저장된 전자들이 특정 온도에서 얼마나 많은 양이 손실되는 지를 평가하는 것이다. 기록보존성의 측정 또한, 도 3에 설명한 바와 동일한 조건의 시편을 사용하였으며, 종래의 단층 블로킹절연막과 본 발명에 따른 복층 블로킹절연막을 비교하였다. 4 is a graph showing record retention according to an embodiment of the present invention. Retention is an evaluation of how much of the electrons stored in the flash memory are lost at a particular temperature. Measurement of recording storage was also carried out using specimens under the same conditions as described in FIG. 3, and the conventional single layer blocking insulating film was compared with the multilayer blocking insulating film according to the present invention.

도 4를 참조하면, X축은 시간을 나타내고, Y축은 평탄전압(VFB)을 나타낸다. 평탄전압은 전하저장막(130)에 있는 전자의 수와 밀접한 관련이 있다. 동일한 평가를 위해 동일한 VFB(5.8V)에 맞추고 시간에 따라 VFB가 얼마나 줄어드는 지를 확인하 였다. 통상적으로 열을 인가되는 경우, 전하저장막(130)에 있는 전자들은 에너지를 얻고, 전도대(conduction band)로 이동한다. 이 때 전자들이 손실되는 방향은 터널링절연막(120)과 블로킹절연막(142)을 향한다. 그러나 상기 도 4에서는 의도적으로 양의 게이트 전압 Vg를 인가하여 전자들의 손실방향을 블로킹절연막(142)으로 향하게 하였다.Referring to FIG. 4, the X axis represents time and the Y axis represents flat voltage V FB . The planar voltage is closely related to the number of electrons in the charge storage layer 130. For the same evaluation, we matched the same V FB (5.8V) and confirmed how much V FB decreased over time. Typically, when heat is applied, electrons in the charge storage layer 130 obtain energy and move to the conduction band. At this time, the electrons are lost toward the tunneling insulating film 120 and the blocking insulating film 142. However, in FIG. 4, a positive gate voltage V g is intentionally directed to the blocking insulating layer 142.

상기 도 4에서 본 발명을 수행한 경우, 블로킹절연막(142)을 통한 전하 손실이 방지되고, 전하손실속도가 단층 블로킹절연막(142)에 비해 현저히 줄어듦을 알 수 있다.When the present invention is performed in FIG. 4, it can be seen that charge loss through the blocking insulating layer 142 is prevented, and that the charge loss rate is significantly reduced compared to the single layer blocking insulating layer 142.

도 5는 본 발명의 일 실시예에 따른 복층 블로킹 절연막을 나타내는 전자투과현미경 이미지이다. 5 is an electron transmission microscope image illustrating a multilayer blocking insulating layer according to an exemplary embodiment of the present invention.

도 5를 참조하면, 고압열처리 이후 생성된 Al2O3로 이루어진 블로킹절연막(142)과 Si3N4로 이루어진 전하저장막(130)의 계면에 SiON의 옥시나이트라이드막(144)이 형성되어 복층의 블로킹절연막(140)이 생성되었음을 확인할 수 있다. Referring to FIG. 5, an oxynitride film 144 of SiON is formed at an interface between a blocking insulating film 142 made of Al 2 O 3 and a charge storage film 130 made of Si 3 N 4 formed after high pressure heat treatment. It may be confirmed that the blocking insulating layer 140 of the multilayer is formed.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

도 1은 본 발명의 일 실시예에 따른 복층 블로킹절연막을 형성하기 위한 흐름도이다.1 is a flow chart for forming a multilayer blocking insulating film according to an embodiment of the present invention.

도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 복층 블로킹절연막을 갖는 플래시 메모리 소자의 제조 공정을 나타내는 단면도이다.2A to 2E are cross-sectional views illustrating a process of manufacturing a flash memory device having a multilayer blocking insulating film according to an embodiment of the present invention.

도 3은 본 발명의 일 실시예에 따른 플래시 메모리의 소거동작 속도를 나타낸 그래프이다. 3 is a graph illustrating an erase operation speed of a flash memory according to an exemplary embodiment of the present invention.

도 4는 본 발명의 일 실시예에 따른 기록보존성을 나타내는 그래프이다. 4 is a graph showing record retention according to an embodiment of the present invention.

도 5는 본 발명의 일 실시예에 따른 복층 블로킹 절연막을 나타내는 전자투과현미경 이미지이다. 5 is an electron transmission microscope image illustrating a multilayer blocking insulating layer according to an exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

110: 기판 120: 터널링절연막110: substrate 120: tunneling insulating film

130: 전하저장막 140: 복층 블로킹절연막130: charge storage film 140: multilayer blocking insulating film

142: 블로킹절연막 144: 옥시나이트라이드막142: blocking insulating film 144: oxynitride film

Claims (8)

삭제delete 기판상에 형성된 터널링 절연막;A tunneling insulating film formed on the substrate; 상기 터널링 절연막 상에 형성된 전하저장막;A charge storage layer formed on the tunneling insulating layer; 상기 전하저장막 상에 형성된 블로킹 절연막; 및A blocking insulating film formed on the charge storage film; And 상기 전하저장막 및 상기 블로킹 절연막 사이에 형성된 옥시 나이트라이드막을 포함하되,It includes an oxy nitride film formed between the charge storage film and the blocking insulating film, 상기 옥시 나이트라이드막은 상기 블로킹 절연막이 형성된 기판을 100℃ 내지 800℃ 온도 범위에서, 2 내지 100 기압으로 1 내지 60분간 저온고압열처리를 수행하여 형성되는 것을 특징으로 하는 복층 블로킹절연막을 갖는 플래시 메모리 소자.The oxynitride film is a flash memory device having a multilayer blocking insulating film, which is formed by performing a low temperature high pressure heat treatment on a substrate on which the blocking insulating film is formed at a temperature range of 100 ° C. to 800 ° C. for 1 to 60 minutes at 2 to 100 atmospheres. . 제 2 항에 있어서, 상기 저온고압열처리는, The method of claim 2, wherein the low temperature and high pressure heat treatment, 수증기 및 산소 중 적어도 어느 하나를 포함하여 수행하는 것을 특징으로 하는 복층 블로킹절연막을 갖는 플래시 메모리 소자.A flash memory device having a multilayer blocking insulating film comprising at least one of water vapor and oxygen. 제 2 항에 있어서, 상기 저온고압열처리를 수행하기 이전에 800℃ 내지 1000℃ 온도 범위에서 1 내지 5분 동안 고온열처리 하는 것을 특징으로 하는 복층 블로킹절연막을 갖는 플래시 메모리 소자. The flash memory device of claim 2, wherein the high temperature heat treatment is performed for 1 to 5 minutes at a temperature range of 800 ° C. to 1000 ° C. before performing the low temperature and high pressure heat treatment. 기판상에 터널링절연막을 형성하는 단계;Forming a tunneling insulating film on the substrate; 상기 터널링절연막 상에 전하저장막을 형성하는 단계;Forming a charge storage layer on the tunneling insulating layer; 상기 전하저장막 상에 블로킹절연막을 형성하는 단계; 및Forming a blocking insulating layer on the charge storage layer; And 상기 블로킹절연막이 형성된 기판을 저온고압열처리하여 상기 전하저장막 및 상기 블로킹절연막 사이에 옥시나이트라이드막을 형성하는 단계를 포함하는 복층 블로킹절연막을 갖는 플래시 메모리 소자의 제조방법.Forming a oxynitride film between the charge storage film and the blocking insulating film by performing a low temperature and high pressure heat treatment on the substrate on which the blocking insulating film is formed. 제 5 항에 있어서, 상기 저온고압열처리 단계 이전에 800℃ 내지 1000℃ 온도 범위에서 1 내지 5분 동안 고온열처리 하는 단계를 더 포함하는 것을 특징으로 하는 복층 블로킹절연막을 갖는 플래시 메모리 소자의 제조방법. The method of claim 5, further comprising performing a high temperature heat treatment for 1 to 5 minutes in a temperature range of 800 ° C. to 1000 ° C. prior to the low temperature and high pressure heat treatment step. 7. 제 5 항에 있어서, 상기 저온고압열처리는,The method of claim 5, wherein the low temperature high pressure heat treatment, 100℃ 내지 800℃ 온도 범위에서, 2 내지 100 기압으로 1 내지 60분간 수행하는 것을 특징으로 하는 복층 블로킹절연막을 갖는 플래시 메모리 소자의 제조방법.A method of manufacturing a flash memory device having a multilayer blocking insulating film, which is performed at a temperature ranging from 100 ° C. to 800 ° C. for 1 to 60 minutes at 2 to 100 atmospheres. 제 7 항에 있어서, 상기 저온고압열처리는, The method of claim 7, wherein the low temperature high pressure heat treatment, 수증기 및 산소 중 적어도 어느 하나를 포함하여 수행하는 것을 특징으로 하는 복층 블로킹절연막을 갖는 플래시 메모리 소자의 제조방법. A method of manufacturing a flash memory device having a multilayer blocking insulating film, which comprises at least one of water vapor and oxygen.
KR1020080003326A 2008-01-11 2008-01-11 A method of manufacturing a flash memory device having a multilayer blocking insulating film and a flash memory device using the same KR100934532B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080003326A KR100934532B1 (en) 2008-01-11 2008-01-11 A method of manufacturing a flash memory device having a multilayer blocking insulating film and a flash memory device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080003326A KR100934532B1 (en) 2008-01-11 2008-01-11 A method of manufacturing a flash memory device having a multilayer blocking insulating film and a flash memory device using the same

Publications (2)

Publication Number Publication Date
KR20090077395A KR20090077395A (en) 2009-07-15
KR100934532B1 true KR100934532B1 (en) 2009-12-29

Family

ID=41335898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080003326A KR100934532B1 (en) 2008-01-11 2008-01-11 A method of manufacturing a flash memory device having a multilayer blocking insulating film and a flash memory device using the same

Country Status (1)

Country Link
KR (1) KR100934532B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960046B2 (en) 2016-09-23 2018-05-01 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor device having a blocking insulation layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050064671A (en) * 2003-12-24 2005-06-29 주식회사 하이닉스반도체 Method of manufacturing a flash memory device
KR20060090005A (en) * 2005-02-04 2006-08-10 삼성전자주식회사 Methods for fabricating non-volatile semiconductor memory devices and memory devices fabricated thereby
KR20080002030A (en) * 2006-06-30 2008-01-04 삼성전자주식회사 Method of forming a gate structure of non-volatile memory device
KR20080002061A (en) * 2006-06-30 2008-01-04 주식회사 하이닉스반도체 Method of manufacturing flash memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050064671A (en) * 2003-12-24 2005-06-29 주식회사 하이닉스반도체 Method of manufacturing a flash memory device
KR20060090005A (en) * 2005-02-04 2006-08-10 삼성전자주식회사 Methods for fabricating non-volatile semiconductor memory devices and memory devices fabricated thereby
KR20080002030A (en) * 2006-06-30 2008-01-04 삼성전자주식회사 Method of forming a gate structure of non-volatile memory device
KR20080002061A (en) * 2006-06-30 2008-01-04 주식회사 하이닉스반도체 Method of manufacturing flash memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960046B2 (en) 2016-09-23 2018-05-01 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor device having a blocking insulation layer

Also Published As

Publication number Publication date
KR20090077395A (en) 2009-07-15

Similar Documents

Publication Publication Date Title
KR100949227B1 (en) Semiconductor device and manufacturing method thereof
JP5416936B2 (en) Semiconductor device and manufacturing method thereof
JP4921837B2 (en) Manufacturing method of semiconductor device
TWI407492B (en) Non-volatile nanocrystal memory and method therefor
JP2007043147A (en) Method of forming silicon-rich nanocrystal structure using atomic layer deposition process and method of manufacturing nonvolatile semiconductor device using the same
JP2009267366A (en) Semiconductor memory and method of manufacturing the same
JP2008034814A (en) Nonvolatile semiconductor memory element and manufacturing method thereof
CN101276843A (en) Semiconductor memory device and method for manufacturing the same
KR101139556B1 (en) Semiconductor device and method of manufacturing the same
KR100819003B1 (en) Method for fabricating non-volatile memory device
US6797567B2 (en) High-K tunneling dielectric for read only memory device and fabrication method thereof
Pan et al. High-Performance High-$ k $$\hbox {Y} _ {2}\hbox {O} _ {3} $ SONOS-Type Flash Memory
JP5348898B2 (en) Semiconductor device and manufacturing method thereof
JP6292507B2 (en) Semiconductor device provided with hydrogen diffusion barrier and method of manufacturing the same
JP4891272B2 (en) Manufacturing method of flash memory
KR100934532B1 (en) A method of manufacturing a flash memory device having a multilayer blocking insulating film and a flash memory device using the same
KR100945923B1 (en) Nonvolatile memory device having charge trapping layer and method of fabricating the same
JPWO2006095890A1 (en) Semiconductor device and manufacturing method thereof
US20060094257A1 (en) Low thermal budget dielectric stack for SONOS nonvolatile memories
US20090068850A1 (en) Method of Fabricating Flash Memory Device
US9082703B2 (en) Nonvolatile semiconductor memory device, method for manufacturing same, and manufacturing apparatus
KR100942343B1 (en) Method of manufacturing high density nonvolatile memory by using low temperature high pressure annealing
KR100799057B1 (en) Method of Manufacturing a Flash Memory Device
JP2010080827A (en) Nonvolatile semiconductor memory, and method of manufacturing the same
KR20080010514A (en) Method of forming a dielectric layer structure and method of forming a non-volatile memory device using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121005

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee