[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100929460B1 - How to Form Contact Holes - Google Patents

How to Form Contact Holes Download PDF

Info

Publication number
KR100929460B1
KR100929460B1 KR1020070123999A KR20070123999A KR100929460B1 KR 100929460 B1 KR100929460 B1 KR 100929460B1 KR 1020070123999 A KR1020070123999 A KR 1020070123999A KR 20070123999 A KR20070123999 A KR 20070123999A KR 100929460 B1 KR100929460 B1 KR 100929460B1
Authority
KR
South Korea
Prior art keywords
contact hole
photoresist
exposure
value
light
Prior art date
Application number
KR1020070123999A
Other languages
Korean (ko)
Other versions
KR20090056723A (en
Inventor
전행림
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070123999A priority Critical patent/KR100929460B1/en
Publication of KR20090056723A publication Critical patent/KR20090056723A/en
Application granted granted Critical
Publication of KR100929460B1 publication Critical patent/KR100929460B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682Mask-wafer alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

실시예에 따른 컨택홀 형성 방법은 포토 레지스트 상에 컨택홀 마스크가 정렬되는 단계; 노광 장치의 공정 계수를 제1 수치로 조정하여 상기 포토 레지스트를 1차 노광하는 단계; 및 상기 노광 장치의 공정 계수를 상기 제1 수치보다 낮은 제2 수치로 조정하여 상기 포토 레지스트를 2차 노광하는 단계를 포함한다.In another embodiment, a method of forming a contact hole includes: arranging a contact hole mask on a photoresist; Firstly exposing the photoresist by adjusting a process coefficient of an exposure apparatus to a first value; And secondly exposing the photoresist by adjusting a process coefficient of the exposure apparatus to a second value lower than the first value.

실시예에 의하면, 이중 노광 공정을 통하여 고밀도 컨택홀과 저밀도 컨택홀의 마진을 모두 향상시킬 수 있다. 또한, 밀도에 상관 없이 컨택홀을 정교하게 형성할 수 있으므로 컨택홀이 충분한 크기로 형성되지 않거나 개구되지 않는 (hole not-open)현상을 방지할 수 있다.According to the embodiment, the margin of both the high density contact hole and the low density contact hole can be improved through the double exposure process. In addition, since the contact holes can be formed precisely regardless of the density, it is possible to prevent the contact holes from being formed to a sufficient size or not opening.

컨택홀, 마진, 렌즈, 분해능, 개구수, 상관 계수, 이중 노광 Contact hole, margin, lens, resolution, numerical aperture, correlation coefficient, double exposure

Description

컨택홀 형성 방법{Formation method of contact hole}Formation method of contact hole}

실시예는 컨택홀 형성 방법에 관하여 개시한다.An embodiment discloses a method of forming a contact hole.

포토 리소그라피 공정을 통하여 컨택홀을 형성하는 경우, 공정 마진 또는 광원의 해상도 부족으로 인하여 컨택홀이 충분한 크기로 형성되지 않거나 개구되지 않는 (hole not-open)현상이 발생된다.In the case of forming the contact hole through the photolithography process, the contact hole is not formed to a sufficient size or a hole not-open phenomenon occurs due to lack of process margin or resolution of the light source.

이렇게 잘못 형성된 컨택홀은 반도체 소자의 성능 열화에 직접적인 영향을 미쳐 생산 수율을 감소시키는 중요 요인으로 인식된다.Such a poorly formed contact hole is considered to be an important factor that directly affects performance deterioration of a semiconductor device and thus reduces production yield.

포토 리소그라피 공정을 통하여 컨택홀이 형성되는 경우 컨택홀의 마진은, 첫째, 컨택홀의 밀도와 관련된 설계 패턴, 가령 일정 영역에 형성될 컨택홀의 개수에 의하여 영향을 받고, 둘째, 노광 장치의 투광 조건에 의하여 영향을 받는다.When the contact hole is formed through the photolithography process, the margin of the contact hole is firstly influenced by a design pattern related to the density of the contact hole, for example, the number of contact holes to be formed in a predetermined area, and secondly, by the light emitting condition of the exposure apparatus. get affected.

가령, 노광 장치에 구비되는 렌즈의 분해능(resolution)이 좋아야 컨택홀을 정교하게 구현할 수 있다.For example, the resolution of the lens provided in the exposure apparatus should be good so as to precisely implement the contact hole.

렌즈의 분해능(resolution)은 미세하게 근접된 피사체를 분간할 수 있는 능력을 의미하며, μm, nm와 같이 빛의 파장과 동일한 단위를 사용한다. 렌즈의 분해능은 프라운호프 회절(Fraunhofer diffraciton)을 이용한 레일리 기준(Rayleigh-criterion)을 만족하는 다음과 같은 수식에 의하여 계산된다.The resolution of the lens means the ability to distinguish a subject in close proximity and uses the same units as the wavelength of light, such as μm and nm. The resolution of the lens is calculated by the following equation which satisfies the Rayleigh-criterion using Fraunhofer diffraciton.

R=σ×λ÷NA, NA= n×Sin aR = σ × λ ÷ NA, NA = n × Sin a

상기 수식에서, "R"은 렌즈의 분해능을 의미하고, "σ"는 광원의 크기에 비례하는 공정 계수(coherence factor)를 의미한다.In the above formula, "R" means the resolution of the lens, "σ" means a coherence factor proportional to the size of the light source.

또한, "λ"는 빛의 파장을 의미하고, "NA"는 렌즈의 개구수(Numerical Aperture)를 의미하는데, 상기 렌즈의 개구수는 렌즈의 기본적인 성능을 표시하는 값으로서 렌즈의 크기, 작동거리, 그리고 굴절률 등에 의하여 결정된다. 또한, "n"은 매질의 굴절률을 의미하고, "a"는 "렌즈의 입사각÷2"를 의미한다.In addition, "λ" means the wavelength of light, "NA" means the numerical aperture of the lens, the numerical aperture of the lens is a value indicating the basic performance of the lens, the size of the lens, the working distance And the refractive index. In addition, "n" means the refractive index of the medium, "a" means "incident angle of the lens / 2".

일정 수치의 분해능을 확보하기 위해서 렌즈 개구수가 충분히 커야하는 반면, 공정 계수는 컨택홀의 밀도에 따라 다른 조건을 갖는데, 저밀도 컨택홀(Isolated contact hole)의 경우 공정 계수가 작아야 유리하고, 고밀도 컨택홀(dense contact hole)의 경우 공정 계수가 커야 유리하다.While the lens numerical aperture must be large enough to secure a certain number of resolutions, the process coefficient has different conditions depending on the density of the contact hole. In the case of the low density contact hole, the process coefficient must be small, and the high density contact hole ( For dense contact holes, a large process factor is an advantage.

즉, 공정 계수는 저밀도 컨택홀과 고밀도 컨택홀의 경우에 따라 트레이드 오프(trade-off) 관계를 형성하며, 따라서 다양한 밀도로 컨택홀을 형성하려면 공정 계수는 한계 범위 내에서 조정되어야 한다.That is, the process coefficients form a trade-off relationship according to the case of the low density contact hole and the high density contact hole, and therefore, the process coefficients must be adjusted within the limits to form the contact holes at various densities.

이처럼 노광장치의 분해능은 저밀도 컨택홀과 고밀도 컨택홀의 어느 측의 기준을 만족하기 못하고 중간 정도의 수치를 가지게 되므로, 컨택홀을 정교하게 형성하는데 한계가 있다.As described above, since the resolution of the exposure apparatus does not satisfy the criteria of either the low density contact hole and the high density contact hole, and has a medium value, there is a limit in forming the contact hole precisely.

실시예는 저밀도 컨택홀과 고밀도 컨택홀의 공정 마진을 모두 향상 시킬 수 있는 컨택홀 형성 방법을 제공한다.The embodiment provides a method for forming a contact hole that can improve both process margins of a low density contact hole and a high density contact hole.

실시예에 따른 컨택홀 형성 방법은 포토 레지스트 상에 컨택홀 마스크가 정렬되는 단계; 노광 장치의 공정 계수를 제1 수치로 조정하여 상기 포토 레지스트를 1차 노광하는 단계; 및 상기 노광 장치의 공정 계수를 상기 제1 수치보다 낮은 제2 수치로 조정하여 상기 포토 레지스트를 2차 노광하는 단계를 포함한다.In another embodiment, a method of forming a contact hole includes: arranging a contact hole mask on a photoresist; Firstly exposing the photoresist by adjusting a process coefficient of an exposure apparatus to a first value; And secondly exposing the photoresist by adjusting a process coefficient of the exposure apparatus to a second value lower than the first value.

실시예에 의하면, 다음과 같은 효과가 있다.According to the embodiment, the following effects are obtained.

첫째, 이중 노광 공정을 통하여 고밀도 컨택홀과 저밀도 컨택홀의 마진을 모두 향상시킬 수 있다.First, the margin of both the high density contact hole and the low density contact hole can be improved through the double exposure process.

둘째, 밀도에 상관 없이 컨택홀을 정교하게 형성할 수 있으므로 컨택홀이 충분한 크기로 형성되지 않거나 개구되지 않는 (hole not-open)현상을 방지할 수 있다.Second, since the contact holes can be formed precisely regardless of the density, it is possible to prevent the contact holes from being formed to a sufficient size or not opening.

셋째, 컨택홀을 통한 전기적 접속이 우수해지므로 반도체 소자의 성능을 향상시킬 수 있고, 생산 수율을 향상시킬 수 있다.Third, since the electrical connection through the contact hole is excellent, the performance of the semiconductor device can be improved, and the production yield can be improved.

첨부된 도면을 참조하여, 실시예에 따른 컨택홀 형성 방법에 관하여 설명한 다.A contact hole forming method according to an embodiment will be described with reference to the accompanying drawings.

도 1은 실시예에 따른 컨택홀 형성 방법을 도시한 흐름도이다.1 is a flowchart illustrating a method for forming a contact hole according to an embodiment.

금속 배선층, 반도체층, 절연층 등이 형성된 기판 위에 BARC(Bottom Anti-Reflective Coating)층을 형성하고(S100), 상기 BARC층 위에 포토 레지스트를 도포한다(S105).A bottom anti-reflective coating (BARC) layer is formed on a substrate on which a metal wiring layer, a semiconductor layer, an insulating layer, etc. are formed (S100), and a photoresist is applied on the BARC layer (S105).

상기 BARC층은 기판으로부터의 광 간섭 현상을 억제하여, 반도체 노광공정의 가장 중요한 특성인 해상력을 확보하고 패턴크기의 균일도를 향상시킨다.The BARC layer suppresses the optical interference phenomenon from the substrate to secure the resolution, which is the most important characteristic of the semiconductor exposure process, and improve the uniformity of the pattern size.

이어서, 노광 장치에 컨택홀 마스크가 정렬되고(S110), 포토 레지스트로 광이 주사되어 노광 공정이 진행된다.Subsequently, the contact hole mask is aligned with the exposure apparatus (S110), light is scanned into the photoresist, and the exposure process is performed.

다양한 층구조를 형성하기 위하여, 연속적인 노광 공정이 처리되는 경우, 앞서 만들어진 마스크 패턴과 후속 노광 공정의 마스크 패턴이 일치되도록 정렬된다.In order to form various layer structures, when a continuous exposure process is processed, the mask pattern of the previously made mask pattern is aligned with the mask pattern of the subsequent exposure process.

포토 레지스트(photoresist, 감광제)는 빛에 반응하여 물성이 변화되는 감응 물질, 박막을 형성하는 합성수지물질, 합성수지물질을 녹이는 유기 용제 등으로 구성되며, 양성 포토 레지스트와 음성 포토 레지스트로 구분된다.Photoresist (photoresist) is composed of a sensitizing material that changes physical properties in response to light, a synthetic resin material to form a thin film, an organic solvent that melts the synthetic resin material, and is divided into a positive photoresist and negative photoresist.

상기 양성 포토 레지스트는 빛이 조사된 부분이 현상액에 녹으며, 음성 포토 레지스트는 빛이 조사된 부분이 녹지 않고 남는다.The positive photoresist melts the portion irradiated with light in the developer, and the negative photoresist remains without melting the portion irradiated with light.

따라서, 상기 마스크의 컨택홀 패턴은 광에 의하여 포토 레지스트에 옮겨질 수 있다.Therefore, the contact hole pattern of the mask may be transferred to the photoresist by light.

포토 레지스트에 이식된 패턴은 식각 공정이 처리되는 경우, 웨이퍼 표면과 감광 재료 사이에 놓여 있고 공정상의 실질적 마스크 역할을 하는 박막층에 패턴을 형성시키는 식각 방지층으로 기능된다. The pattern implanted in the photoresist serves as an etch stop layer that forms a pattern in the thin film layer that lies between the wafer surface and the photosensitive material and acts as a substantial mask in the process when the etching process is processed.

노광 장치는 램프, 필터, 응집 렌즈, 마스크 정렬 장치, 축소 렌즈, 웨이퍼 장작 장치, 스텝퍼 등을 포함하여 구성될 수 있으며, 공정 계수를 0.7 내지 0.9의 범위로 조정하여 1차 노광을 수행한다(S115).The exposure apparatus may include a lamp, a filter, a cohesive lens, a mask alignment device, a reduction lens, a wafer firewood device, a stepper, and the like, and perform a first exposure by adjusting a process coefficient in a range of 0.7 to 0.9 (S115). ).

이어서, 상기 노광 장치의 공정 계수를 0.1 내지 0.3의 범위로 조정하여 2차 노광을 수행한다(S120).Subsequently, secondary exposure is performed by adjusting the process coefficient of the exposure apparatus in the range of 0.1 to 0.3 (S120).

상기 공정 계수의 개념은, 수학식 1에서 설명되었으므로 반복되는 설명은 생략하기로 한다.Since the concept of the process coefficient has been described in Equation 1, repeated description will be omitted.

상기 컨택홀 마스크는 컨택홀 패턴이 고밀도로 형성된 영역과 저밀도로 형성된 영역을 포함하는데, 상기 1차 노광은 고밀도 컨택홀 패턴을 정교하게 생성하기 위한 공정이고, 상기 2차 노광은 저밀도 컨택홀 패턴을 정교하게 생성하기 위한 공정이다.The contact hole mask may include a region in which the contact hole pattern is formed at a high density and a region formed at a low density, wherein the first exposure is a process for precisely generating a high density contact hole pattern, and the second exposure is a low density contact hole pattern. It is a process to produce elaborately.

도 2는 실시예에 따른 이중 노광 공정이 진행되는 경우 웨이퍼 영역 상의 빛의 세기(intensity profile)를 모식화한 그래프이고, 도 3은 실시예에 따른 이중 노광 공정이 진행되는 경우 빛의 조사 영역을 시뮬레이션한 도면이다.FIG. 2 is a graph illustrating a light intensity profile on a wafer area when the double exposure process according to the embodiment is performed. FIG. 3 illustrates a light irradiation area when the double exposure process according to the embodiment is performed. This is a simulated drawing.

도 2 및 도 3에 도시된 시뮬레이션 결과는 90nm의 로직 디바이스의 컨택홀 층에 상기 이중 노광 공정을 수행한 결과이다.The simulation result shown in FIGS. 2 and 3 is a result of performing the double exposure process on the contact hole layer of the 90 nm logic device.

도 2의 (a)는 1차 노광시 빛의 세기에 대한 프로파일이고 (b)는 2차 노광시 빛의 세기에 대한 프로파일인데, 1차 노광시 공정계수가 높음에 따라 빛의 영역, 즉 광원의 크기가 상대적으로 넓게 형성되고, 2차 노광시 빛의 영역은 상대적으로 좁게 형성됨을 관찰할 수 있다.(A) of FIG. 2 is a profile for the intensity of light during the first exposure and (b) is a profile for the intensity of the light during the second exposure. It can be observed that the size of is relatively wide, and the area of light is relatively narrow during the second exposure.

도 2의 (c)는 1차 노광과 2차 노광에 의하여 포토 레지스트가 받게되는 최종 빛의 세기에 대한 프로파일이며, 광의 세기가 완만하게 상승하다 끝부분으로 갈수록 날카로운 형태를 가지므로, (a)에 관찰된 광특성과 (b)에 관찰된 광특성이 모두 존재함을 알 수 있다.(C) of FIG. 2 is a profile of the final light intensity received by the photoresist by the first exposure and the second exposure, and the light intensity gradually rises and thus has a sharp shape toward the end. It can be seen that both optical properties observed in (b) and optical properties observed in (b) exist.

따라서, 고밀도 컨택홀 패턴과 저밀도 컨택홀 패턴의 마진을 모두 충족하여 컨택홀을 형성할 수 있다.Therefore, the contact hole may be formed by satisfying both the margins of the high density contact hole pattern and the low density contact hole pattern.

도 3을 참조하면, 마스크를 투과한 빛이 포트 레지스트에 조사되는 형태를 볼 수 있는데, 마스크 상에서의 회절, 보강 간섭, 상쇄 간섭 등의 영향으로 조사된 빛은 여러개의 동심원 형상으로 나타난다.Referring to FIG. 3, it can be seen that the light transmitted through the mask is irradiated to the port resist, and the light irradiated by the influence of diffraction, constructive interference, and destructive interference on the mask appears in a plurality of concentric shapes.

이때, 1차 노광과 2차 노광의 공정 계수를 조절함으로써 고밀도 컨택홀 및 저밀도 컨택홀 영역의 동심원 형상이 모두 레일리 기준을 만족하고 동심원 형상의 겹치는 부분이 최소화됨으로써 분해능이 각 영역에서 모두 향상되었음을 알 수 있다.At this time, by adjusting the process coefficients of the primary exposure and the secondary exposure, the concentric shapes of the high density contact hole and the low density contact hole area both satisfy the Rayleigh criterion, and the overlapping portions of the concentric shapes are minimized, indicating that the resolution is improved in each area. Can be.

도 4는 실시예에 따른 컨택홀 형성 방법에 의하여 웨이퍼 상에 구현된 컨택홀을 도시한 상면도이다.4 is a top view illustrating a contact hole implemented on a wafer by a method of forming a contact hole according to an embodiment.

도 4에 도시된 이미지는 SEM(Scanning Electronic Microscope; 주사형 전자 현미경)을 이용하여 90nm 로직 디바이스를 촬영한 사진이다.The image shown in FIG. 4 is a photograph taken of a 90 nm logic device using a scanning electronic microscope (SEM).

도 4에 도시된 컨택홀은 도 3에 도시된 빛의 주사 영역에 대응되며, 고밀도 컨택홀(A)과 저밀도 컨택홀(B) 모두 높은 공정 마진으로 정교하게 형성되었음을 확 인할 수 있다.The contact hole shown in FIG. 4 corresponds to the scanning region of light shown in FIG. 3, and it can be confirmed that both the high density contact hole A and the low density contact hole B are formed with high process margins.

이후, 웨이퍼는 현상 장비로 이동되고, 현상액에 수용된다.Thereafter, the wafer is transferred to the developing equipment and accommodated in the developing solution.

현상액 회수 장치를 통하여 현상액이 제거되고, 굽기(bake) 공정, 식각 공정 등이 처리된다.The developer is removed through the developer recovery device, and a baking process, an etching process, and the like are processed.

이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The present invention has been described above with reference to the preferred embodiments, which are merely examples and are not intended to limit the present invention, and those skilled in the art to which the present invention pertains do not depart from the essential characteristics of the present invention. It will be appreciated that various modifications and applications are not possible that are not illustrated above. For example, each component specifically shown in the embodiment of the present invention can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

도 1은 실시예에 따른 컨택홀 형성 방법을 도시한 흐름도.1 is a flowchart illustrating a method for forming a contact hole according to an embodiment.

도 2는 실시예에 따른 이중 노광 공정이 진행되는 경우 웨이퍼 영역 상의 빛의 세기(intensity profile)를 모식화한 그래프.FIG. 2 is a graph schematically illustrating the intensity profile of a wafer region when a double exposure process according to an embodiment is performed. FIG.

도 3은 실시예에 따른 이중 노광 공정이 진행되는 경우 빛의 조사 영역을 시뮬레이션한 도면.3 is a view simulating the irradiation area of the light when the double exposure process according to the embodiment.

도 4는 실시예에 따른 컨택홀 형성 방법에 의하여 웨이퍼 상에 구현된 컨택홀을 도시한 상면도.4 is a top view illustrating a contact hole implemented on a wafer by a method of forming a contact hole according to an embodiment.

Claims (4)

컨택홀 패턴이 고밀도로 형성된 영역과 저밀도로 형성된 영역을 포함하는 컨택홀 마스크가 포토 레지스트 상에 정렬되는 단계;Arranging a contact hole mask on the photoresist, the contact hole mask including a region in which the contact hole pattern is formed at a high density and a region formed at a low density; 노광 장치의 공정 계수를 제1 수치로 조정하여 상기 포토 레지스트를 1차 노광하는 단계; 및Firstly exposing the photoresist by adjusting a process coefficient of an exposure apparatus to a first value; And 상기 노광 장치의 공정 계수를 상기 제1 수치보다 낮은 제2 수치로 조정하여 상기 포토 레지스트를 2차 노광하는 단계를 포함하는 컨택홀 형성 방법.And adjusting the process coefficient of the exposure apparatus to a second value lower than the first value to expose the photoresist secondarily. 삭제delete 제1항에 있어서, 상기 제1 수치는The method of claim 1, wherein the first value is 0.7 내지 0.9의 범위를 가지는 것을 특징으로 하는 컨택홀 형성 방법.Contact hole forming method characterized in that it has a range of 0.7 to 0.9. 제1항에 있어서, 상기 제2 수치는The method of claim 1, wherein the second value is 0.1 내지 0.3의 범위를 가지는 것을 특징으로 하는 컨택홀 형성 방법.A contact hole forming method having a range of 0.1 to 0.3.
KR1020070123999A 2007-11-30 2007-11-30 How to Form Contact Holes KR100929460B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070123999A KR100929460B1 (en) 2007-11-30 2007-11-30 How to Form Contact Holes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070123999A KR100929460B1 (en) 2007-11-30 2007-11-30 How to Form Contact Holes

Publications (2)

Publication Number Publication Date
KR20090056723A KR20090056723A (en) 2009-06-03
KR100929460B1 true KR100929460B1 (en) 2009-12-02

Family

ID=40988070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070123999A KR100929460B1 (en) 2007-11-30 2007-11-30 How to Form Contact Holes

Country Status (1)

Country Link
KR (1) KR100929460B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980048210A (en) * 1996-12-17 1998-09-15 김영환 Method of forming fine pattern of semiconductor device
KR20000045334A (en) * 1998-12-30 2000-07-15 김영환 Fabrication method of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980048210A (en) * 1996-12-17 1998-09-15 김영환 Method of forming fine pattern of semiconductor device
KR20000045334A (en) * 1998-12-30 2000-07-15 김영환 Fabrication method of semiconductor device

Also Published As

Publication number Publication date
KR20090056723A (en) 2009-06-03

Similar Documents

Publication Publication Date Title
JP4611720B2 (en) Photomask including shadowing elements and related methods and systems
KR20110112727A (en) Method of fabricating a pattern in semiconductor device using double patterning technology
KR100604941B1 (en) Photomask for modified illumination, method for fabricating the same and method for using the same
TW201229659A (en) A method of patterning NAND strings using perpendicular SRAF
KR100907898B1 (en) Semiconductor device manufacturing method
KR100929460B1 (en) How to Form Contact Holes
KR100854926B1 (en) Mask for semiconductor device
US6767673B1 (en) Method of repairing PSM to keep normal transmission rate and phase angle
KR100586549B1 (en) Photo mask and method for manufacturing pattern by using it
KR101120178B1 (en) Method for Manufacturing Semiconductor Device
US20070087272A1 (en) Method for preparing a phase-shifting mask and method for preparing a semiconductor device using the phase-shifting mask
US20030180629A1 (en) Masks and method for contact hole exposure
US8324106B2 (en) Methods for fabricating a photolithographic mask and for fabricating a semiconductor integrated circuit using such a mask
KR100861196B1 (en) Method for forming a pattern of semiconductor device
JP5034410B2 (en) Development loading measurement method and development loading measurement substrate
US20030117605A1 (en) Apparatus and method for contact hole exposure
KR100555531B1 (en) Optical element and fabrication method thereof
KR100505421B1 (en) method for forming pattern of semiconductor device
KR20100042468A (en) Method for forming semiconductor device
KR100510754B1 (en) Test mask creation considering for etching bias
KR100755140B1 (en) Method for formating contact hole in semiconductor device
KR100929733B1 (en) Manufacturing method of photo mask and fine pattern forming method using photo mask
US20100173502A1 (en) LOW k1 HOLE PRINTING USING TWO INTERSECTING FEATURES
KR20120126716A (en) Method for manufacturing pattern in semiconductor device
KR100914296B1 (en) Method for fabricating photomask having assist pattern

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee