[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100911784B1 - 다중 전압용 분리형 박막 커패시터 - Google Patents

다중 전압용 분리형 박막 커패시터 Download PDF

Info

Publication number
KR100911784B1
KR100911784B1 KR1020077007273A KR20077007273A KR100911784B1 KR 100911784 B1 KR100911784 B1 KR 100911784B1 KR 1020077007273 A KR1020077007273 A KR 1020077007273A KR 20077007273 A KR20077007273 A KR 20077007273A KR 100911784 B1 KR100911784 B1 KR 100911784B1
Authority
KR
South Korea
Prior art keywords
electrodes
substrate
voltage
electrical
dielectric
Prior art date
Application number
KR1020077007273A
Other languages
English (en)
Other versions
KR20070048266A (ko
Inventor
센기즈 팔란두즈
래리 모슬리
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20070048266A publication Critical patent/KR20070048266A/ko
Application granted granted Critical
Publication of KR100911784B1 publication Critical patent/KR100911784B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Power Sources (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

집적 회로들과 같은 전기 디바이스들에 다수의 전원 및 기준 전원 전압 레벨들을 제공하기 위한 분리형 박막 커패시터를 형성하는 장치 및 방법은, 공간 제약형 응용들, 전력 소모자와 전원 간의 매우 가까운 전기적 접속들을 필요로 하는 응용들에 유용할 수 있다. 공간 제약형 응용 및 가깝게 커플링된 응용 양쪽의 예는 마이크로프로세서와 같은 집적 회로(IC)일 수 있다. 마이크로프로세서에 전력을 공급하고 조절하는 커패시터는 고속 클럭 레이트의 마이크로프로세서들에서 볼 수 있는 순간적인 전력 요구에 응답하기 위해 가깝게 커플링될 필요가 있고, 마이크로프로세서 패키지 내부의 공간이 매우 제한된다. 마이크로프로세서는, 마이크로프로세서의 빠른 코어 로직부들에서의 최소 크기를 갖는 고속 트랜지스터에 대해 보다 낮은 전압의 전원 레벨을 사용하고, 마이크로프로세서의 캐시 메모리 및 I/O 트랜지스터 부분들에 대해서는 보다 정상적인 전압의 전원 전압 레벨을 사용할 수 있다. 따라서, 고주파 IC에 필요한 전력을 제공하는데, 다중 전원 및 기준 전원 레벨들을 갖는 소형 커패시터가 필요할 수 있다.
다중 전압, 커패시터, 분리형, 로직, I/O

Description

다중 전압용 분리형 박막 커패시터{SPLIT THIN FILM CAPACITOR FOR MULTIPLE VOLTAGES}
본원에 설명된 다양한 실시예들은 일반적으로, 집적 회로들과 같은 전자 디바이스들과 함께 사용되는 박막 커패시터들을 포함하는, 커패시터 설계에 관한 것이다.
많은 전자 디바이스들은 전원에 의해 항상 적절하게 공급될 수 없는 국지적인 순간 전류 요구조건을 가져서, 국지적인 전압 레벨 이동을 초래하고 잘못된 신호 전파를 유발시킨다. 전기 및 전자 디바이스들에서의 국지적인 전력 평활화 애플리케이션에 커패시터를 사용하는 것이 알려져 있다. 그러나, 전자 디바이스, 특히 마이크로프로세서 및 메모리와 같은 집적 회로 디바이스에서 클럭 사이클 레이트가 증가함에 따라, 디바이스가 점차 작아짐에 따라 가깝게 커플링된 커패시터에 대한 필요성이 증가한다. 또한, 전자 디바이스가 작아짐에 따라 디바이스 신뢰성이 감소하는 임계 레벨 아래로 전계를 유지하기 위해 디바이스의 소정 부분들에서 동작 전압이 낮아질 필요가 있다. 디바이스의 임계적인 신뢰성 부분들에서 동작 전압들을 낮추면서 전자 디바이스 성능을 유지하는 한 방법은, 상이한 전압 공급 레벨들을 갖는 2개의 전원을 이용하여 동작하는 것이다. 예를 들어, 집적 회로 (즉, IC)의 내부 로직부는 가능한 가장 빠른 동작 속도를 얻기 위해 최소 크기의 트랜지스터를 사용할 수 있으며, 그 결과 낮은 전압의 전원을 필요로 하나, IC의 주변부에 있는 입력 및 출력(즉, I/O) 드라이버들은, 보다 높은 전압의 전원을 필요로 하고 작은 로직 트랜지스터들이 신뢰성 저하없이 견딜 수 있는 것보다 높은 전압 레벨들을 견딜 수 있는 보다 크고 보다 강력한 트랜지스터를 사용할 수 있다. 방금 설명된 2개의 전원 전압 상황의 결과로서, 동일한 집적 회로 칩과 연관된, 가깝게 커플링된 2개의 상이한 커패시터가 필요할 수 있다. 상이한 전압의 전원 레벨과 함께 2개의 상이한 커패시터를 사용할 경우 전자 디바이스, 예를 들어 IC 패키지 내에 공간 문제가 발생하게 되어, 다중 전압 레벨 성능을 갖는 단일 커패시터가 필요하게 된다. 또한, 잡음을 분리시키기 위해 2개의 분리된 전원을 갖는 커패시터가 필요할 수 있다.
도 1은 본 발명의 예시적인 실시예의 측면도이다.
도 2는 본 발명의 또 다른 예시적인 실시예의 평면도 및 측면도이다.
도 3은 본 발명의 예시적인 기타 실시예들의 평면도 및 측면도이다.
도 4는 본 발명의 실시예를 사용하는 어셈블리의 측면도이다.
도 5는 본 발명의 실시예를 사용하는 시스템의 블록도이다.
다음의 상세한 설명에서, 상세한 설명의 일부를 형성하는 첨부 도면들을 참조하고, 첨부 도면들은, 본 발명의 원리들을 예시할 목적으로, 본 발명이 가장 잘 구현될 수 있는 방식의 특정 실시예들을 도시한다. 도면들에서, 유사한 참조 번호는 실시예들의 다양한 뷰들에 걸쳐 실질적으로 유사한 구성요소들을 기술한다. 이러한 실시예들은 본 기술분야의 당업자가 본 발명을 구현할 수 있을 정도로 충분히 상세하게 설명된다. 본 개시의 원리들에 대한 다른 실시예들이 사용될 수 있고, 본 발명의 범위 및 원리에 벗어나지 않고 본원에 개시된 실시예들에 대해 다양한 구조적 및 재료 변화들이 이루어질 수 있다.
유전 상수에 대해 본원에 사용되는 용어 "하이(high)" 및 "로우(low)"(즉, 하이 k 및 로우 k)는 실리콘 산화물 및 실리콘 질화물과 같은 표준 유전 물질에 관한 유전 상수들을 갖는 물질들을 지칭하는 상대적인 용어들이다. "하이" 및 "로우"라는 용어들이 본원에서 전압들에 대해 사용되는 경우, 이들은 전원 전압 값들에서의 상대적인 값들을 나타내고, "접지"라는 용어는 기준 전압 전원을 나타낸다. 이들 실시예들이 구현될 수 있는 전기 시스템에서의 다양한 인자들, 예를 들어 전기 시스템 내에 있는 집적 회로들의 크기 및 기술, 및 기타 그러한 차이들에 따라 "높은" 전압들의 값은 변할 수 있다. 예를 들어, IC가 점차 작아짐에 따라, MOSFET에서는 게이트 산화물의 높은 전압 퇴화에 보다 민감해지고 바이폴라 접합 트랜지스터에서는 접합 펀치스루(punchthrough)에 보다 민감하게 되고 디바이스 수명을 증가시키기 위해 동작 전압들이 종종 낮아진다.
도 1을 참조하면, 박막 커패시터의 내부 구성의 측면도가 도시되는데, 이 구성은, 전형적으로 표준 또는 낮은 값의 유전 물질(즉, 로우 k)로 만들어지는 기판(100)을 갖고, 상면에서 바닥면까지 관통하는 직선, 상면을 사용하는 디바이스의 상이한 부분들을 접속하는 측면 도전성 선들, 내부 표면들 및 바닥면과 같은 다양한 방향들로 기판을 가로지르는 다수의 신호선 및 다수의 전기 비아에서의 신호 크로스토크를 감소시키기 위해 전형적으로 로우 k 재료로 이루어지는, 상면 상의 제2 유전체층(102)를 갖고, 다른 전기 디바이스들 및 인쇄 회로 기판(즉, PCBs)들에 대한 외부 전기 접촉을 형성한다. 이 예시적인 실시예에서, 박막 커패시터(즉, TFC)의 상판을 형성하고 기판(100)의 이면과 상판을 접속하는 다수의 전기선 및 비아들(104)이 단면에 도시되어 있다. 또한, 제2 유전체층(102)에 매립된 TFC의 바닥판을 형성하고 기판(100)의 이면에 바닥판을 접속시키는 다수의 전기선 및 비아들(106)이 도시되어 있다. 2개의 커패시터 판(104, 106)은 높은 유전 값(즉, 하이 k)의 유전 물질(108)에 의해 분리되어 높은 값의 커패시터를 형성한다. 임의의 하이 k 물질이 층(108)으로서 사용될 수 있다. 하이 k 물질들의 예시적인 예는 바륨 스트론튬 티탄산염(barium strontium titanate), 바륨 티탄산염(barium titanate), 또는 스트론튬 티탄산염(strontium titanate)를 포함하며, 이는 유전체층(100)이 테이프 캐스트 세라믹(tape cast ceramic)인 경우 유용할 수 있다. 수많은 다른 하이 k 유전 물질들이 본 기술분야의 당업자에게 잘 알려져 있고 특정 응용에 사용되는 공정들 및 재료들을 필요로 하는 실시예의 구현에 사용될 수 있다.
도 1에 도시된 예시적인 예는, 상면 또는 바닥면 상의 접촉 패드들을 사용하여 양쪽 외부 전기 디바이스들에 상면의 일부분들을 접속시키고, 한 위치의 TFC의 일부분들을 기판(100) 상의 다른 위치들에 접속시키기 위해 110과 같은 수직형 전기 도전성 선들을 포함하도록 명확히 확장될 수 있다. 예를 들어, 본 기술분야의 당업자에게 공지된 방법들에 의해, 기판(100)의 바닥측, 상측 또는 매립된 측면 상에 수평 전기 도전체들을 사용하여 하나의 큰 커패시터를 형성하도록 모든 상부 커패시터 전극판 부분(104)들이 함께 접속될 수 있다. 그 후, 결합된 상판 전극선들은 수직 도전체들(110)에 접속될 수 있고, 따라서 상면 또는 바닥면 상의 접촉 패드들을 통해 외부 전원에 접속될 수 있다. 또는, 결합된 상판 전극선들은 수직 커넥터들(110) 없이 기판(100)의 바닥면 상에 위치한 접속 패드들에 의해 외부 전기 디바이스에 접속될 수 있다. 유사한 방식으로, 매립된 바닥 커패시터 판들(106)이 상술한 것과 유사한 수단에 의해 하나의 큰 커패시터 판을 형성하도록 함께 접속될 수 있고, 상면 또는 바닥면 상의 접속부들에 의해 IC 또는 전원 공급장치와 같은 외부 전기 디바이스에 접속될 수 있다.
도 1에 도시된 예시적인 예는, 기판의 상면 상에 도시된 구조들이 바닥면 상에도 형성되게 하여 커패시터가 부착될 수 있는 전기 디바이스의 동일한 양의 전체 사용 면적에서 실질적으로 2배의 영역 및 커패시턴스를 갖는 커패시터들을 제공할 수 있다. 또한, 수직 전기 도전체들(110)은 커패시터의 주변 둘레에 도시된 단일 열(row)로 한정되지 않고, 다수의 열을 갖는 수직 커넥터들 및 접촉 패드들을 가질 수 있으며, 커넥터들의 영역 어레이(area array)를 형성할 수 있어 인출 및 인입 전류의 인덕턴스 및 저항을 줄일 수 있다는 것도 이해할 것이다. 따라서, 도 1에 도시된 예시적인 실시예에서, 상부 커패시터 판들 각각(104)은 수직 접속부들(110)과 같은 포함된 전기 도전체들에 의해 상이한 전압의 전원들에 접속될 수 있으며, 하부 커패시터 판들(106)은 모두 기준 전원에 접속되어 접지 전압으로 불릴 수 있는 것을 제공할 수 있다. 또는, 하부 커패시터 판들(106)은, 접지 변동 분리(ground bounce isolation)와 같은 다양한 이유로 상부 커패시터 판들(104)의 분리와 함께 분리된 기준 전압 전원들에 접속될 수 있다. 이러한 구성을 이용하면, IC와 같은 전기 회로에, IC의 최소 크기의 내부 트랜지스터를 사용하는 로직부에 낮은 전압 레벨을 공급하면서, 동일한 IC의 입/출력부(즉, I/O) 또는 메모리 캐시에 보다 높은 전압 레벨을 공급하는데 유용할 수 있는 것과 같은 상이한 2개의 전원 전압을 제공할 수 있다.
본 발명의 다중 전압 제공 방법에 따르면, 기본적으로 단결정 실리콘(single crystal silicon), 다결정 실리콘(polycrystalline silicon), 유리, 단결정 산화물(single crystal oxide), 반도체 재료, 금속박(metal foil), 테이프 캐스트 세라믹(tape cast ceramic), 폴리머, 및 그들의 혼합물들로 이루어지는 군에서 선택된 하나 이상의 재료로 된 실질적으로 편평한 기판 위에 제2 전극을 배치하는 단계를 더 포함한다.
도 2에는, 2개의 분리된 부분들로 예시적으로 분할된 상부 커패시터 판을 갖는 박막 커패시터(즉, TFC)의 평면도가 도면의 상부에 도시되어 있다. 이러한 예시적인 예에서, 커패시터의 좌측(202)은 TFC의 상면에 직접 실장된 IC와 같이 가깝게 연결된 전기 디바이스의 메모리 캐시부에 동작 전압 레벨을 제공하도록 선택될 수 있다. 예시적인 TFC의 우측(204)은 그 IC의 전압 민감형 로직 코어에 상이한 동작 전압 레벨을 제공하도록 선택된다. 또는, 동시 스위칭 문제 또는 다른 설계 이유로 인해 서로 전기적으로 분리될 필요가 있는 내부 IC 신호들을 양측(202, 204)이 개별적으로 공급할 수 있다.
도 2의 아래의 확장된 측면도 부분에는, 상부 커패시터 판 분리부 주변 영역이 도시되어 있다. 이러한 예시적인 실시예에서, 상부 커패시터 판은 2개 부분으로만 분할된 것으로 도시되어 있고, 하부 커패시터 판(208)은 단일 시트의 전기 도전체인 것으로 도시되어 있다. 본원에 설명된 실시예들은, 하부 커패시터 판이 분할되는 도 1의 예시적인 예를 참조하여 상술된 바와 같이, 명백히 이와 같이 한정되지 않는다. 그 커패시터는 기판(210) 상에 형성되고, 간단히 하기 위해 본 예시적인 예에서 연속적인 것으로 도시된, 하이 k 유전 물질(206)에 의해 피복된 하부 커패시터 판(208)을 갖는다. 유전 물질(206)의 선택은, 실시예가 사용될 특정 응용에 좌우될 것이다. 예를 들어, 저온 동시 소결 세라믹 분야에서 하이 k 유전 물질은 바륨 스트론튬 티탄산염 또는 다른 유사한 물질로 선택될 수 있다. 하이 k 유전체(206)는 간단히 하기 위해 단일의 연속적인 층으로 도시되었으나, 실시예가 그렇게 한정되지 않고, 하이 k 유전체층은 구현되는 특정 응용에 가장 유용할 수 있는 만큼 많은 분리된 부분들로 나누어질 수 있다.
도 2에 도시된 실시예에 따르면, 유전 상수를 갖는 유전 물질에 의해 제2 도전성 전극으로부터 제1 도전성 전극을 전기적으로 분리하는 단계; 상기 제1 도전성 전극의 제2 부분으로부터 상기 제1 도전성 전극의 제1 부분을 전기적으로 분리하는 단계; 및 상기 제1 도전성 전극의 상기 제1 부분에 제1 전압을 제공하고, 상기 제2 도전성 전극에 제2 전압을 제공하고, 상기 제1 도전성 전극의 상기 제2 부분에 제3 전압을 제공하는 단계를 포함하는 방법이 제공된다.
도 3에는, IC의 최소 크기의 트랜지스터를 갖는 코어 로직 영역에 낮은 전원 전압 레벨을 제공하도록 선택된 영역(302), 및 동일한 IC의 메모리 캐시 영역에 보다 높은, 또는 보다 낮은 또는 상이한 전원 전압 레벨을 제공하도록 선택된 영역(304)을 포함하는 평면도를 갖는 예시적인 실시예가 도시된다. 이러한 예시적인 예에서의 영역(302)은 확장된 평면도에서, 예를 들어 스트라이프들(308)과 비교할 경우 상이한 외부 전원에 접속되는 스트라이프(306)와 같은 상부 커패시터 판 도전체들의 교호적인 스트라이프에 의해 IC의 코어 영역의 상이한 영역들에 2개의 상이한 낮은 전압의 전원 값들이 제공되도록 구성되는 것으로 도시된다. 상이한 전원들은 동일한 전압 레벨을 가질 수 있고 신호 분리 문제로 인해 서로 분리될 수 있거나 또는 상이한 전원들은 해당 응용의 특정 요구조건에 따라 개별적인 영역의 트랜지스터 동작 차이에 응답하여 상이한 전압 레벨들을 제공할 수 있다. IC의 캐시부에 의해 사용되도록 선택된 영역(304)에도 전원들의 동일한 분리가 발생할 수 있다. 예를 들어, 보다 높은 전압 공급 레벨 영역(304)이 캐시 메모리부 및 I/O부에 대해 2개의 상이한 전원 전압 레벨을 사용할 수 있다. BiCMOS 프로세스, 또는 다른 I/O형 디바이스들로서 알려진 경우의 IC의 I/O부는 출력 디바이스로서 바이폴라 접합 트랜지스터를 사용할 수 있고 따라서 캐시 MOS 트랜지스터와는 상이한 전원 레벨을 필요로 할 수 있다.
예시적인 실시예의 측면도에 도시된 바와 같이, 상부 커패시터 판(302)의 분리된 도전체 스트라이프들(306, 308)들은 간단히 하기 위해 도 3에 연속적인 층으로 도시된 하이 k 유전체층(310)에 위치한다. 실시예는 상기 도시된 바와 같이 한정되지 않는다. 하부 커패시터 판(312)을 형성하는 하부 도전체는 이러한 예시적인 실시예에서, 각각이 상부 커패시터 판(302)의 도전체 스트라이프와 관련되는 개별적인 도전체 스트라이프들로 분리되는 것으로 도시되나, 기준 전압 전원(예를 들어, 접지)에 부착된 연속(solid) 하부 커패시터 판이 많은 특정 응용에서 바람직한 방법일 수 있다. 하부 커패시터 판 도전체들(312)은 기판(314) 상에 형성될 수 있으며, 이 기판은 쓰루홀 도전체들, 내부 레벨 수평 도전체들, 및/또는 도 1 및 2의 설명과 함께 앞서 개시된 기판(314)의 바닥측 상에 위치한, 방금 설명된, 또 다른 커패시터 구조를 가질 수도 있다.
이러한 구성을 사용하면, IC의 캐시 영역에 보다 높은 전원 전압 레벨 커패시터(304)를 제공하면서, 보다 낮은 전원 전압 커패시터 영역(302)의 부분들(306, 308)을 사용하여 내부 코어 로직 영역의 일부분들에 2개의 상이한 보다 낮은 전압 전원 레벨을 제공할 수 있다. 하위 부분(302)의 상이한 부분들에 제공되는 전체 커패시턴스의 양은, 스트라이프들(308)의 크기에 대해 스트라이프들(306)의 상대적인 크기를 변화시킴으로써 특정 응용의 필요에 따라 쉽게 조정될 수 있다.
IC의 보다 낮은(302) 또는 보다 높은(304) 전압 공급 영역들의 상이한 부분들에 제공된 전체 커패시턴스의 양을 제어하는 대안적인 방법이, 2개의 상이한 하이 k 유전체층들(310, 311)을 갖는 예시적인 실시예가 도시된 도 3의 하부에 측면도로 도시되어 있다. IC의 상이한 부분들에 제공되는 전체 커패시턴스의 양은 이전과 같이 도전체 스트라이프들(306, 308)의 상대적인 영역들을 변화시킴으로써 제어될 수 있으나, 이러한 예시적인 구성에서, 층(311)이 다른 하이 k 유전체층(310)보다 얇은 것으로 도시되는, 도면에 도시된 바와 같이, 2개의 하이 k 유전체층의 두께가 변할 수 있거나, 또는 하이 k 유전체로 사용되는 물질이 2개 층들에 대해 상이할 수 있거나, 또는 2가지 방법의 조합이 실시예가 구현되는 특정 응용에 대해 적절할 경우 사용될 수 있다.
도 3에 도시된 예시적인 실시예의 적층형 커패시터 구성, 기판(314)은 이미 설명된 특징들 이외에 수직 쓰루홀 커넥터들, 내부 도전체들 및 도 1 및 2에 대해 앞서 설명하였고, 이미 설명한 나란히 서 있는(side by side) 스트라이프 실시예에 대해 설명한, 양면 상부 및 바닥부 형성 커패시터(dual sided top and bottom formed capacitor) 구조를 가질 수 있다.
도 3에 도시된 실시예에 따르면, 기판을 형성하는 단계; 상기 기판의 상면 상에 제1 복수의 전극을 패터닝하는 단계; 상기 제1 복수의 전극 상에 제1 유전 물질을 패터닝하는 단계; 상기 제1 유전 물질 상에 제2 복수의 전극을 패터닝하는 단계; 상기 제2 복수의 전극 상에 제2 유전 물질을 패터닝하는 단계; 상기 제2 복수의 전극의 상기 패턴 내의 갭들을 통과하는 복수의 접촉홀(contact hole)을 상기 제1 및 제2 유전체들 내에 형성하는 단계; 및 상기 제2 유전 물질 상에 제3 복수의 전극을 패터닝하는 단계를 포함하는 박막 커패시터 형성 방법이 제공된다.
도 4에는, 직접 실장형 IC와 함께 사용되는 TFC의 예시적인 실시예가 도시되어 있다. 다층 인쇄 회로 기판일 수 있는 유기 기판(404)을 갖고, 상측에 형성된 커패시터(406) 및 바닥측에 형성된 커패시터(408)를 갖는 실시예로 TFC 커패시 터(402)가 도시되어 있다. 커패시터들은 기판에 매립될 수도 있다. 상부 및 바닥 커패시터들은 다양한 방식들로 접속될 수 있는데, 예를 들어 서로 완전히 분리되고 실장된 IC(412)의 상이한 부분들로 기능하거나, 또는 가용 커패시턴스의 양을 실질적으로 배로 하도록 서로 접속될 수 있거나, 또는 TFC가 적용되는 특정 응용에 필요한 임의의 조합으로 접속될 수 있다.
TFC 커패시터(402)의 바닥면은 외부 접촉들이 접속될 수 있는 것으로 도시된 다수의 접속 패드를 갖는다. 예를 들어, 예시적인 실시예는 쓰루홀 인쇄 회로 기판에 대한 접속을 위해 핀들(410)의 영역 어레이를 나타낸다. 대안적인 접속들은 표면 실장 응용들을 위한 걸 윙 리드(gull wing leads)들, 볼 그리드 어레이들, 또는 도면에 도시된 풀 그리드 소켓(full grid socket)(즉, FGS)과 같은 소켓 커넥터 핀들을 포함할 수 있다.
이러한 예시적인 실시예에서의 TFC 커패시터(402)의 상면은 솔더 볼 어레이(414)를 사용하여 패키지된 IC(412)를 수용하고 납땜하도록 배열된 접속 패드들의 영역 어레이를 갖는다. 대안적인 접속 방법들은 도금된 땜납 또는 금 범프들을 사용하여 패키지되지 않은 실리콘 다이의 플립 칩 실장, 또는 부착된 방열기를 갖는 세라믹 리드형 IC 패키지를 표면 실장하는 것을 포함할 수 있다.
이러한 구성을 이용하면, IC(412)는 TFC(402)의 다양한 부분들로부터 임의의 원하는 수의 상이한 전원 및 기준 전압 공급원으로의 짧은 전기 접속을 가진다. TFC(402)는 전기 접속 핀들(410)을 사용하여 전기 디바이스에 IC(412)를 부착하는 수단을 제공하도록 유익하게 사용될 수도 있다. 이러한 구성은, 최고 속도의 IC 테스트를 위한 필요한 커패시턴스의 적절한 배치로 인해, 완전한 전자 디바이스로의 조립 이전에 IC(412)의 보다 완전한 테스트를 가능케하는 이점을 가질 수 있다.
도 5는, 통신 네트워크, 컴퓨터, 메모리 시스템, 자기 또는 광 디스크, 소정의 다른 정보 저장 장치, 및/또는 임의의 유형의 전자 디바이스 또는 시스템과 같은 다양한 실시예에 따른 제조물(502)의 블록도이다. 제조물(502)은, 관련 정보(예를 들어 컴퓨터 프로그램 명령어들(508) 및/또는 기타 데이터)를 저장하는, 메모리(506)와 같은 머신 액세스가능한 매체에 연결된 프로세서(504), 및 버스 또는 케이블(512)과 같은, 다양한 수단에 의해 외부 전기 디바이스 또는 전자 디바이스에 접속된 입/출력 드라이버(510)를 포함하여, 액세스될 때, 머신이 수학적 문제에 대한 해답을 계산하는 것과 같은 조치를 수행하게 한다. 제조물(502)의 다양한 요소들 중 일부, 예를 들어 프로세서(504)는 순간적인 전류 문제를 가질 수 있는데, 이 문제는 본 실시예를 통해 가깝게 커플링된 커패시터를 사용하여 전류 변동을 경감시키고 완화시킬 수 있다. 예시적인 예로서, 프로세서(504)는 도 4에 앞서 도시되고 설명된 것과 같이 TFC의 상부에 직접 세라믹 패키지로 이롭게 패키지될 수 있다. 실시예는 프로세서(504) 뿐만 아니라 제조물(502)의 임의의 구성 부분에 적용될 수 있다.
또 다른 예시적인 예로서, 제조물(502)은 버스 케이블(512)을 통해 다른 네트워크 요소들(명료함을 위해 도시안됨)에 부착된 통신 네트워크 요소와 같은 시스템일 수 있다. 통신 네트워크는 도면에서 케이블(512)로 도시된 것과 같이, 버스에 의해 상호접속된 다수의 연결된 네트워크 요소를 포함할 수 있다. 네크워크 요 소들은 다이폴 안테나, 단방향 안테나, 또는 유선 케이블(512)을 대신하여, 또는 그와 함께 사용되는 다른 형태의 무선 상호접속 성능을 포함할 수 있다. 예시적인 통신 네트워크에서 보여지는 다양한 요소들 가운데, 상술한 TFC의 예시적인 실시예들을 사용하여 이익을 얻을 수 있는 전자 회로가 존재할 수 있다. 설명된 가깝게 커플링된 TFC로부터 이익을 얻을 수 있는 통신 네트워크 내의 전자 회로 또는 회로들은 로컬 마이크로프로세서(504), 및 케이블(512)로 신호를 보내도록 도면에 도시된 입/출력 드라이버(510)와 같은 외부 라인 드라이버들을 포함할 수 있다. 실시예는 시스템의 사용 또는 특정 응용에 따라 도시된 시스템의 임의의 개별적인 구성요소들에 이로울 수 있다.
또다른 예시적인 예에서, 제조물(502)은 대안적으로, 마이크로프로세서와 같은 계산 요소들(504), 프로그램 코드(508)를 저장하는 기억 요소들(506), 통신 요소들 및 입/출력 드라이버 요소들(510)을 포함하는 다수의 요소를 갖는 컴퓨터 시스템일 수 있으며, 버스 또는 케이블(512)을 통해, 또는 무선 접속(도시안됨)에 의해 다른 컴퓨터 시스템들에 접속될 수 있다. 하나 이상의 이러한 요소들, 특히 I/O 드라이버(510) 및/또는 계산 요소(502)는 설명한 TFC를 사용하여 효과를 볼 수 있는데, 이들 모두는 가깝게 커플링된 TFC에 의해 개선될 수 있는 순간적인 전류 문제들을 가질 수 있다. 실시예는 사용에 따라 시스템의 개별적인 구성요소들 중 임의의 구성요소에 이익이 될 수 있다. 실시예는 또한 커패시터들의 사용에 대한 다른 수많은 예들 가운데, 전하 펌프들, 필터들, 무선 주파수 애플리케이션들, 및 차동 AC 커플러들과 같은 요소들을 포함할 수도 있는, 상술한 각 요소에 사용되는 기술한 커패시터들 중 둘 이상 또는 임의의 개수의 커패시터에 유용할 수 있다.
설명의 일부분을 형성하는 첨부 도면들은 예로서 도시된 것이며 본 개시가 구현될 수 있는 특정 실시예들로 한정하는 것이 아니다. 예시된 실시예들은 본 기술분야의 당업자가 본원에 개시된 교시를 구현할 수 있도록 충분히 상세하게 설명되어 있다. 다른 실시예들이 사용될 수 있고 이로부터 유도될 수 있어, 구조적 및 논리적 대체 및 변경들이 본 개시의 범위를 벗어나지 않고 이루어질 수 있다. 따라서, 이러한 상세한 설명은 한정의 의미로 받아들여지지 않고, 다양한 실시예들의 범위는 첨부된 청구범위에 의해 자격이 주어지는 등가물의 전체 범위와 함께 첨부된 청구범위에 의해서만 정의된다.
본 발명의 그러한 실시예는 본원에서 개별적으로 또는 집합적으로 단지 편이를 위해 "본 발명"이라는 용어로 지칭될 수 있고 둘 이상이 실제 개시되면 임의의 단일 발명 또는 진보성있는 개념으로 본 출원의 범위를 자발적으로 한정시키지 않는다. 따라서, 특정 실시예들이 본원에 예시되고 설명되었지만, 동일한 목적을 달성하도록 고안된 임의의 구성이 도시된 특정 실시예들을 대체할 수 있다는 것을 이해할 것이다. 이러한 개시는 다양한 실시예들의 임의의 모든 개작물 또는 변형들을 포함하도록 의도된다. 상기 실시예들의 조합들, 및 본원에 구체적으로 기술되지 않은 기타 실시예들은 상기 설명을 검토하면 본 기술분야의 당업자에게 자명할 것이다.
본 개시물의 요약은, 독자들이 기술적 개시물의 성격을 빨리 파악할 수 있게 하는 요약을 요구하는 37 C.F.R. §1.72(b)에 따라 제공된다. 요약은 청구범위의 의미에 대한 범위를 해석하거나 한정하는데 사용되지 않는다고 이해하면서 제출된다. 또한, 앞선 상세한 설명에서, 본 개시물을 간소화시키고 그 명료함을 증가시킬 목적으로 다양한 특징들이 단일 실시예에 함께 그룹화되어 있는 것을 볼 수 있다. 이러한 개시 방법은 청구되는 실시예들이 각 청구항에 명시적으로 기재된 것 보다 많은 특징들을 필요로 한다는 의도를 반영하는 것으로 해석되지 않아야 한다. 오히려, 다음의 청구범위는 진보성있는 본 발명이 개시된 단일 실시예의 모든 특징들 보다 적은 특징을 가진다는 것을 반영한다. 따라서, 다음의 청구범위는 이에 의해 상세한 설명에 포함되며, 각 청구항은 단독으로 개별적인 실시예이다.

Claims (33)

  1. 다중 전압을 제공하는 방법으로서,
    유전 상수를 갖는 유전 물질에 의해 제2 도전성 전극으로부터 제1 도전성 전극을 전기적으로 분리하는 단계;
    상기 제1 도전성 전극의 제2 부분으로부터 상기 제1 도전성 전극의 제1 부분을 전기적으로 분리하는 단계; 및
    상기 제1 도전성 전극의 상기 제1 부분에 제1 전압을 제공하고, 상기 제2 도전성 전극에 제2 전압을 제공하고, 상기 제1 도전성 전극의 상기 제2 부분에 제3 전압을 제공하는 단계
    를 포함하는 다중 전압 제공 방법.
  2. 제1항에 있어서,
    상기 유전 물질은 실리콘 질화물의 유전 상수보다 높은 유전 상수를 갖고, 기본적으로 바륨 스트론튬 티탄산염(barium strontium titanate), 바륨 티탄산염(barium titanate), 스트론튬 티탄산염(strontium titanate) 및 그들의 혼합물들로 이루어지는 군에서 선택된 하나 이상의 재료를 포함하는 다중 전압 제공 방법.
  3. 제1항에 있어서,
    상기 제1 전압은 집적 회로의 캐시부에 대해 제1 전원에 의해 제공되고, 상기 제2 전압은 기준 전원에 의해 제공되고, 상기 제3 전압은 상기 집적 회로의 코어 로직부에 대해, 상기 제1 전압을 공급하는 상기 제1 전원과는 다른 전원에 의해 제공되는 다중 전압 제공 방법.
  4. 제1항에 있어서,
    기본적으로 단결정 실리콘(single crystal silicon), 다결정 실리콘(polycrystalline silicon), 유리, 단결정 산화물(single crystal oxide), 반도체 재료, 금속박(metal foil), 테이프 캐스트 세라믹(tape cast ceramic), 폴리머, 및 그들의 혼합물들로 이루어지는 군에서 선택된 하나 이상의 재료로 된 실질적으로 편평한 기판 위에 상기 제2 전극을 배치하는 단계를 더 포함하는 다중 전압 제공 방법.
  5. 제4항에 있어서,
    상기 기판 재료는 상기 기판의 상측(top side)에서부터 상기 기판의 바닥측(bottom side)까지 전기 신호들을 도통시키기 위해 배치된 복수의 도전성 비아를 갖는 다중 전압 제공 방법.
  6. 제5항에 있어서,
    상기 복수의 도전성 비아는,
    상기 제1 도전성 전극의 상기 제1 부분을 상기 기판의 상기 바닥측의 제1 부분에 전기적으로 접속시키는 제1 복수의 비아;
    상기 제2 도전성 전극을 상기 기판의 상기 바닥측의 제2 부분에 전기적으로 접속시키는 제2 복수의 비아;
    상기 제1 도전성 전극의 상기 제2 부분을 상기 기판의 상기 바닥측의 제3 부분에 전기적으로 접속시키는 제3 복수의 비아; 및
    상기 기판의 상기 상측 상의 제4 복수의 접촉 위치를 상기 기판의 상기 바닥측 상의 제5 복수의 접촉 위치에 전기적으로 접속시키는 제4 복수의 비아
    를 포함하고,
    상기 복수의 비아 중 선택된 비아들은 집적 회로 상의 복수의 플립 칩 실장 범프(flip chip mounting bump) 중 선택된 범프에 전기적으로 접속하도록 배치되는 다중 전압 제공 방법.
  7. 제1항에 있어서,
    상기 제2 도전성 전극을 적어도 두 개의 부분으로 전기적으로 분리하는 단계; 및 그 각 부분에 별개의 전원을 공급하는 단계를 더 포함하는 다중 전압 제공 방법.
  8. 제7항에 있어서,
    상기 제2 전극의 전기적으로 분리된 각 부분은 상기 제1 전극의 전기적으로 분리된 관련 부분 아래에 배치되는 다중 전압 제공 방법.
  9. 제5항에 있어서,
    제2 유전 상수를 갖는 유전 물질에 의해 제4 도전성 전극으로부터 분리된, 상기 기판의 상기 바닥측 상에 배치된 제3 도전성 전극을 더 포함하는 다중 전압 제공 방법.
  10. 제9항에 있어서,
    상기 제2 유전 상수는 상기 제1 유전 상수와 동일하고, 상기 제4 전극은 적어도 두 개의 부분으로 전기적으로 분리되는 다중 전압 제공 방법.
  11. 박막 커패시터를 형성하는 방법으로서,
    기판을 형성하는 단계;
    상기 기판의 상면 상에 제1 복수의 전극을 패터닝하는 단계;
    상기 제1 복수의 전극 상에 제1 유전 물질을 패터닝하는 단계;
    상기 제1 유전 물질 상에 제2 복수의 전극을 패터닝하는 단계;
    상기 제2 복수의 전극 상에 제2 유전 물질을 패터닝하는 단계;
    상기 제2 복수의 전극의 갭들을 통과하는 복수의 접촉홀(contact hole)을 상기 제1 및 제2 유전 물질들 내에 형성하는 단계; 및
    상기 제2 유전 물질 상에 제3 복수의 전극을 패터닝하는 단계
    를 포함하는 박막 커패시터 형성 방법.
  12. 제11항에 있어서,
    상기 제1 유전 물질은, 기본적으로 바륨 스트론튬 티탄산염, 바륨 티탄산염, 스트론튬 티탄산염 및 그들의 혼합물들로 이루어지는 군에서 선택된 하나 이상의 재료를 포함하는 박막 커패시터 형성 방법.
  13. 제11항에 있어서,
    상기 기판은, 기본적으로 단결정 실리콘, 다결정 실리콘, 유리, 단결정 산화물, 반도체 재료, 금속박, 테이프 캐스트 세라믹, 폴리머 및 그들의 혼합물들로 이루어지는 군에서 선택되는 하나 이상의 재료를 포함하는 박막 커패시터 형성 방법.
  14. 제13항에 있어서,
    상기 기판의 상측으로부터 상기 기판의 바닥측까지 전기 신호들을 도통시키도록 배치된 복수의 도전성 비아를 상기 기판 재료에 제공하는 단계를 더 포함하는 박막 커패시터 형성 방법.
  15. 제14항에 있어서,
    상기 기판의 바닥면 상에 형성된 커패시터를 더 포함하는 박막 커패시터 형성 방법.
  16. 제11항에 있어서,
    제1 전원 전압을 상기 제1 복수의 전극에 제공하는 단계;
    접지 전압(ground voltage)을 상기 제2 복수의 전극에 제공하는 단계; 및
    제2 전원 전압을 상기 제3 복수의 전극에 제공하는 단계를 더 포함하는 박막 커패시터 형성 방법.
  17. 제11항에 있어서,
    상기 제3 복수의 전극의 상면에 복수의 접촉 위치를 제공하는 단계 - 상기 복수의 접촉 위치 각각은 상기 제1, 제2, 제3 복수의 전극들 중 하나의 선택된 부분에 전기적으로 접속되고, 집적 회로 상의 복수의 플립 칩 실장 범프 중 선택된 범프에 전기적으로 접속하도록 배치됨 - ; 및
    외부 회로에 상기 복수의 전극을 접속하는 복수의 전기적 접촉 핀을 상기 기판에 제공하는 단계를 더 포함하고,
    상기 전기적 접촉 핀들은, 전기적 커넥터들의 영역 어레이(area array) - 상기 전기적 커넥터들 중 하나 이상은 기본적으로 핀들, 솔더 범프들 및 리드들(leads)로 이루어진 군으로부터 선택됨 - , 및 적어도 하나의 열(row)을 갖는 주변 어레이(peripheral array) 중 적어도 하나를 포함하고, 추가 열들은 제1 열에 평행한 박막 커패시터 형성 방법.
  18. 반도체 장치로서,
    상면, 바닥면, 상기 상면의 선택된 부분들을 상기 바닥면의 선택된 부분들에 접속하는 복수의 전기적 비아, 및 적어도 하나의 외부 전기 회로에 접속된 복수의 전기적 접속을 포함하는 기판; 및
    적어도 두 개의 복수의 전극들을 포함하는 적어도 하나의 표면 - 상기 각 복수의 전극은 적어도 하나의 유전체층에 의해 다른 복수의 전극들로부터 전기적으로 분리됨 -
    을 포함하고,
    상기 기판은, 기본적으로 단결정 실리콘, 다결정 실리콘, 유리, 단결정 산화물, 반도체 재료, 금속박, 테이프 캐스트 세라믹, 무기 폴리머(inorganic polymer), 유기 폴리머(organic polymer) 및 그들의 혼합물들로 이루어지는 군에서 선택된 하나 이상의 재료를 포함하는 반도체 장치.
  19. 제18항에 있어서,
    상기 복수의 전극들 중 적어도 하나는 적어도 두 개의 부분을 포함하고, 그 각 부분은 상이한 전원에 접속되는 반도체 장치.
  20. 제18항에 있어서,
    상기 유전체층들 중 적어도 하나는, 기본적으로 바륨 스트론튬 티탄산염, 바륨 티탄산염, 스트론튬 티탄산염 및 그들의 혼합물들로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함하는 높은 유전 상수를 갖는 물질인 반도체 장치.
  21. 제18항에 있어서,
    상기 적어도 하나의 외부 전기 회로에 접속된 복수의 전기적 접속은, 집적 회로 상의 복수의 플립 칩 실장 범프 중 하나에 전기적으로 개별 접속되고,
    상기 전기적 접속들은, 핀들, 솔더 범프들, 리드들 및 그들의 혼합물들로 이루어지는 군에서 선택된 하나 이상의 커넥터로 구성된 영역 어레이, 및 리드들의 적어도 하나의 동심(concentric) 열을 갖는 주변 어레이 중 적어도 하나를 포함하는 반도체 장치.
  22. 통신 시스템으로서,
    안테나(antenna)를 포함하는 복수의 연결된 요소;
    상면, 바닥면, 상기 상면의 선택된 부분들을 상기 바닥면의 선택된 부분들에 접속하는 복수의 전기적 비아, 및 적어도 하나의 외부 전기 회로에 접속된 복수의 전기적 접속을 포함하는 기판을 포함하는 전자 회로; 및
    적어도 두 개의 복수의 전극들을 포함하는 적어도 하나의 표면 - 상기 각 복수의 전극은 적어도 하나의 유전체층에 의해 다른 복수의 전극들로부터 전기적으로 분리됨 -
    을 포함하고,
    상기 복수의 전극들 중 적어도 하나는 적어도 두 개의 부분을 포함하고, 그 각 부분은 상이한 전원에 접속되는 통신 시스템.
  23. 제22항에 있어서,
    상기 유전체층들 중 적어도 하나는, 기본적으로 바륨 스트론튬 티탄산염, 바륨 티탄산염, 스트론튬 티탄산염 및 그들의 혼합물들로 이루어지는 군에서 선택된 하나 이상의 재료를 포함하는 높은 유전 상수를 갖는 물질인 통신 시스템.
  24. 컴퓨터 시스템으로서,
    계산 요소들(calculating elements), 기억 요소들(memory elements), 통신 요소들(communication elements) 및 입력/출력 요소들을 적어도 포함하는 복수의 요소 - 상기 요소들 중 적어도 하나의 요소는 상면, 바닥면, 상기 상면의 선택된 부분들을 상기 바닥면의 선택된 부분들에 접속하는 복수의 전기적 비아, 및 적어도 하나의 외부 전기 회로에 접속하도록 배치된 복수의 전기적 접속을 포함하는 기판을 포함함 -; 및
    적어도 두 개의 복수의 전극들을 포함하는 적어도 하나의 표면 - 상기 각 복수의 전극은 적어도 하나의 유전체층에 의해 다른 복수의 전극들로부터 전기적으로 분리됨 -
    을 포함하고,
    상기 복수의 전극들 중 적어도 하나는 적어도 두 개의 부분을 포함하고, 상기 각 부분은 상이한 전원에 접속되는 컴퓨터 시스템.
  25. 제24항에 있어서,
    상기 유전체층들 중 적어도 하나는, 기본적으로 바륨 스트론튬 티탄산염, 바륨 티탄산염, 스트론튬 티탄산염 및 그들의 혼합물들로 이루어지는 군에서 선택된 하나 이상의 재료들을 포함하는 높은 유전 상수를 갖는 물질인 컴퓨터 시스템.
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
KR1020077007273A 2004-09-29 2007-03-29 다중 전압용 분리형 박막 커패시터 KR100911784B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/954,644 US7216406B2 (en) 2004-09-29 2004-09-29 Method forming split thin film capacitors with multiple voltages
US10/954,644 2004-09-29

Publications (2)

Publication Number Publication Date
KR20070048266A KR20070048266A (ko) 2007-05-08
KR100911784B1 true KR100911784B1 (ko) 2009-08-12

Family

ID=35636848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077007273A KR100911784B1 (ko) 2004-09-29 2007-03-29 다중 전압용 분리형 박막 커패시터

Country Status (7)

Country Link
US (4) US7216406B2 (ko)
JP (1) JP4588765B2 (ko)
KR (1) KR100911784B1 (ko)
CN (2) CN101031995B (ko)
DE (1) DE112005002373T5 (ko)
TW (1) TWI292676B (ko)
WO (1) WO2006039438A2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7216406B2 (en) * 2004-09-29 2007-05-15 Intel Corporation Method forming split thin film capacitors with multiple voltages
US7724498B2 (en) * 2006-06-30 2010-05-25 Intel Corporation Low inductance capacitors, methods of assembling same, and systems containing same
US7553738B2 (en) * 2006-12-11 2009-06-30 Intel Corporation Method of fabricating a microelectronic device including embedded thin film capacitor by over-etching thin film capacitor bottom electrode and microelectronic device made according to the method
JP5079342B2 (ja) 2007-01-22 2012-11-21 ルネサスエレクトロニクス株式会社 マルチプロセッサ装置
US20140177150A1 (en) * 2012-12-21 2014-06-26 Olufemi B. Oluwafemi Crosstalk cancelation in striplines
US9041148B2 (en) 2013-06-13 2015-05-26 Qualcomm Incorporated Metal-insulator-metal capacitor structures
DE102017219674A1 (de) 2017-11-06 2019-05-09 Audi Ag Halbleiter-Leistungsmodul mit integriertem Kondensator
US11688729B2 (en) * 2018-07-09 2023-06-27 Intel Corporation Integrated thin film capacitors on a glass core substrate
CN112166501B (zh) * 2020-09-02 2024-01-09 长江存储科技有限责任公司 半导体器件中的片上电容器结构
US11908888B2 (en) 2021-09-23 2024-02-20 International Business Machines Corporation Metal-insulator-metal capacitor structure supporting different voltage applications

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251172A (ja) * 1998-01-15 1999-09-17 Internatl Business Mach Corp <Ibm> 多層セラミック・キャパシタおよび金属バイアを製造する方法
KR20020042698A (ko) * 2000-07-31 2002-06-05 피터 엔. 데트킨 매립 커패시터를 갖는 기판을 포함하는 전자 조립체 및 그제조 방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55130198A (en) 1979-03-30 1980-10-08 Hitachi Ltd Hybrid integrated circuit board for tuner
GB2162167B (en) * 1984-06-01 1988-01-20 Narumi China Corp Ceramic substrate material
US5012153A (en) * 1989-12-22 1991-04-30 Atkinson Gary M Split collector vacuum field effect transistor
US5150019A (en) * 1990-10-01 1992-09-22 National Semiconductor Corp. Integrated circuit electronic grid device and method
US5177670A (en) * 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
GB9110858D0 (en) * 1991-05-20 1991-07-10 Shell Int Research Herbicidal compounds
US5572042A (en) * 1994-04-11 1996-11-05 National Semiconductor Corporation Integrated circuit vertical electronic grid device and method
US5586206A (en) * 1994-09-09 1996-12-17 Deacon Research Optical power splitter with electrically-controlled switching structures
US5745334A (en) 1996-03-25 1998-04-28 International Business Machines Corporation Capacitor formed within printed circuit board
US6023408A (en) * 1996-04-09 2000-02-08 The Board Of Trustees Of The University Of Arkansas Floating plate capacitor with extremely wide band low impedance
JPH1027987A (ja) * 1996-07-10 1998-01-27 Hitachi Ltd 低ｅｍｉ回路基板及び低ｅｍｉケーブルコネクタ
US6075285A (en) 1997-12-15 2000-06-13 Intel Corporation Semiconductor package substrate with power die
US6285050B1 (en) 1997-12-24 2001-09-04 International Business Machines Corporation Decoupling capacitor structure distributed above an integrated circuit and method for making same
US6023407A (en) * 1998-02-26 2000-02-08 International Business Machines Corporation Structure for a thin film multilayer capacitor
US6178082B1 (en) * 1998-02-26 2001-01-23 International Business Machines Corporation High temperature, conductive thin film diffusion barrier for ceramic/metal systems
US6461493B1 (en) * 1999-12-23 2002-10-08 International Business Machines Corporation Decoupling capacitor method and structure using metal based carrier
US6300161B1 (en) * 2000-02-15 2001-10-09 Alpine Microsystems, Inc. Module and method for interconnecting integrated circuits that facilitates high speed signal propagation with reduced noise
KR100359735B1 (ko) 2000-07-07 2002-11-07 이복균 산업용 탈수장치의 벨트식 여과포 세척장치
JP2002075783A (ja) * 2000-08-25 2002-03-15 Alps Electric Co Ltd 温度補償用薄膜コンデンサ
JP2002075781A (ja) * 2000-08-25 2002-03-15 Kyocera Corp 薄膜コンデンサ
US6577490B2 (en) 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
JP4174967B2 (ja) 2000-12-18 2008-11-05 船井電機株式会社 追記型光ディスクの記録方法
JP2003087007A (ja) * 2001-09-13 2003-03-20 Sony Corp 高周波モジュール基板装置
US6477034B1 (en) * 2001-10-03 2002-11-05 Intel Corporation Interposer substrate with low inductance capacitive paths
JP2003158378A (ja) * 2001-11-26 2003-05-30 Hitachi Ltd 多層回路基板を有する電子回路装置の製造方法
KR20040008955A (ko) 2002-07-19 2004-01-31 (주)아녹시스 삼차원 입체 영상 표시 장치
JP4013734B2 (ja) * 2002-11-06 2007-11-28 松下電器産業株式会社 Ｍｉｍ容量
JP3910908B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 半導体装置用基板及びこの製造方法、並びに半導体装置
KR100455890B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
JP2004140403A (ja) * 2003-12-25 2004-05-13 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP4641396B2 (ja) * 2004-09-02 2011-03-02 Ｏｋｉセミコンダクタ株式会社 薄膜コンデンサとその製造方法
US7216406B2 (en) 2004-09-29 2007-05-15 Intel Corporation Method forming split thin film capacitors with multiple voltages
US7216409B1 (en) * 2005-12-12 2007-05-15 Ching-Su Chiu Gear puller
WO2007092423A1 (en) * 2006-02-06 2007-08-16 Olympus Communication Technology Of America, Inc. Power save system and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251172A (ja) * 1998-01-15 1999-09-17 Internatl Business Mach Corp <Ibm> 多層セラミック・キャパシタおよび金属バイアを製造する方法
KR20020042698A (ko) * 2000-07-31 2002-06-05 피터 엔. 데트킨 매립 커패시터를 갖는 기판을 포함하는 전자 조립체 및 그제조 방법

Also Published As

Publication number Publication date
TW200627998A (en) 2006-08-01
US20060070219A1 (en) 2006-04-06
JP4588765B2 (ja) 2010-12-01
KR20070048266A (ko) 2007-05-08
US20090284944A1 (en) 2009-11-19
CN105957712B (zh) 2018-10-23
US7216406B2 (en) 2007-05-15
CN101031995B (zh) 2016-08-17
CN101031995A (zh) 2007-09-05
CN105957712A (zh) 2016-09-21
TWI292676B (en) 2008-01-11
JP2008515237A (ja) 2008-05-08
WO2006039438B1 (en) 2006-09-14
US7586756B2 (en) 2009-09-08
US20060285272A1 (en) 2006-12-21
DE112005002373T5 (de) 2007-08-23
US7810234B2 (en) 2010-10-12
US7986532B2 (en) 2011-07-26
US20070184609A1 (en) 2007-08-09
WO2006039438A2 (en) 2006-04-13
WO2006039438A3 (en) 2006-07-13

Similar Documents

Publication Publication Date Title
KR100911784B1 (ko) 다중 전압용 분리형 박막 커패시터
US7463492B2 (en) Array capacitors with voids to enable a full-grid socket
US6346743B1 (en) Embedded capacitor assembly in a package
US5475264A (en) Arrangement having multilevel wiring structure used for electronic component module
US6724611B1 (en) Multi-layer chip capacitor
KR100550480B1 (ko) 다중 계층 어레이 커패시터 및 그 제작 방법
JP2001024150A (ja) 半導体装置
US7583511B2 (en) Semiconductor die package with internal bypass capacitors
US6483692B2 (en) Capacitor with extended surface lands and method of fabrication therefor
CN101527199A (zh) 电容器装置和电路
JP2001007249A (ja) パッケージ基板及びこれを備えた半導体装置
JP2005223332A (ja) 多層モジュール
TWI724510B (zh) 半導體裝置
JP2008124072A (ja) 半導体装置
CN100401510C (zh) 半导体装置、半导体主体及其制造方法
US11406006B2 (en) Electromagnetic (EM) field rotation for interconnection between chip and circuit board
JP2002208776A (ja) バイパスコンデンサー付き半導体集積回路搭載用配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170803

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180730

Year of fee payment: 10