KR100917126B1 - Method of manufacturing a carrier and coreless substrate manufactured thereof - Google Patents
Method of manufacturing a carrier and coreless substrate manufactured thereof Download PDFInfo
- Publication number
- KR100917126B1 KR100917126B1 KR1020070133013A KR20070133013A KR100917126B1 KR 100917126 B1 KR100917126 B1 KR 100917126B1 KR 1020070133013 A KR1020070133013 A KR 1020070133013A KR 20070133013 A KR20070133013 A KR 20070133013A KR 100917126 B1 KR100917126 B1 KR 100917126B1
- Authority
- KR
- South Korea
- Prior art keywords
- carrier
- substrate
- release film
- rectangular
- cut
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Laminated Bodies (AREA)
Abstract
본 발명은 코어리스 기판 가공을 위한 캐리어 제작과 이를 이용하여 코어리스 기판을 제작하는 방법에 관한 것으로, 동박 원판과 미경화된 레진, 즉 프리프레그와 릴리스 필름만을 사용해서 캐리어를 분리하는 공법을 제공한다. 본 발명은, 종래 기술과 달리 CCL 및 프리프레그를 재단하는 대신에 릴리스 필름만을 재단하므로 기판을 효율적으로 사용할 수 있는 장점을 지니고 있고, 더욱이 공정을 단순화하고 제조 원가를 낮추는 효과를 기대할 수 있다.The present invention relates to a carrier fabrication for coreless substrate processing and a method for fabricating a coreless substrate using the same, and provides a method of separating a carrier using only a copper foil and an uncured resin, that is, a prepreg and a release film. do. The present invention, unlike the prior art, instead of cutting the CCL and prepreg cut only the release film has the advantage of using the substrate efficiently, and furthermore can be expected to simplify the process and lower the manufacturing cost.
코어리스 기판, 릴리스 필름, 캐리어, 초박판 기판, 인쇄회로기판. Coreless Board, Release Film, Carrier, Ultra Thin Board, Printed Circuit Board.
Description
본 발명은 코어리스 기판(coreless substrate) 가공을 위한 캐리어(carrier) 제작 방법 및 이를 이용한 코어리스 기판에 관한 것으로서, 코어가 없는 기판(coreless substrate; "코어리스 기판"이라 칭함) 형태의 기판을 제조하기 위하여 캐리어(carrier)를 제작하고 가공하는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a carrier for processing a coreless substrate and a coreless substrate using the same, wherein a substrate in the form of a coreless substrate (referred to as a “coreless substrate”) is manufactured. The present invention relates to a technology for manufacturing and processing a carrier.
최근 들어, 전자제품이 소형화 되어감에 따라 반도체 칩을 웨이퍼 레벨에서 실장하는 기판의 두께가 100 ㎛ 이하로 초박형화 하고 있다. 그렇다고 해서, 기판의 두께를 얇게 하면 인쇄회로 기판 제조 공정 단계에서 기판이 휘어지거나, 장비 사이로 끼어 들어가는 경우가 발생하므로 불량이 발생할 수 있다. 따라서, 기판을 적층, 식각, 도금하는 제반 단위 공정을 진행하는 과정에서는 캐리어 위에 기판을 가공함으로써 기판의 두께를 적정 수준으로 유지하다가, 기판 가공 프로세스를 완료하고 나면 캐리어를 제거하여 기판의 두께를 얇게 가져가는 방식이 사용되고 있다. In recent years, as electronic products are downsized, the thickness of the board | substrate which mounts a semiconductor chip at the wafer level has become ultra-thin at 100 micrometers or less. However, if the thickness of the substrate is thinned, the substrate may be bent in the manufacturing process of the printed circuit board or may be inserted into the equipment, thereby causing a defect. Therefore, in the process of laminating, etching and plating the substrate, the substrate is processed on the carrier to maintain the thickness of the substrate at an appropriate level. After the substrate processing process is completed, the carrier is removed to make the substrate thin. The way of taking it is used.
도1a 내지 도1d는 종래 기술에 따른 캐리어 제작 방법을 나타낸 도면이다. 도1a를 참조하면, 종래 기술은 경화된 CCL(copper cladded layer; 10)을 재단하고 동일한 두께의 미경화된 레진(20), 예를 들어 프리프레그를 창호 형태로 재단하여 동박(30)과 레이업 적층하여 도1b와 같이 캐리어를 제작한다. 이어서, 캐리어 상부 및 하부 표면에 적층 및 기판 가공 프로세스를 진행하여 기판(50)을 형성하고 나면 도1d에서와 같이 절단면(40)으로 기판을 트림(trim) 절단함으로써 경화된 CCL(10) 부위에 진공이 빠지면서 기판이 상하 두 개로 박리하게 된다.1A to 1D are diagrams illustrating a carrier manufacturing method according to the prior art. Referring to FIG. 1A, the prior art cuts a hardened copper cladded layer (CCL) 10 and cuts an
그런데, 종래 기술의 경우 도1d에서 보는 바와 같이 트림 절단 공정 시에 양 모서리에서 잘려 버려지는 손실이 발생하므로 공정 효율이 양호하지 못한 단점이 있다. 실제로, 원판 사이즈가 510 mm x 407 mm 인 경우에 트림 절단을 하고 나면 기판 사이즈가 480 mm x 377 mm 정도가 된다. 또한, 종래 기술은 프리프레그 외에 CCL 층을 재단하여야 하므로 공정 비용이 상승하고 공정 시간이 길어지는 문제가 있다.However, in the case of the prior art, as shown in FIG. 1D, a loss that is cut off at both edges during the trim cutting process occurs, so that the process efficiency is not good. In fact, the substrate size is about 480 mm x 377 mm after trimming when the disc size is 510 mm x 407 mm. In addition, the prior art has a problem that the process cost is increased and the process time is long because the CCL layer to be cut in addition to the prepreg.
따라서, 본 발명의 제1 목적은 코어리스 기판 가공을 위한 캐리어를 제작하는 공법을 제공하는 데 있다.Accordingly, a first object of the present invention is to provide a method for manufacturing a carrier for coreless substrate processing.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 트림 공정으로 인하여 기판이 잘리는 손실을 최소화하여 기판의 어레이(array) 연배율을 향상하는 캐리어 제작 방법을 제공하는 데 있다.It is a second object of the present invention to provide a carrier fabrication method which improves an array multiplication ratio of a substrate by minimizing a loss in which a substrate is cut due to a trimming process in addition to the first object.
상기 목적을 달성하기 위하여, 본 발명은 장방형(가로 a, 세로 b) 프리프레그의 면적보다 작도록 릴리스 필름을 장방형(가로 a - 2Δ, 세로 b - 2Δ)으로 재단하여, 상기 릴리스 필름을 금속 포일(metal foil)과 프리프레그(PREPREG) 사이에 삽입하여 압착 적층 함으로써, 상기 릴리스 필름이 상기 압착 적층된 프리프레그와 금속 포일에 의해 밀봉된 캐리어(carrier)를 제작한다. 캐리어의 상하 표면에 적층, 식각, 포토, 도금 등 일반 인쇄 회로 단위 공정을 진행하여 기판을 형성하고 나면, 가공이 완료된 기판을 절단하게 되는데, 이때에 절단면은 상기 장방형 프리프레그의 각각의 변으로부터 적어도 Δ + δ (δ > 0) 길이가 안으로 들어간 장방형(가로 a - 2Δ - 2δ, 세로 b - 2Δ - 2δ)의 절단면으로 함으로써 상기 절단면이 상기 릴리스 필름을 절단함으로써 상기 릴리스 필름의 밀봉 상태를 해제하여 진공이 빠지면서 상기 릴리스 필름을 필 오프 벗겨 냄으로써 상기 캐리어를 박리하는 것을 특징으로 하는 공법을 제공한다.In order to achieve the above object, the present invention is to cut the release film into a rectangle (horizontal a-2Δ, longitudinal b-2Δ) so as to be smaller than the area of the rectangular (horizontal a, longitudinal b) prepreg, the release film is a metal foil By inserting between the (metal foil) and the prepreg (PREPREG) by compression bonding, the release film is produced a carrier (carrier) sealed by the compression-laminated prepreg and the metal foil. After forming a substrate by performing general printed circuit unit processes such as lamination, etching, photo, plating, and the like on the upper and lower surfaces of the carrier, the substrate is processed and the cut surface is cut at least from each side of the rectangular prepreg. Δ + δ (δ> 0) of a rectangular (lateral a-2Δ-2δ, vertical b-2Δ-2δ) length inward, thereby cutting the release film to release the sealing state of the release film A peeling-off peeling of said release film while vacuum is released provides a process characterized in that said carrier is peeled off.
종래 기술에서와 같이 CCL 및 프리프레그를 재단하는 대신에, 본 발명은 본 발명은 동박 원판과 프리프레그만을 사용해서, 릴리스 필름만을 재단하므로 기판을 효율적으로 사용할 수 있는 장점과 함께 공정을 단순화할 수 있다. 또한, 본 발명은 저비용 자재를 활용하므로 공정 단축과 함께 원가 절감 및 시간 단축을 기대할 수 있다. 더욱이, 본 발명은 트림으로 인해 잘려 지는 기판 손실 문제를 해결하여 어레이 연배율을 향상하고 공정 효율을 증대시키게 된다.Instead of cutting CCL and prepreg as in the prior art, the present invention uses only copper foil and prepreg to cut the release film, thus simplifying the process with the advantage of using the substrate efficiently. Can be. In addition, since the present invention utilizes low-cost materials, cost reduction and time reduction can be expected along with process shortening. Moreover, the present invention solves the substrate loss problem cut by trim, thereby improving the array multiplication factor and increasing process efficiency.
이하에서는, 첨부도면 도2a 내지 도2d를 참조하여 본 발명의 양호한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, FIGS. 2A to 2D.
도2a를 참조하면, 본 발명은 프리프레그(PREPREG)와 같이 경화되지 않은 레진(resin; 110) 양면 위에 릴리스 필름(120)을 재단하여 적층하고, 금속 포일(100)을 적층하여 캐리어를 제작하는 것을 특징으로 한다. 본 발명의 양호한 실시예로서, 경화되지 않은 레진(110)으로서 프리프레그(PREPREG)가 사용될 수 있으며, 금속 포일(100)의 실시예로서 동박(Cu) 원판 또는 CAC(Cu-Al-Cu)가 사용될 수 있다.Referring to FIG. 2A, the present invention cuts and stacks the
도2b에서와 같이, 프리프레그와 같이 미경화된 레진(110) 양면 위에 릴리스 필름(120)이 압착되어 붙어 있게 되며, 나중에 압착되어 있는 릴리스 필름(120)에 진공이 빠져서 공기가 공급되면 릴리스 필름(120)을 벗겨 냄으로써 캐리어를 기판으로부터 분리할 수 있게 된다. As shown in Figure 2b, the
참고로, 미경화된 레진(110)의 가로 길이를 a 라 하고, 세로 길이를 b로 하는 장방형이라 하면, 위의 미경화된 레진(110)의 면적보다 작도록 릴리스 필름(120)을 가로 a - 2Δ 및 세로 b - 2Δ 가 되도록 재단하여, 상기 릴리스 필름(120)을 금속 포일(metal foil; 100)과 프리프레그(PREPREG) 사이에 삽입하여 압착 적층 함으로써, 상기 릴리스 필름(120)이 상기 압착 적층된 프리프레그와 금속 포일에 의해 밀봉된 캐리어(carrier)를 제작할 수 있다. For reference, when the width of the
도2b에 도시한 압착 캐리어 양 표면에 외층 기판을 적층하고, 포토 작업, 패턴 형성, 홀 가공, 도금 공정 및 식각 공정 등을 진행함으로써 기판(130)을 완성 한다. 본 발명에 따라 제작된 캐리어에는 다양한 형태의 기판, 예를 들어 패키지 기판을 형성할 수 있으므로, 도2c에는 구체적인 구조를 도시하지 아니하고 단순히 레이어를 도시하고 기판(130)으로 나타내었다. The
그리고 나면, 도2c에서와 같이, 릴리스 필름이 절단 되도록 하는 장방형의 절단면(도2c는 단면도이므로 직선 일점 쇄선으로 나타나 있으며, 도2d의 평면도를 참조하면 이해하기 쉽다; 140)으로서 기판을 재단 트림(trim)함으로써 릴리스 필름(120)의 진공 밀봉 상태를 해제하게 되고 대기압을 공급하게 된다. Then, as shown in Fig. 2c, a rectangular cut plane for cutting the release film (Fig. 2c is a cross-sectional view is shown by a straight one-dot chain line, and it is easy to understand with reference to the plan view of Fig. 2d; 140). trim) to release the vacuum sealing state of the
그리고 나면, 도2d에서와 같이 절단면(140)을 따라 기판을 어레이 별로 절단하게 되고, 릴리스 필름(120)을 벗겨 내면 기판으로부터 캐리어가 분리된다. 참고로, 이때에 절단면은 상기 장방형 프리프레그의 각각의 변으로부터 적어도 Δ + δ (δ > 0) 길이가 안으로 들어간 장방형(가로 a - 2Δ - 2δ, 세로 b - 2Δ - 2δ)의 절단면으로 함으로써 상기 절단면이 상기 릴리스 필름을 절단하도록 할 수 있다.Thereafter, as shown in FIG. 2D, the substrate is cut for each array along the
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다. The foregoing has somewhat broadly improved the features and technical advantages of the present invention to better understand the claims that follow. It should be appreciated by those skilled in the art that the conception and specific embodiments of the invention disclosed may be readily used as a basis for designing or modifying other structures for carrying out similar purposes to the invention.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수 행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다. In addition, the inventive concepts and embodiments disclosed herein may be used by those skilled in the art as a basis for modifying or designing other structures for carrying out the same purposes of the present invention. In addition, such modifications or altered equivalent structures by those skilled in the art may be variously evolved, substituted and changed without departing from the spirit or scope of the invention described in the claims.
본 발명은 종래 기술에서와 같이 CCL 또는 프리프레그를 재단하는 대신에 릴리스 필름을 재단하는 특징이 있으며, 그 결과 코어리스 기판 제조 공정에 적용하는 경우에 공정을 단순화하고 제조 원가를 낮추는 효과를 기대할 수 있다.The present invention is characterized by cutting the release film instead of cutting the CCL or prepreg as in the prior art, as a result can be expected to simplify the process and lower the manufacturing cost when applied to the coreless substrate manufacturing process have.
도1a 내지 도1d는 종래 기술에 따른 캐리어 제작 방법을 나타낸 도면.1A to 1D illustrate a carrier fabrication method according to the prior art.
도2a 내지 도2d는 본 발명의 양호한 실시예에 따른 코어리스 기판 제조 방법을 나타낸 도면.2A-2D illustrate a coreless substrate manufacturing method in accordance with a preferred embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10: 경화된 레진 10: cured resin
20, 110: 미경화된 레진20, 110: uncured resin
30: 동박 30: copper foil
40, 140: 절단면40, 140: cutting plane
50, 130: 기판50, 130: substrate
100: 금속 포일 100: metal foil
110: 레진 110: resin
120: 릴리스 필름 120: release film
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070133013A KR100917126B1 (en) | 2007-12-18 | 2007-12-18 | Method of manufacturing a carrier and coreless substrate manufactured thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070133013A KR100917126B1 (en) | 2007-12-18 | 2007-12-18 | Method of manufacturing a carrier and coreless substrate manufactured thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090065622A KR20090065622A (en) | 2009-06-23 |
KR100917126B1 true KR100917126B1 (en) | 2009-09-11 |
Family
ID=40993861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070133013A KR100917126B1 (en) | 2007-12-18 | 2007-12-18 | Method of manufacturing a carrier and coreless substrate manufactured thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100917126B1 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101067063B1 (en) * | 2009-11-12 | 2011-09-22 | 삼성전기주식회사 | A carrier for manufacturing a printed circuit board and a method of manufacturing the same and a method of manufacturing a printed circuit board using the same |
KR101044105B1 (en) * | 2009-11-16 | 2011-06-28 | 삼성전기주식회사 | A method of manufacturing printed circuit board |
KR101055462B1 (en) * | 2010-01-07 | 2011-08-08 | 삼성전기주식회사 | Carrier for manufacturing printed circuit board, manufacturing method thereof and manufacturing method of printed circuit board using same |
KR102198541B1 (en) * | 2014-03-17 | 2021-01-06 | 삼성전기주식회사 | Carrier member |
CN114867217A (en) * | 2022-06-02 | 2022-08-05 | 烟台柳鑫新材料科技有限公司 | Copper foil carrier and manufacturing method thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101137A (en) | 2003-09-24 | 2005-04-14 | Hitachi Chem Co Ltd | Substrate for supporting circuit formation, and substrate for packaging semiconductor element and its manufacturing method |
JP2006063297A (en) * | 2004-07-27 | 2006-03-09 | Hitachi Chem Co Ltd | Insulating resin composition having low dielectric constant |
KR100704919B1 (en) | 2005-10-14 | 2007-04-09 | 삼성전기주식회사 | Coreless substrate and manufacturing method thereof |
JP2007305963A (en) | 2006-04-14 | 2007-11-22 | Hitachi Chem Co Ltd | Substrate for mounting semiconductor element with stress relaxation layer and its manufacturing method |
-
2007
- 2007-12-18 KR KR1020070133013A patent/KR100917126B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101137A (en) | 2003-09-24 | 2005-04-14 | Hitachi Chem Co Ltd | Substrate for supporting circuit formation, and substrate for packaging semiconductor element and its manufacturing method |
JP2006063297A (en) * | 2004-07-27 | 2006-03-09 | Hitachi Chem Co Ltd | Insulating resin composition having low dielectric constant |
KR100704919B1 (en) | 2005-10-14 | 2007-04-09 | 삼성전기주식회사 | Coreless substrate and manufacturing method thereof |
JP2007305963A (en) | 2006-04-14 | 2007-11-22 | Hitachi Chem Co Ltd | Substrate for mounting semiconductor element with stress relaxation layer and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
KR20090065622A (en) | 2009-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6946205B2 (en) | Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same | |
JP2004235323A (en) | Manufacturing method of wiring substrate | |
KR100917126B1 (en) | Method of manufacturing a carrier and coreless substrate manufactured thereof | |
US9455159B2 (en) | Fabrication method of packaging substrate | |
JP5945563B2 (en) | Package carrier and manufacturing method thereof | |
US20120073871A1 (en) | Multi-layered substrate | |
KR100916124B1 (en) | Carrier for coreless substrate processing and process technology thereof | |
JP2004047528A (en) | Semiconductor substrate and its producing method | |
TWI571994B (en) | Package substrate and manufacturing method thereof | |
TWI590726B (en) | Electronic package, package carrier, and method of manufacturing package carrier | |
CN108172561B (en) | Bearing substrate, packaging structure thereof and manufacturing method of semiconductor packaging element | |
JP5302927B2 (en) | Manufacturing method of multilayer wiring board | |
KR101167533B1 (en) | PCB panel and method for manufacturing the same | |
JPH08222838A (en) | Manufacture of thick copper circuit board | |
KR101119380B1 (en) | A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same | |
JP2006156502A (en) | Rigid flexible printed wiring board and its manufacturing method | |
KR101898479B1 (en) | Method of manufacturing printed circuit board using multi carrier substrates | |
JP2005063987A (en) | Wiring board and its manufacturing method | |
KR100891317B1 (en) | Method of fabricating carrier and coreless substrate manufactured thereof | |
JP2002026517A (en) | Printed-wiring board with multilayer structure and its manufacturing method | |
TWI358977B (en) | Method for manufacturing a printed circuit board h | |
KR101523274B1 (en) | Semiconductor package manufacturing method | |
JP5708733B2 (en) | Power module substrate manufacturing method | |
KR101361779B1 (en) | reel to reel typed circuit substrate and the fabrication method thereof | |
JP2013042156A (en) | Manufacturing method of electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120831 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20130823 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140829 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |