[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100916366B1 - Supporting substrates for semiconductor light emitting device and method of manufacturing vertical structured semiconductor light emitting device using the supporting substrates - Google Patents

Supporting substrates for semiconductor light emitting device and method of manufacturing vertical structured semiconductor light emitting device using the supporting substrates Download PDF

Info

Publication number
KR100916366B1
KR100916366B1 KR1020070108602A KR20070108602A KR100916366B1 KR 100916366 B1 KR100916366 B1 KR 100916366B1 KR 1020070108602 A KR1020070108602 A KR 1020070108602A KR 20070108602 A KR20070108602 A KR 20070108602A KR 100916366 B1 KR100916366 B1 KR 100916366B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
semiconductor light
wafer
Prior art date
Application number
KR1020070108602A
Other languages
Korean (ko)
Other versions
KR20080053180A (en
Inventor
성태연
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Publication of KR20080053180A publication Critical patent/KR20080053180A/en
Application granted granted Critical
Publication of KR100916366B1 publication Critical patent/KR100916366B1/en

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법에 대하여 개시한다. 본 발명에 따른 반도체 발광소자용 지지기판은 전기 전도체 또는 전기절연체인 선택지지기판(selected supporting substrate); 상기 선택지지기판 상부에 형성되며, 열 및 전기 전도체로서 습식식각용액에 용해 가능한 희생층; 상기 희생층의 상부에 형성되며, 열 및 전기 전도체로 이루어진 히트 씽크층; 및 상기 히트 씽크층의 상부에 형성되며, 실리콘 또는 브레이징 금속을 포함하는 재질로 이루어진 본딩층을 구비하여 이루어진다. Disclosed is a support substrate for a semiconductor light emitting device and a method for manufacturing a semiconductor light emitting device having a vertical structure using the same. A support substrate for a semiconductor light emitting device according to the present invention includes a selected supporting substrate that is an electrical conductor or an electrical insulator; A sacrificial layer formed on the selected supporting substrate and soluble in a wet etching solution as a thermal and electrical conductor; A heat sink layer formed on the sacrificial layer and formed of heat and electrical conductors; And a bonding layer formed on the heat sink layer and made of a material including silicon or brazing metal.

본 발명에 따른 지지기판을 이용하여 수직구조의 반도체 발광소자를 제조할 경우, 사파이어 기판으로부터 분리된 반도체 단결정 다층구조체의 손상을 줄일 수 있어, 전체적인 성능이 향상된 수직구조의 그룹 3-5족 질화물계 반도체 발광소자를 제공할 수 있게 된다.When a semiconductor light emitting device having a vertical structure is manufactured using the support substrate according to the present invention, damage to the semiconductor single crystal multilayer structure separated from the sapphire substrate can be reduced, so that the overall performance is improved. It is possible to provide a semiconductor light emitting device.

삭제delete

Description

반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법{Supporting substrates for semiconductor light emitting device and method of manufacturing vertical structured semiconductor light emitting device using the supporting substrates}Supporting substrates for semiconductor light emitting device and method of manufacturing vertical structured semiconductor light emitting device using the supporting substrates}

본 발명은 그룹 3-5족 질화물계 반도체로 구성된 다층 발광구조체 박막을 이용하여 고성능 수직구조의 발광소자의 제조에 사용되는 지지기판(supporting substrate) 및 이를 이용하여 고성능 수직구조의 반도체 발광소자를 제조하는 방법에 관한 것이다.
더욱 상세하게는 상/하 방향인 수직구조의 오믹접촉 전극구조를 가지는 그룹 3-5족 질화물계 반도체 발광소자에 있어, 상기 그룹 3-5족 질화물계 반도체를 성장하기 위하여 사용하는 최초 성장기판(즉, Al2O3 , SiC, Si, GaAs, GaP)로부터 다층 발광구조체 박막을 레이저 리프트 오프(laser lift-off), 화학-기계 연마, 또는 습식 에칭 공정을 사용하여 분리(lift-off)하기 전에 결과물에 본딩하여 지지용으로 사용되는 지지기판과 상기의 지지기판을 이용하여 최초 성장기판인 사파이어 기판을 분리함으로써 반도체 단결정 다층 박막의 손상(damage)을 줄일 수 있는 수직구조의 반도체 발광소자 제조 방법에 관한 것이다.The present invention is to manufacture a semiconductor light emitting device having a high performance vertical structure using a supporting substrate and a support substrate used for manufacturing the light emitting device having a high performance vertical structure using a multilayer light emitting structure thin film composed of a group 3-5 nitride-based semiconductor. How to do.
More specifically, in a group III-V nitride semiconductor light emitting device having a vertical/ vertical ohmic contact electrode structure, the first growth substrate used to grow the group III-V nitride semiconductors ( That is, the thin film of the multi-layer light emitting structure from Al2O3, SiC, Si, GaAs, GaP) is added to the resultant product before being lifted off using a laser lift-off, chemical-mechanical polishing, or wet etching process. A method of manufacturing a semiconductor light emitting device having a vertical structure capable of reducing damage of a semiconductor single crystal multilayer thin film by separating a support substrate used for bonding and supporting and a first growth substrate sapphire substrate using the support substrate. .

일반적으로 반도체 발광소자는 정방향의 전류(forward current)가 흐를 경우 빛을 발생하는 발광다이오드(light-emitting diode; LED) 및 레이저다이오드(laser diode; LD)가 있다. 특히 LED 및 LD는 공통적으로 p-n 접합 구조(p-n junction)를 가지고 있으며, 이러한 발광소자들에 전류를 인가하면 전류가 광자(photon)로 변환되어 소자로부터 빛(light)이 나오게 된다.
LED 및 LD에서 발광되는 빛은 반도체 물질의 종류에 따라 장파장 빛에서부터 단파장 빛 영역까지 다양하며, 무엇보다도 넓은 띠 에너지 밴드갭을 갖는 반도체(wide band-gap semiconductor)로 제작된 LED를 이용하여 가시광선 영역인 적색, 녹색, 청색 구현이 가능하게 되어 각종 전자장치의 표시부품, 교통신호등, 각종 디스플레이용 광원장치에 폭넓게 산업적으로 응용되고 있으며, 최근 들어 백색광원 개발로 인하여 차세대 일반 조명용 광원장치에 널리 이용될 수 있을 것으로 확실시되고 있다.
일반적으로 그룹 3-5족 질화물계 반도체는 양질의 반도체 박막을 얻기 위하여 격자상수(lattice constant) 및 열팽창 계수(thermal expansion coefficient)가 상당하게 다른 최초 성장기판인 사파이어(sapphire), 실리콘카바이드(SiC), 실리콘(Si) 상부에 헤테로에피택셜하게 성장하고 있다.
그러나 사파이어 최초 성장기판은 열전도도가 좋지 않아 LED에 큰 전류를 인가할 수 없는 단점을 가질 뿐만 아니라, 사파이어 최초 성장기판이 전기절연체이기 때문에 외부로부터 유입되는 정전기에 대응하기가 어려워 정전기로 인한 불량 유발 가능성이 큰 문제점이 있다. 이러한 문제점들은 소자의 신뢰성을 저하할 뿐만이 아니라 패키징 공정에 있어서 많은 공정제약을 유발하게 된다.
또한, 전기절연체인 사파이어 최초 성장기판은 n형 오믹접촉 전극(이하, '제 1 오믹접촉 전극'이라 한다)과 p형 오믹접촉 전극(이하, '제 2 오믹접촉 전극'이라 한다)을 모두 다층 발광구조체의 성장방향과 동일하게 형성되는 메사구조(MESA structure)를 가질 뿐만 아니라, LED 칩 면적도 일정 크기 이상이 되어야 하기 때문에, LED 칩 면적을 줄이는 데에는 한계가 있으며, 이로 인해서 2인치 웨이퍼 한 개당 발광소자인 LED 칩 생산량의 향상에 장애가 되고 있다.
상기한 바와 같이, 최초 성장기판인 사파이어 상부에 제작된 메사구조의 LED의 단점들 이외에도, 사파이어 성장기판의 나쁜 열전도율 때문에 발광소자 구동시 필연적으로 발생하는 다량의 열을 외부로 원활하게 발산하는데 어려움이 있다. 이러한 이유로 인하여, 향후 대형 디스플레이 및 일반조명용 광원처럼 대면적 및 대용량(즉, 대 전류)으로 사용되는 발광소자에는 사파이어가 부착되어 있는 메사구조 적용은 한계가 있다. 즉 대전류를 장시간 발광소자에 주입하게 되면, 발생된 다량의 열로 인해서 발광 활성층의 내부 온도는 점진적으로 상승하게 되고, 이로 인해서 LED 발광효율이 점차 감소하게 되는 문제점이 발생하게 된다.
실리콘카바이드(SiC) 성장기판은 사파이어와는 달리, 열적 및 전기적 전도율이 우수하며, 동시에 양질의 반도체 단결정 박막 성장시 중요한 변수인 격자 상수(lattice constant) 및 열팽창 계수(thermal expansion coefficient; TEC)가 그룹 3-5족 질화물계 반도체와 유사하여 양호한 다층 발광구조체 박막을 성공적으로 적층/성장하고 있으며, 이를 이용하여 다양한 형태의 수직구조의 발광소자가 제작되고 있다. 하지만 결정적으로 양질의 SiC 성장기판 제작이 용이하지 않기 때문에, 다른 단결정 성장기판에 비해서 상당히 고가(high-cost)이고 그 결과 대량 생산에 적용하기에는 많은 제약이 있다.
따라서 현재의 기술, 경제, 및 성능 면에서 고려해 볼 때, 사파이어 성장기판에 적층/성장된 다층 발광구조체를 이용하여 고성능 발광소자를 제작하는 것이 가장 바람직하다. 상기한 바와 같이, 최초 성장기판인 사파이어 상부에 적층/성장된 그룹 3-5족 질화물계 반도체 다층 발광구조체인 박막을 이용하여 제작된 메사구조 LED의 문제점들을 해결하기 위해서, 최근 들어, 사파이어 최초 성장기판 상부에 양질의 다층 발광구조체 박막을 성장시킨 후, 사파이어로부터 안전하게 그룹 3-5족 질화물계 반도체 다층 발광구조체 박막을 분리(lift-off)하고, 이를 이용한 고성능 수직구조의 발광다이오드(high-performance vertical structured LED)를 제작하려고 많은 노력이 행해지고 있다.
도 1은 종래의 기술에 따라 레이저 리프트 오프(LLO) 기술을 이용하여 상기 최초 성장기판인 사파이어를 분리하는 과정을 도시한 단면도이다. 도 1에 도시된 바와 같이, LLO 기술을 이용하여 강한 에너지원(energy source)인 레이저 빔(laser beam)을 투명한 사파이어로 형성된 최초 성장기판(100)의 배면(backside)에 조사하면, 계면에서 레이저 빔 흡수가 강하게 발생하고, 이로 인해서 900℃ 이상의 온도가 순간적으로 발생하게 되어 계면(110)의 질화갈륨(GaN)이 열화학 분해가 발생하고, 사파이어로 된 최초 성장기판(100)과 질화물계 반도체 박막(120)으로 분리되는 레이저 리프트 오프(laser lift-off; LLO)를 들 수 있다.
그러나 많은 선행 문헌 등에서 언급된 바와 같이 그룹 3-5족 질화물계 반도체 다층 발광구조체 박막은 레이저 리프트 오프(LLO) 공정을 거칠 때, 다른 격자상수 및 열팽창 계수로 인하여 그룹 3-5족 질화물계 반도체 박막과 두꺼운 최초 성장기판인 사파이어 사이에 발생된 기계적 응력을 견디지 못하여, 사파이어로부터 분리(separation)된 후에 반도체 단결정 박막에 많은 손상(damage)과 깨짐(breaking)이 발생하는 현상을 볼 수 있다.
상기한 바와 같이 그룹 3-5족 질화물계 반도체 다층 발광구조체 박막이 손상과 깨짐을 입게 되면, 많은 누설전류(leaky current)가 발생할 뿐만이 아니라 LED을 비롯한 많은 발광소자의 칩 수율이 크게 저하되고, 발광소자인 LED 칩의 전체적인 성능 저하를 유발하게 된다. 따라서 그룹 3-5족 질화물계 반도체 다층 발광구조체 박막의 손상을 최소화할 수 있는 사파이어 성장기판 분리 공정과 분리된 반도체 단결정 박막을 이용하여 고성능 수직구조의 LED 제조 공정이 꾸준히 연구되고 있는 실정이다.
그 결과, 상기 LLO 공정을 이용하여 최초 성장기판인 사파이어를 분리할 때, 그룹 3-5족 질화물계 반도체 다층 발광구조체 박막의 손상과 깨짐을 최소화시키기 위한 다양한 방안들이 제안되고 있다.
도 2는, 반도체 다층 발광구조체 박막의 손상과 깨짐을 방지하기 위한 종래의 기술에 따라, LLO 공정을 행하기 전에 웨이퍼 본딩(wafer bonding)과 전기도금(electroplating or electroless plating) 공정을 도입하여 성장방향([0001])에 강하게 밀착되어 있는 지지기판(stiffening supporting substrate)을 형성시키는 과정을 도시한 단면도이다.
도 2의 (a)를 참조하면, 투명한 사파이어로 형성된 최초 성장기판(200)의 뒷면(backside)을 통해서 레이저 빔(laser beam)을 조사하여 최초 성장기판(200)으로부터 반도체 단결정 다층 발광구조체 박막(210, 220)을 분리하기에 앞서, 본딩층(230)의 상부에 웨이퍼 본딩 및 전기도금 공정을 이용하여 구조적으로 안정하며 강하게 밀착되어 있는 지지기판(240)을 형성시킨다.
또한, 도 2의 (b)를 참조하면, 사파이어로 형성된 최초 성장기판(200)으로부터 반도체 단결정 다층 발광구조체 박막(210, 220)을 분리하기에 앞서, 씨드층(232)의 상부에 웨이퍼 본딩 및 전기도금 공정을 이용하여 구조적으로 안정하며 강하게 밀착되어 있는 지지기판(242)을 형성시킨다.
도 3은 도 2의 방법을 이용한 종래의 기술에 따라, LLO 공정과 구조적으로 안정하며 강하게 밀착되어 있는 지지기판을 접목하여 제작한 수직구조의 그룹 3-5족 질화물계 반도체 발광소자들에 대한 단면도들이다.
도 3의 (a)는 도 2의 (a)의 지지기판을 형성하는 방법을 이용하여 제작된 반도체 발광소자를 도시한 단면도이다. 웨이퍼 본딩과 접목된 LED 단면을 보인 도 3의 (a)를 참조하면, 열적 및 전기적 전도체인 지지기판(240), 본딩층(230), 제 2 오믹접촉 전극을 포함한 다층 금속층(250), 제 2 반도체 클래드층(280), 발광 활성층(270), 제 1 반도체 클래드층(260), 제 1 오믹접촉 전극(290)이 순차적으로 구성되어 있다. 상기 전기전도체인 지지기판(240)은 열적 및 전기적 전도율이 우수한 실리콘(Si), 저매니움(Ge), 실리콘저매니움(SiGe), 갈륨아세나이드(GaAs) 등의 반도체 웨이퍼가 우선적으로 사용하고 있다.
하지만, 도 3의 (a)에 도시된 바와 같은 수직구조의 발광소자(LED)에 사용된 지지기판(240)은 반도체 단결정 박막이 적층/성장된 사파이어 성장기판과 큰 열팽창 계수(TEC) 때문에, 상기 Si 또는 다른 전도성 지지기판 웨이퍼를 웨이퍼 본딩에 의해서 결합시키면, 웨이퍼 휨(wafer bending) 현상 및 반도체 다층 발광구조체 내부에 미세한 마이크로 크랙(micro-crack)이 다량으로 생성되어 공정상의 어려움과 제작된 LED의 성능 저하로 인해서 낮은 제품 수율이 문제시되고 있다.
한편, 도 3의 (b)는 도 2의 (b)의 지지기판을 형성하는 방법을 이용하여 제작된 반도체 발광소자를 도시한 단면도이다. 전기도금과 접목된 LED에 대한 단면도를 도시한 도 3의 (b)를 참조하면, LLO와 전기도금 공정 접목에 의해 제작된 수직구조의 발광소자(LED)는 전기전도체인 지지기판(242), 씨드층(232), 제 2 오믹접촉 전극을 포함한 다층 금속층(252), 제 2 반도체 클래드층(280), 발광 활성층(270), 제 1 반도체 클래드층(260), 제 1 오믹접촉 전극(290)이 순차적으로 구성되어 있다.
상기 전기전도체인 지지기판(242)은 전기도금에 의해 형성된 금속성 후막(metallic thick film)이며, 특히 열적 및 전기적 전도율이 우수한 Cu, Ni, W, Au, Mo 등의 단일 금속 또는 이들 금속들로 구성된 합금(alloy)을 우선적으로 사용하고 있다.
전술한 구조를 갖는 도 3의 (b)에 도시된 바와 같은 LED 지지기판(242)은 전기도금에 의해서 제작된 금속(metal) 또는 합금 후막(alloy thick film) 때문에 성장기판인 사파이어에 비해서 상당히 큰 열팽창 계수와 연성을 갖고 있어 기계적 절단(sawing) 또는 레이저 절단(laser scribing) 등의 단일칩 공정상에서 말림 또는 휨(bending), 깨짐(breaking) 등의 많은 문제점을 발생시키고 있다.
따라서 LLO 공정을 이용하여 수직구조의 그룹 3-5족 질화물계 반도체 발광소자를 제작할 때, 웨이퍼 휨 및 깨짐, 마이크로 크랙 발생, 열처리(annealing) 및 단일칩(singulate chip) 공정을 비롯한 많은 후속공정(post-processing) 제약, 그리고 낮은 제품 수율(low product yield) 등을 고려하면 반드시 효율적인 지지기판 및 이를 이용한 고성능 수직구조의 발광소자 제조 공정이 개발되어야 한다. In general, a semiconductor light emitting device includes a light-emitting diode (LED) and a laser diode (LD) that generate light when a forward current flows. In particular, LEDs and LDs have a common pn junction structure, and when a current is applied to these light emitting elements, the current is converted into photons, and light is emitted from the device.
The light emitted from the LEDs and LDs varies from long-wavelength light to short-wavelength light depending on the type of semiconductor material. Above all, visible light is used using LEDs made of wide band-gap semiconductors with a wide band energy band gap. It is possible to implement red, green, and blue areas, and has been widely used in industrial electronics for display parts, traffic lights, and various display light sources. Recently, due to the development of white light sources, it is widely used in next-generation general lighting light sources. I am sure it can be.
Generally, group 3-5 nitride semiconductors are sapphire and silicon carbide (SiC), the first growth substrates with significantly different lattice constants and thermal expansion coefficients in order to obtain high quality semiconductor thin films. , Heteroepitaxially growing on top of silicon (Si).
However, the first growth substrate of sapphire has a disadvantage that it cannot apply a large current to the LED due to poor thermal conductivity. Moreover, since the first growth substrate of sapphire is an electric insulator, it is difficult to respond to static electricity from outside, causing defects due to static electricity. There is a great possibility. These problems not only lower the reliability of the device, but also lead to many process constraints in the packaging process.
In addition, in the first growth substrate of sapphire, which is an electric insulation, both n-type ohmic contact electrodes (hereinafter referred to as'first ohmic contact electrodes') and p-type ohmic contact electrodes (hereinafter referred to as'second ohmic contact electrodes') are multi-layered. In addition to having a mesa structure (MESA structure) that is formed in the same direction as the growth direction of the light emitting structure, since the LED chip area must be more than a certain size, there is a limit in reducing the LED chip area, which causes a per 2 inch wafer. The production of LED chips, which are light-emitting devices, is a barrier to improvement.
As described above, in addition to the shortcomings of the mesa structured LED fabricated on the top of the first growth substrate, sapphire, it is difficult to smoothly dissipate a large amount of heat inevitably generated when driving the light emitting device due to the poor thermal conductivity of the sapphire growth substrate. have. For this reason, the application of a mesa structure in which sapphire is attached to a light emitting device used in a large area and a large capacity (ie, large current), such as a large display and a light source for general lighting, is limited in the future. That is, when a large current is injected into the light emitting device for a long time, the internal temperature of the light emitting active layer gradually increases due to the large amount of heat generated, thereby causing a problem that the LED light emitting efficiency gradually decreases.
Unlike silicon sapphire, silicon carbide (SiC) growth substrates have excellent thermal and electrical conductivity, and at the same time, lattice constant and thermal expansion coefficient (TEC), which are important variables for growing a high-quality semiconductor single crystal thin film, are grouped. Similar to group 3-5 nitride-based semiconductors, good multi-layer light-emitting structure thin films have been successfully stacked/grown, and various types of light-emitting devices having vertical structures have been manufactured by using them. However, since it is not easy to manufacture a definitively high-quality SiC growth substrate, it is considerably high-cost compared to other single crystal growth substrates, and as a result, there are many limitations to apply to mass production.
Therefore, considering the current technology, economy, and performance, it is most preferable to manufacture a high-performance light emitting device using a multi-layered light emitting structure laminated/grown on a sapphire growth substrate. As described above, in order to solve the problems of the mesa structure LED manufactured by using a thin film which is a group III-nitride semiconductor multi-layer light emitting structure stacked/grown on top of the first growth substrate sapphire, recently, the first growth of sapphire After growing a high-quality multi-layer light-emitting structure thin film on the substrate, safely lift off the group 3-5 nitride-based semiconductor multi-layer light-emitting structure thin film from sapphire, and use the high-performance vertical structure light-emitting diode (high-performance) A lot of effort is being made to produce vertical structured LEDs.
1 is a cross-sectional view showing a process of separating the first growth substrate sapphire using a laser lift-off (LLO) technology according to the prior art. As shown in FIG. 1, when a laser beam, which is a strong energy source, is irradiated to the backside of the first growth substrate 100 formed of transparent sapphire using LLO technology, the laser at the interface Beam absorption is strongly generated, and thus, a temperature of 900°C or higher is instantaneously generated, thereby causing thermal chemical decomposition of gallium nitride (GaN) at the interface 110, the first growth substrate 100 made of sapphire, and a nitride-based semiconductor thin film And a laser lift-off (LLO) separated by 120.
However, as mentioned in many prior literatures, the group III-V nitride semiconductor multilayer light-emitting structure thin film undergoes a laser lift-off (LLO) process, and the group III-V nitride semiconductor thin film due to different lattice constant and thermal expansion coefficient And can not withstand the mechanical stress generated between the sapphire, which is a thick initial growth substrate, and it can be seen that a lot of damage and breaking occurs in the semiconductor single crystal thin film after separation from the sapphire.
As described above, when the thin film of the group 3-5 nitride-based semiconductor multi-layer light-emitting structure is damaged and cracked, not only does a lot of leakage current occur, but also the chip yield of many light-emitting devices including LEDs is greatly reduced, and light emission It causes the overall performance degradation of the device LED chip. Therefore, the group 3-5 group nitride-based semiconductor multi-layer light-emitting structure thin film that can minimize damage to the sapphire growth substrate separation process and the semiconductor single crystal thin film using high-performance vertical structure LED manufacturing process has been continuously studied.
As a result, when separating the first growth substrate using the LLO process, various methods for minimizing damage and cracks of the group III-V nitride semiconductor multilayer light emitting structure thin film have been proposed.
Figure 2, the growth direction by introducing a wafer bonding (wafer bonding) and electroplating (electroplating or electroless plating) process before performing the LLO process, according to the prior art to prevent damage and cracks of the semiconductor multilayer light emitting structure thin film It is a cross-sectional view showing a process of forming a stiffening supporting substrate that is strongly adhered to ([0001]).
Referring to (a) of FIG. 2, a semiconductor single crystal multilayer light emitting structure thin film (from the first growth substrate 200) is irradiated with a laser beam through a backside of the first growth substrate 200 formed of transparent sapphire ( Before separating 210 and 220, a support substrate 240 that is structurally stable and strongly adhered is formed on the bonding layer 230 by using a wafer bonding and electroplating process.
In addition, referring to (b) of FIG. 2, prior to separating the semiconductor single crystal multilayer light emitting structure thin films 210 and 220 from the first growth substrate 200 formed of sapphire, wafer bonding on the seed layer 232 and A support substrate 242 that is structurally stable and strongly adhered is formed by using an electroplating process.
FIG. 3 is a cross-sectional view of a group 3-5 nitride semiconductor semiconductor light emitting device having a vertical structure manufactured by grafting a support substrate that is structurally stable and strongly adhered to the LLO process according to the conventional technique using the method of FIG. 2. admit.
3(a) is a cross-sectional view showing a semiconductor light emitting device manufactured using the method of forming the support substrate of FIG. 2(a). Referring to FIG. 3(a) showing the LED cross-section grafted with wafer bonding, a support substrate 240 that is a thermal and electrical conductor, a bonding layer 230, a multi-layer metal layer 250 including a second ohmic contact electrode, and 2 The semiconductor clad layer 280, the light emitting active layer 270, the first semiconductor clad layer 260, and the first ohmic contact electrode 290 are sequentially configured. The support substrate 240, which is an electrical conductor, is preferably used for semiconductor wafers such as silicon (Si), low manifold (Ge), silicon low manifold (SiGe), and gallium arsenide (GaAs) having excellent thermal and electrical conductivity. Doing.
However, the support substrate 240 used in the light emitting device (LED) of the vertical structure as shown in Figure 3 (a) is a semiconductor single crystal thin film is laminated / grown sapphire growth substrate and a large coefficient of thermal expansion (TEC), When the Si or other conductive support substrate wafer is bonded by wafer bonding, a large amount of micro-crack is generated inside the wafer bending phenomenon and the semiconductor multi-layer light emitting structure, resulting in process difficulties and LEDs Low product yield is a problem due to the performance degradation of.
On the other hand, Figure 3 (b) is a cross-sectional view showing a semiconductor light emitting device manufactured using the method of forming the support substrate of Figure 2 (b). Referring to FIG. 3(b), which shows a cross-sectional view of an LED grafted with electroplating, a vertical structured light emitting device (LED) manufactured by grafting with LLO and an electroplating process is a support substrate 242 that is an electric conductor, Multilayer metal layer 252 including seed layer 232, second ohmic contact electrode, second semiconductor clad layer 280, light emitting active layer 270, first semiconductor clad layer 260, first ohmic contact electrode 290 ) Are sequentially configured.
The support substrate 242, which is the electrical conductor, is a metallic thick film formed by electroplating, and is composed of a single metal such as Cu, Ni, W, Au, Mo, or metals having excellent thermal and electrical conductivity. The alloy is used preferentially.
The LED support substrate 242 as shown in FIG. 3(b) having the above-described structure is considerably larger than the sapphire which is a growth substrate due to a metal or alloy thick film produced by electroplating. It has a coefficient of thermal expansion and ductility, which causes many problems such as curling, bending, and breaking in a single chip process such as mechanical cutting or laser scribing.
Therefore, when manufacturing a group III-V nitride semiconductor light emitting device having a vertical structure using the LLO process, many subsequent processes (including wafer warping and cracking, micro cracking, annealing, and a single chip process) Considering post-processing constraints and low product yield, an efficient support substrate and a high-performance vertical structure light emitting device manufacturing process using the same must be developed.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

상기의 문제점을 해결하기 위한 본 발명의 하나의 목적은 3-5족 질화물계 반도체 다층 발광구조체인 박막이 적층/성장된 최초 성장기판인 사파이어와 지지기판을 본딩 물질로 웨이퍼 본딩 할 때, 웨이퍼 휨(wafer bending) 현상이 전혀 발생하지 않으며, LLO 공정 후에도 반도체 다층 발광구조체인 박막 내에 깨짐(breaking)은 물론 미세한 마이크로 크랙(micro-crack)까지도 전혀 없는 질화물계 반도체 단결정 다층 박막을 얻기 위한 반도체 발광소자용 지지기판을 제공하는 것이다.
본 발명의 다른 목적은 상기의 반도체 발광소자용 지지기판을 이용하여, 그룹 3-5족 질화물계 반도체 단결정으로 구성된 다층 발광구조체 박막을 최초 성장기판인 사파이어 상부에 적층/성장시킨 후, 효율적인 지지기판 제조와 LLO 공정을 접목하여 반도체 단결정 박막의 손상(damage)과 깨짐(breaking)을 최소화시킬 수 있는 고성능 수직구조의 3-5족 질화물계 반도체 발광소자의 제조 방법을 제공하는 것이다.One object of the present invention to solve the above problem is when the wafer bonding the sapphire and the supporting substrate, the first growth substrate on which the thin film, which is a group 3 to 5 nitride semiconductor multilayer light emitting structure, is laminated/grown, as a bonding material, wafer warpage (wafer bending) phenomenon does not occur at all, semiconductor light emitting device for obtaining a nitride-based semiconductor single crystal multi-layer thin film without any cracks as well as micro-cracks in the thin film, which is a semiconductor multi-layer light-emitting structure even after the LLO process It is to provide a support substrate for the dragon.
Another object of the present invention is to stack/grow a multilayer light emitting structure thin film composed of a group 3-5 nitride-based semiconductor single crystal on top of a sapphire, which is an initial growth substrate, by using the support substrate for a semiconductor light emitting device, and then an efficient support substrate. It is to provide a method of manufacturing a group III-V nitride semiconductor light emitting device having a high performance vertical structure capable of minimizing damage and breaking of a semiconductor single crystal thin film by grafting manufacturing and an LLO process.

삭제delete

삭제delete

상기 하나의 목적을 달성하기 위한 본 발명의 일실시예에 따른 반도체 발광소자용 지지기판은 Si, Ge, SiGe, GaAs, GaP, ZnO, GaN, AlGaN, AlN, InP 및 ITO 중에서 어느 하나의 재질로 선택된 선택지지기판(selected supporting substrate); 상기 선택지지기판 상부에 형성되며, 열 및 전기 전도체로서 습식식각용액(wet etching solution)에 용해(dissolution)가능한 희생층(sacrificial layer); 상기 희생층의 상부에 형성되며, 열 및 전기 전도체로 이루어진 히트 씽크층(heat-sink layer); 및 상기 히트 씽크층의 상부에 형성되며, 실리콘 또는 브레이징 금속을 포함하는 재질로 이루어진 본딩층을 구비하는 것을 특징으로 한다.
상기 하나의 목적을 달성하기 위한 본 발명의 다른 일실시예에 따른 반도체 발광소자용 지지기판은 Al2O3, AlN, MgO, AlSiC, BN, BeO, TiO2 및 SiO2 중에서 어느 하나의 재질로 선택된 선택지지기판; 상기 선택지지기판 상부에 형성되며, 열 및 전기 전도체로서 습식식각용액에 용해 가능한 희생층; 상기 희생층의 상부에 형성되며, 열 및 전기 전도체로 이루어진 히트 씽크층; 및 상기 히트 씽크층의 상부에 형성되며, 실리콘 또는 브레이징 금속을 포함하는 재질로 이루어진 본딩층을 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 일실시예에 따른 수직구조의 반도체 발광소자 제조 방법은 (a)사파이어 기판 상부에 버퍼층, n형 반도체 클래드층, 발광활성층, p형 반도체 클래드 층, p형 오믹접촉 전극 및 본딩층이 순차적으로 적층된 제1웨이퍼를 준비하는 단계; (b)선택지지기판 상부에 희생층, 히트 씽크층 및 본딩층이 순차적으로 적층된 제2웨이퍼를 준비하는 단계; (c)상기 제1웨이퍼의 본딩층과 상기 제2웨이퍼의 본딩층을 본딩하는 단계; (d)상기 (c)단계의 결과물로부터, 상기 제1웨이퍼의 사파이어 기판을 분리하는 단계; (e)상기 제1웨이퍼의 버퍼층 상부에 n형 오믹접촉 전극을 형성하고, 패시배이션하는 단계; 및 (f)상기 (e)단계의 결과물을 단일칩으로 절단하는 단계를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 다른 일실시예에 따른 수직구조의 반도체 발광소자 제조 방법은 (a)사파이어 기판 상부에 버퍼층, n형 반도체 클래드층, 발광활성층, p형 반도체 클래드 층, p형 오믹접촉 전극 및 본딩층이 순차적으로 적층된 제1웨이퍼를 준비하는 단계; (b)선택지지기판 상부에 희생층, 히트 씽크층 및 본딩층이 순차적으로 적층된 제2웨이퍼를 준비하는 단계; (c)상기 제1웨이퍼의 본딩층과 상기 제2웨이퍼의 본딩층을 본딩하는 단계; (d)상기 (c)단계의 결과물로부터, 상기 제1웨이퍼의 사파이어 기판을 분리하는 단계; (e)상기 제1웨이퍼의 버퍼층 상부에 n형 오믹접촉 전극을 형성하고, 패시배이션하는 단계; (f)상기 제2웨이퍼의 희생층을 습식식각 방법으로 용해하여, 상기 제2웨이퍼의 선택지지기판을 분리하는 단계; 및 (g)상기 (f)단계의 결과물을 단일칩으로 절단하는 단계를 구비하는 것을 특징으로 한다. The support substrate for a semiconductor light emitting device according to an embodiment of the present invention for achieving the above object is made of any one material of Si, Ge, SiGe, GaAs, GaP, ZnO, GaN, AlGaN, AlN, InP and ITO A selected selected supporting substrate; A sacrificial layer formed on the selected support substrate and dissolvable in a wet etching solution as a thermal and electrical conductor; A heat-sink layer formed on the sacrificial layer and made of heat and electrical conductors; And a bonding layer formed on the heat sink layer and made of a material including silicon or brazing metal.
The support substrate for a semiconductor light emitting device according to another embodiment of the present invention for achieving the above object is made of any one of Al 2 O 3 , AlN, MgO, AlSiC, BN, BeO, TiO 2 and SiO 2 A selected selected supporting substrate; A sacrificial layer formed on the selected supporting substrate and soluble in a wet etching solution as a thermal and electrical conductor; A heat sink layer formed on the sacrificial layer and formed of heat and electrical conductors; And a bonding layer formed on the heat sink layer and made of a material including silicon or brazing metal.
Method for manufacturing a semiconductor light emitting device having a vertical structure according to an embodiment of the present invention for achieving the other object is (a) a buffer layer, an n-type semiconductor clad layer, a light emitting active layer, a p-type semiconductor clad layer, p-type on the top of the sapphire substrate Preparing a first wafer in which the ohmic contact electrode and the bonding layer are sequentially stacked; (b) preparing a second wafer in which a sacrificial layer, a heat sink layer, and a bonding layer are sequentially stacked on the selected support substrate; (c) bonding the bonding layer of the first wafer and the bonding layer of the second wafer; (d) separating the sapphire substrate of the first wafer from the result of step (c); (e) forming an n-type ohmic contact electrode on the buffer layer of the first wafer, and performing passivation; And (f) cutting the result of step (e) into a single chip.
Method for manufacturing a semiconductor light emitting device having a vertical structure according to another embodiment of the present invention for achieving the other object is (a) a buffer layer, an n-type semiconductor clad layer, a light emitting active layer, a p-type semiconductor clad layer, p on the top of the sapphire substrate Preparing a first wafer in which the type ohmic contact electrode and the bonding layer are sequentially stacked; (b) preparing a second wafer in which a sacrificial layer, a heat sink layer, and a bonding layer are sequentially stacked on the selected support substrate; (c) bonding the bonding layer of the first wafer and the bonding layer of the second wafer; (d) separating the sapphire substrate of the first wafer from the result of step (c); (e) forming an n-type ohmic contact electrode on the buffer layer of the first wafer, and performing passivation; (f) dissolving the sacrificial layer of the second wafer by a wet etching method to separate the selected support substrate of the second wafer; And (g) cutting the result of step (f) into a single chip.

이상과 같이, 본 발명은 제 1 및 2 오믹접촉 전극을 그룹 3-5족 질화물계 반도체 단결정 다층 발광구조체의 상/하면에 각각 위치시켜 웨이퍼 당 발광소자인 LED 칩 생산량을 향상하고, 최초 성장기판인 사파이어를 분리함으로서 열 발산과 정전기 방출이 효율적으로 이루어지는 수직구조의 발광소자인 LED를 용이하게 제조할 수 있는 장점이 있다.
또한 본 발명은 레이저 리프트 오프 공정 등을 이용하여 사파이어 성장기판을 분리하기 전에, 본 발명에 따른 반도체 발광소자용 지지기판을 300℃ 이상의 온도에서 웨이퍼 휨이 전혀 없는 웨이퍼 본딩을 함으로서 레이저 리프트 오프 공정을 이용하여 사파이어 성장기판을 그룹 3-5족 질화물계 반도체 다층 발광구조체로부터 분리 시에 그룹 3-5족 질화물계 반도체층들이 받게 될 응력을 줄여 그룹 3-5족 질화물계 반도체의 마이크로 크랙이나 깨짐, 그룹 3-5족 질화물계 반도체 박막이 웨이퍼 본딩 물질로 분리되는 손실을 최소화하였다.
또한 상기 지지기판 상부에 그룹 3-5족 질화물계 반도체 다층 발광구조체로 발광소자를 제작할 때, 열처리 및 패시배이션 등의 후속공정을 자유롭게 할 수 있어, 그 결과 열적 및 기계적 손상이 전혀 없는 고신뢰성 발광소자를 얻을 수 있다.
또한, 본 발명에 따른 반도체 발광소자용 지지기판 상부에 제작된 고신뢰성 발광소자를 단일화된 칩 공정을 할 때, 기존의 기계 및 레이저 가공보다는 습식식각 공정을 이용할 수 있기 때문에 종래의 지지기판으로 웨이퍼 본딩 기술에서는 달성할 수 없었던 칩 수율과 생산성을 크게 향상시킬 수 있다는 장점이 있다.As described above, the present invention places the first and second ohmic contact electrodes on the upper and lower surfaces of the group 3-5 nitride-based semiconductor single crystal multi-layer light emitting structure, thereby improving the production of LED chips, which are light emitting devices per wafer, and the first growth substrate. By separating phosphorus sapphire, there is an advantage in that LEDs, which are light emitting devices having a vertical structure in which heat dissipation and static discharge are efficiently performed, can be easily manufactured.
In addition, the present invention uses a laser lift-off process to separate the sapphire growth substrate, and performs a laser lift-off process by performing a wafer bonding of the semiconductor light emitting device supporting substrate according to the present invention at a temperature of 300°C or higher without any warpage of the wafer. When using a sapphire growth substrate to separate from group III-V nitride semiconductor multi-layer light emitting structures, micro-cracks or cracks in group III-V nitride semiconductors are reduced by reducing the stress that Group III-V nitride semiconductor layers receive. The loss of the group 3-5 nitride semiconductor thin films separated into wafer bonding materials was minimized.
In addition, when manufacturing the light emitting device with the group 3-5 nitride semiconductor multi-layer light emitting structure on the support substrate, the subsequent processes such as heat treatment and passivation can be freed, resulting in high reliability without any thermal and mechanical damage. A light emitting element can be obtained.
In addition, when a high-reliability light-emitting device fabricated on a support substrate for a semiconductor light-emitting device according to the present invention is subjected to a single chip process, a wet etching process can be used rather than conventional mechanical and laser processing. The bonding technology has the advantage of significantly improving the chip yield and productivity that could not be achieved.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 반도체 발광소자용 지지기판, 수직구조의 그룹 3-5족 질화물계 반도체 발광소자 및 그 제조 방법을 순차적으로 설명한다. 참고로, 본 발명에 따른 반도체 발광소자용 지지기판은 상기 발광소자 제조에 이용되는 준비되었다는 의미에서 “준비된 지지기판(prepared supporting substrate; PSS)”라 지칭한다. Hereinafter, a support substrate for a semiconductor light emitting device according to a preferred embodiment of the present invention with reference to the accompanying drawings, a group III-V nitride semiconductor light emitting device having a vertical structure and a method of manufacturing the same will be sequentially described. For reference, the support substrate for a semiconductor light emitting device according to the present invention is referred to as a “prepared supporting substrate (PSS)” in the sense that it is prepared for use in manufacturing the light emitting device.

준비된 지지기판(PSS)의 바람직한 제 1 실시예
이하, 도 4를 참조하여 본 발명의 바람직한 실시예에 따른 반도체 발광소자용 지지기판의 구조 및 제조 과정을 순차적으로 설명한다.
도 4의 (a)는 본 발명의 바람직한 실시예에 따른 PSS를 도시한 단면도이다.
도 4의 (a)를 참조하면, PSS(40)는 선택지지기판(selected supporting substrate: 이하 'SSS'라 한다;400), 희생층(sacrificial layer;410), 히트 씽크층(heat-sink layer;420), 본딩층(bonding layer;430)을 구비한다.
전술한 구조를 갖는 PSS(40)의 제조 공정은 a. 선택지지기판(SSS) 준비; b. 희생층(sacrificial layer) 형성; c. 히트 씽크층(heat-sink layer)형성; d. 본딩층(bonding layer) 형성하는 공정단계들을 포함한다.
도 4의 (a)에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 PSS(40)는 SSS(400)의 상부에 기본적으로 세층(tri-layer)으로 구성되어 있다. 즉, 전기전도체인 SSS(400)의 상부에 희생층(410), 히트 씽크층(420), 본딩층(430)이 순차적으로 적층되어 있다.
이하, 전술한 PSS의 구조 및 제조 공정에 대하여 구체적으로 설명한다.
상기 SSS(400)은 열적 및 전기적으로 우수한 전도율을 갖는 것을 특징으로 한다. 상기 선택지지기판(400)은 Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs 등의 단결정 또는 다결정 웨이퍼 또는 Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo, NiW 등의 금속 호일(foil)이 바람직하다.
상기 SSS(400)는, 강한 에너지원인 레이저 빔을 이용하여 최초 성장기판인 사파이어로부터 그룹 3-5족 질화물계 반도체 단결정 다층 발광구조체 박막을 분리(LLO) 할 때, 분리된 수 마이크론미터 두께를 지닌 단결정 다층 발광구조체 박막의 손상을 최소화하기 위해서 레이저 빔의 기계적인 충격 흡수(absorption of mechanical impact) 및 지지대(supporting) 역할을 한다. 이러한 SSS(400)를 선정할 때는 최종적으로 제작하고자 하는 단일화된 수직구조의 발광소자인 LED 제작 공정에 따라서 적절하게 선택돼야 한다.
상기 희생층(sacrificial layer;410)은, 습식식각용액에 쉽게 용해되는 물질로 이루어져, 제작하고자 하는 최종적인 반도체 발광소자인 LED 구조에 따라, 습식식각용액에서 쉽게 용해(dissolution)되어 SSS(400)와 발광소자의 다층 발광구조체를 분리(separation)하는 역할을 하거나, 또는 SSS(400)과 발광소자의 다층 발광구조체를 더 강하게 결합(bonding)시켜 주는 역할을 한다.
상기 히트 씽크층(heat-sink layer;420)은 상기 최종적으로 제작된 단일화된 수직구조의 발광소자인 LED 구동시 발생하는 다량의 열을 외부로 원활하게 발산시켜 주는 동시에 상/하층의 강한 접합 및 지지대(support) 역할을 한다. 따라서 상기 히트 씽크층(420)은 열적 및 전기적인 전도율이 뛰어난 금속, 합금, 또는 고용체로 구성하는 것이 바람직하며, 여러 물리-화학적인 증착(CVD 또는 PVD) 방법에 의해서 형성될 수 있으나, 우선적으로 전기도금(electroplating or electroless plating) 방법에 의해서 행하는 것이 더 바람직하다.
상기 본딩층(bonding layer;430)은 그룹 3-5족 질화물계 반도체 단결정 다층 박막이 적층/성장된 사파이어 성장기판인 제 1 웨이퍼와 상기 준비된 지지기판(PSS)을 접합(bonding)시키기 위해서 형성하는 물질층으로서, 300℃ 이상의 녹는점을 갖는 실리콘 또는 브레이징(brazing) 금속 또는 합금이나 고용체를 우선적으로 사용하는 것이 바람직하며, 예를 들어, Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si-Cu, Ag-Cu, Ag-Zn , Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P, Pd-Ni 들 중 적어도 하나 이상을 포함하는 물질계로 형성시킨다.
또한, 도 4의 (a) 및 (b)에 도시된 PSS(40, 42)는, 열적 및 전기적으로 우수한 전도체인 SSS(400)의 상부에 10 마이크론미터 이하의 얇은 두께를 갖는 히트 씽크층(420)이 형성되어 있다. 상기 PSS(40, 42)는 제 1 웨이퍼와 웨이퍼 본딩, LLO공정, 후속공정을 순차적으로 행한 후에 단일칩을 만들기 위해서 수직방향(A-A' 화살표 방향)으로만 기계적 연마인 소잉(sawing) 또는 레이저 절단(laser scribing) 을 행하여 최종적인 발광소자인 수직구조의 LED 단일칩을 제작하게 된다.
한편, 도 4의 (c), (d) 및 (e)에 도시된 PSS(44, 46, 48)는, 10 마이크론미터 이상의 두꺼운 두께를 갖는 히트 씽크층(422)이 형성되어 있다. 상기 PSS(44, 46, 48)와 같이, 히트 씽크층(422)이 상대적으로 두꺼운 경우, 단일칩을 만들기 위해 수직방향(A-A' 화살표 방향)으로 소잉(sawing) 또는 레이저 절단(laser scribing)을 행하는 동시에 수평방향(B-B' 화살표 방향)으로 희생층(410)을 습식 식각하여 최종적인 발광소자인 수직구조의 LED 단일칩을 분리하여 완성한다.
준비된 지지기판(PSS)의 제 2 실시예
이하, 본 발명의 다른 실시예에 따른 PSS를 설명한다.
도 5는 본 발명의 다른 실시예에 따른 PSS들을 도시한 적층 단면도이다. 본 실시예에 따른 PSS(50, 52, 54, 56, 58)는 열적 및 전기적으로 부도체인 SSS(500)로 이루어진다. 본 실시에에 따른 PSS의 상기 SSS(400)는 사파이어(Al2O3), 질화알루미늄(AlN), MgO, AlSiC 등의 단결정 또는 다결정 웨이퍼가 바람직하다.
도 5의 (a) 및 (b)에 도시된 PSS(50, 52)는 상대적으로 얇은 두께(10 마이크론미터 이하)의 히트 씽크층(520) 및 열적/전기적으로 부도체인 SSS(500)를 포함하며, 도 5의 (c), (d) 및 (e)에 도시된 PSS(54, 56, 58)은 상대적으로 두꺼운 두께(10 마이크론미터 이상)의 히트 씽크층(522) 및 열적/전기적으로 부도체인 SSS(500)를 포함한다.
도 5의 (a) 및 (c)는 패터닝되지 않은 PSS를 도시하고 있으며, 도 5의 (b), (d) 및 (e)은 패터닝된 PSS를 도시하고 있다. 도 5에서 보는 바와 같이, 준비된 지지기판(PSS)은 기본적으로 세층(tri-layer)으로 구성되어 있다. 즉, 전도절연체인 SSS(500) 상부에 희생층(510), 히트 씽크층(520), 본딩층(530)이 순차적으로 적층되어 있다.
더욱 더 상세하게 설명하면, 상기 희생층(510)은 습식식각용액에서 쉽게 용해(dissolution)되어 SSS(500)과 발광소자의 다층 발광구조체를 분리(separation)하는 역할만을 한다.
상기 히트 씽크층(520)은 열적 및 전기적 전도율이 뛰어난 금속, 합금, 또는 고용체로 구성되어 있어 발광소자 구동시 발생하는 다량의 열을 외부로 원활하게 발산시켜 주는 동시에 상/하층의 강한 접합 및 지지대(support) 역할을 한다. 상기 히트 씽크층(520)은 많은 물리-화학적인 증착(CVD 또는 PVD) 방법에 의해서 형성될 수 있으나, 우선적으로 전기도금(electroplating or electroless plating) 방법에 의해서 행하는 것이 더 바람직하다.
상기 본딩층(530)은 그룹 3족 질화물계 반도체 단결정 다층 박막이 적층/성장된 사파이어 성장기판인 제 1 웨이퍼의 최상층부에 적층/형성한 확산장벽층을 포함한 본딩층의 물질과 동일한 물질을 우선적으로 사용하는 더 바람직하지만, 다른 물질을 사용할 수도 있다.
또한, 도 5의 (a) 내지 (e)에 도시된 바와 같이, 본 실시예에 따른 PSS는 열적 및 전기적으로 부도체인 SSS(500)의 상부에 적층된 히트 씽크층(520)의 두께에 상관없이 제 1 웨이퍼와 웨이퍼 본딩, LLO 공정, 후속공정을 순차적으로 행한 후에 단일칩을 만들기 위해 수직방향(A-A' 화살표 방향)으로 소잉 또는 레이저 절단 을 행하는 동시에 수평방향(B-B' 화살표 방향)으로 희생층(510)을 습식 식각하여 최종적인 발광소자인 수직구조의 LED 단일칩을 분리하여 완성한다.
PSS를 이용한 반도체 발광소자의 제 1 실시예
이하, 도 6 및 도 7을 참조하여 본 발명에 따른 PSS를 이용한 반도체 발광소자의 제 1 실시예의 구조 및 제조 과정을 구체적으로 설명한다.
도 6은 본 발명의 제 1 실시예에 따른 PSS를 이용한 반도체 발광소자(60)를 도시한 단면도이다. 도 6에 도시된 바와 같이, 상기 고성능 수직구조의 반도체 발광소자(60)는, n형의 제 1 오믹접촉 전극(680), 버퍼층(610), n형 반도체 클래드층(n-type semiconductor cladding layer;620), 발광 활성층(light-emitting active layer;630), p형 반도체 클래드층(p-type semiconductor cladding layer;640), p형의 제 2 오믹접촉 전극(650) 및 제 1 본딩층(bonding layer;660)이 적층되어 형성되고, 상기 제 1 본딩층(660)에는 제 2 본딩층(788), 히트 씽크층(786), 희생층(784) 및 SSS(782)가 적층되어 형성된다. 본 실시예에 따른 반도체 발광소자의 제작에 사용되는 PSS(780)의 SSS(782)는 전기전도체이며, 상기 반도체 발광소자는 PSS의 히트 씽크층(786)의 두께와 상관없이 제작된다.
한편, 상기 반도체 발광소자는 PSS의 히트 씽크층(786)의 두께에 따라 최종적으로 단일칩을 제작하는 단계에서 PSS의 SSS를 선택적으로 분리하여 제거시킬 수도 있다. 이 경우, 상기 히트 씽크층의 두께가 30 마이크론미터 이상인 경우에는 희생층을 습식식각용액에 용해시켜 SSS를 분리 제거시킬 수 있다.
이하, 도 7의 (a) 내지 (f)를 참조하여, 본 실시예에 따라 전술한 구조를 갖는 고성능 수직구조의 반도체 발광소자(60)의 제조 공정을 순차적으로 설명한다.
도 7을 참조하면, 본 실시예에 따른 PSS를 이용한 고성능 수직구조의 반도체 발광소자(60)의 제조 공정은, a. 최초 성장기판인 사파이어 상부에 그룹 3-5족 질화물계 반도체 다층 발광구조체가 적층/성장된 제 1 웨이퍼 준비(도 7의 (a) 참조); b. 준비된 지지기판(PSS;780)인 제 2 웨이퍼 준비(도 7의 (b) 참조); c. 웨이퍼 본딩(wafer bonding)(도 7의 (c) 참조); d. 최초 성장기판인 사파이어 분리(liftoff)(도 7의 (d) 참조); e. 후속공정(post-processing)(도 7의 (e) 참조); f. 단일칩(singulate chip) 제작하는 공정 단계(도 7의 (f) 참조)들을 포함한다.
이하, 전술한 각 공정 단계들에 대하여 구체적으로 설명한다.
도 7의 (a)를 참조하면, 상기 a 단계 공정인 제 1 웨이퍼 준비 단계는 그룹 3-5족 질화물계 반도체로 구성된 다층 발광구조체 박막을 LLO 공정을 적용하여 성장기판으로부터 분리(lift-off)하기 위해서, 양질의 반도체 단결정 다층 박막을 반드시 투명한 사파이어(transparent sapphire) 성장기판에 적층/성장한다. 가장 일반적인 그룹 3-5족 질화물계 반도체 박막 성장장비인 MOCVD 및 MBE 시스템을 사용하여, 사파이어로 구성된 최초 성장기판(600)의 상부에 발광소자의 기본적인 다층 발광구조체 박막인 저온 및 고온 버퍼층(low and high temperature buffering layer;610), n형 반도체 클래드층(n-type semiconductor cladding layer;620), 발광 활성층(light-emitting active layer;630), p형 반도체 클래드층(p-type semiconductor cladding layer;640)을 순차적으로 적층/성장한다.
다음으로 다층 발광구조체 박막의 최상층부인 p형 반도체 클래드층 상부에 고반사성 제 2 오믹접촉 전극(650)을 형성하고, 확산장벽층(diffusion barrier layer)을 포함한 제 1 본딩층(bonding layer;660)을 연속적으로 적층/형성한다. 또한 PSS(780)인 제 2 웨이퍼와 웨이퍼 본딩을 행하기 전에, 다수 개의 직사 또는 정사각형이 규칙적으로 배열된 패터닝(patterning)과 건식식각(dry etching) 공정을 이용해서 단일칩을 만들기 위해서 사파이어 성장기판 또는 더 깊게까지 트렌치(trench;670)를 형성시키는 것이 바람직하다. 또한 경우에 따라서는 트렌치가 없는 제 1 웨이퍼 기판도 적용 가능하다.
상기 고반사성 제 2 오믹접촉 전극(650)은 Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, 금속성 실리사이드(metallic silicide), Ag계 합금, Al계 합금, Rh계 합금, CNTNs(carbon nanotube networks), 투명 전도성 산화물, 투명 전도성 질화물 중 적어도 하나 이상을 포함하는 물질층으로 형성되고, 상기 확산장벽층은 Ti, W, Cr, Ni, Pt, NiCr, TiW, CuW, Ta, TiN, CrN, TiWN 중 적어도 하나 이상을 포함하는 물질층으로 형성되고, 상기 제 1 본딩층(660)은 Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si-Cu, Ag-Cu, Ag-Zn , Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P, Pd-Ni 중 적어도 하나 이상을 포함하는 물질계로 형성되는 것이 바람직하다.
그룹 3-5족 질화물계 반도체 박막은 상기 a 단계 공정에서 최초 성장기판인 투명한 사파이어(600) 상부에 금속유기화학증착법(metal organic chemical vapor deposition; MOCVD), 액상에피텍셜법(liquid phase epitaxy), 수소액상성장(hydride vapor phase epitaxy), 분자빔 에피텍셜법(Molecular beam epitaxy), MOVPE(metal organic vapor phase epitaxy) 장비를 이용하여 적층/성장된다. 그룹 3-5족 질화물계 반도체 박막은 일반적으로 Inx(GayAl1-y)N(0≤x≤1, 0≤y≤1, x+y>1)인 조성을 갖는다.
상기 고온 버퍼층(610)은 실리콘(Si)이 도핑된 그룹 3-5족 질화물계 반도체 인 것이 바람직하다. 상기 반도체 발광 활성층(630)은 Inx(GayAl1-y)N의 장벽층과 Inx(GayAl1-y)N의 우물층으로 이루어진 단일 양자 우물(single quantum well; SQW) 구조 또는, 다중 양자 우물(multi quantum well; MQW) 구조일 수 있으며, 발광 활성층(630)의 In, Ga, Al의 조성비를 조절함으로써 InN(~0.7eV) 밴드갭을 갖는 장파장에서부터 AlN(~6.2eV) 밴드갭을 갖는 단파장의 발광소자까지 자유롭게 제작할 수 있다. 상기 발광 활성층(630)의 우물층은 장벽층보다 밴드갭(band gab)을 낮게 하여 캐리어인 전자 및 정공이 우물에 모이도록 하는 것이 내부양자효울 향상을 위해 바람직하며, 특히 발광특성을 향상시키고 순방향 구동전압을 낮추기 위하여 우물층, 장벽층 중 적어도 어느 한 곳에 Si 또는 Mg을 도핑(doping)할 수 있다.
또한 웨이퍼 본딩 하기 전에 제 1 웨이퍼를 고반사성 제 2 오믹접촉 전극 형성을 비롯한 각 층간의 계면 결합력을 더욱 향상시키기 위해서 적어도 1번 이상의 열처리 공정을 행하는 것이 바람직하다.
도 7의 (b)를 참조하면, b 단계 공정인 PSS(780)로 구성되는 제 2 웨이퍼를 준비하는 단계이다. 상기 준비된 지지기판(prepared supporting substrate; PSS)는 사용하고자 하는 SSS(782) 상부에 기본적으로 희생층(sacrificial layer;784), 히트 씽크층(heat-sink layer;786), 제 2 본딩층(bonding layer; 788)이 순차적으로 적층/구성된다. 이처럼 SSS(782) 상부에 세층으로 구성으로 된 PSS(780)의 열팽창 계수(TEC)는 최초 성장기판인 사파이어 또는 질화물계 반도체와 유사 또는 동일한 값을 갖도록 물질 선택 및 구성하는 것이 상당히 중요하다.
상기 SSS(782)는 전기적 도체이면서 열적으로도 우수한 전도율을 뛰는 Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs 등의 단결정 또는 다결정 웨이퍼 또는 Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo, NiW 등의 금속 호일(foil)이 바람직하다. 또한 SSS(782)와 히트 씽크층(786) 사이에 존재하는 희생층(784)은 고온에서 안정한 금속, 합금, 고용체로 형성하는 것이 바람직하다.
더욱 더 상세하게 설명하면, 제 1 층인 희생층(sacrificial layer;784)은 최종적으로 단일칩을 제작할 때, 완성된 이웃 단일칩들 자체에 열/기계적인 충격없이 단일화 공정을 원활하게 수행하기 위해서 우선적으로 습식식각용액(wet-etching solution) 속에서 빠른 속도로 용해(dissolution)되는 금속, 합금, 고용체, 반도체, 절연체 등의 물질이 바람직하다. 제 2 층인 열적 및 전기적으로 우수한 전도율을 갖는 물질로 형성된 히트 씽크층(786)은 발광소자 구동시 발생되는 열을 외부로 용이하게 발산하는(dissipating) 동시에 발광소자인 다층 발광구조체를 지지대(support) 역할을 하는 금속, 합금, 고용체, 반도체 물질이 바람직하다.
제 3 층인 제 1 웨이퍼와 웨이퍼 결합(wafer bonding)을 하기 위한 제 2 본딩층(bonding layer;788)은 제 1 웨이퍼 최상층부에 위치하는 제 1 본딩층(660)과 동일물질이 더 바람직하지만, 다른 물질로 구성할 수도 있다. 또한 상기 PSS의 SSS 상부에 적층되는 세층은 물리적 또는 화학적인 증착 방법으로 행하는 것이 바람직하지만, 특히 히트 씽크층은 전기도금(electroplating and electroless plating) 방법을 통해서 행하는 것이 더 바람직하다.
상기 희생층(784)은 AlAs, SiO2, Si3N4, ZnO, ZnS, ZnSe, CrN, TiN, Cr, 각종 금속, 합금, 산화물 중 적어도 하나 이상을 포함하는 물질로 형성되고, 상기 히트 씽크층(786)은 두께와는 무관하며, Cu, Ni, Ag, Mo, Al, Au, Nb, W, CuMo, CuNi, CuW, 각종 금속 또는 합금 중 적어도 하나 이상을 포함하는 물질로 형성되고, 상기 제 2 본딩층(788)은 Al-Si, Ag-Cd, Au-Ti, Cu-Ti, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P, Pd-Ni 중 적어도 하나 이상을 포함하는 물질계로 형성되는 것이 바람직하다. 또한 상기 이들 물질계 이외의 것으로도 형성할 수 있다.
도 7의 (c)를 참조하면, 다음 c 단계 공정인 웨이퍼 본딩은 열-압축(thermo-compressive)방법에 의해서 행해진다. 특히 300℃ 이상의 녹는점을 갖는 실리콘이나 브레이징(brazing) 금속 또는 합금이나 고용체를 이용하여 제 1 웨이퍼와 제 2 웨이퍼를 접합(bonding)한다. 상기 c 단계 공정에서의 열-압착 본딩은 300℃ 이상의 온도에서 1Mpa 내지 20Mpa의 압력에서 수행되는 것이 바람직하다.
다음, 도 7의 (d)를 참조하면, d 단계 공정은 레이저 빔(laser beam)을 상기 사파이어 기판에 조사(irradiation)하는 레이저 리프트 오프 방법, 기계-화학적 연마 방법 및 습식식각용액을 이용한 습식식각 방법 등의 기술을 이용하여 최초 성장기판인 사파이어 기판을 분리시키는 단계이다.
최초 성장기판을 분리시키기 위하여, 강한 에너지원인 레이저 빔(laser beam)을 투명한 사파이어 후면(back-side)을 통해서 조사시키면, 반도체 단결정 다층 발광구조체와 사파이어 사이인 계면에서 강하게 레이저 흡수가 일어나고, 이로 인해서 계면에 존재하는 질화갈륨(GaN)의 열화학 분해(thermo-chemical dissolution) 반응에 의해서 최초 성장기판인 사파이어가 분리(lift-off)된다.
이때 공기에 노출되는 그룹 3-5족 질화물계 반도체 박막의 표면을 H2SO4, HCl, KOH중 적어도 어느 하나 이상으로 30℃ 내지 200℃ 온도에서 처리하는 단계를 포함하는 것이 바람직하다.
또한 추가로 기계-화학적 연마(mechanical-chemical polishing)와 연이은 습식식각을 통해서 성장기판 사파이어(600)를 완전히 제거하는 것도 바람직하다. 상기 최초 성장기판(600)인 사파이어 성장기판의 습식식각은 황산(H2SO4), 크롬산(CrO3), 인산(H3PO4), 갈륨(Ga), 마그네슘(Mg), 인듐(In), 알루미늄(Al) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각용액으로 수행되는 것이 바람직하다. 상기 습식식각 용액의 온도는 200℃이상인 것이 더욱 바람직하다.
다음, 도 7의 (e)를 참조하면, 상기 e 단계 공정은 후속공정(postannealing)인 웨이퍼 클리닝(cleaning)을 비롯한 발광소자의 패시배이션(passivation), 건식에칭(dry-etching), 제 1 오믹접촉 전극물질 증착 및 열처리 등을 수행하는 단계이다. 상기 e 단계 공정은 n형 반도체 클래드층(620) 및 버퍼층(610) 상부에 제 1 오믹접촉 전극 물질 증착 및 열처리 공정을 거쳐서 열적으로 안정한 제 1 오믹접촉 전극(680)을 형성시키고, Si3N4, SiO2, 또는 각종 전기절연체 물질들 중 적어도 어느 하나 이상을 이용하여 상기 그룹 3족 질화물계 반도체 소자의 표면 또는 측면(side)을 전기적으로 패시배이션하는 단계를 추가로 포함하는 것이 더욱 바람직하다.
또한 상기 제 1 오믹접촉 전극(680)은 Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr, PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, 희토류 금속 및 합금, 금속성 실리사이드(metallic silicide), 반도체성 실리사이드(semiconducting silicide), CNTNs(carbonnanotube networks), 투명 전도성 산화물(transparent conducting oxide, TCO), 투명 전도성 질화물(transparent conducting nitride, TCN) 중 적어도 하나 이상을 포함하는 물질로 형성하는 것이 바람직하다.
다음, 도 7의 (f)를 참조하면, 상기 f 단계 공정은 최종적으로 단일칩(singulate chip) 제작하는 단계이다. 최종적인 단일칩을 제작하는 공정은 제 2 본딩층(788), 히트 씽크층(786), 희생층(784), 및 SSS(782)로 구성된 PSS(780)을 수직방향(A-A' 화살표 방향)으로만 절단하여 최종적으로 도 6과 같은 단일화된 발광소자 LED 칩을 제작한다. 특히 전기전도체인 SSS(782)과 히트 씽크층(786) 사이에 존재하는 희생층(784)은, 습식식각용액 속에서 용해되어 SSS과 히트 씽크를 분리(separation)시켜 주는 것이 아니라, 층간 결합(bonding)시켜 주는 역할을 한다.
PSS를 이용한 반도체 발광소자의 제 2 실시예
이하, 도 8 및 도 9를 참조하여 본 발명에 따른 PSS를 이용한 반도체 발광소자의 제 2 실시예의 구조 및 제조 과정을 구체적으로 설명한다.
도 8은 본 발명의 제 2 실시예에 따른 PSS를 이용한 반도체 발광소자(80)를 도시한 단면도이다. 도 8에 도시된 바와 같이, 상기 고성능 수직구조의 반도체 발광소자(80)는, 제 1 오믹접촉 전극(880), 버퍼층(810), n형 반도체 클래드층(n-type semiconductor cladding layer;820), 발광 활성층(light-emitting active layer;830), p형 반도체 클래드층(p-type semiconductor cladding layer;840), 제 2 오믹접촉 전극(850) 및 제 1 본딩층(bonding layer;860)이 적층되어 형성되고, 상기 제 1 본딩층(860)에는 제 2 본딩층(988), 히트 씽크층(986), 제 3 본딩층(920) 및 별도의 제 3 지지기판(930)이 적층되어 형성된다.
본 실시예에 따른 반도체 발광소자의 제작에 사용되는 PSS(980)의 SSS(982)는 전기절연체로서 사파이어(Al2O3), AlN, MgO, AlSiC 기판 등으로 구성되며, 상기 반도체 발광소자는 PSS의 히트 씽크층(786)의 두께는 10 마이크론미터 이하로서 상대적으로 얇은 두께로 형성되는 것을 특징으로 한다.
따라서, 본 실시예에 따른 반도체 발광소자는 전기절연체인 SSS(982)를 희생층(984)을 통해서 제거하고 제 3 본딩층(920)을 이용하여 새로운 제 3 지지기판(930)을 웨이퍼 본딩하여 제작한다. 상기 제 3 지지기판(930)은 열적 및 전기적으로 우수한 전도성을 갖는 Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs 등의 단결정 또는 다결정 웨이퍼 또는 Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo, NiW 등의 금속 호일(foil)이 바람직하다. 또한 제 3 지지기판(930)과 히트 씽크층(986) 사이에 존재하는 제 3 본딩층(920)은 고온에서 안정한 금속, 합금, 고용체로 형성하는 것이 바람직하다.
이하, 도 9의 (a) 내지 (h)를 참조하여, 본 실시예에 따라 전술한 구조를 갖는 고성능 수직구조의 반도체 발광소자(80)의 제조 공정을 순차적으로 설명한다. 본 실시예에 따른 PSS를 이용한 고성능 수직구조의 반도체 발광소자(90)의 제조 공정 중 전술한 제 1 실시예의 제조 공정과 중복되는 부분에 대한 설명은 생략한다.
먼저, 도 9의 (a)를 참조하면, 상기 a 단계는 투명한 사파이어로 구성된 최초 성장기 (800)상에 반도체 다층 발광구조체를 형성하여 제 1 웨이퍼를 준비하는 단계이다. 상기 반도체 다층 발광구조체는 저온 및 고온 버퍼층(low and high temperature buffering layer;810), n형 반도체 클래드층(n-type semiconductor cladding layer;820), 발광 활성층(light-emitting active layer;830), p형 반도체 클래드층(p-type semiconductor cladding layer;840)을 순차적으로 적층/성장한다.
다음으로 다층 발광구조체 박막의 최상층부인 p형 반도체 클래드층 상부에 고반사성 제 2 오믹접촉 전극(850)을 형성하고, 확산장벽층(diffusion barrier layer)을 포함한 제 1 본딩층(bonding layer;860)을 연속적으로 적층/형성한다. 또한 PSS(980)인 제 2 웨이퍼와 웨이퍼 본딩을 행하기 전에, 다수 개의 직사 또는 정사각형이 규칙적으로 배열된 패터닝(patterning)과 건식식각(dry etching) 공정을 이용해서 단일칩을 만들기 위해서 사파이어 성장기판 또는 더 깊게까지 트렌치(trench;870)를 형성시키는 것이 바람직하다.
다음, 도 9의 (b)를 참조하면, 상기 b 단계 공정은 PSS(980)를 준비하는 단계이다. 본 실시예에 사용되는 PSS(980)는 SSS(982)의 상부에 희생층(sacrificial layer; 984), 상대적으로 얇은 두께(10 마이크론미터 이하)의 히트 씽크층(heat-sink layer; 986), 및 제 2 본딩층(bonding layer; 988)이 순차적으로 구성된다.
상기 SSS(982)는 전기절연체(electrical insulator)인 사파이어(Al2O3 ), AlN, MgO, AlSiC 기판 등의 기판 중 하나로 형성되며, 상기 희생층(984)은 AlAs, SiO2, Si3N4, ZnO, ZnS, ZnSe, CrN, TiN, Cr, 각종 금속, 합금, 산화물 중 적어도 하나 이상을 포함하는 물질로 형성되고, 상기 얇은 히트 씽크층(986)은 Cu, Ni, Ag, Mo, Al, Au, Nb, W, CuMo, CuNi, CuW, 각종 금속 또는 합금 중 적어도 하나 이상을 포함하는 물질로 형성되고, 상기 제 2 본딩층(988)은 Al-Si, Ag-Cd, Au-Ti, Cu-Ti, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si-Cu, Ag-Cu, Ag-Zn , Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P, Pd-Ni 중 적어도 하나 이상을 포함하는 물질계로 형성되는 것이 바람직하다. 또한 상기 이들 물질계 이외의 것으로도 형성할 수 있다.
다음, 도 9의 (c)를 참조하면, 상기 c 단계 공정에서 열-압착 본딩은 300℃ 이상의 온도에서 1㎫ 내지 20 ㎫의 압력에서 수행되는 것이 바람직하다.
다음, 도 9의 (d)를 참조하면, 상기 d 단계 공정은 최초 성장기판(800)인 투명한 사파이어기판을 분리(lift-off)시키는 단계이다.
다음, 도 9의 (e)를 참조하면, 상기 e 단계 공정은 후속 공정 단계이다. 상기 후속 공정은 n형 반도체 클래드층(820) 상부에 제 1 오믹접촉 전극 물질 증착 및 열처리 공정을 거쳐서 열적으로 안정한 제 1 오믹접촉 전극(880)을 형성시키고, Si3N4, SiO2, 또는 각종 전기절연체 물질들 중 적어도 어느 하나 이상을 이용하여 상기 그룹 3족 질화물계 반도체 소자의 표면 또는 측면(side)을 전기적으로 패시배이션(passivation)하는 단계를 추가로 포함하는 것이 더욱 바람직하다.
또한 상기 제 1 오믹접촉 전극(880)은 Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr, PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, 희토류 금속 및 합금, 금속성 실리사이드(metallic silicide), 반도체성 실리사이드(semiconducting silicide), CNTNs(carbonnanotube networks), 투명 전도성 산화물(transparent conducting oxide, TCO), 투명 전도성 질화물(transparent conducting nitride, TCN) 중 적어도 하나 이상을 포함하는 물질로 형성하는 것이 바람직하다.
다음, 도 9의 (f) 및 (g)를 참조하면, 상기 f 단계 공정은 최종적인 단일칩을 제작하는 공정은 2단계들을 걸쳐서 완성한다. 우선 준비된 지지기판(PSS) 정반대 방향에 유기 또는 무기 본딩물질로 임시적인 지지기판(temporary supporting substrate; TSS, 910)을 부착한 다음, 희생층(984)으로 사용된 물질에 따라 HF, BOE, H2SO4 , HNO3, H3PO4 , KOH, NHOH, KI 등의 각종 산, 염기, 또는 염 용액과 같은 습식식각용액을 이용하여 희생층(984)을 용해시켜서 SSS(982)를 B-B' 화살표 방향을 따라 분리(separation)시켜 제거한다.
다음, 도 9의 (h)를 참조하면, 최종적으로 단일칩으로 완성하는 단계이다. 먼저, 전기전도성 솔더링 또는 브레이징 금속 또는 합금으로 형성되는 제 3 본딩층(920)을 이용하여 제 3 지지기판(930)과 히트 씽크층(986)을 결합(bonding)하고 수직방향으로(A-A' 화살표 방향) 절단하여 최종적으로 도 8과 같은 단일화된 발광소자인 LED 칩을 제작한다.
PSS를 이용한 반도체 발광소자의 제 3 실시예
이하, 도 10 및 도 11을 참조하여 본 발명에 따른 PSS를 이용한 반도체 발광소자의 제 3 실시예의 구조 및 제조 과정을 구체적으로 설명한다.
도 10은 본 발명의 제 3 실시예에 따른 PSS를 이용한 반도체 발광소자(10)를 도시한 단면도이다. 도 10에 도시된 바와 같이, 상기 고성능 수직구조의 반도체 발광소자(10)는, 제 1 오믹접촉 전극(1080), 버퍼층(1010), n형 반도체 클래드층(n-type semiconductor cladding layer;1020), 발광 활성층(light-emitting active layer;1030), p형 반도체 클래드층(p-type semiconductor cladding layer;1040), 제 2 오믹접촉 전극(1050) 및 제 1 본딩층(bonding layer;1060)이 적층되어 형성되고, 상기 제 1 본딩층(1060)에는 제 2 본딩층(1188), 히트 씽크층(1186)이 적층되어 형성된다.
본 실시예에 따른 반도체 발광소자의 제조에 사용되는 PSS(1180)의 SSS(1182)는 전기절연체인 사파이어(Al2O3), AlN, MgO, AlSiC 기판 등으로 이루어지며, 상기 반도체 발광소자는 상기 SSS(1182)의 상부에 적층된 히트 씽크층(1186)이 상대적으로 두꺼운 두께(10 마이크론미터 이상)를 갖는 것을 특징으로 한다.
따라서, 본 실시예에 따른 발광소자는 전기절연체인 SSS(1182)를 LLO 공정을 이용하여 희생층(1184)을 통해서 제거한 후에 별도의 제 3 지지기판 같은 지지대(support)가 없어도 두꺼운 히트 씽크층(1186)이 발광소자의 다층 발광구조체를 지탱한다.
이하, 도 11의 (a) 내지 (h)를 참조하여, 본 실시예에 따라 전술한 구조를 갖는 고성능 수직구조의 반도체 발광소자(10)의 제조 공정을 순차적으로 설명한다. 다만, 전술한 제 1 실시예에서와 중복되는 설명은 생략한다.
먼저, 도 11의 (a)를 참조하면, 상기 a 단계 공정은 최초 성장기판(1000)인 투명한 사파이어 성장기판 상부에 반도체 다층 발광구조체가 형성된다. 상기 반도체 다층 발광구조체는 저온 및 고온 버퍼층(low/high temperature buffering layer;1010), n형 반도체 클래드층(Si-doped semiconductor cladding layer;1020), 반도체 발광 활성층(semiconductor light-emitting active layer; 1030), 마그네슘(Mg)이 도핑된 p형 반도체 클래드층(Mg-doped semiconductor cladding layer; 1040)이 순차적으로 다층구조로 적층/성장되며, 상기 고온 버퍼층(1010)은 실리콘(Si)이 도핑된 그룹 3-5족 질화물계 반도체인 것이 바람직하다.
또한 반도체 다층 발광구조체 박막의 최상층부인 p형 반도체 클래드층(1040) 상부에 고반사성 제 2 오믹접촉 전극(1050), 확산 장벽층을 포함한 제 1 본딩층(1060)을 순차적으로 적층/형성시킨다.
다음, 도 11의 (b)를 참조하면, 상기 b 단계 공정은 PSS(1180)를 준비하는 단계이다. 상기 PSS(1180)는, 전기절연체(electrical insulator)로 형성되는 SSS(1182), 희생층(sacrificial layer; 1184), 상대적으로 두꺼운 두께(10 마이크론미터 이상)의 히트 씽크층(heat-sink layer;1186) 및 제 2 본딩층(bonding layer;1188)이 순차적으로 구성된다. 상기 PSS(1180)는 히트 씽크층(1186)의 두께를 제외하고는 전술한 제 2 실시예의 PSS(980)와 동일하므로, 중복되는 설명은 생략한다.
다음, 도 11의 (c)를 참조하면, 상기 c 단계 공정에서 열-압착 본딩은 300℃ 이상의 온도에서 1㎫ 내지 20 ㎫의 압력에서 수행되는 것이 바람직하다.
다음, 도 11의 (d)를 참조하면, 상기 d 단계 공정에서 최초 성장기판(1000)인 투명한 사파이어 기판을 분리(lift-off)시킨다.
다음, 도 11의 (e)를 참조하면, 상기 e 단계 공정에서 후속 공정을 수행한다. 상기 후속 공정은 n형 반도체 클래드층(1020) 및 버퍼층(1010) 상부에 제 1 오믹접촉 전극 물질 증착 및 열처리 공정을 거쳐서 열적으로 안정한 제 1 오믹접촉 전극(1080)을 형성시키고, Si3N4, SiO2, 또는 각종 전기절연체 물질들 중 적어도 어느 하나 이상을 이용하여 상기 그룹 3족 질화물계 반도체 소자의 표면 또는 측면(side)을 전기적으로 패시배이션(passivation)하는 단계를 추가로 포함하는 것이 더욱 바람직하다.
또한 상기 제 1 오믹접촉 전극(1080)은 Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr, PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, 희토류 금속 및 합금, 금속성 실리사이드(metallic silicide), 반도체성 실리사이드(semiconducting silicide), CNTNs(carbonnanotube networks), 투명 전도성 산화물(transparent conducting oxide, TCO), 투명 전도성 질화물(transparent conducting nitride, TCN) 중 적어도 하나 이상을 포함하는 물질로 형성하는 것이 바람직하다.
다음, 도 11의 (f) 및 (g)을 참조하면, PSS의 정반대 방향에 유기 또는 무기 본딩물질로 임시적인 지지기판(temporary supporting substrate; TSS, 1110)을 부착하고, 희생층(1184)으로 사용된 물질에 따라 결정되는 산, 염기, 또는 염 용액을 이용하여 희생층(1184)을 용해시켜서 SSS(1182)을 화살표 방향(B-B' 방향)을 따라 분리(separation)시켜 제거한다. 다음, 도 11의 (h)를 참조하면, 수직방향으로(AA' 화살표 방향) 절단하여 최종적으로 도 10과 같은 단일화된 발광소자인 LED 칩을 제작한다. A first preferred embodiment of the prepared support substrate (PSS)
Hereinafter, the structure and manufacturing process of the support substrate for a semiconductor light emitting device according to a preferred embodiment of the present invention will be sequentially described with reference to FIG. 4.
4A is a cross-sectional view showing a PSS according to a preferred embodiment of the present invention.
4 (a), the PSS 40 is a selected supporting substrate (selected supporting substrate: hereinafter referred to as'SSS'; 400), a sacrificial layer (sacrificial layer) 410, a heat sink layer (heat-sink layer) ;420), a bonding layer (430).
The manufacturing process of the PSS 40 having the above-described structure isa. Preparation of an optional support substrate (SSS);b. Formation of a sacrificial layer;c. Forming a heat-sink layer;d. It includes process steps for forming a bonding layer.
As shown in FIG. 4(a), the PSS 40 according to the preferred embodiment of the present invention is basically composed of a tri-layer on the top of the SSS 400. That is, the sacrificial layer 410, the heat sink layer 420, and the bonding layer 430 are sequentially stacked on the top of the SSS 400, which is an electric conductor.
Hereinafter, the structure and manufacturing process of the above-described PSS will be described in detail.
The SSS 400 is characterized by having excellent conductivity thermally and electrically. The selected support substrate 400 is a single crystal or polycrystalline wafer such as Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs or Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, Metal foils such as CuMo and NiW are preferred.
When the SSS 400 separates (LLO) a group III-nitride semiconductor single crystal multilayer light emitting structure thin film from a first growth substrate sapphire using a strong energy laser beam, it has a separated micron thickness. In order to minimize damage to the single crystal multi-layer light emitting structure thin film, it serves as an absorption of mechanical impact and support of the laser beam. When selecting the SSS 400, it should be appropriately selected according to the manufacturing process of the LED, which is a light emitting device having a unified vertical structure to be finally manufactured.
The sacrificial layer (410) is made of a material that is easily dissolved in a wet etching solution, and is easily dissolved in a wet etching solution (SSS 400) according to the LED structure, which is the final semiconductor light emitting device to be manufactured. And serves to separate the multi-layer light-emitting structure of the light-emitting element or to bond the SSS 400 and the multi-layer light-emitting structure of the light-emitting element more strongly.
The heat-sink layer 420 smoothly dissipates a large amount of heat generated when driving the LED, which is a light emitting device having a vertical structure, which is finally manufactured, while simultaneously strong bonding of upper and lower layers and It serves as a support. Therefore, the heat sink layer 420 is preferably composed of a metal, alloy, or solid solution having excellent thermal and electrical conductivity, and may be formed by various physical-chemical vapor deposition (CVD or PVD) methods, but preferentially It is more preferably performed by an electroplating or electroless plating method.
The bonding layer (430) is formed in order to bond (bond) the prepared support substrate (PSS) with the first wafer, which is a sapphire growth substrate, in which a group 3-5 group nitride-based semiconductor single crystal multilayer thin film is laminated/grown. As the material layer, it is preferable to preferentially use silicon or a brazing metal or alloy having a melting point of 300°C or higher, or a solid solution, for example, Al-Si, Ag-Cd, Au-Sb, Al-Zn , Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si-Cu, Ag-Cu , Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu -P, Ni-B, Ni-Mn-Pd, Ni-P, Pd-Ni is formed of a material system containing at least one of.
In addition, the PSS (40, 42) shown in (a) and (b) of Figure 4, the heat sink layer having a thin thickness of 10 microns or less on top of the SSS 400, which is a thermally and electrically excellent conductor ( 420) is formed. The PSS (40, 42) is the first wafer and the wafer bonding, LLO process, after the subsequent process in order to make a single chip in the vertical direction (AA' arrow direction) only mechanical grinding sawing or laser cutting By performing (laser scribing), a single LED chip of vertical structure, which is the final light emitting device, is manufactured.
On the other hand, in the PSS (44, 46, 48) shown in (c), (d) and (e) of Figure 4, a heat sink layer 422 having a thick thickness of 10 microns or more is formed. Like the PSSs 44, 46, and 48, when the heat sink layer 422 is relatively thick, sawing or laser scribing is performed in a vertical direction (AA' arrow direction) to make a single chip. At the same time, the sacrificial layer 410 is wet-etched in the horizontal direction (BB' arrow direction) to complete the separation of the LED single chip of the vertical structure, which is the final light emitting device.
The second embodiment of the prepared support substrate (PSS)
Hereinafter, a PSS according to another embodiment of the present invention will be described.
5 is a cross-sectional view showing a stack of PSS according to another embodiment of the present invention. PSS (50, 52, 54, 56, 58) according to the present embodiment is made of SSS 500, which is thermally and electrically non-conductive. The SSS 400 of the PSS according to the present embodiment is preferably a single crystal or polycrystalline wafer such as sapphire (Al2O3), aluminum nitride (AlN), MgO, AlSiC.
The PSSs 50 and 52 shown in FIGS. 5A and 5B include a heat sink layer 520 having a relatively thin thickness (10 microns or less) and an SSS 500 that is thermally and electrically non-conductive. PSC (54, 56, 58) shown in Figure 5 (c), (d) and (e) is relatively thick (10 microns or more) heat sink layer 522 and thermally / electrically Non-conductive SSS (500).
5(a) and 5(c) show the unpatterned PSS, and FIGS. 5(b), (d) and (e) show the patterned PSS. As shown in Figure 5, the prepared support substrate (PSS) is basically composed of a tri-layer (tri-layer). That is, the sacrificial layer 510, the heat sink layer 520, and the bonding layer 530 are sequentially stacked on the SSS 500 which is the conductive insulation.
In more detail, the sacrificial layer 510 is easily dissolved in a wet etching solution to serve only to separate the SSS 500 and the multi-layer light emitting structure of the light emitting device.
The heat sink layer 520 is composed of a metal, an alloy, or a solid solution having excellent thermal and electrical conductivity, so that a large amount of heat generated when driving the light emitting device is smoothly radiated to the outside while strong bonding and support of the upper and lower layers (support) role. The heat sink layer 520 may be formed by a number of physical-chemical vapor deposition (CVD or PVD) methods, but is preferably performed by an electroplating or electroless plating method.
The bonding layer 530 preferentially selects the same material as the bonding layer material including the diffusion barrier layer formed/laminated on the top layer of the first wafer, which is a sapphire growth substrate on which a group III nitride semiconductor single crystal multilayer thin film is laminated/grown. It is more preferable to use, but other materials may be used.
In addition, as shown in (a) to (e) of FIG. 5, the PSS according to the present embodiment is correlated to the thickness of the heat sink layer 520 stacked on the top of the SSS 500 which is thermally and electrically non-conductive. After sequentially performing the first wafer, wafer bonding, LLO process, and subsequent processes without a saw, laser sawing or laser cutting in the vertical direction (AA' arrow direction) to make a single chip, and sacrificial layer in the horizontal direction (BB' arrow direction) The 510 is wet etched to separate and complete the final light emitting device, a vertical LED single chip.
First embodiment of semiconductor light emitting device using PSS
Hereinafter, the structure and manufacturing process of the first embodiment of the semiconductor light emitting device using the PSS according to the present invention will be described in detail with reference to FIGS. 6 and 7.
6 is a cross-sectional view showing a semiconductor light emitting device 60 using PSS according to the first embodiment of the present invention. As shown in FIG. 6, the high-performance vertical semiconductor light emitting device 60 includes an n-type first ohmic contact electrode 680, a buffer layer 610, and an n-type semiconductor cladding layer. ;620), light-emitting active layer (630), p-type semiconductor cladding layer (p-type semiconductor cladding layer; 640), p-type second ohmic contact electrode 650 and the first bonding layer (bonding) layer;660) is formed by lamination, and the first bonding layer 660 is formed by laminating a second bonding layer 788, a heat sink layer 786, a sacrificial layer 784, and an SSS 782. The SSS 782 of the PSS 780 used for manufacturing the semiconductor light emitting device according to this embodiment is an electric conductor, and the semiconductor light emitting device is manufactured regardless of the thickness of the heat sink layer 786 of the PSS.
Meanwhile, the semiconductor light emitting device may selectively remove and remove the SSS of the PSS in the step of finally manufacturing a single chip according to the thickness of the heat sink layer 786 of the PSS. In this case, when the thickness of the heat sink layer is 30 microns or more, the SSS can be separated and removed by dissolving the sacrificial layer in the wet etching solution.
Hereinafter, with reference to FIGS. 7A to 7F, the manufacturing process of the semiconductor light emitting device 60 of the high performance vertical structure having the above-described structure according to this embodiment will be sequentially described.
Referring to FIG. 7, a manufacturing process of the semiconductor light emitting device 60 having a high performance vertical structure using PSS according to the present embodiment isa. Preparation of a first wafer in which a group 3-5 nitride-based semiconductor multi-layer light emitting structure is stacked/grown on the first growth substrate sapphire (see FIG. 7(a));b. Preparation of a second wafer as a prepared support substrate (PSS; 780) (see FIG. 7(b));c. Wafer bonding (see FIG. 7(c));d. Sapphire liftoff, which is the first growth substrate (see FIG. 7(d));e. Post-processing (see FIG. 7(e));f.It includes process steps for manufacturing a single chip (see FIG. 7(f)).
Hereinafter, each process step described above will be described in detail.
Referring to (a) of FIG. 7, the first wafer preparation step, which is the step a step, is lifted off from the growth substrate by applying an LLO process to a thin film of a light emitting structure composed of a group 3-5 nitride semiconductor. In order to do this, a high-quality semiconductor single crystal multilayer thin film is necessarily laminated/grown on a transparent sapphire growth substrate. Low and high temperature buffer layers (low and high temperature buffer layers), which are the basic multi-layer light emitting structure thin films of light emitting devices, are used on top of the first growth substrate 600 composed of sapphire, using the most common group III-V nitride semiconductor thin film growth equipment MOCVD and MBE systems. high temperature buffering layer; 610), n-type semiconductor cladding layer (620), light-emitting active layer (630), p-type semiconductor cladding layer (p-type semiconductor cladding layer; 640) ) Are sequentially stacked/grown.
Next, a second reflective ohmic contact electrode 650 is formed on the p-type semiconductor clad layer, which is the uppermost layer of the multilayer light emitting structure thin film, and a first bonding layer (660) including a diffusion barrier layer (660) is formed. Are stacked/formed continuously. Also, before performing wafer bonding with the second wafer, which is the PSS 780, a sapphire growth substrate is used to make a single chip by using a patterning and dry etching process in which a plurality of straight or squares are regularly arranged. Or it is desirable to form a trench 670 to a deeper level. Also, in some cases, a first wafer substrate without a trench may be applied.
The highly reflective second ohmic contact electrode 650 is Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, metallic silicide, Ag-based alloy, Al-based alloy, Rh-based alloy, CNTNs (carbon nanotube networks), a transparent conductive oxide, and a material layer containing at least one of a transparent conductive nitride, the diffusion barrier layer is Ti, W, Cr, Ni, Pt, NiCr, TiW, CuW, Ta, TiN, CrN , TiWN is formed of a material layer including at least one, the first bonding layer 660 is Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd- Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-B, Ni-Mn- It is preferably formed of a material system containing at least one of Pd, Ni-P and Pd-Ni.
The group 3-5 nitride semiconductor thin film is a metal organic chemical vapor deposition (MOCVD), liquid phase epitaxy (MOCVD) on the transparent sapphire (600), which is the first growth substrate in the step a process, It is laminated/grown by using hydrogen vapor phase epitaxy, molecular beam epitaxy, or metal organic vapor phase epitaxy (MOVPE) equipment. Group 3-5 nitride semiconductor thin films are generally Inx(GayAl1-y)N (0≤x≤1, 0≤y≤1, x+y>1).
The high-temperature buffer layer 610 is preferably a group 3-5 nitride-based semiconductor doped with silicon (Si). The semiconductor light emitting active layer 630 is Inx(GayAl1-y)N barrier layer and Inx(GayAl1-yA single quantum well (SQW) structure composed of a well layer of N, or a multi quantum well (MQW) structure, and controlling the composition ratio of In, Ga, and Al of the light-emitting active layer 630 By doing so, it is possible to freely manufacture from a long wavelength having an InN (~0.7eV) band gap to a short wavelength light emitting element having an AlN (~6.2eV) band gap. In the well layer of the light-emitting active layer 630, it is desirable for the improvement of the internal quantum efficiency to lower the band gap (band gab) than the barrier layer so that electrons and holes as carriers are collected in the well, in particular, to improve the luminescence properties and forward In order to lower the driving voltage, Si or Mg may be doped at least one of the well layer and the barrier layer.
In addition, it is preferable to perform at least one heat treatment process in order to further improve the interfacial bonding force between each layer including the formation of a highly reflective second ohmic contact electrode before the wafer bonding.
Referring to (b) of FIG. 7, this is a step of preparing a second wafer composed of the PSS 780 which is a step b process. The prepared supporting substrate (PSS) is basically a sacrificial layer (784), a heat-sink layer (786), and a second bonding layer (bonding) on top of the SSS 782 to be used. layer; 788) are sequentially stacked/constructed. Thus, the thermal expansion coefficient (TEC) of the PSS 780, which is composed of three layers on the top of the SSS 782, is very important to select and configure the material to have a value similar or equal to that of the first growth substrate, sapphire or nitride-based semiconductor.
The SSS 782 is an electrical conductor, and also has a single crystal or polycrystalline wafer such as Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, or excellent thermal conductivity, or Mo, Cu, Ni, Nb, Ta, Ti, Au, Metal foils such as Ag, Cr, NiCr, CuW, CuMo, and NiW are preferred. In addition, the sacrificial layer 784 existing between the SSS 782 and the heat sink layer 786 is preferably formed of a stable metal, alloy, or solid solution at a high temperature.
In more detail, the first layer, the sacrificial layer (784), is the first priority for smoothly performing the unification process without thermal/mechanical impact on the completed neighboring single chips when the single chip is finally manufactured. As such, materials such as metals, alloys, solid solutions, semiconductors, and insulators that are rapidly dissolved in a wet-etching solution are preferred. The second layer, the heat sink layer 786 formed of a material having excellent thermal and electrical conductivity, easily dissipates the heat generated when driving the light emitting device to the outside and supports a multi-layer light emitting structure that is a light emitting device. Metals, alloys, solid solutions, and semiconductor materials that play a role are preferred.
The second bonding layer (788) for wafer bonding (wafer bonding) with the first wafer, which is the third layer, is more preferably the same material as the first bonding layer 660 positioned on the uppermost layer of the first wafer, but other It can also be composed of substances. In addition, the three layers stacked on top of the SSS of the PSS are preferably performed by a physical or chemical vapor deposition method, but the heat sink layer is more preferably performed through an electroplating and electroless plating method.
The sacrificial layer 784 is formed of a material containing at least one of AlAs, SiO2, Si3N4, ZnO, ZnS, ZnSe, CrN, TiN, Cr, various metals, alloys, and oxides, and the heat sink layer 786 It is independent of the thickness of silver and is formed of a material containing at least one of Cu, Ni, Ag, Mo, Al, Au, Nb, W, CuMo, CuNi, CuW, various metals or alloys, and the second bonding layer (788) Al-Si, Ag-Cd, Au-Ti, Cu-Ti, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al- Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, At least one of Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P, Pd-Ni It is preferably formed of a material system containing the above. Moreover, it can also be formed other than the above-mentioned material systems.
Referring to (c) of FIG. 7, wafer bonding, which is the next step c, is performed by a thermo-compressive method. In particular, the first wafer and the second wafer are bonded using silicon or a brazing metal or alloy having a melting point of 300°C or higher, or a solid solution. The heat-bonding bonding in step c is preferably performed at a pressure of 1 Mpa to 20 Mpa at a temperature of 300°C or higher.
Next, referring to (d) of FIG. 7, the step d process is a laser lift-off method of irradiating a laser beam to the sapphire substrate, a mechanical-chemical polishing method, and wet etching using a wet etching solution. It is a step of separating the first growth substrate, a sapphire substrate using a technique such as a method.
In order to separate the first growth substrate, when a laser beam, which is a strong energy source, is irradiated through a transparent sapphire back-side, strong laser absorption occurs at an interface between a semiconductor single crystal multilayer light emitting structure and sapphire. The first growth substrate sapphire is lifted off by a thermo-chemical dissolution reaction of gallium nitride (GaN) at the interface.
At this time, the surface of the group 3-5 nitride-based semiconductor thin film exposed to air is H2SO4, HCl, KOH is preferably at least one or more of the step of treating at a temperature of 30 ℃ to 200 ℃.
In addition, it is also desirable to completely remove the growth substrate sapphire 600 through mechanical-chemical polishing and subsequent wet etching. The wet etching of the first growth substrate 600, the sapphire growth substrate, is sulfuric acid (H2SO4), Chromic acid (CrO3), phosphoric acid (H3PO4), gallium (Ga), magnesium (Mg), indium (In), aluminum (Al), or a mixture solution by a combination thereof is preferably performed as an etching solution. More preferably, the temperature of the wet etching solution is 200°C or higher.
Next, referring to (e) of FIG. 7, the e-step process is a passanneal, dry-etching, first step of a light emitting device including wafer cleaning, which is postannealing. It is the step of performing the electrode contact electrode material deposition and heat treatment. In step e, the first ohmic contact electrode material is deposited on the n-type semiconductor cladding layer 620 and the buffer layer 610 and thermally stable to form the first ohmic contact electrode 680, Si3N4, SiO2. Or, it is more preferable to further include the step of electrically passivating the surface or side (side) of the group III-nitride-based semiconductor device using at least one or more of various electrical insulator materials.
In addition, the first ohmic contact electrode 680 is Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr , PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, rare earth metals and alloys, metallic silicide, semiconducting silicide, CNTNs (carbonnanotube networks), transparent conductive oxides It is preferably formed of a material containing at least one of (transparent conducting oxide, TCO), transparent conducting nitride (TCN).
Next, referring to (f) of FIG. 7, the f-step process is a step of finally manufacturing a single chip. The final single-chip manufacturing process is a vertical direction (AA' arrow direction) of the PSS 780 composed of the second bonding layer 788, the heat sink layer 786, the sacrificial layer 784, and the SSS 782. Finally, a single light emitting device LED chip as shown in FIG. 6 is fabricated by cutting only with. Particularly, the sacrificial layer 784 existing between the electric conductive SSS 782 and the heat sink layer 786 does not dissolve in the wet etching solution to separate the SSS and the heat sink, but rather interlayer bonds ( bonding).
Second embodiment of semiconductor light emitting device using PSS
Hereinafter, the structure and manufacturing process of the second embodiment of the semiconductor light emitting device using the PSS according to the present invention will be described in detail with reference to FIGS. 8 and 9.
8 is a cross-sectional view showing a semiconductor light emitting device 80 using PSS according to a second embodiment of the present invention. As shown in FIG. 8, the high-performance vertical semiconductor light emitting device 80 includes a first ohmic contact electrode 880, a buffer layer 810, and an n-type semiconductor cladding layer 820. , A light-emitting active layer (830), a p-type semiconductor cladding layer (840), a second ohmic contact electrode (850) and a first bonding layer (bonding layer) 860 are stacked The second bonding layer 988, the heat sink layer 986, the third bonding layer 920, and a separate third support substrate 930 are stacked on the first bonding layer 860. .
The SSS 982 of the PSS 980 used for manufacturing the semiconductor light emitting device according to the present embodiment is an electrical insulator and is composed of a sapphire (Al2O3), AlN, MgO, AlSiC substrate, etc., wherein the semiconductor light emitting device is a PSS hit The thickness of the think layer 786 is 10 microns or less, and is characterized by being formed in a relatively thin thickness.
Therefore, the semiconductor light emitting device according to the present embodiment removes the electrical insulating SSS 982 through the sacrificial layer 984 and wafer-bonds the new third support substrate 930 using the third bonding layer 920. To produce. The third support substrate 930 is a single crystal or polycrystalline wafer, such as Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, which has excellent thermal and electrical conductivity, or Mo, Cu, Ni, Nb, Ta, Ti, Au Metallic foils such as, Ag, Cr, NiCr, CuW, CuMo, and NiW are preferred. In addition, the third bonding layer 920 existing between the third support substrate 930 and the heat sink layer 986 is preferably formed of a stable metal, alloy, or solid solution at a high temperature.
Hereinafter, a manufacturing process of the semiconductor light emitting device 80 of the high performance vertical structure having the above-described structure according to this embodiment will be sequentially described with reference to FIGS. 9A to 9H. In the manufacturing process of the semiconductor light emitting device 90 of the high performance vertical structure using the PSS according to the present embodiment, descriptions of parts overlapping with the manufacturing process of the first embodiment will be omitted.
First, referring to FIG. 9(a), the step a is a step of preparing a first wafer by forming a semiconductor multilayer light emitting structure on an initial growth phase 800 composed of transparent sapphire. The semiconductor multilayer light emitting structure includes a low and high temperature buffering layer (810), an n-type semiconductor cladding layer (820), and a light-emitting active layer (830), p The p-type semiconductor cladding layer 840 is sequentially stacked/grown.
Next, a second reflective ohmic contact electrode 850 is formed on the p-type semiconductor cladding layer, which is the uppermost layer of the multi-layer light emitting structure thin film, and a first bonding layer (860) including a diffusion barrier layer (860) is formed. Are stacked/formed continuously. In addition, before performing wafer bonding with the second wafer, which is the PSS 980, a sapphire growth substrate is used to make a single chip by using a patterning and dry etching process in which a plurality of straight or squares are regularly arranged. Or it is desirable to form a trench 870 to a deeper level.
Next, referring to (b) of FIG. 9, the step b is a step of preparing the PSS 980. The PSS 980 used in the present embodiment includes a sacrificial layer 984 on top of the SSS 982, a heat-sink layer 986 having a relatively thin thickness (10 microns or less), And a second bonding layer 988 is sequentially configured.
The SSS 982 is formed of one of substrates such as an sapphire (Al2O3), an AlN, MgO, and AlSiC substrate that is an electrical insulator, and the sacrificial layer 984 is AlAs, SiO2, Si3N4, ZnO, ZnS, ZnSe , CrN, TiN, Cr, formed of a material containing at least one of various metals, alloys, oxides, the thin heat sink layer 986 is Cu, Ni, Ag, Mo, Al, Au, Nb, W, It is formed of a material containing at least one of CuMo, CuNi, CuW, various metals or alloys, and the second bonding layer 988 is Al-Si, Ag-Cd, Au-Ti, Cu-Ti, Au-Sb , Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si-Cu , Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu It is preferably formed of a material system including at least one of -Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P, and Pd-Ni. Moreover, it can also be formed with materials other than the above-mentioned material systems.
Next, referring to (c) of FIG. 9, in the step c, the heat-bonding bonding is preferably performed at a pressure of 1 kPa to 20 kPa at a temperature of 300° C. or higher.
Next, referring to (d) of FIG. 9, the step d is a step of lifting-off the transparent sapphire substrate, which is the initial growth substrate 800.
Next, referring to FIG. 9(e), the e-step process is a subsequent process step. The subsequent process forms a first thermally stable first ohmic contact electrode 880 through a first ohmic contact electrode material deposition and heat treatment process on the n-type semiconductor clad layer 820, and Si3N4, SiO2, or various electrical insulator materials. It is more preferable to further include the step of electrically passivating the surface or side of the group III-nitride semiconductor device using at least one or more of them.
In addition, the first ohmic contact electrode 880 is Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr , PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, rare earth metals and alloys, metallic silicide, semiconducting silicide, CNTNs (carbonnanotube networks), transparent conductive oxides It is preferably formed of a material containing at least one of (transparent conducting oxide, TCO), transparent conducting nitride (TCN).
Next, referring to (f) and (g) of FIG. 9, the process of manufacturing the final single chip in the f-step process is completed through two steps. First, a temporary supporting substrate (TSS, 910) is attached to the prepared supporting substrate (PSS) as an organic or inorganic bonding material in the opposite direction, and then HF, BOE, H2SO4 depending on the material used as the sacrificial layer 984 , HNO3, H3PO4, KOH, NHOH, KI by dissolving the sacrificial layer 984 using a wet etching solution such as various acid, base, or salt solutions to separate the SSS 982 along the direction of the BB' arrow (separation ) To remove.
Next, referring to FIG. 9 (h), it is a step of finally completing a single chip. First, the third supporting substrate 930 and the heat sink layer 986 are bonded using a third bonding layer 920 formed of electrically conductive soldering or brazing metal or alloy, and in the vertical direction (AA' arrow) Direction) and finally to produce a LED chip which is a unitary light emitting device as shown in FIG.
A third embodiment of a semiconductor light emitting device using PSS
Hereinafter, the structure and manufacturing process of the third embodiment of the semiconductor light emitting device using the PSS according to the present invention will be described in detail with reference to FIGS. 10 and 11.
10 is a cross-sectional view showing a semiconductor light emitting device 10 using PSS according to a third embodiment of the present invention. As shown in FIG. 10, the high-performance vertical semiconductor light emitting device 10 includes a first ohmic contact electrode 1080, a buffer layer 1010, and an n-type semiconductor cladding layer 1020. , A light-emitting active layer (1030), a p-type semiconductor cladding layer (1040), a second ohmic contact electrode 1050 and a first bonding layer (bonding layer) 1060 are stacked The second bonding layer 1188 and the heat sink layer 1188 are stacked on the first bonding layer 1060.
The SSS 1182 of the PSS 1180 used for manufacturing the semiconductor light emitting device according to this embodiment is made of an sapphire (Al2O3), AlN, MgO, AlSiC substrate, which is an electric insulation, and the semiconductor light emitting device is the SSS ( 1182) is characterized in that the heat sink layer 1188 stacked on top has a relatively thick thickness (10 microns or more).
Therefore, in the light emitting device according to the present embodiment, after removing the SSS 1182, which is an electric insulator, through the sacrificial layer 1188 using the LLO process, a thick heat sink layer (without a separate third support substrate-like support) 1186) It supports the multi-layer light emitting structure of the light emitting element.
Hereinafter, a manufacturing process of the semiconductor light emitting device 10 of the high-performance vertical structure having the above-described structure according to this embodiment will be sequentially described with reference to FIGS. 11A to 11H. However, descriptions overlapping with those in the first embodiment described above are omitted.
First, referring to (a) of FIG. 11, in the a-step process, a semiconductor multilayer light emitting structure is formed on a transparent sapphire growth substrate, which is an initial growth substrate 1000. The semiconductor multilayer light emitting structure includes a low/high temperature buffering layer (1010), an n-type semiconductor cladding layer (1020), and a semiconductor light-emitting active layer (1030). , Magnesium (Mg) doped p-type semiconductor cladding layer (Mg-doped semiconductor cladding layer; 1040) are sequentially stacked / grown in a multi-layer structure, the high temperature buffer layer 1010 is silicon (Si) doped group 3 It is preferably a -5 group nitride semiconductor.
In addition, the first bonding layer 1060 including the highly reflective second ohmic contact electrode 1050 and the diffusion barrier layer is sequentially stacked/formed on the p-type semiconductor clad layer 1040, which is the uppermost layer of the semiconductor multilayer light emitting structure thin film.
Next, referring to (b) of FIG. 11, the step b is a step of preparing the PSS 1180. The PSS 1180 includes an SSS 1182 formed of an electrical insulator, a sacrificial layer 1184, and a heat-sink layer having a relatively thick thickness (10 microns or more); 1186) and the second bonding layer (1188) are sequentially configured. Since the PSS 1180 is the same as the PSS 980 of the second embodiment described above except for the thickness of the heat sink layer 1188, duplicate description is omitted.
Next, referring to (c) of FIG. 11, in the step c, the heat-bonding bonding is preferably performed at a pressure of 1 kPa to 20 kPa at a temperature of 300° C. or higher.
Next, referring to (d) of FIG. 11, the transparent sapphire substrate, which is the first growth substrate 1000 in the step d, is lifted off.
Next, referring to (e) of FIG. 11, a subsequent process is performed in the e-step process. The subsequent process is a first ohmic contact electrode material deposition and heat treatment process on the n-type semiconductor clad layer 1020 and the buffer layer 1010 to form a thermally stable first ohmic contact electrode 1080, Si3N4, SiO2, Or it is more preferable to further include the step of electrically passivating the surface or side of the group III-nitride-based semiconductor device using at least one or more of various electrical insulator materials.
In addition, the first ohmic contact electrode 1080 is Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr , PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, rare earth metals and alloys, metallic silicide, semiconducting silicide, CNTNs (carbonnanotube networks), transparent conductive oxides It is preferably formed of a material containing at least one of (transparent conducting oxide, TCO), transparent conducting nitride (TCN).
Next, referring to (f) and (g) of FIG. 11, a temporary supporting substrate (TSS, 1110) is attached as an organic or inorganic bonding material to the opposite direction of the PSS, and the sacrificial layer 1183 The sacrificial layer 1188 is dissolved by using an acid, base, or salt solution determined according to the material used, and the SSS 1182 is removed by separating along the arrow direction (BB' direction). Next, referring to (h) of FIG. 11, the LED chip, which is a unitary light emitting device as shown in FIG. 10, is fabricated by cutting in the vertical direction (in the direction of arrow AA′).

본 발명은 첨부된 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 특히 사파이어 성장기판 상부에 그룹 3-5족 질화물계 반도체를 성장함으로써 제작되는 호모에피택셜 그룹 3-5족 질화물계 반도체 성장기판, 그룹 3-5족 질화물계 반도체 다층 박막을 이용한 구직구조의 레이저다이오드 (laser diode) 및 트랜지스터(transistor) 등을 포함한 각종 광전자 소자도 응용이 가능하다는 점도 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다. The present invention has been described with reference to the embodiments shown in the accompanying drawings, but these are merely exemplary, and those skilled in the art can understand that various modifications and other equivalent embodiments are possible therefrom. Will be able to. In particular, a homogeneous epitaxial group group 3-5 nitride-based semiconductor growth substrate fabricated by growing group 3-5 nitride semiconductors on top of a sapphire growth substrate, and a laser diode of a job search structure using a group 3-5 nitride-based semiconductor multilayer thin film It will also be understood that various optoelectronic devices including (laser diode) and transistors are applicable. Therefore, the true protection scope of the present invention should be defined only by the appended claims.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

도 1은 종래의 기술에 따라 수직구조의 반도체 발광소자를 제조함에 있어서, 일반적으로 행해지는 레이저 리프트 오프(laser lift-off; LLO) 공정을 도시한 단면도이다.
도 2는 종래의 기술에 따라, 레이저 리프트 오프(laser lift off; LLO) 공정을 행하기 전, 그룹 3-5족 질화물계 반도체 단결정 박막 성장방향에 구조적으로 안정하며 강하게 밀착되어 있는 지지기판이 형성된 단면도들이다.
도 3은 종래의 기술에 따라, LLO 공정과 구조적으로 안정하며 강하게 밀착되어 있는 지지기판을 접목하여 제작한 수직구조의 그룹 3-5족 질화물계 반도체 발광소자의 단면도들이다.
도 4의 (a) 내지 (e)는 본 발명의 바람직한 제 1 실시예에 따른 준비된 지지기판(Prepared Supporting Substrate; 이하 'PSS'라 한다)의 다양한 실시 형태들을 예시적으로 도시한 적층 단면도들이다.
도 5의 (a) 내지 (e)는 본 발명의 제 2 실시예에 따른 PSS의 다양한 실시 형태들을 예시적으로 도시한 적층 단면도들이다.
도 6은 본 발명에 따른 PSS를 이용하여 제작된 최종적인 단일칩 형태의 수직구조의 반도체 발광소자의 제 1 실시예를 도시한 단면도이며, 도 7은 도 6의 제 1 실시예에 따른 반도체 발광소자의 제조 과정을 순차적으로 도시한 단면도들이다.
도 8은 본 발명에 따른 PSS를 이용하여 제작된 최종적인 단일칩 형태의 수직구조의 반도체 발광소자의 제 2 실시예를 도시한 단면도이며, 도 9는 도 8의 제 2 실시예에 따른 반도체 발광소자의 제조 과정을 순차적으로 도시한 단면도들이다.
도 10은 본 발명에 따른 PSS를 이용하여 제작된 최종적인 단일칩 형태의 수직구조의 반도체 발광소자의 제 3 실시예를 도시한 단면도이며, 도 11은 도 10의 제 3 실시예에 따른 반도체 발광소자의 제조 과정을 순차적으로 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
40, 50, 780, 980, 1180 : PSS
400, 500, 782, 982, 1182 : SSS
410, 510, 784, 984, 1184 : 희생층
420, 422, 520, 522, 786, 986, 1186 : 히트 씽크층
430, 530, 788, 988, 1188 : PSS의 본딩층
60, 80, 10 : 반도체 발광소자
600, 800, 1000 : 최초 성장기판
680, 880, 1080 : 제 1 오믹접촉 전극
610, 810, 1010 : 버퍼층
620, 820, 1020 : n형 반도체 클래드층
630, 830, 1030 : 발광 활성층
640, 840, 1040 : p형 반도체 클래드층
650, 850, 1050 : 제 2 오믹접촉 전극
660, 860, 1060 : 제 1 본딩층
910, 1110 : 임시 지지기판(TSS)1 is a cross-sectional view showing a laser lift-off (LLO) process that is generally performed in manufacturing a semiconductor light emitting device having a vertical structure according to a conventional technique.
Figure 2, according to the prior art, before performing a laser lift off (laser lift off (LLO)) process, a structurally stable and strongly adhered support substrate is formed in the growth direction of the group 3-5 nitride semiconductor single crystal thin film These are the cross sections.
3 is a cross-sectional view of a group 3-5 nitride semiconductor semiconductor light emitting device having a vertical structure manufactured by grafting a support substrate that is structurally stable and strongly adhered to an LLO process according to a conventional technique.
4A to 4E are stacked cross-sectional views illustrating various embodiments of a prepared supporting substrate (hereinafter referred to as'PSS') according to a first preferred embodiment of the present invention.
5A to 5E are stacked cross-sectional views exemplarily showing various embodiments of the PSS according to the second embodiment of the present invention.
6 is a cross-sectional view showing a first embodiment of a final single-chip semiconductor light emitting device manufactured using a PSS according to the present invention, and FIG. 7 is a semiconductor light emitting device according to the first embodiment of FIG. 6. These are cross-sectional views sequentially showing a device manufacturing process.
8 is a cross-sectional view showing a second embodiment of the final single-chip semiconductor light emitting device manufactured using the PSS according to the present invention, and FIG. 9 is a semiconductor light emitting device according to the second embodiment of FIG. 8. These are cross-sectional views sequentially showing a device manufacturing process.
10 is a cross-sectional view showing a third embodiment of the final single-chip vertical semiconductor light emitting device manufactured using the PSS according to the present invention, and FIG. 11 is a semiconductor light emitting device according to the third embodiment of FIG. These are cross-sectional views sequentially showing a device manufacturing process.
<Explanation of reference numerals for main parts of drawings>
40, 50, 780, 980, 1180: PSS
400, 500, 782, 982, 1182: SSS
410, 510, 784, 984, 1184: sacrificial layer
420, 422, 520, 522, 786, 986, 1186: Heat sink layer
430, 530, 788, 988, 1188: PSS bonding layer
60, 80, 10: semiconductor light emitting device
600, 800, 1000: first growth substrate
680, 880, 1080: 1st ohmic contact electrode
610, 810, 1010: buffer layer
620, 820, 1020: n-type semiconductor clad layer
630, 830, 1030: light-emitting active layer
640, 840, 1040: p-type semiconductor cladding layer
650, 850, 1050: second ohmic contact electrode
660, 860, 1060: 1st bonding layer
910, 1110: Temporary support substrate (TSS)

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

Claims (22)

Si, Ge, SiGe, GaAs, GaP, ZnO, GaN, AlGaN, AlN, InP 및 ITO 중에서 어느 하나의 재질로 선택된 선택지지기판(selected supporting substrate); A selected supporting substrate selected from any one of Si, Ge, SiGe, GaAs, GaP, ZnO, GaN, AlGaN, AlN, InP and ITO; 상기 선택지지기판 상부에 형성되며, 열 및 전기 전도체로서 습식식각용액(wet etching solution)에 용해(dissolution) 가능한 희생층(sacrificial layer);A sacrificial layer formed on the selected supporting substrate and capable of dissolving in a wet etching solution as a thermal and electrical conductor; 상기 희생층의 상부에 형성되며, 열 및 전기 전도체로 이루어진 히트 씽크층(heat-sink layer); 및A heat-sink layer formed on the sacrificial layer and made of heat and electrical conductors; And 상기 히트 씽크층의 상부에 형성되며, 실리콘 또는 브레이징(brazing) 금속을 포함하는 재질로 이루어진 본딩층을 구비하는 것을 특징으로 하는 반도체 발광소자용 지지기판. A support substrate for a semiconductor light emitting device, which is formed on an upper portion of the heat sink layer and comprises a bonding layer made of a material containing silicon or a brazing metal. 제1항에 있어서, 상기 히트 씽크층은 The method of claim 1, wherein the heat sink layer 금속 재질로 이루어져 있거나, Made of metal or Cu, Ni, Ag, Mo, Al, Au, W, Ti, Cr, Ta, Al, Pd, Pt, 및 Si 중에서 적어도 하나의 성분을 포함하는 합금, 고용체, 질화물 또는 산화물로 이루어진 것을 특징으로 하는 반도체 발광소자용 지지기판. Semiconductor comprising at least one of Cu, Ni, Ag, Mo, Al, Au, W, Ti, Cr, Ta, Al, Pd, Pt, and Si, solid solution, nitride, or oxide Support substrate for light emitting device. 제1항에 있어서, 상기 히트 씽크층은 The method of claim 1, wherein the heat sink layer 0.1㎛ ~ 30㎛ 의 두께로 형성되는 것을 특징으로 하는 반도체 발광소자용 지지기판. Support substrate for a semiconductor light emitting device characterized in that it is formed to a thickness of 0.1㎛ ~ 30㎛. 제1항에 있어서, 상기 본딩층은 According to claim 1, wherein the bonding layer Au, Cu, Ni, Al, Ge, Bi, Pd, W, Mo 및 Ag 중에서 선택된 하나의 금속 또는 Si로 이루어져 있거나, 상기 물질들 중에서 적어도 하나가 포함된 합금 또는 고용체로 이루어진 것을 특징으로 하는 반도체 발광소자용 지지기판. Semiconductor light emission, characterized in that it consists of one metal or Si selected from Au, Cu, Ni, Al, Ge, Bi, Pd, W, Mo and Ag, or is made of an alloy or solid solution containing at least one of the materials. Device support substrate. 제4항에 있어서, 상기 본딩층은,According to claim 4, The bonding layer, Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si-Cu, Ag-Cu, Ag-Zn , Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P 및 Pd-Ni 중에서 선택된 합금 또는 고용체로 이루어진 것을 특징으로 하는 반도체 발광소자용 지지기판. Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu- Sb, Cd-Cu, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Semiconductor luminescence characterized by consisting of an alloy or solid solution selected from Au-Ag-Cu, Cu-Cu 2 O, Cu-Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P and Pd-Ni Device support substrate. Al2O3, AlN, MgO, AlSiC, BN, BeO, TiO2 및 SiO2 중에서 어느 하나의 재질로 선택된 선택지지기판;Al 2 O 3 , AlN, MgO, AlSiC, BN, BeO, TiO 2 and SiO 2 selected support substrate selected from any one material; 상기 선택지지기판 상부에 형성되며, 열 및 전기 전도체로서 습식식각용액에 용해 가능한 희생층;A sacrificial layer formed on the selected supporting substrate and soluble in a wet etching solution as a thermal and electrical conductor; 상기 희생층의 상부에 형성되며, 열 및 전기 전도체로 이루어진 히트 씽크층; 및A heat sink layer formed on the sacrificial layer and formed of heat and electrical conductors; And 상기 히트 씽크층의 상부에 형성되며, 실리콘(Si) 또는 브레이징 금속을 포함하는 재질로 이루어진 본딩층을 구비하는 것을 특징으로 하는 반도체 발광소자용 지지기판. A support substrate for a semiconductor light emitting device, which is formed on the heat sink layer and includes a bonding layer made of a material containing silicon (Si) or a brazing metal. 제6항에 있어서, 상기 히트 씽크층은 The method of claim 6, wherein the heat sink layer 금속 재질로 이루어져 있거나, Made of metal or Cu, Ni, Ag, Mo, Al, Au, W, Ti, Cr, Ta, Al, Pd, Pt, 및 Si 중에서 적어도 하나의 성분을 포함하는 합금, 고용체, 질화물 또는 산화물로 이루어진 것을 특징으로 하는 반도체 발광소자용 지지기판. Semiconductor comprising at least one of Cu, Ni, Ag, Mo, Al, Au, W, Ti, Cr, Ta, Al, Pd, Pt, and Si, solid solution, nitride, or oxide Support substrate for light emitting device. 제6항에 있어서, 상기 히트 씽크층은 The method of claim 6, wherein the heat sink layer 0.1㎛ ~ 500㎛ 의 두께로 형성되는 것을 특징으로 하는 반도체 발광소자용 지지기판. Support substrate for a semiconductor light emitting device, characterized in that formed in a thickness of 0.1㎛ ~ 500㎛. 제6항에 있어서, 상기 본딩층은 The method of claim 6, wherein the bonding layer Au, Cu, Ni, Al, Ge, Bi, Pd, W, Mo 및 Ag 중에서 선택된 하나의 금속 또는 Si로 이루어져 있거나, 상기 물질들 중에서 적어도 하나가 포함된 합금 또는 고용체로 이루어진 것을 특징으로 하는 반도체 발광소자용 지지기판. Semiconductor light emission, characterized in that it consists of one metal or Si selected from Au, Cu, Ni, Al, Ge, Bi, Pd, W, Mo and Ag, or is made of an alloy or solid solution containing at least one of the materials. Device support substrate. 제9항에 있어서, 상기 본딩층은10. The method of claim 9, The bonding layer Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si-Cu, Ag-Cu, Ag-Zn , Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P 및 Pd-Ni 중에서 선택된 합금 또는 고용체로 이루어진 것을 특징으로 하는 반도체 발광소자용 지지기판. Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu- Sb, Cd-Cu, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Semiconductor luminescence characterized by consisting of an alloy or solid solution selected from Au-Ag-Cu, Cu-Cu 2 O, Cu-Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P and Pd-Ni Device support substrate. 제1항 내지 제5항 중 어느 하나의 항에 기재된 반도체 발광소자용 지지기판을 이용하여 수직구조의 반도체 발광소자를 제조하는 방법에 있어서, In the method for manufacturing a semiconductor light emitting device having a vertical structure using the support substrate for a semiconductor light emitting device according to any one of claims 1 to 5, (a)사파이어 기판 상부에 버퍼층, n형 반도체 클래드층, 발광활성층, p형 반도체 클래드 층, p형 오믹접촉 전극 및 본딩층이 순차적으로 적층된 제1웨이퍼를 준비하는 단계;(a) preparing a first wafer in which a buffer layer, an n-type semiconductor clad layer, a light-emitting active layer, a p-type semiconductor clad layer, a p-type ohmic contact electrode and a bonding layer are sequentially stacked on the sapphire substrate; (b)선택지지기판 상부에 희생층, 히트 씽크층 및 본딩층이 순차적으로 적층된 제2웨이퍼를 준비하는 단계;(b) preparing a second wafer in which a sacrificial layer, a heat sink layer, and a bonding layer are sequentially stacked on the selected support substrate; (c)상기 제1웨이퍼의 본딩층과 상기 제2웨이퍼의 본딩층을 본딩하는 단계;(c) bonding the bonding layer of the first wafer and the bonding layer of the second wafer; (d)상기 (c)단계의 결과물로부터, 상기 제1웨이퍼의 사파이어 기판을 분리하는 단계;(d) separating the sapphire substrate of the first wafer from the result of step (c); (e)상기 제1웨이퍼의 버퍼층 상부에 n형 오믹접촉 전극을 형성하고, 패시배이션하는 단계; 및 (e) forming an n-type ohmic contact electrode on the buffer layer of the first wafer, and performing passivation; And (f)상기 (e)단계의 결과물을 단일칩으로 절단하는 단계를 구비하는 것을 특징으로 하는 수직구조의 반도체 발광소자 제조 방법.(f) A method of manufacturing a semiconductor light emitting device having a vertical structure, comprising the step of cutting the result of step (e) into a single chip. 제11항에 있어서,The method of claim 11, 상기 제2웨이퍼의 히트 씽크층의 두께가 30 ㎛ 이상인 경우, When the thickness of the heat sink layer of the second wafer is 30 μm or more, 상기 (e)단계 이후, 습식식각방법으로 상기 제2웨이퍼의 희생층을 용해하여, 상기 제2웨이퍼의 선택지지기판을 분리하는 단계를 더 구비하는 것을 특징으로 하는 수직구조의 반도체 발광소자 제조 방법. After the step (e), a method of manufacturing a semiconductor light emitting device having a vertical structure further comprising dissolving the sacrificial layer of the second wafer by a wet etching method to separate the selected support substrate of the second wafer. . 제11항에 있어서, 상기 (c)단계는The method of claim 11, wherein step (c) is 적어도 300℃의 온도 및 1㎫ 내지 20㎫의 압력에서 열-압착 본딩 방법으로 이루어지는 것을 특징으로 하는 수직구조의 반도체 발광소자 제조 방법. A method of manufacturing a semiconductor light emitting device having a vertical structure, characterized by comprising a thermo-compression bonding method at a temperature of at least 300°C and a pressure of 1 MPa to 20 MPa. 제11항에 있어서, 상기 (d)단계는The method of claim 11, wherein step (d) is 레이저 빔(laser beam)을 상기 사파이어 기판에 조사(irradiation)하는 레이저 리프트 오프 방법, 기계-화학적 연마 방법 및 습식식각용액을 이용한 습식식각방법 중에서 선택되는 것을 특징으로 하는 수직구조의 반도체 발광소자 제조 방법. A method of manufacturing a semiconductor light emitting device having a vertical structure, characterized in that it is selected from a laser lift-off method for irradiating a laser beam to the sapphire substrate, a mechanical-chemical polishing method, and a wet etching method using a wet etching solution. . 제6항 내지 제10항 중 어느 하나의 항에 기재된 반도체 발광소자용 지지기판을 이용하여 수직구조의 반도체 발광소자를 제조하는 방법에 있어서, A method for manufacturing a semiconductor light emitting device having a vertical structure using the support substrate for a semiconductor light emitting device according to any one of claims 6 to 10, (a)사파이어 기판 상부에 버퍼층, n형 반도체 클래드층, 발광활성층, p형 반도체 클래드 층, p형 오믹접촉 전극 및 본딩층이 순차적으로 적층된 제1웨이퍼를 준비하는 단계;(a) preparing a first wafer in which a buffer layer, an n-type semiconductor clad layer, a light-emitting active layer, a p-type semiconductor clad layer, a p-type ohmic contact electrode and a bonding layer are sequentially stacked on the sapphire substrate; (b)선택지지기판 상부에 희생층, 히트 씽크층 및 본딩층이 순차적으로 적층된 제2웨이퍼를 준비하는 단계;(b) preparing a second wafer in which a sacrificial layer, a heat sink layer, and a bonding layer are sequentially stacked on the selected support substrate; (c)상기 제1웨이퍼의 본딩층과 상기 제2웨이퍼의 본딩층을 본딩하는 단계;(c) bonding the bonding layer of the first wafer and the bonding layer of the second wafer; (d)상기 (c)단계의 결과물로부터, 상기 제1웨이퍼의 사파이어 기판을 분리하는 단계;(d) separating the sapphire substrate of the first wafer from the result of step (c); (e)상기 제1웨이퍼의 버퍼층 상부에 n형 오믹접촉 전극을 형성하고, 패시배이션하는 단계; (e) forming an n-type ohmic contact electrode on the buffer layer of the first wafer, and performing passivation; (f)상기 제2웨이퍼의 희생층을 습식식각 방법으로 용해하여, 상기 제2웨이퍼의 선택지지기판을 분리하는 단계; 및(f) dissolving the sacrificial layer of the second wafer by a wet etching method to separate the selected support substrate of the second wafer; And (g)상기 (f)단계의 결과물을 단일칩으로 절단하는 단계를 구비하는 것을 특징으로 하는 수직구조의 반도체 발광소자 제조 방법.(g) A method of manufacturing a semiconductor light emitting device having a vertical structure, comprising the step of cutting the result of step (f) into a single chip. 제15항에 있어서,The method of claim 15, 상기 제2웨이퍼의 히트 씽크층의 두께가 30 ㎛ 이하인 경우, When the thickness of the heat sink layer of the second wafer is 30 μm or less, 상기 (g)단계 이전에, 상기 (f)단계의 결과물에서 상기 제2웨이퍼의 히트 씽크층 표면에 별도의 본딩층을 형성하고, 상기 별도의 본딩층에 열 및 전기 전도체로 이루어진 별도의 지지기판을 본딩하는 단계를 더 구비하는 것을 특징으로 하는 수직구조의 반도체 발광소자 제조 방법. Before the step (g), a separate bonding layer is formed on the surface of the heat sink layer of the second wafer in the result of the step (f), and a separate supporting substrate made of thermal and electrical conductors is formed on the separate bonding layer. A method of manufacturing a semiconductor light emitting device having a vertical structure, further comprising the step of bonding. 제16항에 있어서, 상기 별도의 지지기판은The method of claim 16, wherein the separate support substrate Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo 및 NiW 중에서 어느 하나의 재질로 이루어진 것을 특징으로 하는 수직구조의 반도체 발광소자 제조 방법. Characterized in that it is made of any one of Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo, and NiW Method for manufacturing a semiconductor light emitting device having a vertical structure. 제15항에 있어서, 상기 (c)단계는The method of claim 15, wherein step (c) is 적어도 300℃의 온도 및 1㎫ 내지 20㎫의 압력에서 열-압착 본딩 방법으로 이루어지는 것을 특징으로 하는 수직구조의 반도체 발광소자 제조 방법. A method of manufacturing a semiconductor light emitting device having a vertical structure, characterized by comprising a thermo-compression bonding method at a temperature of at least 300°C and a pressure of 1 MPa to 20 MPa. 제15항에 있어서, 상기 (d)단계는The method of claim 15, step (d) is 레이저 빔(laser beam)을 상기 사파이어 기판에 조사(irradiation)하는 레이저 리프트 오프 방법, 기계-화학적 연마 방법 및 습식식각용액을 이용한 습식식각 방법 중에서 선택되는 것을 특징으로 하는 수직구조의 반도체 발광소자 제조 방법.A method of manufacturing a semiconductor light emitting device having a vertical structure, characterized in that it is selected from a laser lift-off method for irradiating a laser beam to the sapphire substrate, a mechanical-chemical polishing method, and a wet etching method using a wet etching solution. . 삭제delete 삭제delete 삭제delete
KR1020070108602A 2006-12-08 2007-10-29 Supporting substrates for semiconductor light emitting device and method of manufacturing vertical structured semiconductor light emitting device using the supporting substrates KR100916366B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060124943 2006-12-08
KR1020060124943 2006-12-08

Publications (2)

Publication Number Publication Date
KR20080053180A KR20080053180A (en) 2008-06-12
KR100916366B1 true KR100916366B1 (en) 2009-09-11

Family

ID=39807638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070108602A KR100916366B1 (en) 2006-12-08 2007-10-29 Supporting substrates for semiconductor light emitting device and method of manufacturing vertical structured semiconductor light emitting device using the supporting substrates

Country Status (1)

Country Link
KR (1) KR100916366B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101171855B1 (en) * 2008-06-02 2012-08-07 엘지이노텍 주식회사 Supporting substrates for semiconductor light emitting device and high-performance vertical structured semiconductor light emitting devices using supporting substrates
KR101210426B1 (en) * 2012-02-28 2012-12-11 한빔 주식회사 Sub-mount substrate for semiconductor light emitting element and method of fabricating a semiconductor light emitting element using the same
KR101219078B1 (en) 2012-02-28 2013-01-11 한빔 주식회사 Sub-mount substrate for semiconductor light emitting element and method of fabricating a semiconductor light emitting element using the same
KR101231118B1 (en) 2008-06-02 2013-02-07 엘지이노텍 주식회사 Supporting substrates for semiconductor light emitting device and high-performance vertical structured semiconductor light emitting devices using supporting substrates
US8877530B2 (en) 2008-06-02 2014-11-04 Lg Innotek Co., Ltd. Supporting substrate for preparing semiconductor light-emitting device and semiconductor light-emitting device using supporting substrates
KR101564342B1 (en) 2009-03-31 2015-10-29 서울바이오시스 주식회사 Fabrication method of light emitting diode

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100008123A (en) 2008-07-15 2010-01-25 고려대학교 산학협력단 Vertical light emitting devices with the support composed of double heat-sinking layer
KR101330176B1 (en) * 2011-08-24 2013-11-15 삼성전자주식회사 Light emitting device and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060018300A (en) * 2004-08-24 2006-03-02 삼성전기주식회사 Vertical nitride semiconductor light emitting diode
KR20060093225A (en) * 2005-02-21 2006-08-24 엘지전자 주식회사 Method for lifting off substrate from gan thin film
KR100638869B1 (en) * 2005-06-21 2006-10-27 삼성전기주식회사 Method of fabricating nitride type compound layer, gan substrate and vertical structure nitride type semiconductor light emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060018300A (en) * 2004-08-24 2006-03-02 삼성전기주식회사 Vertical nitride semiconductor light emitting diode
KR20060093225A (en) * 2005-02-21 2006-08-24 엘지전자 주식회사 Method for lifting off substrate from gan thin film
KR100638869B1 (en) * 2005-06-21 2006-10-27 삼성전기주식회사 Method of fabricating nitride type compound layer, gan substrate and vertical structure nitride type semiconductor light emitting device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101171855B1 (en) * 2008-06-02 2012-08-07 엘지이노텍 주식회사 Supporting substrates for semiconductor light emitting device and high-performance vertical structured semiconductor light emitting devices using supporting substrates
KR101231118B1 (en) 2008-06-02 2013-02-07 엘지이노텍 주식회사 Supporting substrates for semiconductor light emitting device and high-performance vertical structured semiconductor light emitting devices using supporting substrates
US8877530B2 (en) 2008-06-02 2014-11-04 Lg Innotek Co., Ltd. Supporting substrate for preparing semiconductor light-emitting device and semiconductor light-emitting device using supporting substrates
US9224910B2 (en) 2008-06-02 2015-12-29 Lg Innotek Co., Ltd. Supporting substrate for preparing semiconductor light-emitting device and semiconductor light-emitting device using supporting substrates
KR101564342B1 (en) 2009-03-31 2015-10-29 서울바이오시스 주식회사 Fabrication method of light emitting diode
KR101210426B1 (en) * 2012-02-28 2012-12-11 한빔 주식회사 Sub-mount substrate for semiconductor light emitting element and method of fabricating a semiconductor light emitting element using the same
KR101219078B1 (en) 2012-02-28 2013-01-11 한빔 주식회사 Sub-mount substrate for semiconductor light emitting element and method of fabricating a semiconductor light emitting element using the same
WO2013129805A1 (en) * 2012-02-28 2013-09-06 한빔 주식회사 Sub-mount substrate for semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device using same

Also Published As

Publication number Publication date
KR20080053180A (en) 2008-06-12

Similar Documents

Publication Publication Date Title
US9224910B2 (en) Supporting substrate for preparing semiconductor light-emitting device and semiconductor light-emitting device using supporting substrates
US8946745B2 (en) Supporting substrate for manufacturing vertically-structured semiconductor light-emitting device and semiconductor light-emitting device using the supporting substrate
TWI520387B (en) Vertical structured semiconductor light emitting device and its manufacturing method
KR100916366B1 (en) Supporting substrates for semiconductor light emitting device and method of manufacturing vertical structured semiconductor light emitting device using the supporting substrates
JP2009099675A (en) Method of manufacturing light emitting diode, light emitting diode, and lamp
KR100999548B1 (en) A supporting substrate for manufacturing vertical structured semiconductor light emitting device, method of manufacturing the semiconductor light emitting device using the supporting substrate and vertical structured semiconductor light emitting devices
KR100886110B1 (en) Supporting substrates for semiconductor light emitting device and method of manufacturing vertical structured semiconductor light emitting device using the supporting substrates
EP3143648A1 (en) Method of forming a light-emitting device
KR20090105462A (en) Vertical structured group 3 nitride-based light emitting diode and its fabrication methods
KR101231118B1 (en) Supporting substrates for semiconductor light emitting device and high-performance vertical structured semiconductor light emitting devices using supporting substrates
KR101480551B1 (en) vertical structured group 3 nitride-based light emitting diode and its fabrication methods
KR101499954B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
KR20090111889A (en) Fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
KR101171855B1 (en) Supporting substrates for semiconductor light emitting device and high-performance vertical structured semiconductor light emitting devices using supporting substrates
KR101526566B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
KR101499953B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
KR101648809B1 (en) Light emitting device, light emitting device package and method for fabricating the same
KR20090115830A (en) Fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120605

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130806

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140805

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150806

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160805

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180809

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190812

Year of fee payment: 11