KR100902080B1 - Insulator electric conduction plate, method of manufacturing the insulator electric conduction plate - Google Patents
Insulator electric conduction plate, method of manufacturing the insulator electric conduction plate Download PDFInfo
- Publication number
- KR100902080B1 KR100902080B1 KR1020080067566A KR20080067566A KR100902080B1 KR 100902080 B1 KR100902080 B1 KR 100902080B1 KR 1020080067566 A KR1020080067566 A KR 1020080067566A KR 20080067566 A KR20080067566 A KR 20080067566A KR 100902080 B1 KR100902080 B1 KR 100902080B1
- Authority
- KR
- South Korea
- Prior art keywords
- plate
- unit
- hole
- conductive
- opening
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
Description
본 발명은 부도체인 유리판을 마이크로 블라스트(Micro Blast) 가공특성을 이용한 반도체칩 검사용 통전핀을 통전하는 통전핀헤드의 한판단위 통전판 제조방법에 관한 것으로서, 가공된 한판단위 통전판 상면의 지정된 통전배선홀 위치에 통전핀을 정밀하게 접합하고 하면의 하프홀에 연결핀이 삽입되는 구조로 조립되며 한판단위 통전판은 웨이퍼에 패턴된 반도체 칩을 전기적 특성검사를 하여 양품과 불량품으로 선별하는 한판단위 통전판헤드 프로브카드로 제조되는 것이다.The present invention relates to a method for manufacturing a plate-by-plate unit plate of a plate pin head for energizing a non-conductor glass plate through a plate pin for semiconductor chip inspection using micro blast processing characteristics. It is assembled into a structure in which the conductive pin is precisely bonded at the wiring hole position and the connecting pin is inserted into the half hole on the bottom surface. The board is a board unit that selects good and defective products by inspecting the semiconductor chip patterned on the wafer for electrical characteristics. It is made of an energizing plate head probe card.
통전핀헤드 조립체의 정열판은 반도체인 실리콘판을 건식에칭으로 관통홀을 가공하여 통전핀헤드 정열판으로 사용하였으나 실리콘판의 고유저항 값으로 반도체되는 것이다. 실리콘판 고유저항을 통전판에 전도를 차단하기 위해 실리콘판 전면과 관통홀에 산화막으로 증착하였으나 실리콘판 관통홀은 에칭의 정밀성에 따라 절연막이 균일하게 증착이 않되거나 관통홀에 절연막이 정밀하게 증착이 않되여 절연막이 떨어지는 문제가 발생되어 통전핀을 정열판 관통홀에 조립시 누설전류가 발생된다.The alignment plate of the current-carrying pin head assembly is used as a current-carrying pin head alignment plate by processing through-holes using a silicon plate, which is a semiconductor, by dry etching. The resistivity of the silicon plate was deposited with an oxide film on the front surface of the silicon plate and through-holes in order to block conduction on the conduction plate. In this case, a problem arises that the insulating film falls, and a leakage current is generated when the current supply pin is assembled into the heat exchanger plate through-hole.
상기 실리콘판 관통홀벽 누설전류 문제로 통전핀헤드 조립체의 정열판을 부도체인 소다라임유리판 ,파이렉스유리판, 석영유리판에 통전핀 삽입을 위한 홀을 가공하여 한판단위 통전판 홀에 통전배선을 매립하여 통전핀헤드 조립체로 사용된다.Due to the leakage current problem of the silicon plate through-hole wall, the heat exchanger plate of the current-carrying pin head assembly is processed into a non-conductor soda-lime glass plate, a pyrex glass plate, and a quartz glass plate to insert the electricity supply pin into the plate-by-plate unit hole. Used as a pinhead assembly.
상기 통전핀 헤드 조립체인 통전판은 고정밀도 미세입자을 사용하여 미세가공인 Micro Blast공법을 이용하여 한판단위 통전판을 균일하고 정밀하게 가공 하는 것이다.The current-carrying plate of the current-carrying pin head assembly is to uniformly and precisely process the current-carrying plate by using the micro blast method, which is a micro process using high precision microparticles.
본 발명의 해결과제는 실리콘기판을 관통홀 건식에칭으로 가공되는 통전판은 실리콘기판이 500um 이상으로 에칭시 관통홀 에칭정밀도, 각 관통홀 에칭크기 균일성, 공정시 사용된 포토레지스트 잔재물 등에 의거 산화막이 균일하게 증착 않되고 누설전류가 발생하는 문제.The problem to be solved by the present invention is that the current-carrying plate processed through the silicon substrate by through-hole dry etching has an oxide film based on the through-hole etching precision when etching the silicon substrate to 500 μm or more, the uniformity of each through-hole etching size, and the photoresist residue used during the process. This problem does not deposit evenly and leakage current occurs.
본 발명의 다른 해결과제는 실리콘기판은 에칭된 각 관통홀의 정밀도와 균일성 차이로 통전판을 한판단위로 적용을 못하는 문제.Another problem of the present invention is that the silicon substrate is not able to apply the current-carrying plate by the unit by the difference in precision and uniformity of each through-hole etched.
통전핀헤드 조립체로 사용되는 통전판은 실리콘기판으로 상면에서 일정깊이로 에칭하고 뒤집어서 하면에서 일정깊이 에칭하여 관통홀을 양방향으로 에칭 함으로서 에칭시 관통홀벽에는 거칠기가 발생되는 문제와 누설전류를 해소하기위해 실리콘판 전면과 관통홀벽에 산화막을 증착하는 문제를 해소하기 위해 통전판 헤드인 통전판을 부도체(절연체)인 소다라임유리판, 석영유리판, 파이렉스유리판 으로 제조하고 선정되는 통전판을 고정밀도 미세가공을 실현하는 마이크로 블라스트 공법에 의해 미세입자를 압축 공기에 의해 관통홀가공, 하프홀가공, 요홈가공, 슬릿홈가공을 미세가공하여 하프홀 또는 관통홀에 금속을 매립하여 한판단위 통전판에 더트별로 동일하게 통전판의 통전배선으로 가공되는 것이다.The current-carrying plate used as the current-carrying pin head assembly is a silicon substrate, which is etched to a certain depth on the upper surface, flipped and etched to a certain depth on the lower surface to etch through holes in both directions, thereby eliminating the problem of roughness in the through-hole wall during etching and leakage current. In order to solve the problem of depositing an oxide film on the front surface of the silicon plate and through hole wall, the current-carrying plate, which is the current-carrying plate head, is made of soda-lime glass plate, quartz glass plate, and Pyrex glass plate which are insulators. The micro blasting method realizes fine particles through compressed air through through hole processing, half hole processing, groove processing, and slit groove processing, and embeds metal in half holes or through holes, and the dirt per plate. Similarly, it is processed by the energization wiring of the energization plate.
본 발명은 통전핀 헤드인 한판단위 통전판을 부도체로 선정하여 가공하여 사용하며 하프홀을 마이크로 블라스트 가공특성으로 형성되는 대략 역삼각원형 하프홀에 상면의 하프홀에만 금속을 매립하여 통전배선을 형성하여 통전배선에 통전핀을 정밀하게 접합하고 하면의 하프홀은 비아홀이 되여 인터포져의 연결핀이 삽입되여 통전되는 통전핀헤드가 되는 것이다. 또한 통전판 상면에서 홀과 홀을 단차지게 배설하여 하프홀을 가공하여 반도체 칩검사 패드피치의 협피치를 대응할수 있도록 단차지게 홀을 배설하는 것이다.According to the present invention, it is used to select and process a single plate unit conducting plate, which is a conducting pin head, as a non-conductor, and forms a conducting wiring by embedding a metal only in the half hole of the upper surface in an approximately inverted triangular half hole formed with microblast processing characteristics. The pins are precisely bonded to the energizing wiring, and the lower half holes become via holes, so that the connecting pins of the interposers are inserted into the energizing pin heads. In addition, the holes and holes are stepped on the top of the energizing plate to process the half holes, and the holes are stepped to cope with the narrow pitch of the semiconductor chip inspection pad pitch.
상기 한판단위 통전판을 부도체로 선정함으로써 실리콘판 사용시 실리콘판의 절연정도와 가공정밀도에 따라 관통홀에 발생되는 누설전류를 없게 하고 한판단위 통전판에 더트별로 동일한 관통홀을 가공할수있는 것이다.By selecting the non-conductor plate as a non-conductor, it is possible to process the same through hole for each dirt in the plate-by-plate plate by eliminating the leakage current generated in the through hole according to the degree of insulation and processing accuracy of the silicon plate when using the silicon plate.
마이크로 블라스트 공법으로 부도체를 상면에서 1차로 마이크로 블라스트 가공법으로 하프홀을 가공하고 뒤집어서 하면에 2차로 마이크로 블라스트 가공법으로 하프홀을 가공하면 상면 하프홀과 하면 하프홀이 관통되며 하프홀은 마이크로 블라스트 가공특성상 대략 역원통삼각형으로 가공되는 것이다.If the non-conductor is first processed from the upper surface by the micro blasting method, the half hole is processed by the micro blast processing method, and then reversed. When the half hole is processed by the micro blast processing method on the lower surface, the half hole is penetrated by the upper half hole and the lower half. It is roughly processed into an inverted cylindrical triangle.
즉 상면 하프홀의 가공시작 상면원은 크고 끝부분의 홀의 원은 가공시작 상면원보다 원의 크기가 작게 가공되며, 하면 하프홀의 가공시작 하면원은 크고 끝부분의 홀의 원은 가공시작원보다 원의 크기가 작게 가공되여 가공완료된 관통홀 형상은 상면 하프홀과 하면 하프홀이 중간부분 작게 되여 상면 하프홀과 하면 하프홀은 서로 역원통삼각형 형상으로 관통되는 것이다.That is, the upper half circle of the upper half hole is larger and the circle of the end hole is smaller in size than the upper half circle of the starting hole.The lower half of the half hole is larger than the starting circle of the circle. The processed through-hole shape is small in size and the upper half hole and the lower half hole are smaller in the middle part, so that the upper half hole and the lower half hole penetrate each other in an inverted cylindrical triangle shape.
또한 선정된 부도체를 상면에서 1차로 마이크로 블라스트 가공법으로 하프관통개구을 가공하고 뒤집어서 하면에 2차로 마이크로 블라스트 가공법으로 하프관통개구을 가공하면 상면 하프관통개구와 하면 하프관통개구가 관통되며 마이크로 블라스트 가공특성상 대략 역원통사각형으로 가공되는 것이다.In addition, if the selected non-conductor is processed through the half through-hole by the microblast processing method from the top surface and inverted, and the through-hole through the micro blast processing method on the lower surface by the second side, the half through-opening hole and the bottom through-hole through the top surface are penetrated. It is processed into a cylindrical rectangle.
상기 마이크로 블라스트 공법은 압축 공기에 의해 미세입자를 사용한 분사가공으로 부도체는 소다라임유리판, 석영유리판, 파이렉스유리판 중에서 어느 하나를 선정하여 한판단위 통전판(10,20,30,50)으로 가공하는 것이다.The micro blasting method is spray processing using fine particles by compressed air, and the non-conductor is selected from a soda-lime glass plate, a quartz glass plate, a pyrex glass plate, and processed into a single plate current-carrying plate (10, 20, 30, 50). .
상기 마이크로 블라스트 공법에 사용되는 미세입자는 그린카바이트, 슬러리, 나노분말, 미세모래을 관통연마제로 사용되는 것이다.The microparticles used in the micro blasting method are green carbites, slurries, nanopowders, and fine sands that are used as through abrasives.
상기 한판단위 통전판(10,30)은 마이크로 블라스트 공법가공으로 하프홀, 관통홀을 미세가공 하는 것이다.The plate-bearing plate (10,30) is a micro blasting method to finely process the half-holes, through-holes.
상기 한판단위 통전판(20,50)은 마이크로 블라스트 공법가공으로 하프관통개구, 관통개구을 미세가공 하는 것이다.The plate unit current-carrying plate (20, 50) is a micro blasting process to finely process the half through opening, the through opening.
상기 한판단위 통전판(10,20,30)에 한판단위의 통전판(50)을 서로 맞대기 접 합하여 한판단위 통전판(10,20,30)의 지지강도를 높이는 것이다.It is to increase the support strength of the plate-by-
상기 한판단위 통전판(10,20,30)과 한판단위의 통전판(50)의 접합방법은 유기접착제을 사용하여 UV조사접합, 에노딕접합 또는 고온열압착으로 접합시키는 유테틱접합으로 접합하는 것이다.The bonding method of the plate-by-
상기 한판단위 통전판(10,30)의 홀 배치는 마이크로 블라스트 가공의 최소 사이즈와 반도체칩의 검사패드피치와 대응 할수있게 일열로 배열 하지않고 더트 별로 동일하게 홀a, 홀b, 홀c을 단차지게 형성되게 배설하여 가공하는 것이다.The hole arrangement of the current-carrying
상기 홀a, 홀b, 홀c은 반도체칩의 검사패드 피치에 따라 홀 단차지는 수와 홀 위치가 결정되는 것이다.The holes a, holes b, and holes c determine the number of hole steps and the hole positions according to the test pad pitch of the semiconductor chip.
상기 한판단위 통전판(10,30)의 하프홀과 한판단위 통전판(20)의 관통개구는 하나의 반도체 칩의 검사 통전핀 수별로 개별홀 형성으로 가공하여 검사하는 웨이퍼에 형성된 반도체칩 전체수로 홀을 가공하는 것이다.The total number of semiconductor chips formed in the wafer to be processed by inspecting the half holes of the plate-bearing
상기 한판단위 통전판(10,30)의 하프홀과 한판단위 통전판(20)의 관통개구는 금속을 매립하여 통전핀 통전배선이 되어 통전핀을 접합하여 고정되는 것이다.The through-holes of the half-holes and the plate-by-
상기 한판단위 통전판(10,30)의 하프홀과 한판단위 통전판(20)의 관통개구에 매립되는 금속은 Cu, Au, Ag 중에서 어느하나를 선정하여 매립되어지는 것이다.The metal to be embedded in the half hole of the plate-bearing
상기 한판단위 통전판(10,30)의 하프홀과 한판단위 통전판(20)의 관통개구에 금속매립은 E-beam증착, 스퍼터링증착, 전해도금, 무전해도금 중에서 어느 하나 공정을 선정하여 매립되는 것이다.The metal buried in the half hole of the plate-by-
상기 한판단위 통전판(10,20,30)의 통전배선에 통전핀을 접합하여 고정하며 통전핀은 인터포져로 통전되는 것이다.The conductive pins are connected to and fixed to the conductive wires of the single plate unit
상기 한판단위 통전판(10,20,30)과 한판단위의 통전판(50)의 크기는 통전핀헤드(100) 크기가 검사하고자하는 웨이퍼를 검수회수에 따라 크기가 결정되며 또한 웨이퍼를 한번에 검사할수있는 크기로 될수있는 것이다.The size of the plate current plate (10, 20, 30) and the
본 발명의 한판단위 통전판(10,20,30,50)은 마이크로 블라스트 가공 특성으로 부터 얻게 되는 제조방법에 대하여 첨부도면을 참조하여 상세히 설명하면 하기와 같다.Referring to the accompanying drawings, the manufacturing unit obtained from the microblast processing characteristics of the plate-by-
미세가공 실시예1Micro Machining Example 1
한판단위 통전판(10)은 부도체를 선정하여 마이크로 블라스트 가공특성으로 관통홀을 가공하는 것으로 마이크로 블라스트 가공특성으로 형성되는 대략 역삼각원통형(43)형상의 상면 하프홀에 금속을 매립하여 상면 하프통전배선(11)을 형성하여 상면 하프통전배선(11)에 통전핀을 정밀하게 접합하고 하면의 하프홀은 하면 하프비아홀(13)이 되여 인터포져의 연결핀이 삽입되여 통전되는 통전핀헤드가 되는 것이다.The single plate current conducting
도 1은 한판단위 통전판(10)에 상면 하프홀에 금속이 매립되여 상면 하프 통전배선으로(11) 가공된 것에 상면 하프통전배선이 더트단위로 확대한 구조를 설명하는 것이다.FIG. 1 illustrates a structure in which the upper half conducting wiring is enlarged in the unit of dirt by being filled with metal in the upper half hole in the plate-shaped conducting
상기 한판단위 통전판(10)은 상면 하프홀은 금속을 매립하여 상면 하프 통전배선(11)이 되고 하면 하프홀(13)은 하면 하프 비아홀로 되는 것이다.The upper plate half-hole is filled with metal to form the upper half-conducting
상기 한판단위 통전판(10)의 하프홀의 배열은 홀(11a), 홀(11b), 홀(11c)와 같이 단차지게 다수개 배설되게 가공하는 것이다.The arrangement of the half holes of the plate unit current conducting
도 2의 a단계 내지 j단계은 한판단위 통전판(10) 제조공정을 실시예로 자세 히 설명하는 순서도이며 단계별 통전판(10) 크기는 한판단위 이다.Steps a to j of Figure 2 is a flow chart illustrating in detail the manufacturing process of the plate-by-
a단계와 같이 한판단위 통전판(10) 제조는 선정된 부도체 상면에 드라이 필름 레지스트(Dry film resist)으로 라미네이트(Laminate)한다.As described in step a, the manufacturing of the plate-by-
b단계와 같이 홀 패턴이 형성된 포토마스크를 준비하고 드라이 필름 레지스트가 부착된 한판단위 통전판(10) 상면에 포토마스크로 노광(Exposing)과 현상(Developing)하여 상면 하프홀 형상과 크기을 패터닝한다.A photomask in which a hole pattern is formed is prepared as in step b, and the top half hole shape and size are patterned by exposing and developing the photomask on the upper surface of the plate-coating unit current-carrying
c단계와 같이 한판단위 통전판(10) 상면에서 상면 하프홀을 마이크로 블라스트 공법으로 미세가공을 실시한다.As in step c, the upper half hole is micro-processed on the upper surface of the plate-by-
d단계와 같이 한판단위 통전판(10) 상면에 잔류한 드라이 필름 레지스트을 제거한다.As in step d, the dry film resist remaining on the upper surface of the plate-by-
e단계와 같이 한판단위 통전판(10) 상면 하프홀에 상면 하프통전배선(11)이 되는 금속을 매립한다.In step e, the metal, which becomes the upper half conducting wiring 11, is embedded in the upper half hole of the plate
f단계와 같이 상면 하프홀이 가공된 한판단위 통전판(10) 하면에 드라이 필름 레지스트으로 라미네이트한다.As in step f, the upper half hole is laminated with a dry film resist on the lower surface of the current-carrying
g단계와 같이 홀 패턴이 형성된 포토마스크를 준비하고 드라이 필름 레지스트가 부착된 한판단위 통전판(10) 하면에 포토마스크로 노광과 현상하여 하면 하프홀(13) 형상을 패터닝한다.In step g, a photomask having a hole pattern is prepared, and the
h단계와 같이 한판단위 통전판(10) 하면에 하면 하프홀(13)을 상면 하프홀과 일치하게 마이크로 블라스트 공법으로 미세가공을 실시한다.As shown in step h, the bottom surface of the plate-by-
i단계와 같이 한판단위 통전판(10) 하면에 잔류한 드라이 필름 레지스트을 제거한다.As in step i, the dry film resist remaining on the lower surface of the plate-by-
j단계와 같이 한판단위 통전판(10)에 형성된 상면 하프 통전배선(11)과 하면 하프홀(13)이 가공된 한판단위 통전판(10) 전면을 세정한다.As shown in step j, the upper half conducting wiring 11 and the
미세가공 실시예2Micro Machining Example 2
한판단위 통전판(20)은 부도체를 선정하여 마이크로 블라스트 가공특성으로 관통개구를 가공하는것으로 마이크로 블라스트 가공특성으로 형성되는 대략 역원통사각형(45) 형상의 하프 관통개구에 상면의 하프 관통개구와 하면의 하프 관통개구에 금속을 매립하여 관통개구 통전배선(29)을 형성하여 상면 관통개구 통전배선에 통전핀을 정밀하게 접합 되는 것이다. 그리고 인터포져의 연결핀은 하면 관통개구 통전배선(29)에 접촉되여 통전되는 통전핀헤드(미도시)가 되는 것이다.The plate-by-
도 3은 한판단위 통전판(20)에 상면 하프관통개구와 하면 하프관통개구에 금속이 매립되여 관통개구 통전배선(29) 가공된 것에 상면 하프통전배선이 더트단위로 확대한 구조를 설명하는 것이다.3 is a view illustrating a structure in which the upper half conducting wiring is enlarged in dirt units while the metal is embedded in the upper half through opening and the lower opening through the through-
상기 한판단위 통전판(20)은 상면 하프 관통개구을 마이크로 블라스트 가공후 하면 하프 관통개구를 가공하는 것이다.The plate unit current-carrying
상기 한판단위 통전판(20)의 관통개구의 배열은 관통개구를 일열 종열로 다수개 배설되게 가공하는 것이다.The arrangement of the through openings of the baffle through
상기 한판단위 통전판(20) 상면에 형성된 하프관통개구 좌, 우에 슬릿홈(41)을 가공하는 것이다.The
상기 한판단위 통전판(20)에 상면에 형성된 하프관통개구 좌, 우에 슬릿홈 (41)은 통전핀을 상면 관통개구 통전배선(29)에 접합시 정밀하게 포지션 정열위치를 잡아주는 것이다.The
또한 한판단위 통전판(50)은 상면 하프홀과 하면 하프홀은 관통비아홀(59)로 되는 것이다.In addition, the upper plate half-hole and the lower half-hole are through-via
상기 한판단위 통전판(50)의 관통비아홀(59)의 배열은 일열 종열로 다수개 배설되게 가공하는 것이다.The arrangement of the through-via
상기 한판단위 통전판(50)의 관통비아홀(59)에 인터포져 연결핀이 관통비아홀(59)에 삽입되여 통전판(20)의 관통개구에 매립된 관통개구 통전배선(29) 하면에 접촉하여 인터포져로 통전되는 것이다.The interposer connecting pin is inserted into the through via
상기 한판단위 통전판(50)의 관통비아홀(59)은 역삼각원통형(43) 구조로 가공되는 것이다.The through-via
도 4의 a단계 내지 k단계은 한판단위 통전판(20) 제조공정 실시예로 자세히 설명하는 순서도이며 단계별 통전판(20) 크기는 한판단위 이다.Steps a to k of Figure 4 is a flow chart illustrating in detail the embodiment of the current-carrying unit
a단계와 같이 한판단위 통전판(20) 제조는 선정된 부도체 상면에 드라이 필름 레지스트으로 라미네이트한다.As described in step a, the manufacturing of the plate-by-
b단계와 같이 관통개구 패턴이 형성된 포토마스크를 준비하고 드라이 필름 레지스트가 부착된 한판단위 통전판(20) 상면에 포토마스크로 노광과 현상하여 상면 하프관통개구 형상과 크기을 패터닝한다.As in step b, a photomask having a through opening pattern is prepared, and exposed and developed with a photomask on the upper surface of the plate unit current-carrying
c단계와 같이 한판단위 통전판(20) 상면 하프 관통개구을 마이크로 블라스트 공법으로 미세가공을 실시한다.As described in step c, the micro-blasting method is performed through the half-opening opening of the upper surface of the plate-by-
d단계와 같이 한판단위 통전판(20) 상면에 잔류한 드라이 필름 레지스트을 제거한다.As in step d, the dry film resist remaining on the upper surface of the plate-by-
e단계와 같이 한판단위 통전판(20) 상면에 형성된 하프관통개구 좌, 우에 슬릿홈(25)을 가공한다.As shown in step e, the slit groove 25 is machined on the left and right half through openings formed on the upper surface of the plate-by-
f단계와 같이 상면 하프 관통개구가 가공된 한판단위 통전판(20) 하면에 드라이 필름 레지스트으로 라미네이트한다.As in step f, the upper half through-opening is processed by lamination with a dry film resist on the lower surface of the single plate unit current-carrying
g단계와 같이 관통개구 패턴이 형성된 포토마스크를 준비하고 드라이 필름 레지스트가 부착된 한판단위 통전판(20) 하면에 포토마스크로 노광과 현상하여 하면 하프 관통개구 형상을 패터닝한다.A photomask in which a through opening pattern is formed is prepared as in step g, and the bottom half through opening pattern is patterned by exposing and developing the photomask on the bottom surface of the single plate
h단계와 같이 한판단위 통전판(20) 하면에 하면 하프관통개구을 상면 하프관통개구와 일치하게 마이크로 블라스트 공법으로 미세가공을 실시한다.As shown in step h, the micro-blasting method is performed on the lower surface of the lower plate of the unit plate through the micro blasting method to match the upper half through opening of the lower half.
i단계와 같이 한판단위 통전판(20) 하면에 잔류한 드라이 필름 레지스트을 제거한다.As in step i, the dry film resist remaining on the lower surface of the plate-by-
j단계와 같이 한판단위 통전판(20) 상면 하프관통개구와 하면 하프관통개구에 관통개구 통전배선(29)이 되는 금속을 매립한다.As in step j, the metal that becomes the through-
k단계와 같이 한판단위 통전판(20)에 형성된 관통개구 통전배선(29)이 가공된 한판단위 통전판(20) 전면을 세정한다.As described in step k, the entire through-opening current-carrying
한판단위 통전판(20)의 관통개구에 금속이 매립된 관통개구 통전배선(29)과 한판단위 통전판(50)의 관통비아홀(59)을 일치시켜 서로 접합한다.The through-
미세가공 실시예3Micro Machining Example 3
도 5은 한판단위 상부통전판(30a)에 상면 하프홀을 가공하여 상면 하프비아홀(33)로 형성하고 하면 하프홀에는 금속을 매립하여 하면 하프통전배선(31)으로 가공된 것과 한판단위 하부통전판(30b)에 상면 하프홀에 금속을 매립하여 상면 하프통전배선(35)을 형성하고 하면 하프홀은 하면 하프비아홀(37)로 되는 것이며, 한판단위 통전판(30a)과 한판단위 통전판(30b)을 서로 접합하여 한판단위 통전판(30)으로 되는것이며 상면 하프통전배선(31)이 더트단위로 확대한 구조를 설명하는 것이다.5 shows that the upper half through
먼저 상부의 한판단위 통전판(30a)을 부도체로 선정하여 마이크로 블라스트 가공특성으로 상 하면에 관통홀을 가공하는 것으로 마이크로 블라스트 가공특성으로 형성되는 상면 하프홀은 대략 역삼각원통형(43) 형상으로 가공되며 하면 하프홀도 대략 역원통삼각형(43)으로 가공된다.First, the upper plate through the upper plate (30a) is selected as a non-conductor to process through-holes on the upper and lower surfaces by the microblast processing characteristics, the upper half hole formed by the microblast processing characteristics is roughly inverted triangular cylindrical (43) shape If the half hole is also roughly inverted cylindrical triangle 43 is processed.
상기 상면의 하프홀은 상면 하프비아홀(33)이 되며 하면의 하프홀에는 금속을 매립하여 하면 하프통전배선(31)이 되는 것이다.The upper half hole becomes the upper half via
상기 상부의 한판단위 통전판(30a)의 상면 하프비아홀(33)은 통전핀을 삽입하여 하면 하프통전배선(31)에 접합되는 것이다.The upper half via
상기 한판단위 통전판(30a)은 종측면과 횡측면에 슬릿홈이 형성되어 있고 종측면 슬릿홈(49) 깊이는 횡측면 슬릿홈(47) 깊이보다 깊이가 더깊게 슬릿홈이 형성되는 것이다.The plate unit
상기 한판단위 통전판(30a)에 형성된 횡측면 슬릿홈과 종측면 슬릿홈은 통전핀을 하면 하프통전배선(31)에 접합시 정밀하게 X축과 Y축 포지션 정열위치를 잡아 주는 것이다.The transverse side slit grooves and the longitudinal side slit grooves formed in the plate unit
다음으로 하부의 한판단위 통전판(30b)을 부도체로 선정하여 마이크로 블라스트 가공특성으로 관통홀을 가공하는 것으로 마이크로 블라스트 가공특성으로 형성되는 상면 하프홀은 대략 역삼각원통형(43) 형상으로 가공되며 하면 하프홀도 대략 역원통삼각형(43)으로 가공된다.Next, the bottom plate of the current-carrying
상기 하부의 한판단위 통전판(30b)의 상면의 하프홀에 금속을 매립하여 상면 하프통전배선(35)이 되며 하면의 하프홀은 하면 하프비아홀(37)이 되는 것이다.Metals are embedded in the half holes on the upper surface of the lower plate-bearing
그리고 인터포져의 연결핀이 하면 하프 비아홀(37)에 삽입되여 통전되는 통전핀헤드(100)가 되는 것이다.When the connecting pin of the interposer is inserted into the half via
상기 상부의 한판단위 통전판(30a)은 상면 하프홀은 상면 하프비아홀(33)이되고 하면 하프홀은 금속을 매립하여 하면 하프통전배선(31)이 되는 것이다.The upper plate of the current-carrying unit (30a) is the upper half hole is the upper half via
상기 한판단위 통전판(30a)의 홀 배설은 홀(33a), 홀(33b), 홀(33c)와 같이 또는 홀(33a), 홀(33b)와 같이 또는 홀(33a), 홀(33)c와 같이 단차지게 다수개 배설되게 가공하는 것이다.The hole excavation of the plate unit of the
상기 한판단위 통전판(30a)의 홀 배설은 반도체칩의 검사패드 피치에 따라 단차지는 홀 수와 홀 위치가 결정되는 것이다.In the hole excavation of the board unit current-carrying
상기 한판단위 통전판(30)은 상부통전판(30a) 하면 하프통전배선(31)과 하부통전판(30b) 상면 하프통전배선(35)을 서로 일치시켜 맞대기 접합하는 것이다.The baffle unit current-carrying
도 6의 a단계 내지 j단계은 한판단위 통전판(30a) 제조공정을 실시예로 자세히 설명하는 순서도이며 단계별 통전판(30a) 크기는 한판단위 이다.Steps a to j of Figure 6 is a flow chart illustrating in detail the manufacturing process of the plate-by-plate current-carrying
a단계와 같이 한판단위 상부통전판(30a) 제조는 선정된 부도체 상면에 드라이 필름 레지스트으로 라미네이트한다.As described in step a, the manufacture of the single plate unit
b단계와 같이 홀 패턴이 형성된 포토마스크를 준비하고 드라이 필름 레지스트가 부착된 한판단위 상부통전판(30a) 상면에 포토마스크로 노광과 현상하여 상면 하프홀 형상과 크기을 패터닝한다.As in step b, a photomask having a hole pattern is prepared, and exposed and developed with a photomask on an upper surface of the upper
c단계와 같이 한판단위 상부통전판(30a) 상면 하프홀을 마이크로 블라스트 공법으로 미세가공을 실시한다.As in step c, the microhole processing is performed on the upper half-hole of the upper
d단계와 같이 한판단위 상부통전판(30a) 상면에 잔류한 드라이 필름 레지스트을 제거한다.As in step d, the dry film resist remaining on the upper surface of the single plate unit upper
e단계와 같이 한판단위 상부통전판(30a) 상면에 형성된 하프 관통홀 좌, 우에 횡측면 슬릿홈(47)과 더트단위 종측면 좌, 우에 슬릿홈(49)을 가공하는 단계;processing the transverse side slit
f단계와 같이 상면 하프홀이 가공된 한판단위 상부통전판(30a) 하면에 드라이 필름 레지스트으로 라미네이트한다.As in step f, the upper half-hole of the upper surface is processed by laminating with a dry film resist on the lower surface of the upper
g단계와 같이 홀 패턴이 형성된 포토마스크를 준비하고 드라이 필름 레지스트가 부착된 한판단위 상부통전판(30a) 하면에 포토마스크로 노광과 현상하여 하면 하프홀 형상을 패터닝한다.In step g, a photomask having a hole pattern is prepared, and a half hole shape is patterned by exposing and developing the photomask on the lower surface of the upper
h단계와 같이 한판단위 상부통전판(30a) 하면에 하면하프홀을 마이크로 블라스트 공법으로 미세가공을 실시한다.As shown in step h, the bottom surface of the lower plate of the upper plate of the
i단계와 같이 한판단위 상부통전판(30a) 하면에 잔류한 드라이 필름 레지스트을 제거한다.As in step i, the dry film resist remaining on the lower surface of the upper plate of the
j단계와 같이 한판단위 상부통전판(30a) 하면 하프홀에 하면 하프통전배선(31)이 되는 금속을 매립한다.As in step j, the lower
계속해서 상기 a단계와 j단계 중에서 e단계를 제외하고 반복해서 한판단위 하부통전판(30b)을 가공하며 단계별 통전판(30b) 크기는 한판단위 이다.Subsequently, except for step e of step a and step j, the bottom plate is repeatedly processed, and the stepped
그리고 k단계와 같이 상부 한판단위 통전판(30a)에 형성된 상면 하프비아홀(33)과 하면 하프통전배선(31)이 가공된 상부 한판단위 통전판(30a)과 하부 한판단위 통전판(30a)에 형성된 상면 하프통전배선(35)과 하면 하프비아홀(37)이 가공된 하부 한판단위 통전판(30b)전면을 세정하고, 상기 한판단위 상부통전판(30a)의 하면 하프통전배선(31)과 상기 한판단위 하부통전판(30b)을 상면 하프통전배선(35)이 매립된 통전 배선면을 일치시켜 한판단위 상부통전판(30a)과 한판단위 하부통전판(30b)을 서로 접합한다.Then, as in step k, the upper half via
본 발명의 상술한 한판단위 통전판의 제조방법은 상기 실시예들에 한정하는 것이 아니며, 본 발명의 기술적 사상과 범주내에서 다른 통전판의 실시의 제조방법은 동일하다.The manufacturing method of the above-mentioned board unit current board of the present invention is not limited to the above embodiments, and the manufacturing method of the implementation of another current board is the same within the spirit and scope of the present invention.
도 1은 본 발명의 한판단위 통전판(10)에 상면 하프 통전배선이 가공된 상태를 보여주는 단면도와 더트단위를 확대한 상태를 보여주는 사시도이다.1 is a perspective view showing an enlarged cross-sectional view showing a state in which the upper half conducting wiring is processed on the plate
도 2의 a단계 내지 j단계은 본 발명의 한판단위 통전판(10) 제조방법을 예시한 공정 순서도이다.Steps a to j of Figure 2 is a process flow diagram illustrating a manufacturing method of the current-carrying
도 3은 본 발명의 한판단위 통전판(20)에 관통개구 통전배선이 가공된 상태를 보여주는 단면도와 더트단위를 확대한 상태를 보여주는 사시도이다.Figure 3 is a perspective view showing an enlarged cross-sectional view showing a state in which the through-opening energization wiring is processed in the plate unit current-carrying
도 4의 a단계 내지 k단계은 본 발명의 한판단위 통전판(20) 제조방법을 예시한 공정 순서도이다.Steps a to k of Figure 4 is a process flow diagram illustrating a manufacturing method of the current-carrying unit plate of the present invention.
도 5은 본 발명의 한판단위 상부통전판(30a)의 상면 하프비아홀과 하면 하프통전배선 가공된 것과 한판단위 하부통전판(30b)의 상면 하프통전배선과 하면 하프비아홀 가공한 것이 서로 접합되는 상태를 보여주는 한판단위 통전판(30) 사시도이다.5 is a state in which the upper half via hole and the lower half conducting wiring process of the upper plate of the plate unit of the
도 6의 a단계 내지 k단계은 본 발명의 한판단위 통전판(30a) 제조방법을 예시한 공정 순서도이다.Steps a to k of Figure 6 is a process flow diagram illustrating a method of manufacturing a plate-by-plate
<도면의 주요 부분에 대한 부호의 설명><Description of the code | symbol about the principal part of drawing>
10…한판단위 통전판 11…상면 하프 통전배선 13…하면 하프 비아홀10... B. Top half energized
20…한판단위 통전판 29…관통개구 통전배선 30…한판단위 통전판20... B. Through opening energized
30a…한판단위 상부통전판 30b…한판단위 하부통전판30a... Upper unit of the
31…상부통전판 하면 하프 통전배선 33…상부통전판 상면 하프비아홀31... Lower conducting
35…하부통전판 상면 하프 통전배선 37…하부통전판 하면 하프비아홀35... Lower conducting plate, upper
41…슬릿홈 43…역삼각원통형 45…역사각원통형41... Slit groove 43.. Inverted triangular cylindrical 45. History angle cylindrical type
47…횡측슬릿홈 49…종측슬릿홈 50…한판단위 통전판47...
59…관통개구 비아홀 100…통전핀헤드59... Through-hole via hole 100... Power pin head
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080067566A KR100902080B1 (en) | 2008-07-11 | 2008-07-11 | Insulator electric conduction plate, method of manufacturing the insulator electric conduction plate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080067566A KR100902080B1 (en) | 2008-07-11 | 2008-07-11 | Insulator electric conduction plate, method of manufacturing the insulator electric conduction plate |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100902080B1 true KR100902080B1 (en) | 2009-06-15 |
Family
ID=40982572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080067566A KR100902080B1 (en) | 2008-07-11 | 2008-07-11 | Insulator electric conduction plate, method of manufacturing the insulator electric conduction plate |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100902080B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102097348A (en) * | 2010-12-06 | 2011-06-15 | 上海集成电路研发中心有限公司 | Electric test structure and method for measuring epitaxial graphic offset |
KR20120030168A (en) * | 2010-09-17 | 2012-03-28 | 송원호 | Contact tip attach probe substrate, method of manufacturing the contact tip probe substrate thereof |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003121470A (en) | 2001-10-17 | 2003-04-23 | Japan Electronic Materials Corp | Probe manufacturing method and probe |
KR200396613Y1 (en) | 2005-06-30 | 2005-09-27 | 송광석 | Probe card and probe pin socket assembly probe card |
-
2008
- 2008-07-11 KR KR1020080067566A patent/KR100902080B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003121470A (en) | 2001-10-17 | 2003-04-23 | Japan Electronic Materials Corp | Probe manufacturing method and probe |
KR200396613Y1 (en) | 2005-06-30 | 2005-09-27 | 송광석 | Probe card and probe pin socket assembly probe card |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120030168A (en) * | 2010-09-17 | 2012-03-28 | 송원호 | Contact tip attach probe substrate, method of manufacturing the contact tip probe substrate thereof |
KR101707240B1 (en) | 2010-09-17 | 2017-02-15 | 송원호 | Contact Tip Attach Probe Substrate, method of manufacturing the Contact Tip Probe Substrate thereof |
CN102097348A (en) * | 2010-12-06 | 2011-06-15 | 上海集成电路研发中心有限公司 | Electric test structure and method for measuring epitaxial graphic offset |
CN102097348B (en) * | 2010-12-06 | 2016-08-10 | 上海集成电路研发中心有限公司 | Measure electrical testing structure and the method thereof of epitaxial patterns side-play amount |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101673694B (en) | Fabrication method of space transformer for semiconductor test probe card | |
KR100508419B1 (en) | Contact structure formed by microfabrication process | |
KR20090012242A (en) | Probe structure with electronic components | |
KR20050085387A (en) | Method for making a socket to perform testing on integrated circuits and socket made | |
EP1847834B1 (en) | Interposer, probe card and method for manufacturing interposer | |
KR20020026585A (en) | Systems for testing and packaging integraged circuits | |
US6174175B1 (en) | High density Z-axis connector | |
KR101550484B1 (en) | Wiring board for electronic component inspection device, and its manufacturing method | |
JP4703456B2 (en) | Electric signal measuring jig | |
JP2013130400A (en) | Probe assembly, probe card including the same and manufacturing method thereof | |
KR100902080B1 (en) | Insulator electric conduction plate, method of manufacturing the insulator electric conduction plate | |
KR101568054B1 (en) | Wiring board for electronic component inspection device, and its manufacturing method | |
JP4209696B2 (en) | Electrical connection device | |
KR20100131287A (en) | Space transformer of probe card for electrical tester of semiconductor wafer and manufacturing method therefor | |
KR101043141B1 (en) | Probe Assembly For Accurate Soldering | |
KR101101535B1 (en) | Probe block | |
US6291268B1 (en) | Low cost method of testing a cavity-up BGA substrate | |
WO2004019668A1 (en) | Perforated substrate, method for manufacturing same and full wafer contact board | |
KR20090096583A (en) | Advanced Probe cards of method of manufacturing the aligment plate | |
KR100960437B1 (en) | Electric Conduction pin, method of manufacturing the Electric conduction pin | |
KR101066551B1 (en) | Pin Array Frame Used for Manufacture of Probe Card | |
JP2000241452A (en) | Manufacture for probing card | |
JP2004317162A (en) | Probe card, probe pin, and manufacturing method thereof | |
KR100971732B1 (en) | Method for bonding probe and method for repairing probe card having the same | |
JP4789675B2 (en) | A wiring board having a through hole, a manufacturing method thereof, and a probe card having the wiring board. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
A302 | Request for accelerated examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120603 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20131111 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140718 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150603 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20161121 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20171201 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20181119 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20191202 Year of fee payment: 11 |