[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100905595B1 - Manufacturing Method of Image Sensor - Google Patents

Manufacturing Method of Image Sensor Download PDF

Info

Publication number
KR100905595B1
KR100905595B1 KR1020070112173A KR20070112173A KR100905595B1 KR 100905595 B1 KR100905595 B1 KR 100905595B1 KR 1020070112173 A KR1020070112173 A KR 1020070112173A KR 20070112173 A KR20070112173 A KR 20070112173A KR 100905595 B1 KR100905595 B1 KR 100905595B1
Authority
KR
South Korea
Prior art keywords
insulating layer
image sensor
lower electrode
forming
photodiode
Prior art date
Application number
KR1020070112173A
Other languages
Korean (ko)
Other versions
KR20090046180A (en
Inventor
문상태
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070112173A priority Critical patent/KR100905595B1/en
Publication of KR20090046180A publication Critical patent/KR20090046180A/en
Application granted granted Critical
Publication of KR100905595B1 publication Critical patent/KR100905595B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011Manufacture or treatment of image sensors covered by group H10F39/12
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/016Manufacture or treatment of image sensors covered by group H10F39/12 of thin-film-based image sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/802Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8027Geometry of the photosensitive area
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/811Interconnections

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

실시예에 따른 이미지센서의 제조방법은 하부배선을 포함하는 회로(circuitry)를 기판상에 형성하는 단계; 상기 기판상에 하부전극용 금속과 제1 절연층을 순차적으로 형성하는 단계; 상기 제1 절연층과 하부전극용 금속을 선택적으로 제거하여 픽셀별로 제1 절연층과 하부전극을 분리시키는 단계; 상기 분리된 제1 절연층을 포함하는 기판의 전면에 제2 절연층을 형성하는 단계; 상기 제2 절연층을 평탄화하여 상기 제1 절연층을 노출시키는 단계; 상기 노출된 제1 절연층을 제거하여 하부전극을 노출시키는 단계; 상기 노출된 하부전극 상에 포토다이오드를 형성하는 단계; 상기 포토다이오드 상에 상부전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.In another embodiment, a method of manufacturing an image sensor includes forming a circuit including a lower wiring on a substrate; Sequentially forming a lower electrode metal and a first insulating layer on the substrate; Selectively removing the metal for the first insulating layer and the lower electrode to separate the first insulating layer and the lower electrode for each pixel; Forming a second insulating layer on an entire surface of the substrate including the separated first insulating layer; Planarizing the second insulating layer to expose the first insulating layer; Removing the exposed first insulating layer to expose a lower electrode; Forming a photodiode on the exposed lower electrodes; And forming an upper electrode on the photodiode.

이미지센서, 포토다이오드, CMP Image Sensor, Photodiode, CMP

Description

이미지센서의 제조방법{Method for Manufacturing An Image Sensor}Method for Manufacturing An Image Sensor

실시예는 이미지센서의 제조방법에 관한 것이다. An embodiment relates to a method of manufacturing an image sensor.

일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게 전하결합소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Silicon) 이미지 센서(Image Sensor)(CIS)로 구분된다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal, and is largely a charge coupled device (CCD) and a CMOS (Complementary Metal Oxide Silicon) image sensor. It is divided into (Image Sensor) (CIS).

씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.In the CMOS image sensor, a photo diode and a MOS transistor are formed in a unit pixel to sequentially detect an electrical signal of each unit pixel in a switching manner to implement an image.

종래기술에 의한 CIS소자는 빛 신호를 받아서 전기 신호로 바꾸어 주는 포토다이오드(Photo Diode) 영역과, 이 전기 신호를 처리하는 트랜지스터 영역으로 구분할 수 있다.The CIS device according to the related art can be divided into a photo diode region for receiving a light signal and converting the light signal into an electrical signal, and a transistor region for processing the electrical signal.

그런데, 종래기술에 따른 씨모스 이미지센서는 포토다이오드가 트랜지스터와 수평으로 배치되는 구조이다.However, the CMOS image sensor according to the related art has a structure in which a photodiode is horizontally disposed with a transistor.

물론, 종래기술에 의한 수평형의 씨모스 이미지센서에 의해 CCD 이미지센서 의 단점이 해결되기는 하였으나, 종래기술에 의한 수평형의 씨모스 이미지센서에는 여전히 문제점들이 있다.Of course, although the disadvantages of the CCD image sensor are solved by the horizontal CMOS image sensor according to the prior art, there is still a problem in the horizontal CMOS image sensor according to the prior art.

즉, 종래기술에 의한 수평형의 씨모스 이미지센서에 의하면 포토다이오드와 트랜지스터가 기판상에 상호 수평으로 인접하여 제조된다. 이에 따라, 포토다이오드를 위한 추가적인 영역이 요구되며, 이에 의해 필팩터(fill factor) 영역을 감소시키고 또한 레졀류션(Resolution)의 가능성을 제한하는 문제가 있다.That is, according to the horizontal CMOS image sensor of the prior art, a photodiode and a transistor are manufactured to be adjacent to each other horizontally on a substrate. Accordingly, an additional area for the photodiode is required, thereby reducing the fill factor area and limiting the possibility of resolution.

또한, 종래기술에 의한 수평형의 씨모스 이미지센서에 의하면 포토다이오드와 트랜지스터를 동시에 제조하는 공정에 대한 최적화를 달성하는 점이 매우 어려운 문제가 있다. 즉, 신속한 트랜지스터 공정에서는 작은 면저항(low sheet resistance)을 위해 샐로우 졍션(shallow junction)이 요구되나, 포토다이오드에는 이러한 샐로우 졍션(shallow junction)이 적절하지 않을 수 있다.In addition, according to the horizontal CMOS image sensor according to the prior art there is a problem that it is very difficult to achieve optimization for the process of manufacturing the photodiode and the transistor at the same time. That is, in a fast transistor process, a shallow junction is required for low sheet resistance, but such shallow junction may not be appropriate for a photodiode.

또한, 종래기술에 의한 수평형의 씨모스 이미지센서에 의하면 추가적인 온칩(on-chip) 기능들이 이미지센서에 부가되면서 단위화소의 크기가 이미지센서의 센서티버티(sensitivity)를 유지하기 위해 증가되거나 또는 포토다이오드를 위한 면적이 픽셀사이즈를 유지하기 위해 감소되야한다. 그런데, 픽셀사이즈가 증가되면 이미지센서의 레졀류션(Resolution)이 감소하게되며, 또한, 포토다이오드의 면적이 감소되면 이미지센서의 센서티버티(sensitivity)가 감소하는 문제가 발생한다.In addition, according to the horizontal CMOS image sensor according to the prior art, the size of the unit pixel is increased to maintain the sensor sensitivity of the image sensor as additional on-chip functions are added to the image sensor. The area for the photodiode must be reduced to maintain the pixel size. However, when the pixel size is increased, the resolution of the image sensor is reduced, and when the area of the photodiode is reduced, the sensor sensitivity of the image sensor is reduced.

실시예는 트랜지스터 회로(circuitry)와 포토다이오드의 새로운 집적을 제공할 수 있는 이미지센서의 제조방법을 제공하고자 한다.Embodiments provide a method of manufacturing an image sensor that can provide new integration of a transistor circuit and a photodiode.

또한, 실시예는 트랜지스터 회로 상측에 포토다이오드를 위한 하부전극을 안정적으로 형성할 수 있는 이미지센서의 제조방법을 제공하고자 한다.In addition, the embodiment is to provide a method of manufacturing an image sensor that can stably form a lower electrode for the photodiode on the transistor circuit.

또한, 실시예는 레졀류션(Resolution)과 센서티버티(sensitivity)가 함께 개선될 수 있는 이미지센서의 제조방법을 제공하고자 한다.In addition, the embodiment is to provide a method of manufacturing an image sensor that can improve the resolution (Resolution) and sensor sensitivity (sensitivity) together.

또한, 실시예는 수직형의 포토다이오드를 채용하면서 포토다이오드 내에 디펙트를 방지할 수 있는 이미지센서의 제조방법을 제공하고자 한다.In addition, the embodiment is to provide a method of manufacturing an image sensor that can prevent the defect in the photodiode while employing a vertical photodiode.

실시예에 따른 이미지센서의 제조방법은 하부배선을 포함하는 회로(circuitry)를 기판상에 형성하는 단계; 상기 기판상에 하부전극용 금속과 제1 절연층을 순차적으로 형성하는 단계; 상기 제1 절연층과 하부전극용 금속을 선택적으로 제거하여 픽셀별로 제1 절연층과 하부전극을 분리시키는 단계; 상기 분리된 제1 절연층을 포함하는 기판의 전면에 제2 절연층을 형성하는 단계; 상기 제2 절연층을 평탄화하여 상기 제1 절연층을 노출시키는 단계; 상기 노출된 제1 절연층을 제거하여 하부전극을 노출시키는 단계; 상기 노출된 하부전극 상에 포토다이오드를 형성하는 단계; 상기 포토다이오드 상에 상부전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.In another embodiment, a method of manufacturing an image sensor includes forming a circuit including a lower wiring on a substrate; Sequentially forming a lower electrode metal and a first insulating layer on the substrate; Selectively removing the metal for the first insulating layer and the lower electrode to separate the first insulating layer and the lower electrode for each pixel; Forming a second insulating layer on an entire surface of the substrate including the separated first insulating layer; Planarizing the second insulating layer to expose the first insulating layer; Removing the exposed first insulating layer to expose a lower electrode; Forming a photodiode on the exposed lower electrodes; And forming an upper electrode on the photodiode.

실시예에 따른 이미지센서의 제조방법에 의하면, 트랜지스터 회로(circuitry)와 포토다이오드의 수직형 집적을 제공할 수 있다.According to the manufacturing method of the image sensor according to the embodiment, it is possible to provide a vertical integration of the transistor circuit (circuitry) and the photodiode.

또한, 실시예에 의하면 포토다이오드를 위한 하부전극 상에 질화막을 형성한 후 평탄화공정을 진행함으로써 하부전극의 손상을 방지할 수 있다.In addition, according to the embodiment, the nitride electrode is formed on the lower electrode for the photodiode and then the planarization process is performed to prevent damage to the lower electrode.

또한, 실시예에 의하면 트랜지스터 회로(circuitry)와 포토다이오드의 수직형 집적에 의해 필팩터(fill factor)를 100%에 근접시킬 수 있다.In addition, according to the embodiment, the fill factor can be approached to 100% by vertical integration of the transistor circuit and the photodiode.

또한, 실시예에 의하면 종래기술보다 수직형 집적에 의해 같은 픽셀 사이즈에서 높은 센서티버티(sensitivity)를 제공할 수 있다.Further, according to the embodiment, it is possible to provide higher sensitivity at the same pixel size by vertical integration than in the prior art.

또한, 실시예에 의하면 종래기술보다 같은 레졀류션(Resolution)을 위해 공정비용을 감축할 수 있다.In addition, according to the embodiment it is possible to reduce the process cost for the same resolution (Resolution) than the prior art.

또한, 실시예에 의하면 각 단위 픽셀은 센서티버티(sensitivity)의 감소없이 보다 복잡한 회로(circuitry)를 구현할 수 있다.In addition, according to the exemplary embodiment, each unit pixel may implement a more complicated circuit without reducing the sensitivity.

또한, 실시예에 의해 집적될 수 있는 추가적인 온칩 회로(on-chip circuitry)는 이미지센서의 퍼포먼스(performance)를 증가시키고, 나아가 소자의 소형화 및 제조비용을 절감을 획득할 수 있다.In addition, the additional on-chip circuitry that can be integrated by the embodiment can increase the performance of the image sensor and further reduce the size and manufacturing cost of the device.

또한, 실시예에 의하면 수직형의 포토다이오드를 채용하면서 포토다이오드 내에 디펙트를 방지할 수 있다.Further, according to the embodiment, it is possible to prevent defects in the photodiode while employing a vertical photodiode.

이하, 실시예에 따른 이미지센서의 제조방법을 첨부된 도면을 참조하여 상세 히 설명한다.Hereinafter, a method of manufacturing an image sensor according to an embodiment will be described in detail with reference to the accompanying drawings.

실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.In the description of the embodiments, where it is described as being formed "on / under" of each layer, it is understood that the phase is formed directly or indirectly through another layer. It includes everything.

실시예의 설명에 있어서 씨모스이미지센서(CIS)에 대한 구조의 도면을 이용하여 설명하나, 본 발명은 씨모스이미지센서에 한정되는 것이 아니며, CCD 이미지센서 등 모든 이미지센서에 적용이 가능하다.In the description of the embodiment will be described with reference to the structure of the CMOS image sensor (CIS), the present invention is not limited to the CMOS image sensor, it is applicable to all image sensors, such as CCD image sensor.

(실시예)(Example)

이하, 도 1 내지 도 5를 참조하여 실시예에 따른 이미지센서의 제조방법을 설명한다.Hereinafter, a manufacturing method of an image sensor according to an embodiment will be described with reference to FIGS. 1 to 5.

우선, 도 1과 같이 하부배선(120)을 포함하는 회로(circuitry)(미도시)를 기판(미도시) 상에 형성한다. 상기 회로는 트랜지스터(미도시)를 포함할 수 있으며, 트랜지스터의 개수에 따라 3Tr CIS, 4Tr CIS, 5Tr CIS 등이 가능하다.First, a circuit (not shown) including a lower wiring 120 is formed on a substrate (not shown) as shown in FIG. 1. The circuit may include a transistor (not shown), and 3Tr CIS, 4Tr CIS, 5Tr CIS, etc. may be available depending on the number of transistors.

상기 하부배선(120)은 하부플러그(미도시)와 하부메탈(미도시)를 포함할 수 있다. 상기 하부배선(120)은 트랜지스터가 형성된 기판상의 층간절연층(110) 내에 형성될 수 있다.The lower wiring 120 may include a lower plug (not shown) and a lower metal (not shown). The lower wiring 120 may be formed in the interlayer insulating layer 110 on the substrate on which the transistor is formed.

다음으로, 상기 기판상에 하부전극용 금속(140a)과 제1 절연층(150)을 순차적으로 형성한다.Next, the lower electrode metal 140a and the first insulating layer 150 are sequentially formed on the substrate.

이때, 하부전극용 금속(140a)이 형성되기 전에 하부배선(120)을 포함하는 기판상에 배리어 메탈(130)을 형성할 수 있다. 상기 배리어 메탈(130)은 텅스텐, 타 이타늄, 탄탈륨 또는 이들의 질화물 등으로 형성될 수 있다.In this case, the barrier metal 130 may be formed on the substrate including the lower wiring 120 before the lower electrode metal 140a is formed. The barrier metal 130 may be formed of tungsten, titanium, tantalum, or a nitride thereof.

이후, 상기 배리어 메탈(130) 상에 하부전극용 금속(140a)을 형성한다. 상기 하부전극용 금속(140a)은 금속, 합금 또는 실리사이드를 포함한 다양한 전도성 물질로 형성할 수 있다. 예를 들어, 상기 하부전극용 금속(140a)은 크롬(Cr), 타이타늄(Ti), 알루미늄(Al), 구리(Cu), 코발트(Co) 등으로 형성할 수 있다. 예를 들어, Cr을 이용하여 약 100~2000Å의 하부전극용 금속(140a)을 형성할 수 있으나 이에 한정되는 것은 아니다.Thereafter, a lower electrode metal 140a is formed on the barrier metal 130. The lower electrode metal 140a may be formed of various conductive materials including metals, alloys, or silicides. For example, the lower electrode metal 140a may be formed of chromium (Cr), titanium (Ti), aluminum (Al), copper (Cu), cobalt (Co), or the like. For example, the lower electrode metal 140a of about 100 to about 2000 microseconds may be formed using Cr, but is not limited thereto.

이후, 상기 하부전극용 금속(140a) 상에 제1 절연층(150)을 형성한다. 실시예에서는 하부전극(140) 상에 제1 절연층(150)을 형성한 상태에서 평탄화공정을 진행함으로써 하부전극(140)의 손상을 방지할 수 있다.Thereafter, a first insulating layer 150 is formed on the lower electrode metal 140a. In an exemplary embodiment, damage to the lower electrode 140 may be prevented by performing a planarization process in a state in which the first insulating layer 150 is formed on the lower electrode 140.

예를 들어, 상기 하부전극용 금속(140a) 상에 질화막에 의한 제1 절연층(150)을 형성할 수 있다. 예를 들어, SiN에 의한 제1 절연층(150)을 형성할 수 있으나 이에 한정되는 것은 아니다.For example, the first insulating layer 150 may be formed on the lower electrode metal 140a by a nitride film. For example, the first insulating layer 150 may be formed of SiN, but is not limited thereto.

또한, 실시예에서는 상기 제1 절연층(150)을 약 500 내지 1500Å 형성함으로써 추후 진행되는 제2 절연층(160)의 평탄화공정에서 하부전극(140)의 손상을 방지할 수 있다.In addition, in the exemplary embodiment, the first insulating layer 150 may be formed at about 500 to 1500Å to prevent damage to the lower electrode 140 in the planarization of the second insulating layer 160.

다음으로, 도 2와 같이 상기 제1 절연층(150)과 하부전극용 금속(140a)을 선택적으로 제거하여 픽셀별로 제1 절연층(150)과 하부전극(140)을 분리시킨다.Next, as shown in FIG. 2, the first insulating layer 150 and the lower electrode metal 140a are selectively removed to separate the first insulating layer 150 and the lower electrode 140 for each pixel.

예를 들어, 픽셀의 경계를 노출시키는 감광막 패턴(미도시)을 식각마스크로 하여 픽셀별로 제1 절연층(150)과 하부전극(140)을 분리시킬 수 있다. 이러한 분리 공정에 의해 단위 픽셀간의 크로스 토크 등을 방지할 수 있다.For example, the first insulating layer 150 and the lower electrode 140 may be separated for each pixel using a photoresist pattern (not shown) that exposes the boundary of the pixel as an etching mask. By such a separation process, crosstalk between unit pixels and the like can be prevented.

다음으로, 도 3과 같이 상기 분리된 제1 절연층(150)을 포함하는 기판의 전면에 제2 절연층(160)을 형성한다. 예를 들어, 상기 제2 절연층(160)은 SiO2와 같은 산화막일 수 있으나 이에 한정되는 것은 아니며, 저 유전성 물질(low-k dielectric)로 형성할 수 있다. 상기 제2 절연층(160)에 의해 단위 픽셀간의 절연이 확실하게 이루어질 수 있다. Next, as shown in FIG. 3, the second insulating layer 160 is formed on the entire surface of the substrate including the separated first insulating layer 150. For example, the second insulating layer 160 may be an oxide film such as SiO 2 , but is not limited thereto. The second insulating layer 160 may be formed of a low-k dielectric material. Insulation between unit pixels may be reliably achieved by the second insulating layer 160.

다음으로, 도 4와 같이 상기 제2 절연층(160)을 평탄화하여 상기 제1 절연층(150)을 노출시킨다. 실시예에서는 제2 절연층(160)을 미리 평탄화함으로써 이후 형성되는 진성층(미도시) 등에 대한 평탄화공정을 진행하지 않음으로써 포토다이오드 내에 디펙트 발생을 최소화하여 디펙트에 의한 암전류 등을 방지할 수 있다.Next, as shown in FIG. 4, the second insulating layer 160 is planarized to expose the first insulating layer 150. In the embodiment, the second insulating layer 160 is planarized in advance so that the planarization process is not performed on the intrinsic layer (not shown) and the like, thereby minimizing the occurrence of defects in the photodiode to prevent dark currents due to the defects. Can be.

이때, 실시예에서는 상기 제1 절연층(150)과 제2 절연층(160)의 선택비가 1: 60~200인 슬러리를 사용하여 CMP에 의해 평탄화를 진행함으로써 하부전극(140) 상의 제1 절연층(150)에 의해 하부전극(140)의 손상을 방지할 수 있다.In this embodiment, the first insulating layer 150 on the lower electrode 140 is planarized by CMP using a slurry having a selectivity of 1:60 to 200 between the first insulating layer 150 and the second insulating layer 160. Damage to the lower electrode 140 may be prevented by the layer 150.

이때, CMP에 의해 제2 절연층(160)이 오버 CMP됨으로써 잔존하는 제2 절연층(160)의 높이가 제1 절연층(150) 보다는 낮고 하부전극(140)의 높이와 같아질 수 있다. 이로써, 이후 제1 절연층(150) 제거 후 형성되는 포토다이오드(미도시)의 평탄한 형성이 가능할 수 있다.In this case, the height of the second insulating layer 160 remaining due to the over CMP of the second insulating layer 160 by CMP may be lower than that of the first insulating layer 150 and may be equal to the height of the lower electrode 140. As a result, a flat formation of a photodiode (not shown) formed after removing the first insulating layer 150 may be possible.

다음으로, 도 5와 같이 상기 노출된 제1 절연층(150)을 제거하여 하부전극(140)을 노출시킨다.Next, as shown in FIG. 5, the exposed first insulating layer 150 is removed to expose the lower electrode 140.

이후, 상기 노출된 하부전극(140) 상에 제1 도전형 전도층(미도시), 진성층(intrinsic layer)(미도시) 및 제2 도전형 전도층(미도시)을 순차적으로 형성하여 포토다이오드를 형성할 수 있다.Subsequently, a first conductive type conductive layer (not shown), an intrinsic layer (not shown), and a second conductive type conductive layer (not shown) are sequentially formed on the exposed lower electrode 140. A diode can be formed.

예를 들어, 제1 도전형 전도층은 N 도핑된 비정질 실리콘(n-doped amorphous silicon)을 이용하여 형성될 수 있으나, 이에 한정되는 것은 아니다. 상기 제1 도전형 전도층은 비정질 실리콘에 게르마늄, 탄소, 질소 또는 산소 등을 첨가하여 a-Si:H, a-SiGe:H, a-SiC, a-SiN:H a-SiO:H 등으로 형성될 수도 있다. 한편, 제1 도전형 전도층은 필수적인 공정은 아니다.For example, the first conductivity type conductive layer may be formed using N-doped amorphous silicon, but is not limited thereto. The first conductivity type conductive layer is a-Si: H, a-SiGe: H, a-SiC, a-SiN: H a-SiO: H and the like by adding germanium, carbon, nitrogen or oxygen to amorphous silicon It may be formed. On the other hand, the first conductivity type conductive layer is not an essential process.

또한, 진성층은 비정질 실리콘(n-doped amorphous silicon)을 이용하여 형성될 수 있다. 상기 진성층은 화학기상증착(CVD) 등에 의해 형성될 수 있다. 예를 들어, 상기 진성층은 실란가스(SiH4) 등을 이용하여 PECVD에 의해 비정질 실리콘으로 형성될 수 있다.In addition, the intrinsic layer may be formed using n-doped amorphous silicon. The intrinsic layer may be formed by chemical vapor deposition (CVD) or the like. For example, the intrinsic layer may be formed of amorphous silicon by PECVD using silane gas (SiH 4 ).

또한, 제2 도전형 전도층은 P 도핑된 비정질 실리콘(p-doped amorphous silicon)을 이용하여 형성될 수 있으나, 이에 한정되는 것은 아니다. 상기 제2 도전형 전도층은 화학기상증착(CVD) 등에 의해 형성될 수 있다. 예를 들어, 상기 제2 도전형 전도층은 실란가스(SiH4)에 보론 등을 혼합하여 PECVD에 의해 비정질 실리콘으로 형성될 수 있다.In addition, the second conductivity type conductive layer may be formed using P-doped amorphous silicon, but is not limited thereto. The second conductivity type conductive layer may be formed by chemical vapor deposition (CVD) or the like. For example, the second conductivity type conductive layer may be formed of amorphous silicon by PECVD by mixing boron and the like with silane gas (SiH 4 ).

이후, 상기 제2 도전형 전도층 상에 상부전극(미도시)을 형성할 수 있다.Thereafter, an upper electrode (not shown) may be formed on the second conductivity type conductive layer.

상기 제2 전극은 빛의 투과성이 높고 전도성이 높은 투명전극으로 형성될 수 있다. 예를 들어, 상기 제2 전극은 ITO(indium tin oxide) 또는 CTO(cardium tin oxide) 등으로 형성될 수 있다. The second electrode may be formed of a transparent electrode having high light transmittance and high conductivity. For example, the second electrode may be formed of indium tin oxide (ITO) or cardium tin oxide (CTO).

본 발명은 기재된 실시예 및 도면에 의해 한정되는 것이 아니고, 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.The present invention is not limited to the described embodiments and drawings, and various other embodiments are possible within the scope of the claims.

도 1 내지 도 5는 실시예에 따른 이미지센서의 제조방법의 공정단면도.1 to 5 are cross-sectional views of a manufacturing method of an image sensor according to an embodiment.

Claims (6)

하부배선을 포함하는 회로(circuitry)를 기판상에 형성하는 단계;Forming a circuit on the substrate including a lower wiring; 상기 기판상에 하부전극용 금속과 제1 절연층을 순차적으로 형성하는 단계;Sequentially forming a lower electrode metal and a first insulating layer on the substrate; 상기 제1 절연층과 상기 하부전극용 금속의 일부영역을 연속적으로 식각하여 상기 제1 절연층과 하부전극의 적층형태를 픽셀별로 분리시키는 단계;Continuously etching the partial region of the first insulating layer and the lower electrode metal to separate the stacked form of the first insulating layer and the lower electrode for each pixel; 상기 분리된 제1 절연층을 포함하는 기판의 전면에 제2 절연층을 형성하는 단계;Forming a second insulating layer on an entire surface of the substrate including the separated first insulating layer; 상기 제2 절연층을 평탄화하여 상기 제1 절연층을 노출시키는 단계;Planarizing the second insulating layer to expose the first insulating layer; 상기 노출된 제1 절연층을 제거하여 상기 하부전극을 노출시키는 단계;Removing the exposed first insulating layer to expose the lower electrode; 상기 노출된 하부전극 상에 포토다이오드를 형성하는 단계;Forming a photodiode on the exposed lower electrodes; 상기 포토다이오드 상에 상부전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 이미지센서의 제조방법.Forming an upper electrode on the photodiode; manufacturing method of the image sensor comprising a. 제1 항에 있어서,According to claim 1, 상기 포토다이오드를 형성하는 단계는,Forming the photodiode, 상기 노출된 하부전극 상에 진성층(intrinsic layer)을 형성하는 단계; 및Forming an intrinsic layer on the exposed lower electrodes; And 상기 진성층 상에 제2 도전형 전도층을 형성하는 단계;를 포함하는 것을 특징으로 하는 이미지센서의 제조방법.And forming a second conductive type conductive layer on the intrinsic layer. 제2 항에 있어서,The method of claim 2, 상기 제1 절연층은 질화막으로 형성하고,The first insulating layer is formed of a nitride film, 상기 제2 절연층은 산화막으로 형성하는 것을 특징으로 하는 이미지센서의 제조방법.And the second insulating layer is formed of an oxide film. 제2 항에 있어서,The method of claim 2, 상기 제2 절연층을 평탄화하여 상기 제1 절연층을 노출시키는 단계는,Planarizing the second insulating layer to expose the first insulating layer, 상기 제1 절연층과 상기 제2 절연층의 선택비가 1: 60~200인 슬러리를 사용하여 CMP에 의해 평탄화되는 것을 특징으로 하는 이미지센서의 제조방법.The manufacturing method of the image sensor, characterized in that the planarization by CMP using a slurry of the selectivity ratio of the first insulating layer and the second insulating layer 1: 60 ~ 200. 제2 항에 있어서,The method of claim 2, 상기 제2 절연층을 평탄화하여 상기 제1 절연층을 노출시키는 단계에서,In planarizing the second insulating layer to expose the first insulating layer, 상기 평탄화공정에 의해 상기 제2 절연층이 오버 평탄화됨으로써 잔존하는 제2 절연층의 높이가 상기 제1 절연층 보다는 낮고 상기 하부전극의 높이와 같아지는 것을 특징으로 하는 이미지센서의 제조방법. And the height of the remaining second insulating layer is lower than that of the first insulating layer and is equal to the height of the lower electrode as the second insulating layer is over planarized by the planarization process. 제1 항 내지 제5 항 중 어느 하나의 항에 있어서,The method according to any one of claims 1 to 5, 상기 제1 절연층은The first insulating layer is 500Å 내지 1500Å 형성하는 것을 특징으로 하는 이미지센서의 제조방법.Method of manufacturing an image sensor, characterized in that 500 to 1500Å is formed.
KR1020070112173A 2007-11-05 2007-11-05 Manufacturing Method of Image Sensor KR100905595B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070112173A KR100905595B1 (en) 2007-11-05 2007-11-05 Manufacturing Method of Image Sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070112173A KR100905595B1 (en) 2007-11-05 2007-11-05 Manufacturing Method of Image Sensor

Publications (2)

Publication Number Publication Date
KR20090046180A KR20090046180A (en) 2009-05-11
KR100905595B1 true KR100905595B1 (en) 2009-07-02

Family

ID=40856092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070112173A KR100905595B1 (en) 2007-11-05 2007-11-05 Manufacturing Method of Image Sensor

Country Status (1)

Country Link
KR (1) KR100905595B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720594B2 (en) 2002-01-07 2004-04-13 Xerox Corporation Image sensor array with reduced pixel crosstalk
JP2005191480A (en) 2003-12-26 2005-07-14 Fuji Photo Film Co Ltd Manufacturing method of solid-state imaging device
KR20060108378A (en) * 2005-04-13 2006-10-18 (주)실리콘화일 Separated unit pixel and its manufacturing method of an image sensor having a three-dimensional structure
KR20060120260A (en) * 2006-08-25 2006-11-24 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 Photodetector

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720594B2 (en) 2002-01-07 2004-04-13 Xerox Corporation Image sensor array with reduced pixel crosstalk
JP2005191480A (en) 2003-12-26 2005-07-14 Fuji Photo Film Co Ltd Manufacturing method of solid-state imaging device
KR20060108378A (en) * 2005-04-13 2006-10-18 (주)실리콘화일 Separated unit pixel and its manufacturing method of an image sensor having a three-dimensional structure
KR20060120260A (en) * 2006-08-25 2006-11-24 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 Photodetector

Also Published As

Publication number Publication date
KR20090046180A (en) 2009-05-11

Similar Documents

Publication Publication Date Title
US7808066B2 (en) Image sensor and method of manufacturing the same
KR100851756B1 (en) Image sensor and its manufacturing method
KR100913019B1 (en) Image sensor and its manufacturing method
US7812350B2 (en) Image sensor and method for manufacturing the same
KR100843965B1 (en) Image sensor and manufacturing method
KR100872990B1 (en) Image sensor and its manufacturing method
CN101266992B (en) Image sensor and method of fabricating the same
KR100922935B1 (en) Image sensor and manufacturing method
KR20080101188A (en) Image sensor and manufacturing method
KR100905595B1 (en) Manufacturing Method of Image Sensor
KR100849824B1 (en) Image sensor and manufacturing method
KR20090046170A (en) Image sensor and manufacturing method
KR20080083971A (en) Image sensor and manufacturing method
KR100851759B1 (en) Image sensor and manufacturing method
KR100904828B1 (en) Image sensor and manufacturing method
KR100901055B1 (en) Manufacturing Method of Image Sensor
KR100924412B1 (en) Image sensor and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20071105

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20081210

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20090528

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090624

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090624

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20120521

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee