KR100881507B1 - Method for manufacturing phase-change memory element - Google Patents
Method for manufacturing phase-change memory element Download PDFInfo
- Publication number
- KR100881507B1 KR100881507B1 KR1020070112802A KR20070112802A KR100881507B1 KR 100881507 B1 KR100881507 B1 KR 100881507B1 KR 1020070112802 A KR1020070112802 A KR 1020070112802A KR 20070112802 A KR20070112802 A KR 20070112802A KR 100881507 B1 KR100881507 B1 KR 100881507B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- change material
- metal
- memory device
- insulating film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000012782 phase change material Substances 0.000 claims abstract description 43
- 230000008859 change Effects 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 230000008569 process Effects 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims abstract description 12
- 238000000206 photolithography Methods 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000005498 polishing Methods 0.000 claims abstract description 4
- 239000000126 substance Substances 0.000 claims abstract description 4
- 239000010949 copper Substances 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 9
- 239000013078 crystal Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001786 chalcogen compounds Chemical class 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 상변화 메모리 소자의 제조방법에 관한 것으로, 더욱 상세하게는 상변화 메모리 소자의 제조에 있어 상부전극과 하부전극의 형성이 한번의 포토리쏘그래피 공정으로 이루어질 수 있도록 한 상변화 메모리 소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a phase change memory device, and more particularly, in the manufacture of a phase change memory device, a phase change memory device capable of forming an upper electrode and a lower electrode in a single photolithography process. It relates to a manufacturing method.
데이터를 저장하기 위해 사용되는 반도체 메모리 소자들은 일반적으로 휘발성 메모리 소자와 비휘발성 메모리 소자로 구분될 수 있다. 먼저 DRAM(Dynamic Random Access Memory)이나 SRAM(Static Rrandom Access Memory)으로 대표되는 휘발성 메모리 소자는 데이터의 입출력 동작은 빠르지만 전원 공급이 중단됨에 따라 저장된 데이터를 소실하는 특성이 있다. 또한, 디램은 주기적인 리프레쉬 동작이 필요하며, 높은 저하 저장능력이 요구된다. 따라서, 디램 소자의 경우에는 캐패시턴스를 증가시키기 위해 많은 노력들이 시도되고 있다. 그 예로서, 캐패시터의 하부전극의 표면적을 증가시켜 캐패시턴스를 증가시키는 방법이 보편적으로 실시되고 있기는 하나, 하부전극의 표면적을 증가시킴에 따라 디램 소자의 집적도가 저하되 는 단점이 있다.Semiconductor memory devices used to store data may be generally classified into volatile memory devices and nonvolatile memory devices. First, a volatile memory device represented by DRAM (Dynamic Random Access Memory) or SRAM (Static Rrandom Access Memory) has a characteristic of fast data input / output operation but loss of stored data as power supply is interrupted. In addition, DRAM requires periodic refresh operation and high degradation storage capacity. Therefore, many efforts have been made to increase capacitance in the case of DRAM devices. For example, although a method of increasing capacitance by increasing the surface area of the lower electrode of the capacitor is generally practiced, there is a disadvantage in that the integration degree of the DRAM device decreases as the surface area of the lower electrode is increased.
한편, 이이피롬(Electrically Erasable Programmable Read Only Memory)을 기반으로 하는 낸드(NAND) 또는 노아(NOR) 타입의 플래쉬 메모리로 대표되는 비휘발성 메모리 소자는 전원 공급이 중단되더라도 데이터가 그대로 유지되는 특성이 있다. 이러한 비휘발성 메모리 소자들은 반도체 기판에 차례로 적층된 게이트 절연막, 부유게이트, 유전체막 및 제어게이트로 구성된 게이트 패턴을 갖는다. 그리고, 이러한 비휘발성 메모리 소자에 데이터를 기입 및 소거하는 원리는 게이트 절연막을 통하여 전하를 터널링시키는 방법을 사용하는데, 이때 전원전압에 비하여 높은 동작 전압이 요구된다. 이로 인하여, 플래쉬 메모리 소자들은 기입동작 및 소거동작에 필요한 전압을 형성하기 위한 승압 회로가 요구되는 바, 디자인 룰을 증가시킨다는 취약점을 가지고 있다.On the other hand, nonvolatile memory devices represented by NAND or NOR flash memory based on an electrically erasable programmable read only memory have a characteristic that data is retained even when the power supply is interrupted. . Such nonvolatile memory devices have a gate pattern including a gate insulating film, a floating gate, a dielectric film, and a control gate, which are sequentially stacked on a semiconductor substrate. In addition, the principle of writing and erasing data in such a nonvolatile memory device uses a method of tunneling charges through a gate insulating layer, which requires a higher operating voltage than a power supply voltage. As a result, the flash memory devices have a vulnerability in that they require a boost circuit for forming voltages necessary for writing and erasing operations, thereby increasing design rules.
따라서, 정보 통신 분야의 급속한 발달과 컴퓨터와 같은 정보 매체의 급속한 대중화에 따라 그 기능적인 면에 있어서 초고속 동작이 가능하고 대용량의 메모리 저장 능력을 가지는 차세대 반도체 메모리 소자에 대한 수요가 점차 증가하고 있다.Therefore, with the rapid development of the information communication field and the rapid popularization of information media such as computers, the demand for next-generation semiconductor memory devices capable of ultra-fast operation in terms of their functionalities and having a large memory storage capacity is increasing.
차세대 반도체 메모리 소자는 디램 등의 휘발성 메모리 소자 및 플래쉬 메모리등의 비휘발성 메모리 소자의 장점을 취하여 개발된 것이다. 따라서, 구동시 전력 소모량이 적으면서도 데이터의 유지 및 리드/라이트 동작 특성이 우수하다는 장점이 있다. 이러한 차세대 반도체 메모리 소자로서는, FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), PRAM(Phase-change Random Access Memory) 또는 NFGM등이 있다.Next-generation semiconductor memory devices are developed by taking advantage of volatile memory devices such as DRAM and nonvolatile memory devices such as flash memory. Accordingly, there is an advantage in that the data retention and the read / write operation characteristics are excellent while the power consumption is small while driving. Such next-generation semiconductor memory devices include ferroelectric random access memory (FRAM), magnetic random access memory (MRAM), phase-change random access memory (PRAM), and NFGM.
차세대 반도체 메모리 소자들 중 PRAM(이하, 상변화 메모리 소자라 칭함)은 단순한 구조를 가지면서도 저렴한 비용으로 고집적화를 이룰 수 있으며, 고속 동작이 가능하다는 장점으로 인해 최근들어 가장 주목받는 차세대 메모리 소자 중의 하나로 떠오르고 있다. 이러한 상변화 메모리 소자에서의 데이터 저장은 상변화 물질막의 결정 구조 변화에 의한 저항 차이를 이용하여 이루어진다. 이러한 상변화 물질로서는, 게르마늄(Ge), 안티몬(Sb) 및 텔레늄(Te)으로 구성된 칼코겐 화합물(GST: Ge-Sb-Te)이 사용될 수 있는데, 상변화 물질은 공급되는 전류의 크기 및 공급 시간에 의존하여 결정 구조가 달라진다. 즉, 상변화 물질은 소정의 조건에서 비정질 상태(amorphous state) 또는 결정 상태(crystalline state)를 갖는다. 비정질 상태의 상변화 물질은 결정 상태의 상변화 물질에 비하여 높은 비저항을 갖는다. 이에 따라, 상변화 물질을 통하여 흐르는 전류량의 차이를 감지함으로써, 상변화 메모리 소자의 단위 셀에 저장된 논리 정보를 판별할 수 있다. 이러한 상변화 메모리 소자에 대한 구조 및 그 제조과정이 미국특허 6,936,840호 또는 6,908,812호 등에 제시되어 있다. 종래의 상변화 메모리 소자에서 사용되는 상변화 물질을 비정질 상태에서 결정질 상태로 바꾸거나, 결정질 상태에서 비정질 상태로 바꾸는 조건으로 열(heat)을 이용하고 있다. 먼저, 상변화 물질에 용융점 부근의 열을 단시간 공급한 후에, 급속히 냉각시키면, 상변화 물질은 비정질 상태가 된다. 반면, 상변화 물질에 상기 용융점에 비해 낮은 결정화 온도를 장시간에 걸쳐 공급한 후에, 냉각시키면, 상변화 물질은 결정 상태가 된다. 예를 들면, GST에 용융점(약 610℃) 부근의 열을 단시간(1~10ns)으로 공급한 후에, 급속히 냉각(약 1ns)시키면, GST는 비정질 상태가 된다. 이와는 달리, GST에 결정화 온도(약 450℃)의 열을 장시간(30~50ns)으로 인가한 후에, 냉각시키면, GST는 결정 상태가 된다. 통상적으로, 상변화 물질의 변화 또는 전이를 위해 공급되는 열은 주울 열(Joule' heat)로 표현될 수 있다. 즉, 상변화 물질를 통과하는 전류량을 이용하여 주울 열을 발생시킴으로써, 상변화 물질 자체에서 고열을 발생시킬 수 있다. 또한, 상변화 물질은 비정질 상태에서 저항이 높기 때문에 결정 상태로 변화 또는 전이에 필요한 고열을 발생시키기에 용이할 수 있으나, 결정 상태에서 저항이 낮아 비 정질 상태로 상변화 또는 상전이에 필요한 고열을 발생시키기에 어려운 점이 있다. 따라서, 상기 상변화 물질과 접촉되는 하부 전극(예를 들어, 가열 전극이라 칭함, BEC(Bottom Electrode Contact)에서 상변화 물질가 상변화되기 용이한 조건으로 상변화 물질을 보조 가열하여 상변화 물질의 발열을 보조할 수 있다.Among the next-generation semiconductor memory devices, PRAM (hereinafter, referred to as a phase change memory device) has a simple structure and can be highly integrated at a low cost, and is one of the next-generation memory devices recently attracting attention due to its high speed operation. Is rising. Data storage in such a phase change memory device is made using a difference in resistance due to a change in crystal structure of the phase change material film. As the phase change material, a chalcogen compound (GST: Ge-Sb-Te) composed of germanium (Ge), antimony (Sb), and telenium (Te) may be used. The crystal structure depends on the feeding time. That is, the phase change material has an amorphous state or a crystalline state under predetermined conditions. The phase change material in the amorphous state has a higher specific resistance than the phase change material in the crystalline state. Accordingly, by detecting a difference in the amount of current flowing through the phase change material, logic information stored in the unit cell of the phase change memory device may be determined. The structure of the phase change memory device and its manufacturing process are disclosed in US Pat. No. 6,936,840 or 6,908,812. Heat is used as a condition for changing a phase change material used in a conventional phase change memory device from an amorphous state to a crystalline state or from a crystalline state to an amorphous state. First, when the heat near the melting point is supplied to the phase change material for a short time and then rapidly cooled, the phase change material is in an amorphous state. On the other hand, when the phase change material is supplied with a low crystallization temperature compared to the melting point for a long time and then cooled, the phase change material is in a crystalline state. For example, after supplying heat near melting point (about 610 degreeC) to GST for a short time (1-10 ns), and cooling rapidly (about 1 ns), GST will be in an amorphous state. On the other hand, when heat of crystallization temperature (about 450 degreeC) is applied to GST for a long time (30-50 ns), and cooling, GST will be in a crystalline state. Typically, the heat supplied for the change or transition of the phase change material may be expressed as Joule 'heat. That is, by generating joule heat using the amount of current passing through the phase change material, high heat may be generated in the phase change material itself. In addition, since the phase change material has high resistance in the amorphous state, it may be easy to generate high heat required for change or transition to the crystalline state, but the low resistance in the crystal state generates high heat for phase change or phase transition to the amorphous state. It is difficult to make. Therefore, the lower electrode (for example, a heating electrode, which is in contact with the phase change material) is auxiliary heating the phase change material under conditions where the phase change material is easily changed in the bottom electrode (BEC). Can help.
한편, 종래의 상변화 메모리 소자의 개략적인 구조는 도 1에 도시된 바와 같다.On the other hand, the schematic structure of the conventional phase change memory device is as shown in FIG.
즉, 도 1을 참조하면, 하부 전극과 연결되는 비아(101) 상에 하부 전극(103)으로 사용하는 금속 질화막을 증착하고, 증착된 금속 질화막에 대하여 원하는 패터닝을 수행한다.That is, referring to FIG. 1, a metal nitride film used as the
이후, 패터닝된 하부 전극(103) 상에 절연막(105)을 증착하고, 증착된 절연막(105)을 패터닝된 하부 전극(103)과 연결시키기 위한 홀(hole)을 형성한다.Thereafter, an
다음으로, 칼코겐 화합물(chalcogenide) 등의 상변화 재료(107)와 상부 전 극(109)을 홀이 형성된 절연막(105)상에 순차적으로 증착한다. 그 후 증착된 상부 전극(109) 상에 절연막(111)을 증착하고, 증착된 절연막(111)을 상부 전극(109)과 연결시키기 위한 홀(hole)을 형성한다.Next, a
마지막으로, 금속 배선(113)을 홀이 형성된 절연막(111)상에 증착하여 상변화 메모리 소자를 완성한다.Finally, the
그러나, 위와 같이 상변화 메모리 소자를 완성하기 위한 공정 과정은 매우 복잡할 뿐만 아니라, 특히 적층되는 구조로 하부전극과 상부전극을 따로 따로 형성하기 위한 포토리쏘그래피 공정이 적어도 4회 정도 소요되었다. 이는 포토리쏘그래피 공정이 반도체 생산 단가에서 높은 비중을 차지하고 있으므로 제조 공정의 시간과 비용적 증가를 초래하는 문제점이 있었다.However, the process for completing the phase change memory device as described above is very complicated, and the photolithography process for forming the lower electrode and the upper electrode separately in a stacked structure is required at least four times. This is because the photolithography process accounts for a high portion of the semiconductor production cost, there is a problem that leads to an increase in time and cost of the manufacturing process.
따라서 본 발명은, 다마신 공정을 통하여 상부전극과 하부전극을 동시에 형성하고, 이로 인하여 포토리쏘그래피 공정이 줄일 수 있는 상변화 메모리 소자의 제조방법을 제공하는 것을 그 목적으로 한다. Accordingly, an object of the present invention is to provide a method of manufacturing a phase change memory device in which an upper electrode and a lower electrode are simultaneously formed through a damascene process, thereby reducing the photolithography process.
상기 목적을 달성하기 위하여 본 발명은, 기판 상에 제 1 절연막과 상변화 물질을 차례로 증착하는 단계와, 상변화 물질을 포토리쏘그래피와 식각 공정을 통해 패터닝하는 단계와, 상변화 물질을 포함하도록 제 1 절연막 상에 제 2 절연막을 증착시키고 평탄화하는 단계와, 제 2 절연막 상에 비아를 형성시키는 단계와, 비아에 베리어 메탈과 금속을 순차적으로 형성하는 단계와, 금속을 화학적 기계 연마를 통한 평탄화로 전극과 가열전극이 동시에 형성되는 단계를 포함하는 상변화 메모리 소자의 제조방법을 제공한다.In order to achieve the above object, the present invention includes the steps of sequentially depositing a first insulating film and a phase change material on a substrate, patterning the phase change material through photolithography and etching, and including a phase change material Depositing and planarizing a second insulating film on the first insulating film, forming a via on the second insulating film, sequentially forming a barrier metal and a metal in the via, and planarizing the metal by chemical mechanical polishing It provides a method of manufacturing a phase change memory device comprising the step of forming the furnace electrode and the heating electrode at the same time.
여기서 바람직하게 상변화 물질을 포토리쏘그래피와 식각 공정을 통해 패터닝하는 단계에서, 상변화물질은 평단면적이 다각형으로 패터닝된다.Preferably, in the step of patterning the phase change material through photolithography and etching, the phase change material is patterned into a polygonal cross-sectional area.
또한, 바람직하게 베리어 메탈은, Ta, Ti의 금속이거나 TaN, TiN의 금속 질화물로 형성된다.In addition, the barrier metal is preferably formed of a metal of Ta, Ti, or a metal nitride of TaN, TiN.
또한, 바람직하게 베리어 메탈 상에 형성되는 금속은, 텅스텐(W)과 구리(Cu)와 알루미늄(Al) 중 어느 하나로 형성된다.Further, preferably, the metal formed on the barrier metal is formed of any one of tungsten (W), copper (Cu), and aluminum (Al).
또한, 가열전극은, 홀 형태로 형성되며 다각형 형태의 상기 상변화 물질의 꼭지점과 접촉되어 상변화지역이 발생되는 것이다.In addition, the heating electrode is formed in a hole shape and is in contact with the vertex of the phase change material of the polygonal shape is a phase change area is generated.
이상 설명한 바와 같이 본 발명의 상변화 메모리 소자의 제조방법에 따르면, 다마신 공정을 통하여 상부전극과 하부전극을 동시에 형성하고, 이로 인하여 포토리쏘그래피 공정이 줄어듬으로써, 공정의 단순화로 제조 시간이 단축되고, 제조 단가가 낮아질 수 있는 효과가 있다.As described above, according to the method of manufacturing the phase change memory device of the present invention, the upper electrode and the lower electrode are simultaneously formed through the damascene process, and thus the photolithography process is reduced, thereby shortening the manufacturing time by simplifying the process. And, there is an effect that the manufacturing cost can be lowered.
이하 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. Hereinafter, the operating principle of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, when it is determined that a detailed description of a known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. Terms to be described later are terms defined in consideration of functions in the present invention, and may be changed according to intentions or customs of users or operators. Therefore, the definition should be made based on the contents throughout the specification.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 상변화 메모리 소자의 제조방법의 공정 단면도이고, 도 3은 본 발명의 실시예에 따른 도 2b의 평면도이고, 도 4는 본 발명의 실시예에 따른 도 2f의 평면도이다.2A to 2F are cross-sectional views illustrating a method of manufacturing a phase change memory device according to an embodiment of the present invention, FIG. 3 is a plan view of FIG. 2B according to an embodiment of the present invention, and FIG. 4 is an embodiment of the present invention. 2f is a plan view of FIG.
도 2a를 참조하면, 반도체 기판(200) 상에 제 1 절연막(210)과 상변화 물질(220)을 차례로 증착한다. 제 1 절연막(210)은 예컨대 모노실란(SiH4), FSG(fluorine-doped silicon glass), 모노실란의 적층 구조로 이루어지고, 상변화 물질(220)은 통상적으로 게르마늄(Ge), 안티몬(Sb) 및 텔루리움(Te)으로 이루어진 갈로켄 화합물(chalcogenide)을 사용한다.Referring to FIG. 2A, the first
이어서, 도 2b에 따르면, 상변화 물질(220)을 포토리쏘그래피와 식각 공정을 통해 패터닝하게 되며, 이때 상변화 물질(220)은 바람직하게 평단면적이 다각형으로 패터닝되고, 더욱 바람직하게는 도 3에서와 같이, 삼각형 형태로 하여 단면적이 큰 일변측이 도시된 도면에서 중심에서 좌측을 향하고, 꼭지점은 우측을 향하게 패터닝 된다.Subsequently, according to FIG. 2B, the
그리고 도 2c에서는, 상변화 물질(220)을 포함하도록 제 1 절연막(210) 상에 제 2 절연막(230)을 증착시키고 화학적 기계 연마를 실시하여 평탄화시킨다.In FIG. 2C, the second
이러한 제 2 절연막(230)상에 포토레지스트 패턴(미도시)을 형성한 후, 제 1 절연막(210)이 노출되도록 비아(240)를 형성시키게 된다.After forming the photoresist pattern (not shown) on the second insulating
그리고 도 2d와 2e에서는, 비아(240)에 베리어 메탈(242)과 금속(244)을 순차적으로 형성하게 된다.2D and 2E, the
베리어 메탈(242)은 Ta, Ti의 금속 물질이거나 TaN, TiN의 금속 질화물인 것이 바람직하다.
그리고 베리어 메탈(242) 상에 형성되는 금속(244)은, 텅스텐(W)과 구리(Cu)와 알루미늄(Al) 중 어느 하나인 것이 바람직하다.The
이어서 도 2f를 참조하면, 금속을 화학적 기계 연마를 통한 평탄화로 비아측에 전극(250A)과 가열전극(250B)이 동시에 형성된다. Subsequently, referring to FIG. 2F, the
여기서 가열전극(250B)은, 도 2f 및 도 4에서와 같이 수직한 홀 형태로 형성되며 다각형 형태의 상변화 물질(220)의 꼭지점과 접촉되어 상변화지역이 발생된다. 이는 가열전극(250B)이 제공되는 전류가 좁은 단면적을 갖기 때문에 상변화 물질(220)에 작은 전류로 큰 열을 발생시켜 상변화 물질(220)을 용이하도록 하는 역할을 한다.Here, the
그 결과, 종래에 상극전극과 하부전극이 적층되는 구조로 하여 여러 번의 포토리쏘그래픽 공정이 요구되었으나, 본 발명에서는 한번의 포토리쏘그래픽 공정으로 제 1 절연막(210)상의 상변화 물질(220)을 패터닝 함과 같이 결과적으로 비아에 전극(250A)과 가열전극(250B)이 동시에 형성됨으로써, 상변화 메모리 소자의 제조 공정 단축과 생산 단가를 감소시킬 수 있는 발명이다.As a result, although a plurality of photolithographic processes have been required since the upper electrode and the lower electrode are stacked in the related art, in the present invention, the
이상에서 설명한 것은 본 발명에 따른 상변화 메모리 소자의 제조방법은 하 나의 바람직한 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.As described above, the manufacturing method of the phase change memory device according to the present invention is just one preferred embodiment, and the present invention is not limited to the above-described embodiment, and as claimed in the following claims, Without departing from the gist of the present invention, one of ordinary skill in the art will have the technical spirit of the present invention to the extent that various modifications can be made.
도 1은 종래의 상변화 메모리 소자의 개략적인 구성도이고,1 is a schematic configuration diagram of a conventional phase change memory device,
도 2a 내지 도 2f는 본 발명의 실시예에 따른 상변화 메모리 소자의 제조방법의 공정 단면도이고, 2A through 2F are cross-sectional views illustrating a method of manufacturing a phase change memory device according to an embodiment of the present invention.
도 3은 본 발명의 실시예에 따른 도 2b의 평면도이고,3 is a plan view of FIG. 2B according to an embodiment of the present invention;
도 4는 본 발명의 실시예에 따른 도 2f의 평면도이다.4 is a plan view of FIG. 2F in accordance with an embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
100 : 반도체 기판 110 : 제 1 절연막100 semiconductor substrate 110 first insulating film
220 : 상변화 물질 230 : 제 2 절연막220: phase change material 230: second insulating film
240 : 비아 242 : 베리어 메탈240: Via 242: Barrier Metal
244 : 금속 250A : 전극244:
250B : 가열전극250B: heating electrode
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070112802A KR100881507B1 (en) | 2007-11-06 | 2007-11-06 | Method for manufacturing phase-change memory element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070112802A KR100881507B1 (en) | 2007-11-06 | 2007-11-06 | Method for manufacturing phase-change memory element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100881507B1 true KR100881507B1 (en) | 2009-02-05 |
Family
ID=40681008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070112802A KR100881507B1 (en) | 2007-11-06 | 2007-11-06 | Method for manufacturing phase-change memory element |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100881507B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021126558A3 (en) * | 2019-12-18 | 2021-09-30 | Micron Technology, Inc. | Via formation for a memory device |
| US11189662B2 (en) | 2018-08-13 | 2021-11-30 | Micron Technology | Memory cell stack and via formation for a memory device |
| US11430950B2 (en) | 2020-03-27 | 2022-08-30 | Micron Technology, Inc. | Low resistance via contacts in a memory device |
| US12087358B2 (en) | 2018-08-13 | 2024-09-10 | Micron Technology, Inc. | Access line grain modulation in a memory device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060001051A (en) * | 2004-06-30 | 2006-01-06 | 주식회사 하이닉스반도체 | Phase-change memory device and method for manufacturing the same |
-
2007
- 2007-11-06 KR KR1020070112802A patent/KR100881507B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060001051A (en) * | 2004-06-30 | 2006-01-06 | 주식회사 하이닉스반도체 | Phase-change memory device and method for manufacturing the same |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11189662B2 (en) | 2018-08-13 | 2021-11-30 | Micron Technology | Memory cell stack and via formation for a memory device |
| US12022666B2 (en) | 2018-08-13 | 2024-06-25 | Micron Technology, Inc. | Memory cell stack and via formation for a memory device |
| US12087358B2 (en) | 2018-08-13 | 2024-09-10 | Micron Technology, Inc. | Access line grain modulation in a memory device |
| WO2021126558A3 (en) * | 2019-12-18 | 2021-09-30 | Micron Technology, Inc. | Via formation for a memory device |
| US12136448B2 (en) | 2019-12-18 | 2024-11-05 | Micron Technology, Inc. | Memory accessing with auto-precharge |
| US11430950B2 (en) | 2020-03-27 | 2022-08-30 | Micron Technology, Inc. | Low resistance via contacts in a memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6914255B2 (en) | Phase change access device for memories | |
| US7696077B2 (en) | Bottom electrode contacts for semiconductor devices and methods of forming same | |
| US7545668B2 (en) | Mushroom phase change memory having a multilayer electrode | |
| US7768016B2 (en) | Carbon diode array for resistivity changing memories | |
| US8284596B2 (en) | Integrated circuit including an array of diodes coupled to a layer of resistance changing material | |
| US7161167B2 (en) | Lateral phase change memory | |
| US9747975B2 (en) | Multi-level phase change memory | |
| EP2417601B1 (en) | Diamond type quad-resistor cells of pram | |
| US8208294B2 (en) | Resistive memory cell accessed using two bit lines | |
| CN101258598A (en) | Phase-change memory device using sb-se metal alloy and method of fabricating the same | |
| US9343676B2 (en) | Heating phase change material | |
| US8039299B2 (en) | Method for fabricating an integrated circuit including resistivity changing material having a planarized surface | |
| KR100567067B1 (en) | Phase-change memory device and method for manufacturing the same | |
| KR100881507B1 (en) | Method for manufacturing phase-change memory element | |
| US20120075925A1 (en) | PCRAM With Current Flowing Laterally Relative to Axis Defined By Electrodes | |
| KR20200039887A (en) | Variable resistance memory device | |
| KR20050001169A (en) | Method for forming a PRAM | |
| KR100650720B1 (en) | Phase-change memory device and method for manufacturing the same | |
| KR101006517B1 (en) | Phase-change memory device and method for manufacturing the same | |
| KR20040093763A (en) | Phase-Changeable Memory Device Structure | |
| KR100650723B1 (en) | Phase-change memory device and method for manufacturing the same | |
| KR20090001206A (en) | Method for manufacturing semiconductor device | |
| KR20090070285A (en) | Phase-change memory device and fabrication method thereof | |
| US20090050873A1 (en) | System Including Memory with Resistivity Changing Material and Method of Making the Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111220 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |