KR100885620B1 - 반도체 소자 제조방법 - Google Patents
반도체 소자 제조방법Info
- Publication number
- KR100885620B1 KR100885620B1 KR1020070134830A KR20070134830A KR100885620B1 KR 100885620 B1 KR100885620 B1 KR 100885620B1 KR 1020070134830 A KR1020070134830 A KR 1020070134830A KR 20070134830 A KR20070134830 A KR 20070134830A KR 100885620 B1 KR100885620 B1 KR 100885620B1
- Authority
- KR
- South Korea
- Prior art keywords
- capping
- layer
- mask
- semiconductor device
- trench
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000010410 layer Substances 0.000 claims abstract description 57
- 239000006227 byproduct Substances 0.000 claims abstract description 27
- 239000011229 interlayer Substances 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 239000012495 reaction gas Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000007789 gas Substances 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 239000008239 natural water Substances 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 239000000376 reactant Substances 0.000 claims description 2
- 239000002356 single layer Substances 0.000 claims description 2
- 239000006117 anti-reflective coating Substances 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/1052—Formation of thin functional dielectric layers
- H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
- H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
실시예에서는 듀얼 다마신 패턴을 형성하는 반도체 소자 제조방법에 관해 개시된다.
실시예에 따른 반도체 소자 제조방법은 금속 배선이 형성된 기판 상에 확산 방지층, 층간 절연층, 캡핑층, 유기 BARC(Organic Bottom Anti-reflection Coating)을 순차적으로 형성하는 단계; 상기 유기 BARC 상에 포토 레지스트 패턴을 형성하고 상기 포토 레지스트 패턴을 마스크로 하여 상기 유기 BARC, 캡핑층, 층간 절연층을 선택적으로 식각하여 트랜치를 형성하는 단계; 상기 포토 레지스트 패턴 및 유기 BARC를 제거하는 단계; 상기 캡핑층을 반응 가스와 반응시켜 부산물이 형성되도록 하여 상기 트랜치의 일부가 상기 부산물에 의해 채워지도록 하여 부산물 캡핑 마스크를 형성하는 단계; 상기 부산물 캡핑 마스크를 마스크로 하여 상기 트랜치 내에 비아홀을 형성하는 단계; 및 상기 부산물 캡핑 마스크를 제거하고 상기 확산 방지층 및 캡핑층을 제거하는 단계가 포함된다.
듀얼 다마신
Description
실시예에서는 듀얼 다마신 패턴을 형성하는 반도체 소자 제조방법에 관해 개시된다.
반도체 제조기술의 목표는 반도체 소자의 고집적화와 고성능화에 있다.
상기 고집적화 및 고성능화를 달성하기 위하여 구리 배선 공정이 많이 연구되고 있는데, 구리는 일반적인 식각 물질로 식각이 거의 되지 않는 문제점으로 인하여 층간 절연막을 먼저 식각한 후 구리를 증착하여 매립한 후 평탄화 공정을 실시하여 배선을 형성하는 다마신 방법이 주로 사용된다.
실시예는 자기 정렬 다마신 패턴 형성방법을 제공함으로써 노광 장비가 가지는 한계에 따른 홀과 트랜치의 적층오류(misalignment)를 극복할 수 있는 반도체 소자 제조방법을 제공한다.
실시예에 따른 반도체 소자 제조방법은 금속 배선이 형성된 기판 상에 확산 방지층, 층간 절연층, 캡핑층, 유기 BARC(Organic Bottom Anti-reflection Coating)을 순차적으로 형성하는 단계; 상기 유기 BARC 상에 포토 레지스트 패턴을 형성하고 상기 포토 레지스트 패턴을 마스크로 하여 상기 유기 BARC, 캡핑층, 층간 절연층을 선택적으로 식각하여 트랜치를 형성하는 단계; 상기 포토 레지스트 패턴 및 유기 BARC를 제거하는 단계; 상기 캡핑층을 반응 가스와 반응시켜 부산물이 형성되도록 하여 상기 트랜치의 일부가 상기 부산물에 의해 채워지도록 하여 부산물 캡핑 마스크를 형성하는 단계; 상기 부산물 캡핑 마스크를 마스크로 하여 상기 트랜치 내에 비아홀을 형성하는 단계; 및 상기 부산물 캡핑 마스크를 제거하고 상기 확산 방지층 및 캡핑층을 제거하는 단계가 포함된다.
실시예에 따른 반도체 소자 제조방법은 자기 정렬 다마신 패턴 형성방법을 제공함으로써 노광 장비가 가지는 한계에 따른 홀과 트랜치의 적층오류(misalignment)를 극복할 수 있다.
이하, 첨부된 도면을 참조하여 실시예에 따른 반도체 소자 제조방법에 대해 상세히 설명하도록 한다.
한편, 실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
또한, 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1 내지 도 7은 실시예에 따른 반도체 소자 제조방법을 설명하는 공정 단면도이다.
도 1을 참조하면, 증착 공정, 식각 공정 등을 수행하는 일련의 프로세스를 통해 기판(10) 상에 임의의 패턴을 갖는 하부 금속배선(11)이 형성된다. 여기서, 상기 기판(10)은 트랜지스터(미도시)가 형성된 반도체 기판 상의 층간 절연층이 될 수도 있다.
상기 하부 금속배선(11)이 형성된 기판(10) 상에 화학 기상 증착(Chemical Vapor Deposition) 등과 같은 증착 공정에 의해 확산 방지층(20)이 형성된다. 상기 확산 방지층(20)은 100-2000Å의 두께를 갖는 SiC 또는 SiN 으로 형성될 수 있다.
그리고, 상기 확산 방지층(20) 상에 3000-30000Å의 두께의 층간 절연층(30)이 형성된다. 상기 층간 절연층(30)은 FSG((Fluorine doped Silicate Glass)나 OSG(Organo silicate glass)로 형성될 수 있다.
상기 층간 절연층(30) 상에 캡핑층(capping layer)(40)이 형성된다. 상기 캡핑층(40)은 질화막, 질산화막, SiC 등과 같이 탄소가 함유된 탄화막을 적어도 단층 또는 이들의 복합구조로 형성될 수 있다. 상기 캡핑층(40)은 500-1500Å의 두께로 형성되며, 상기 캡핑층(40)이 실리콘 질화막(SiN) 또는 실리콘 질산화막(SiON)으로 형성될 경우 반사방지 효과를 부수적으로 얻어 후속 공정을 통해 형성되는 유기 BARC)의 두께를 감소시킬 수 있다.
상기 캡핑층(40) 상에 유기 BARC(Organic Bottom Anti-reflection Coating)(50)이 500-900Å의 두께로 형성된다.
도 2를 참조하면, 상기 유기 BARC(50) 상에 포토 레지스트를 전면 코팅한 후 패터닝하여 포토 레지스트 패턴(60)을 형성한다.
도 3을 참조하면, 상기 포토 레지스트 패턴(60)을 마스크로 하여 상기 유기 BARC(50), 캡핑층(40) 및 층간 절연층(30)을 선택적으로 식각하여 트랜치를 형성한다.
실시예에서는 제1 트랜치(81)와 제2 트랜치(82)를 형성한 것이 도시되어 있으며, 상기 제1 트랜치(81)는 비아 및 금속 배선을 형성하기 위한 트랜치이고, 상기 제2 트랜치(82)는 금속 배선을 형성하기 위한 트랜치이다.
상기 유기 BARC(50), 캡핑층(40) 및 층간 절연층(30)의 식각은 O2, CxHyFz를 주 식각가스로 하여 이루어지며, 3000-5000Å 깊이의 트랜치를 형성한다.
예를 들어, 상기 포토 레지스트 패턴(60)을 마스크로 하여 상기 유기 BARC(50) 및 캡핑층(40)을 선택적으로 식각한다.
상기 유기 BARC(50)은 O2, N2, He, Ar, SO2, HBr, CxHyFz(x,y,z,는 0 또는 자연수) 중 어느 하나 또는 이들의 혼합가스를 사용하여 식각할 수 있다. 상기 캡핑층(40)은 CxHyFz(x,y,z,는 0 또는 자연수) 가스를 주 식각가스로 사용하고, O2, N2, He, Ar 중 적어도 어느 하나의 가스를 첨가하여 식각할 수 있다.
이어서, 상기 포토 레지스트 패턴(60), 유기 BARC(50) 및 캡핑층(40)을 식각 마스크로 하여 상기 층간 절연층(30)을 선택적으로 식각하여 제1 트랜치(81) 및 제2 트랜치(82)를 형성한다.
상기 층간 절연층(30)의 식각은 O2, N2, He, Ar, SO2, HBr, CxHyFz(x,y,z,는 0 또는 자연수) 중 어느 하나 또는 이들의 혼합가스를 사용할 수 있다.
예를 들어, 상기 제1 트랜치(81)와 제2 트랜치(82)를 형성함에 있어서, 상기 CxHyFz(x,y,z,는 0 또는 자연수) 가스를 사용할 수 있으며, x에 대한 y,z의 비율이 큰 가스를 사용한다.
구체적으로, 압력 5~2000mT, 소스 파워(Source Power) 1000-2000W, 바이어스 파워(Bias Power) 500-2000W의 조건에서 5-500sccm의 CF4, 5-300sccm의 CHF3, 1-100sccm의 CH2F2 중 적어도 어느 하나와 1-100sccm O2를 식각 가스로 하여 상기 제1 트랜치(81)와 제2 트랜치(82)를 형성할 수 있다.
다음, 상기 포토 레지스트 패턴(60)을 산소 또는 질소 가스를 이용하여 제거 한다. 실시예에서는 산소 가스를 이용하여 상기 포토 레지스트 패턴(60)을 제거한 것이 도시되어 있으며, 상기 포토 레지스트 패턴(60) 제거시 상기 유기 BARC(50)도 함께 제거된다.
도 4를 참조하면, 상기 층간 절연층(30) 상에 형성된 캡핑층(40)을 반응 가스와 반응시켜 부산물을 생성하고, 상기 제1 트랜치(81) 및 제2 트랜치(82)의 일부가 상기 부산물로 메워지도록 하여 부산물 캡핑 마스크(Byproduct Capping Mask)(70)를 형성한다.
상기 반응 가스는 HBr 또는 CxHyFz (x,y,z는 0 또는 자연수)가 주 반응가스로 사용되고, 부수적으로 O2 및 Ar 중 적어도 어느 하나가 더 포함될 수 있다.
예를 들어, 주 반응가스로 HBr을 사용하는 경우, 압력 1~1000mT, 소스 파워(Source Power) 100-900W, 바이어스 파워(Bias Power) 20-300W, HBr 10-1000sccm, O2 0-100sccm, Ar 0-500sccm 의 공정 조건에서 상기 부산물 캡핑 마스크(70)를 형성할 수 있다. 여기서, O2 및 Ar 이 사용되지 않을 수 있다. 이때, 상기 부산물 캡핑 마스크(70)는 Si-H-Br-(N)의 구조를 가질 수 있다.
예를 들어, 주 반응가스로 CxHyFz를 사용하는 경우, 압력 5~1000mT, 소스 파워(Source Power) 1000-3000W, 바이어스 파워(Bias Power) 0-3000W, C5F8 10-1000sccm, O2 0-100sccm, Ar 0-1000sccm 의 공정 조건에서 상기 부산물 캡핑 마스크(70)를 형성할 수 있다. 여기서, 바이어스 파워는 인가되지 않을 수 있으며, O2 및 Ar 이 사용되지 않을 수 있다. 여기서, 상기 CxHyFz(x,y,z,는 0 또는 자연수)를 사용하는 경우 x에 대한 y,z의 비율이 작은 가스를 사용한다. 구체적으로, 상기 C5F8 가스 외에도 C4F8, C4F6 가스가 사용될 수 있다.
도 5를 참조하면, 상기 부산물 캡핑 마스크(Byproduct Capping Mask)(70)를 마스크로 하여 비아홀(83)을 형성한다.
상기 제1 트랜치(81)는 상기 부산물 캡핑 마스크(70)가 일부분에 형성되어 노출된 제1 트랜치(81)의 바닥부분에 자기 정렬된 비아홀(83)의 형성이 가능하나, 상기 제2 트랜치(82)는 상기 부산물 캡핑 마스크(70)가 거의 대부분의 영역에 형성되기 때문에 비아홀(83)이 형성되지 않는다.
상기 비아홀(83)은 상기 CxHyFz(x,y,z,는 0 또는 자연수) 가스와 O2 가스를 사용하여 형성할 수 있다.
구체적으로, 압력 5~2000mT, 소스 파워(Source Power) 1000-2000W, 바이어스 파워(Bias Power) 500-2000W의 조건에서 5-500sccm의 CF4, 5-300sccm의 CHF3, 1-100sccm의 CH2F2 중 적어도 어느 하나와 1-100sccm O2를 식각 가스로 하여 상기 비아홀(83)을 형성할 수 있다.
도 6을 참조하면, O2 또는 N2 가스를 포함하는 가스를 이용하여 상기 부산물 캡핑 마스크(70)를 제거한다.
도 7을 참조하면, CxHyFz (x,y,z는 0 또는 자연수)를 주 반응가스로 하고, 부 수적으로 O2 및 Ar 중 적어도 어느 하나가 더 포함되도록 하여 상기 확산방지층(20) 및 캡핑층(40)을 제거한다. 구체적으로, 상기 C5F8, C4F8, C4F6 가스가 사용될 수 있다.
비록, 도시되지는 않았지만, 이후 상기 제1,2 트랜치(81,82) 및 비아홀(83)을 포함하는 기판 상에 구리를 증착하여 매립한 후 평탄화 공정을 실시하여 구리배선을 형성한다.
실시예에 따른 반도체 소자 제조방법은 트랜치와 비아홀을 형성함에 있어서, 부산물 캡핑 마스크를 이용하여 자기 정렬된 비아홀을 형성함으로써 노광 장비가 가지는 한계에 따른 홀과 트랜치의 적층오류(misalignment)를 극복할 수 있다.
도 1 내지 도 7은 실시예에 따른 반도체 소자 제조방법을 설명하는 도면.
Claims (8)
- 금속 배선이 형성된 기판 상에 확산 방지층, 층간 절연층, 캡핑층, 유기 BARC(Organic Bottom Anti-reflection Coating)을 순차적으로 형성하는 단계;상기 유기 BARC 상에 포토 레지스트 패턴을 형성하고 상기 포토 레지스트 패턴을 마스크로 하여 상기 유기 BARC, 캡핑층, 층간 절연층을 선택적으로 식각하여 트랜치를 형성하는 단계;상기 포토 레지스트 패턴 및 유기 BARC를 제거하는 단계;상기 캡핑층을 반응 가스와 반응시켜 부산물이 형성되도록 하여 상기 트랜치의 일부가 상기 부산물에 의해 채워지도록 하여 부산물 캡핑 마스크를 형성하는 단계;상기 부산물 캡핑 마스크를 마스크로 하여 상기 트랜치 내에 비아홀을 형성하는 단계; 및상기 부산물 캡핑 마스크를 제거하고 상기 확산 방지층 및 캡핑층을 제거하는 단계가 포함되는 반도체 소자 제조방법.
- 제 1항에 있어서,상기 확산 방지층은 100-2000Å의 두께의 SiC 또는 SiN 으로 형성되는 반도체 소자 제조방법.
- 제 1항에 있어서,상기 캡핑층은 500-1500Å의 두께의 질화막, 질산화막, SiC와 같이 탄소가 함유된 탄화막이 단층 또는 이들의 복합구조로 형성되는 반도체 소자 제조방법.
- 제 1항에 있어서,상기 유기 BARC는 O2, N2, He, Ar, SO2, HBr, CxHyFz(x,y,z,는 0 또는 자연수) 중 어느 하나 또는 이들의 혼합가스를 사용하여 식각하는 반도체 소자 제조방법.
- 제 1항에 있어서,상기 캡핑층은 CxHyFz(x,y,z,는 0 또는 자연수) 가스를 주 식각가스로 사용하고, O2, N2, He, Ar 중 적어도 어느 하나의 가스를 첨가하여 식각하는 반도체 소자 제조방법.
- 제 1항에 있어서,상기 층간 절연층은 O2, N2, He, Ar, SO2, HBr, CxHyFz(x,y,z,는 0 또는 자연수) 중 어느 하나 또는 이들의 혼합가스를 사용하여 식각하는 반도체 소자 제조방법.
- 제 1항에 있어서,상기 부산물 캡핑 마스크는 HBr 또는 CxHyFz (x,y,z는 0 또는 자연수)가 주 반응가스로 사용되고, 부수적으로 O2 및 Ar 중 적어도 어느 하나가 더 포함되어 형성되는 반도체 소자 제조방법.
- 제 1항에 있어서,상기 부산물 캡핑 마스크는 O2 또는 N2 가스를 포함하는 가스를 이용하여 제거하는 반도체 소자 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070134830A KR100885620B1 (ko) | 2007-12-21 | 2007-12-21 | 반도체 소자 제조방법 |
| US12/340,300 US20090163021A1 (en) | 2007-12-21 | 2008-12-19 | Method of Fabricating Semiconductor Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070134830A KR100885620B1 (ko) | 2007-12-21 | 2007-12-21 | 반도체 소자 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100885620B1 true KR100885620B1 (ko) | 2009-02-24 |
Family
ID=40682110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070134830A KR100885620B1 (ko) | 2007-12-21 | 2007-12-21 | 반도체 소자 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090163021A1 (ko) |
| KR (1) | KR100885620B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101053761B1 (ko) * | 2008-11-11 | 2011-08-02 | 주식회사 동부하이텍 | 이미지 센서의 제조 방법 |
| US9437572B2 (en) | 2013-12-18 | 2016-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive pad structure for hybrid bonding and methods of forming same |
| US9721888B2 (en) | 2015-12-08 | 2017-08-01 | International Business Machines Corporation | Trench silicide with self-aligned contact vias |
| TWI677056B (zh) | 2018-04-16 | 2019-11-11 | 華邦電子股份有限公司 | 半導體裝置及其製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030049116A (ko) * | 2001-12-14 | 2003-06-25 | 주식회사 하이닉스반도체 | 불화아르곤 노광원을 이용한 반도체 소자 제조 방법 |
| KR20040002149A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 분리 방법 |
| JP2004253503A (ja) | 2003-02-19 | 2004-09-09 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US20070010091A1 (en) | 2005-07-05 | 2007-01-11 | International Business Machines Corporation | Method for performing chemical shrink process over barc (bottom anti-reflective coating) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6569778B2 (en) * | 2001-06-28 | 2003-05-27 | Hynix Semiconductor Inc. | Method for forming fine pattern in semiconductor device |
| US6638871B2 (en) * | 2002-01-10 | 2003-10-28 | United Microlectronics Corp. | Method for forming openings in low dielectric constant material layer |
| US20070254470A1 (en) * | 2006-04-27 | 2007-11-01 | Hynix Semiconductor Inc. | Method for fabricating a semiconductor device having a repair fuse |
-
2007
- 2007-12-21 KR KR1020070134830A patent/KR100885620B1/ko not_active IP Right Cessation
-
2008
- 2008-12-19 US US12/340,300 patent/US20090163021A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030049116A (ko) * | 2001-12-14 | 2003-06-25 | 주식회사 하이닉스반도체 | 불화아르곤 노광원을 이용한 반도체 소자 제조 방법 |
| KR20040002149A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 분리 방법 |
| JP2004253503A (ja) | 2003-02-19 | 2004-09-09 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US20070010091A1 (en) | 2005-07-05 | 2007-01-11 | International Business Machines Corporation | Method for performing chemical shrink process over barc (bottom anti-reflective coating) |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090163021A1 (en) | 2009-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101274960B1 (ko) | 붕소 질화물 및 붕소-질화물 유도 물질들 증착 방법 | |
| JP4815519B2 (ja) | マスクパターンの形成方法及び半導体装置の製造方法 | |
| KR20090022667A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| CN110120343B (zh) | 氮化硅膜和半导体器件的制造方法 | |
| CN110783196A (zh) | 半导体装置的形成方法 | |
| KR100885620B1 (ko) | 반도체 소자 제조방법 | |
| CN101231968B (zh) | 镶嵌内连线结构与双镶嵌工艺 | |
| CN101295665A (zh) | 一种喇叭状接触的制作方法 | |
| KR20000044892A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20060005176A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100995829B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US20060292883A1 (en) | Etching of silicon nitride with improved nitride-to-oxide selectivity utilizing halogen bromide/chlorine plasma | |
| KR100541156B1 (ko) | 반도체 소자의 제조 방법 | |
| CN111933580B (zh) | 一种半导体结构的制备方法 | |
| KR100599948B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| TWI751819B (zh) | 半導體裝置之製造方法 | |
| KR20090027431A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100620711B1 (ko) | 폴리머를 제거할 수 있는 접속 구멍 형성 방법 및 이를이용한 반도체 소자의 제조 방법 | |
| KR20080050784A (ko) | 반도체 메모리 소자의 제조방법 | |
| KR100539447B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR101065246B1 (ko) | 금속 배선을 이용하여 자기정렬된 패턴 구조를 갖는 반도체소자의 제조 방법 | |
| KR100875027B1 (ko) | 반도체 소자의 메탈 라인 형성 방법 | |
| KR100861281B1 (ko) | 씨아이에스 소자의 게이트 전극 형성 방법 | |
| KR100760919B1 (ko) | 반도체 소자의 인덕터 형성 방법 | |
| JPH07288254A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120119 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |