[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100871692B1 - 저온 증착용 금속 전구체, 그를 사용한 금속 박막 형성방법 및 상변화 메모리 소자 제조 방법 - Google Patents

저온 증착용 금속 전구체, 그를 사용한 금속 박막 형성방법 및 상변화 메모리 소자 제조 방법 Download PDF

Info

Publication number
KR100871692B1
KR100871692B1 KR1020060109580A KR20060109580A KR100871692B1 KR 100871692 B1 KR100871692 B1 KR 100871692B1 KR 1020060109580 A KR1020060109580 A KR 1020060109580A KR 20060109580 A KR20060109580 A KR 20060109580A KR 100871692 B1 KR100871692 B1 KR 100871692B1
Authority
KR
South Korea
Prior art keywords
precursor
metal
film
group
ring
Prior art date
Application number
KR1020060109580A
Other languages
English (en)
Other versions
KR20080041460A (ko
Inventor
박혜영
조성래
배병재
이진일
임지은
박영림
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060109580A priority Critical patent/KR100871692B1/ko
Priority to US11/772,494 priority patent/US7867880B2/en
Priority to TW96138543A priority patent/TW200825201A/zh
Publication of KR20080041460A publication Critical patent/KR20080041460A/ko
Application granted granted Critical
Publication of KR100871692B1 publication Critical patent/KR100871692B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00—Compounds containing elements of Groups 4 or 14 of the Periodic Table
    • C07F7/30—Germanium compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/305—Sulfides, selenides, or tellurides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

저온 증착용 금속 전구체, 그를 사용한 금속 박막 형성 방법 및 상변화 메모리 소자 제조 방법을 제공한다. 상기 금속 전구체는 고리를 구성하는 원소들 중 적어도 하나가 금속인 금속 고리화합물이다. 이로써, 금속 박막의 증착 온도를 감소시킬 수 있다. 나아가, 상기 금속 고리화합물을 금속 전구체로 사용함으로써 미세한 비아홀 내에 금속 박막을 보이드 없이 채울 수 있다.

Description

저온 증착용 금속 전구체, 그를 사용한 금속 박막 형성 방법 및 상변화 메모리 소자 제조 방법{Metal precursor for low temperature deposition, method of forming metal layer using the precursor and method of fabricating phase-change memory device using the precursor}
도 1은 상변화 저항체에 대해 셋 또는 리셋 프로그래밍을 수행하기 위한 방법을 나타낸 그래프이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 상변화 메모리 소자의 제조방법을 나타낸 단면도들이다.
도 3은 화학기상증착법을 사용하여 Ge-Sb-Te막을 형성하기 위한 기체 펄싱 다이아그램(gas pulsing diagram)이다.
도 4는 원자층증착법을 사용하여 Ge-Sb-Te막을 형성하기 위한 기체 펄싱 다이아그램이다.
도 5는 원자층증착법을 사용하여 Ge-Sb-Te막을 형성하기 위한 다른 기체 펄싱 다이아그램이다.
도 6은 합성예 1에 따른 결과물을 1H-NMR을 사용하여 분석한 결과를 나타낸 그래프이다.
도 7은 합성예 1에 따른 결과물을 시차열분석(Differential Thermal Analysis; DTA)한 결과를 나타낸 그래프이다.
도 8은 제조예 1에 따라 형성된 Ge-Sb-Te막을 나타낸 사진이다.
도 9은 비교예 1에 따라 형성된 Ge-Sb-Te막을 나타낸 사진이다.
도 10는 제조예 2에 따라 제조된 소자의 단면을 나타낸 SEM 사진이다.
도 11는 제조예 3 내지 제조예 6에 따라 형성된 Ge-Sb-Te막의 조성 및 두께를 나타낸 그래프이다.
도 12은 제조예 7 내지 제조예 9에 따라 형성된 Ge-Sb-Te막의 조성 및 두께를 나타낸 그래프이다.
본 발명은 금속 전구체, 이를 사용한 금속 박막 형성 방법, 반도체 소자 제조 방법에 관한 것으로, 보다 상세하게는 저온 증착용 금속 전구체, 이를 사용한 금속 박막 형성 방법 및 상변화 메모리 소자 제조 방법에 관한 것이다.
상변화 물질(Phase Change Material)은 온도의 변화에 따라 결정 상태(crystalline state)와 비정질 상태(amorphous state)를 갖는 물질로, 상기 결정 상태에서의 비저항은 상기 비정질 상태에서의 비저항에 비해 낮다. 상변화 물질의 이러한 성질은 상기 상변화 물질을 기억 소자로서 적용할 수 있게 하는데, 이러한 기억 소자가 최근 많이 연구되고 있는 PRAM(Phase-change Random Acess Memory)이 다.
상기 PRAM의 단위 셀은 억세스 소자(access device) 및 상변화 저항체를 구비한다. 상기 상변화 저항체는 일반적으로 하부 전극과 상부 전극 사이에 배치된 상변화 물질막을 구비하며, 상기 억세스 소자는 상기 하부 전극에 연결되어 상기 상부 전극에 인가된 쓰기 전류(writing current)를 흘려보내는 역할을 한다.
도 1은 상변화 저항체에 대해 셋 또는 리셋 프로그래밍을 수행하기 위한 방법을 나타낸 그래프이다.
도 1을 참조하면, 먼저 비정질 상태의 상변화 물질막을 결정화 온도(crystallization temperature; Tx)와 용융점(melting point; Tm) 사이의 온도로 일정 시간 가열하고 냉각시키면, 상기 상변화 물질막은 비정질 상태에서 결정 상태로 변한다(셋 프로그래밍). 이에 반하여, 상기 상변화 물질막을 상기 용융점(Tm) 이상의 온도로 가열하고 급격하게 냉각시키면, 상기 상변화 물질막은 결정 상태에서 비정질 상태로 변한다(리셋 프로그래밍).
이 때, 상기 상변화 물질막을 결정화 온도와 용융점 사이의 온도 또는 용융점 이상의 온도로 가열시키는 것은 상기 하부 전극과 상기 스위칭 소자를 통해 흐르는 쓰기 전류의 양에 따라 결정된다. 다시 말해서, 상기 하부 전극과 상기 스위칭 소자를 통해 쓰기 전류가 흐르면 상기 하부 전극과 상기 상변화 물질막 사이의 계면에서 주울 열(joule heat)이 생성되는데, 상기 주울 열에 의한 온도는 상기 쓰기 전류의 양에 따라 결정될 수 있다.
한편, 리셋 프로그래밍시 비교적 큰 값의 쓰기 전류를 인가하기 위해서는 상 기 억세스 소자의 크기 또한 증대되어야 하는데, 이는 소자 집적도 증가에 대한 장애요소가 되고 있다. 이를 해결하기 위해, 상기 하부 전극과 상기 상변화 물질막 사이의 접촉 면적을 줄임으로써, 상기 쓰기 전류의 유효 전류 밀도(effective current density)를 증가시키는 방안이 연구되고 있다. 이러한 방법 중의 하나로 하부 전극의 미세 영역을 노출시키는 미세한 비아홀을 형성한 후 상기 비아홀 내에 상변화 물질을 채워 상변화 물질막을 형성함으로써, 상기 하부 전극과 상기 상변화 물질막의 접촉면적을 감소시키는 방법이 있다. 그러나, 상기 상변화 물질막은 스퍼터링법에 의해 형성되는 것이 일반적이어서, 스퍼터링법에 의해 형성된 막의 불량한 스텝 커버리지 특성으로 인해 상기 비아홀을 보이드 없이 안정적으로 채우는 것이 매우 힘들다.
대한민국 공개특허 제2006-0008027에는 화학기상증착법을 사용하여 콘택홀 내에 상변화층을 형성하는 기술이 개시된다. 구체적으로, 700℃에서 Ge 소오스로서 GeH4를 사용하고, Sb 소오스로서 Sb(C2H5)3, Sb(C3H7)3, Sb(CH3)3, Sb(C2H3)3 및 Sb4 중 어느 하나의 소오스를 사용하고, Te 소오스로서 Te(C2H5)3, Te(C2H3)3, Te(CH3)3, Te(C4H9)2, Te(CH3)(C3H5) 및 Te(C3H5)2 중 어느 하나의 소오스를 사용하여 Ge2Sb2Te5인 상변화층을 형성한다. 그러나, 700℃ 정도의 고온에서 형성된 상변화층은 그레인 크기가 비교적 커서 미세한 콘택홀을 보이드 없이 안정적으로 채우기는 힘들다.
본 발명이 이루고자 하는 기술적 과제는 저온 증착용 금속 전구체를 제공함 에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 저온 증착용 금속 전구체를 사용하여 금속 박막을 형성하는 방법을 제공함에 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 저온 증착용 금속 전구체를 사용하여 미세한 콘택홀을 보이드 없이 안정적으로 채울 수 있는 상변화 메모리 소자를 제조하는 방법을 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 저온 증착용 금속 전구체를 제공한다. 상기 금속 전구체는 고리를 구성하는 원소들 중 적어도 하나가 금속인 금속 고리화합물이다.
일 실시예에 있어서, 상기 금속 고리화합물은 하기 화학식 1로 표시되는 Ge 고리화합물일 수 있다.
Figure 112006081499135-pat00001
상기 화학식 1에서, X 고리 및 Y 고리는 서로에 관계없이 3각 내지 8각 고리이고, 상기 X 고리 및 상기 Y 고리를 구성하는 각각의 원소는 서로에 관계없이 C, O, N, S, P, Si, Te, Sb, Ge, Se, Sn, Bi 및 In으로 이루어진 군에서 선택되고, R1 및 R2는 서로에 관계없이 수소, 알킬기(alkyl group), 알릴기(allyl group), 비닐 기(vinyl group), 아민기(amine group), 할로겐기(halide), 시안기(cyanide) 및 방향족기(aromatic group)로 이루어진 군에서 선택되는 하나 또는 그 이상의 작용기이다.
상기 Ge 고리화합물은 상기 화학식 1의 X 고리 및 Y 고리가 5각 고리인 하기 화학식 2로 표시되는 화합물일 수 있다.
Figure 112006081499135-pat00002
상기 화학식 2에서, R1 및 R2는 서로에 관계없이 수소, 알킬기, 알릴기, 비닐기, 아민기, 할로겐기, 시안기 및 방향족기로 이루어진 군에서 선택되는 하나 또는 그 이상의 작용기이다.
상기 Ge 고리화합물은 상기 화학식 2의 R1 및 R2가 수소인 하기 화학식 3으로 표시되는 화합물일 수 있다.
Figure 112006081499135-pat00003
다른 실시예에 있어서, 상기 금속 고리화합물은 하기 화학식 4로 표시되는 Sb 고리화합물일 수 있다.
Figure 112006081499135-pat00004
상기 화학식 4에서, X 고리는 3각 내지 8각 고리이고, 상기 X 고리를 구성하는 각각의 원소는 서로에 관계없이 C, O, N, S, P, Si, Te, Sb, Ge, Se, Sn, Bi 및 In으로 이루어진 군에서 선택되고, R1 및 R2는 서로에 관계없이 수소, 알킬기, 알릴기, 비닐기, 아민기, 할로겐기, 시안기 및 방향족기로 이루어진 군에서 선택되는 하나 또는 그 이상의 작용기이다.
또 다른 실시예에 있어서, 상기 금속 고리화합물은 하기 화학식 5로 표시되는 Te 고리화합물일 수 있다.
Figure 112006081499135-pat00005
상기 화학식 5에서, X 고리는 3각 내지 8각 고리이고, 상기 X 고리를 구성하는 각각의 원소는 서로에 관계없이 C, O, N, S, P, Si, Te, Sb, Ge, Se, Sn, Bi 및 In으로 이루어진 군에서 선택되고, R1은 서로에 관계없이 수소, 알킬기, 알릴기, 비닐기, 아민기, 할로겐기, 시안기 및 방향족기로 이루어진 군에서 선택되는 하나 또는 그 이상의 작용기이다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면은 금속 박막 형성 방법을 제공한다. 상기 금속 박막 형성 방법은 전술한 금속 전구체 즉, 금속 고리화합물을 기판 상에 공급하여, 상기 기판 상에 금속 박막을 형성하는 것을 포함한다.
상기 금속 박막을 형성하는 것은 화학기상증착법 또는 원자층 증착법을 사용하여 수행할 수 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 또 다른 일 측면은 상변화 메모리 소자 제조 방법을 제공한다. 상기 제조 방법은 기판 상에 하부 전극을 형성하고, 상기 하부 전극 상에 몰드 절연막을 형성하는 것을 포함한다. 상기 몰드 절연막 내에 상기 하부 전극의 일부분을 노출시키는 비아홀을 형성한다. 상기 비아홀이 형성된 기판 상에 전술한 금속 전구체 즉, 금속 고리화합물을 공급하여, 상기 비아홀 내에 상변화 물질막을 채운다. 상기 상변화 물질막 상에 상부 전극을 형성한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두 께는 명확성을 기하여 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
저온 증착용 금속 전구체
본 발명에 따른 금속 전구체는 고리를 구성하는 원소 중 적어도 하나가 금속인 금속 고리화합물로서 저온 증착공정에 적용할 수 있는 전구체이다. 본 발명에 있어서, 금속 전구체와 관련된 "저온 증착용"이라는 용어는 본 발명의 금속 고리화합물인 금속 전구체가 종래의 금속 전구체에 비해 증착 온도가 상대적으로 낮다는 점을 나타내기 위해 도입된 용어이다. 상기 "저온"이란, 예를 들면, 약 300℃ 이하의 온도를 의미하는 것이다. 본 발명에 따른 금속 전구체가 종래에 비해 저온에서 분해될 수 있는 하나의 요인으로는 상기 고리화합물의 링 스트레인(ring strain)을 들 수 있다.
상기 고리화합물은 3각 내지 8각 고리화합물일 수 있다. 이 때, "n각"의 n은 상기 고리를 구성하는 금속을 포함한 모든 꼭지점의 개수를 나타낸 숫자이다. 구체적으로, 3각 고리화합물의 경우 금속을 포함한 고리 전체가 3각 고리인 것을 의미한다. 바람직하게는 상기 고리화합물은 상온에서는 비교적 안정하면서도 링 스트레인이 비교적 커 분해온도가 낮은 5각 고리화합물일 수 있다.
금속 고리화합물의 고리를 구성하는 금속은 상변화 물질을 형성할 수 있는 금속일 수 있다. 나아가, 상기 금속은 Ge(Germanium), Sb(Antimony) 또는 Te(Tellurium)일 수 있다.
일 실시예에서, 상기 금속 고리화합물은 하기 화학식 1로 표시되는 Ge 고리화합물일 수 있다.
<화학식 1>
Figure 112006081499135-pat00006
상기 화학식 1에서, X 고리 및 Y 고리는 서로에 관계없이 3각 내지 8각 고리이고, 상기 X 고리 및 상기 Y 고리를 구성하는 각각의 원소는 서로에 관계없이 C, O, N, S, P, Si, Te, Sb, Se, Sn, Bi 및 In으로 이루어진 군에서 선택되고, R1 및 R2는 서로에 관계없이 수소, 알킬기(alkyl group), 알릴기(allyl group), 비닐기(vinyl group), 아민기(amine group), 할로겐기(halide), 시안기(cyanide) 및 방향족기(aromatic group)로 이루어진 군에서 선택되는 하나 또는 그 이상의 작용기이다.
상기 X 고리 및/또는 상기 Y 고리는 5각 고리인 것이 바람직하다. 따라서, 상기 Ge 고리화합물의 일 구현예는 상기 X 고리 및 상기 Y 고리가 5각 고리인 하기 화학식 2일 수 있다.
<화학식 2>
Figure 112006081499135-pat00007
상기 화학식 2에서, R1 및 R2는 서로에 관계없이 수소, 알킬기, 알릴기, 비 닐기, 아민기, 할로겐기, 시안기 및 방향족기로 이루어진 군에서 선택되는 하나 또는 그 이상의 작용기일 수 있다.
나아가, 상기 R1 및 상기 R2는 수소인 것이 바람직하다. 따라서, 상기 Ge 고리화합물의 다른 일 구현예는 하기 화학식 3으로 표시되는 5-저마스파이로[4,4]노난(5-Germaspiro[4,4]nonane)일 수 있다.
<화학식 3>
Figure 112006081499135-pat00008
다른 일 실시예에서, 상기 금속 고리화합물은 하기 화학식 4로 표시되는 Sb 고리화합물일 수 있다.
<화학식 4>
Figure 112006081499135-pat00009
상기 화학식 4에서, X 고리는 3각 내지 8각 고리이고, 상기 X 고리를 구성하는 각각의 원소는 서로에 관계없이 C, O, N, S, P, Si, Te, Sb, Ge, Se, Sn, Bi 및 In으로 이루어진 군에서 선택되고, R1 및 R2는 서로에 관계없이 수소, 알킬기, 알릴기, 비닐기, 아민기, 할로겐기, 시안기 및 방향족기로 이루어진 군에서 선택되는 하나 또는 그 이상의 작용기일 수 있다.
본 발명의 또 다른 실시예에서, 상기 금속 고리화합물은 하기 화학식 5로 표 시되는 Te 고리화합물일 수 있다.
<화학식 5>
Figure 112006081499135-pat00010
상기 화학식 5에서, X 고리는 3각 내지 8각 고리이고, 상기 X 고리를 구성하는 각각의 원소는 서로에 관계없이 C, O, N, S, P, Si, Te, Sb, Ge, Se, Sn, Bi 및 In으로 이루어진 군에서 선택되고, R1은 서로에 관계없이 수소, 알킬기, 알릴기, 비닐기, 아민기, 할로겐기, 시안기 및 방향족기로 이루어진 군에서 선택되는 하나 또는 그 이상의 작용기이다.
저온 증착용 금속 전구체를 사용한 금속 박막 형성 방법
기판 상에 전술한 금속 고리화합물을 전구체로서 사용하여 박막을 형성한다. 나아가, 기판 상에 다수 개의 금속 전구체들을 공급하여 금속 박막을 형성하는 경우, 상기 다수 개의 금속 전구체들 중 적어도 하나는 전술한 금속 고리화합물들 중 어느 하나의 금속 고리화합물이다. 전술한 바와 같이, 금속 고리화합물은 고리의 링 스트레인(ring strain)으로 인해 낮은 온도에서 분해될 수 있다. 따라서, 금속 고리화합물을 전구체로서 사용하지 않은 경우에 비해 저온에서 박막 형성이 가능하다. 이에 대해서는 후술하는 실험예들에서 자세히 설명될 것이다.
상기 기판은 실리콘 산화물, 티타늄 산화물, 알루미늄 산화물(Al2O3), 지르코늄 산화물 또는 하프늄 산화물로 이루어진 유전막일 수 있다. 또는 상기 기판은 티타늄(Ti), 티타늄 질화물(TiN), 알루미늄, 탄탈륨(Ta), 탄탈륨 질화물(TaN) 또는 티타늄 알루미늄 질화물(TiAlN)로 이루어진 도전막일 수 있다. 또는 상기 기판은 실리콘 또는 실리콘 카바이드(SiC)로 이루어진 반도체막일 수 있다. 다시 말해서, 본 실시예에 따른 금속 박막 즉, 전술한 금속 고리화합물을 전구체로서 사용하여 형성한 금속 박막은 다양한 종류의 기판 상에 형성될 수 있다.
상기 박막을 형성하는 것은 화학기상증착법(Chemical Vapor Deposition; CVD) 또는 원자층 증착법(Atomic Layer Deposition; ALD)을 사용하여 수행할 수 있다. 따라서, 단차 도포성(step coverage)이 양호한 박막을 형성할 수 있다.
일 실시예에서, 상기 기판 상에 상기 화학식들 1 내지 3 중 어느 하나의 식으로 표현된 Ge 고리화합물을 공급함과 동시에 또는 그의 전후에 다른 금속 전구체로서 Si 전구체, Te 전구체, Sb 전구체, Se 전구체, Sn 전구체, Bi 전구체 및 In 전구체로 이루어진 군에서 선택되는 적어도 하나의 전구체를 더 공급할 수 있다. 구체적으로, 다른 금속 전구체로서 Te 전구체를 공급하는 경우 기판 상에 Ge-Te막을 형성할 수 있고, 다른 금속 전구체들로서 Te 전구체 및 Sb 전구체를 공급하는 경우 기판 상에 Ge-Sb-Te막을 형성할 수 있다.
다른 일 실시예에서, 상기 기판 상에 상기 화학식 4로 표현된 Sb 고리화합물을 공급함과 동시에 또는 그의 전후에 다른 금속 전구체로서 Si 전구체, Te 전구체, Ge 전구체, Se 전구체, Sn 전구체, Bi 전구체 및 In 전구체로 이루어진 군에서 선택되는 적어도 하나의 전구체를 더 공급할 수 있다. 구체적으로, 다른 금속 전 구체로서 Te 전구체를 공급하는 경우 기판 상에 Sb-Te막을 형성할 수 있고, 다른 금속 전구체들로서 Te 전구체 및 Ge 전구체를 공급하는 경우 기판 상에 Ge-Sb-Te막을 형성할 수 있다.
또 다른 일 실시예에서, 상기 기판 상에 상기 화학식 5로 표현된 Te 고리화합물을 공급함과 동시에 또는 그의 전후에 다른 금속 전구체로서 Si 전구체, Ge 전구체, Sb 전구체, Se 전구체, Sn 전구체, Bi 전구체 및 In 전구체로 이루어진 군에서 선택되는 적어도 하나의 전구체를 더 공급할 수 있다. 구체적으로, 다른 금속 전구체로서 Ge 전구체 또는 Sb 전구체를 공급하는 경우 기판 상에 Ge-Te막 또는 Sb-Te막을 형성할 수 있고, 다른 금속 전구체들로서 Ge 전구체 및 Sb 전구체를 공급하는 경우 기판 상에 Ge-Sb-Te막을 형성할 수 있다.
상기 실시예들에서, 상기 Ge전구체는 Ge(CH3)4, Ge[N(CH3)2]4 또는 상기 화학식 1로 표시된 Ge 고리화합물일 수 있다. 상기 Sb 전구체는 Sb(CH3)3, Sb[CH(CH3)2]3, Sb[N(CH3)2]3 또는 상기 화학식 4로 표시된 Sb 고리화합물일 수 있다. 상기 Te 전구체는 Te[CH(CH3)2]2, Te[C(CH3)3]2 또는 상기 화학식 5로 표시된 Te 고리화합물일 수 있다.
저온 증착용 금속 전구체를 사용한 상변화 메모리 소자 제조방법
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 나타낸 단면도들이다.
도 2a를 참조하면, 기판(100) 상에 소자분리막(미도시)을 형성하여 활성영역을 한정한다. 상기 활성영역 상에 게이트 절연막(105) 및 게이트 도전막(110)을 차례로 적층하고, 상기 게이트 도전막(110) 및 상기 게이트 절연막(105)을 차례로 식각하여 게이트 전극(110)을 형성한다. 상기 게이트 전극(110)을 마스크로 하여 상기 기판(100) 내에 불순물을 저농도로 도우핑하여, 상기 기판(100) 내에 상기 게이트 전극(110)에 인접하는 저농도 불순물 영역(101a)을 형성한다.
상기 저농도 불순물 영역(101a)이 형성된 기판(100) 상에 게이트 스페이서 절연막을 적층하고, 상기 게이트 스페이서 절연막을 이방성 식각하여 상기 게이트 전극(110)의 측벽 상에 게이트 스페이서(115)를 형성한다. 그 후, 상기 게이트 전극(110) 및 상기 게이트 스페이서(115)을 마스크로 하여 상기 기판 내(100)에 불순물을 고농도로 도우핑하여, 상기 기판(100) 내에 상기 게이트 스페이서(115)에 인접한 고농도 불순물 영역(101b)을 형성한다.
상기 저농도 불순물 영역(101a)과 상기 고농도 불순물 영역(101b)은 소오스/드레인 영역을 형성하되, 상기 게이트 전극(110)의 일측에 위치한 상기 저농도 불순물 영역(101a)과 상기 고농도 불순물 영역(101b)의 쌍은 소오스 영역(102)을 형성하고, 타측에 위치한 상기 저농도 불순물 영역(101a)과 상기 고농도 불순물 영역(101b)의 쌍은 드레인 영역(103)을 형성한다. 상기 게이트 전극(110) 및 상기 소오스 영역(102) 및 상기 드레인 영역(103)은 모스 트랜지스터를 구성하며, 상기 모스 트랜지스터는 억세스 소자로서의 역할을 한다. 그러나, 상기 억세스 소자는 상기 모스 트랜지스터에 한정되지 않고, 다이오드 또는 바이폴라 트랜지스터일 수 있다.
상기 소오스/드레인 영역들(102, 103)이 형성된 기판(100) 상에 제1 층간 절연막(120)을 형성하고, 상기 제1 층간 절연막(120) 내에 상기 제1 층간 절연막(120)을 관통하여 상기 드레인 영역(103)에 접속하는 콘택 플러그(125)를 형성한다. 상기 콘택 플러그(125)는 텅스텐막으로 형성할 수 있다.
상기 콘택 플러그(125) 상에 상기 콘택 플러그(125)를 덮는 하부 전극(135)을 형성한다. 상기 하부 전극(135)은 티타늄 질화막(TiN), 티타늄 알루미늄 질화막(TiAlN), 탄탈륨 질화막(TaN), 텅스텐 질화막(WN), 몰리브데늄 질화막(MoN), 니오비윰 질화막(NbN), 티타늄 실리콘 질화막(TiSiN), 타이타늄 붕소 질화막(TiBN), 지르코늄 실리콘 질화막(ZrSiN), 텅스텐 실리콘 질화막(WSiN), 텅스텐 붕소 질화막(WBN), 지르코늄 알루미늄 질화막(ZrAlN), 몰리브데늄 알루미늄 질화막(MoAlN), 탄탈륨 실리콘 질화막(TaSiN), 탄탈륨 알루미늄 질화막(TaAlN), 티타늄 텅스텐막(TiW), 티타늄 알루미늄막(TiAl), 티타늄 산질화막(TiON), 티타늄 알루미늄 산질화막(TiAlON), 텅스텐 산질화막(WON) 또는 탄탈륨 산질화막(TaON)으로 형성할 수 있다.
상기 하부 전극(135) 상에 몰드 절연막(140)을 형성하고, 상기 몰드 절연막(140) 내에 상기 하부 전극(135)의 일부 영역을 노출시키는 비아홀(140a)을 형성한다. 상기 비아홀(140a)이 형성된 기판 상에 홀 스페이서 절연막을 적층하고, 상기 홀 스페이서 절연막을 이방성 식각하여 상기 비아홀(140a) 내에 상기 하부 전극(135)을 노출시킨다. 그 결과, 상기 비아홀(140a) 내의 측벽 상에 홀 스페이 서(145)가 형성된다. 따라서, 상기 비아홀(140a)의 유효 직경(effective diameter)은 상기 홀 스페이서(145)에 의해 사진공정의 한계 해상도(resolution limit)보다 작아질 수 있다.
이어서, 상기 비아홀(140a)이 형성된 기판 상에 상변화 물질막(150)을 적층한다. 상기 상변화 물질막은 전술한 금속 고리화합물을 전구체로서 사용하여 형성한다. 구체적으로, 상기 비아홀(140a)이 형성된 기판을 챔버 내에 로딩하고 상기 챔버 내에 전술한 금속 고리화합물을 공급하여, 상기 비아홀(140a) 내에 상변화 물질막(150)을 채운다. 상기 금속 고리화합물의 낮은 분해온도로 인해 300도 이하의 낮은 온도에서 상기 상변화 물질막(150)을 형성할 수 있다. 이러한 낮은 공정온도에서 형성된 상변화 물질막(150)은 높은 공정온도에서 형성된 상변화 물질막에 비해 그레인 사이즈가 작다. 따라서, 상기 미세한 비아홀(140a)을 보이드 없이 안정적으로 채울 수 있다.
일 실시예에서, 상기 기판(100) 상에 상기 화학식들 1 내지 3 중 어느 하나의 식으로 표현된 Ge 고리화합물을 공급함과 동시에 또는 그의 전후에 다른 금속 전구체로서 Te 전구체를 공급할 수 있다. 그 결과, 상기 비아홀(140a) 내에 상변화 물질막(150)으로서 Ge-Te막을 형성할 수 있다. 일 변형예에서, 상기 기판(100) 상에 상기 화학식들 1 내지 3 중 어느 하나의 식으로 표현된 Ge 고리화합물을 공급함과 동시에 또는 그의 전후에 다른 금속 전구체들로서 Te 전구체 및 Sb 전구체를 공급할 수 있다. 그 결과, 상기 비아홀(140a) 내에 상변화 물질막(150)으로서 Ge-Sb-Te막을 형성할 수 있다. 이 경우, 증착온도는 상기 Ge 고리화합물의 안정적인 분해를 위해 200도 이상인 것이 바람직하다. 따라서, 증착온도는 200 내지 300도 일 수 있다.
일 실시예에서, 상기 기판(100) 상에 상기 화학식 4로 표현된 Sb 고리화합물을 공급함과 동시에 또는 그의 전후에 다른 금속 전구체로서 Te 전구체를 공급할 수 있다. 그 결과, 상기 비아홀(140a) 내에 상변화 물질막(150)으로서 Sb-Te막을 형성할 수 있다. 일 변형예에서, 상기 기판(100) 상에 상기 화학식 4로 표현된 Sb 고리화합물을 공급함과 동시에 또는 그의 전후에 다른 금속 전구체들로서 Te 전구체 및 Ge 전구체를 공급할 수 있다. 그 결과, 상기 비아홀(140a) 내에 상변화 물질막(150)으로서 Ge-Sb-Te막을 형성할 수 있다.
다른 일 실시예에서, 상기 기판(100) 상에 상기 화학식 5로 표현된 Te 고리화합물을 공급함과 동시에 또는 그의 전후에 다른 금속 전구체로서 Ge 전구체 또는 Sb 전구체를 공급할 수 있다. 그 결과, 상기 비아홀(140a) 내에 상변화 물질막(150)으로서 Ge-Te막 또는 Sb-Te막을 형성할 수 있다. 일 변형예에서, 상기 기판(100) 상에 상기 화학식 5로 표현된 Te 고리화합물을 공급함과 동시에 또는 그의 전후에 다른 금속 전구체들로서 Ge 전구체 및 Sb 전구체를 공급할 수 있다. 그 결과, 상기 비아홀(140a) 내에 상변화 물질막(150)으로서 Ge-Sb-Te막을 형성할 수 있다.
상기 실시예들에서, 상기 Ge전구체는 Ge(CH3)4, Ge[N(CH3)2]4 또는 상기 화학식 1로 표시된 Ge 고리화합물일 수 있다. 상기 Sb 전구체는 Sb(CH3)3, Sb[CH(CH3)2]3, Sb[N(CH3)2]3 또는 상기 화학식 4로 표시된 Sb 고리화합물일 수 있다. 상기 Te 전구체는 Te[CH(CH3)2]2, Te[C(CH3)3]2 또는 상기 화학식 5로 표시된 Te 고리화합물일 수 있다. 즉, 상기 상변화 물질막(150)을 형성하기 위한 금속 전구체들 중 적어도 하나는 금속 고리화합물이다.
이와 같이 상변화 물질막(150)을 형성하는 것은 화학기상증착법(Chemical Vapor Deposition; CVD) 또는 원자층 증착법(Atomic Layer Deposition; ALD)을 사용하여 수행할 수 있다.
일 실시예로서 화학기상증착법을 사용하여 Ge-Sb-Te 상변화 물질막을 형성하는 경우를 도 3의 기체 펄싱 다이아그램(gas pulsing diagram)을 참조하여 설명한다. 도 2a 및 도 3을 참조하면, 상기 비아홀(140a)이 형성된 기판(100)을 챔버 내에 로딩하고, 상기 챔버 내에 불활성 가스 및 반응 가스를 공급하면서 상기 챔버 내에 Ge 전구체, Sb 전구체 및 Te 전구체를 동시에 주입한다. 상기 불활성 가스는 Ar, He 또는 N2일 수 있고, 상기 반응 가스는 H2, O2, O3, H2O 또는 NH3일 수 있다. 바람직하게는 상기 불활성 가스로서 Ar을 사용하고, 상기 반응 가스로서 H2를 사용할 수 있다. 상기 Ge 전구체, 상기 Sb 전구체 및 상기 Te 전구체 중 적어도 하나 이상은 금속 고리화합물일 수 있다. 상기 Ge 전구체, 상기 Sb 전구체 및 상기 Te 전구체는 각각 10 내지 1000sccm의 양으로 주입될 수 있으며, 1 내지 1000초 동안 주입될 수 있다. 상기 Ge 전구체, 상기 Sb 전구체 및 상기 Te 전구체가 챔버 내에 주입되는 시간은 증착 시간(deposition time)으로 정의될 수 있다. 이러한 과정은 200 내지 300℃의 온도에서 1~10 토르(torr)의 압력 하에서 수행될 수 있다. 그 결과, 상기 미세한 비아홀(140a)을 화학기상증착법을 사용하여 형성된 Ge-Sb-Te막이 보이드 없이 안정적으로 채울 수 있다.
다른 실시예로서 원자층 증착법을 사용하여 Ge-Sb-Te 상변화 물질막을 형성하는 경우를 도 4의 기체 펄싱 다이아그램을 참조하여 설명한다. 도 2a 및 도 4를 참조하면, 상기 비아홀(140a)이 형성된 기판(100)을 챔버 내에 로딩하고, 상기 챔버 내에 Ge 전구체, Sb 전구체 및 Te 전구체를 시순차적으로 10 내지 1000sccm의 양으로 0.1 내지 60초 동안 주입한다. 상기 Ge 전구체, 상기 Sb 전구체 및 상기 Te 전구체 중 적어도 하나 이상은 금속 고리화합물일 수 있다. 구체적으로, 10 내지 1000sccm의 Ge 전구체와 10 내지 1000sccm의 Te 전구체를 0.1 내지 60초 동안 주입한 후(제1 단계), 상기 챔버 내에 불활성 가스 및 반응 가스를 10 내지 1000sccm의 양으로 0.1 내지 60초 동안 퍼지하여 상기 기판(100) 상에 물리적으로 흡착된 Ge 전구체와 Te 전구체; 및 미반응한 Ge 전구체와 Te 전구체를 제거한다(제2 단계). 그 후, 10 내지 1000sccm의 Sb 전구체와 10 내지 1000sccm의 Te 전구체를 0.1 내지 60초 동안 주입하고(제3 단계), 상기 챔버 내에 불활성 가스 및 반응 가스를 10 내지 1000sccm의 양으로 0.1 내지 60초 동안 퍼지하여 상기 기판(100) 상에 물리적으로 흡착된 Sb 전구체와 Te 전구체; 및 미반응한 Sb 전구체와 Te 전구체를 제거한다(제4 단계). 이러한 과정은 200 내지 300℃의 온도에서 1~10 토르(torr)의 압력하에서 수행될 수 있으며, 상기 불활성 가스는 Ar, He 또는 N2일 수 있고, 상기 반응 가스는 H2, O2, O3, H2O 또는 NH3일 수 있다. 바람직하게는 상기 불활성 가스로서 Ar을 사용하고, 상기 반응 가스로서 H2를 사용할 수 있다. 상기 제1 내지 제4 단계를 1 사이클(cycle)로 하여 1 내지 1000 사이클 반복진행하여 상기 미세한 비아홀(140a) 내에 보이드 없이 안정적으로 채워진 Ge-Sb-Te막을 형성할 수 있다.
또 다른 실시예로서 원자층 증착법을 사용하여 Ge-Sb-Te 상변화 물질막을 형성하는 도 5의 기체 펄싱 다이아그램을 참조하여 설명한다. 도 2a 및 도 5를 참조하면, 상기 비아홀(140a)이 형성된 기판(100)을 챔버 내에 로딩하고, 상기 챔버 내에 Ge 전구체, Sb 전구체 및 Te 전구체를 시순차적으로 10 내지 1000sccm의 양으로 0.1 내지 60초 동안 주입한다. 상기 Ge 전구체, 상기 Sb 전구체 및 상기 Te 전구체 중 적어도 하나 이상은 금속 고리화합물일 수 있다. 구체적으로, 10 내지 1000sccm의 Ge 전구체를 0.1 내지 60초 동안 주입한 후(제1 단계), 상기 챔버 내에 불활성 가스 및 반응 가스를 10 내지 1000sccm의 양으로 0.1 내지 60초 동안 퍼지하여 상기 기판(100) 상에 물리적으로 흡착된 Ge 전구체; 및 미반응한 Ge 전구체를 제거한다(제2 단계). 그 후, 10 내지 1000sccm의 Te 전구체를 0.1 내지 60초 동안 주입하고(제3 단계), 상기 챔버 내에 불활성 가스 및 반응 가스를 10 내지 1000sccm의 양으로 0.1 내지 60초 동안 퍼지하여 상기 기판(100) 상에 물리적으로 흡착된 Te 전구체; 및 미반응한 Te 전구체를 제거한다(제4 단계). 그런 후 10 내지 1000sccm의 Sb 전구체를 0.1 내지 60초 동안 주입한 후(제5 단계), 상기 챔버 내에 불활성 가스 및 반응 가스를 10 내지 1000sccm의 양으로 0.1 내지 60초 동안 퍼지하여 상기 기판(100) 상에 물리적으로 흡착된 Sb 전구체; 및 미반응한 Sb 전구체를 제거한다를 제거한다(제6 단계). 그 후, 10 내지 1000sccm의 Te 전구체를 0.1 내지 60초 동안 주입하고(제7 단계), 상기 챔버 내에 불활성 가스 및 반응 가스를 10 내지 1000sccm의 양으로 0.1 내지 60초 동안 퍼지하여 상기 기판(100) 상에 물리적으로 흡착된 Te 전구체; 및 미반응한 Te 전구체를 제거한다(제8 단계). 이러한 과정은 200 내지 300℃의 온도에서 1~10 토르(torr)의 압력하에서 수행될 수 있으며, 상기 불활성 가스는 Ar, He 또는 N2일 수 있고, 상기 반응 가스는 H2, O2, O3, H2O 또는 NH3일 수 있다. 바람직하게는 상기 불활성 가스로서 Ar을 사용하고, 상기 반응 가스로서 H2를 사용할 수 있다. 상기 제1 내지 제8 단계를 1 사이클(cycle)로 하여 1 내지 1000 사이클 반복진행하여 상기 미세한 비아홀(140a) 내에 보이드 없이 안정적으로 채워진 Ge-Sb-Te막을 형성할 수 있다.
도 2b를 참조하면, 상기 상변화 물질막(150)을 평탄화한 후, 상기 평탄화된 상변화 물질막(151) 상에 상부 전극(160)을 형성한다. 상기 상변화 물질막(150)을 평탄화하는 것은 에치백(etch back) 또는 화학적 기계적 연마법(Chemical Mechanical Polishing; CMP)을 사용하여 수행할 수 있다. 그 결과, 하부 전극(135), 상부 전극(160) 및 상기 하부 전극(135)과 상기 상부 전극(160) 사이에 배치된 상변화 물질막(151)을 구비하는 상변화 저항체가 형성된다.
이와는 달리, 상기 상변화 물질막(150) 상에 상부 전극(160)을 형성한 후, 상기 상부 전극(160)과 상기 상변화 물질막(150)을 차례로 식각하여 상변화 저항체를 형성할 수도 있다.
<실험예들; examples>
Ge 고리화합물의 합성
< 합성예 >
2L의 반응기에 금속 마그네슘 24.31g (1000mmol)을 디에틸에테르 (diehtylether) 500mL에 서스펜션 시켰다. 반응기에 중탕조(water bath)를 설치한 후 1,4 - 디브로모부탄 (1,4-dibromobutane) 130.7g (500mmol)을 상기 마그네슘 디에틸에테르 서스펜션에 천천히 첨가하였다. 이때, 반응용액의 온도가 25℃를 유지하도록 디브로모부탄의 첨가속도를 조절하였다. 디브로모부탄의 첨가 완료 후 실온에서 3시간 동안 교반하였다. 이 용액에 100mL의 디에틸에테르에 희석시킨 53.6g (250mmol)의 저머늄테트라클로라이드(GeCl4)을 천천히 첨가시킨 후, 16시간 동안 실온에서 교반한 후 반응을 종결시켰다. 반응 종결 후 감압하에 여과하여, 무색의 여과액을 얻었다. 상기 무색의 여과액을 분별증류하여 용매인 디에틸에테르를 제거한 후, 감압 증류(끓는점:70-71℃ @10mmHg)를 통하여 최종적으로 무색의 액체화합물 13.8g(수율 30%)을 얻었다.
<평가예 1>
상기 액체화합물을 1H-NMR 분석한 결과를 도 6에 도시하였다. 참고로, 상기 1H-NMR 분석은 C6D6, 25℃ 조건에서 수행하였다. 도 6을 참조하면, 1.59ppm의 피크는 상기 화학식 3에서 Ge에 결합하지 않은 탄소에 결합된 수소(Ge-CH2CH 2 CH 2 CH2-)를 나타내는 피크이고, 0.83ppm의 피크는 상기 화학식 3에서 Ge에 결합한 탄소에 결합된 수소(Ge-CH 2 CH2CH2CH 2 -)의 피크이다. 따라서, 상기 합성예를 통해 상기 화학식 3으로 표시된 5-저마스파이로[4,4]노난(5-Germaspiro[4,4]nonane)을 합성할 수 있음을 알 수 있다.
<평가예 2>
상기 액체화합물 즉, 상기 화학식 3으로 표시된 Ge 고리화합물을 시차열분석(Differential Thermal Analysis; DTA)한 결과를 도 7에 도시하였다. 도 7을 참조하면, 상기 화학식 3으로 표시된 Ge 고리화합물은 약 200℃에서 열분해되어 Ge를 생성함을 알 수 있다.
저온 증착 온도에서 막 형성 평가
<제조예 1>
티타늄 산화막인 기판을 챔버 내에 로딩하였다. 상기 챔버 내에 100sccm의 Ge 전구체 즉, 상기 화학식 3으로 표시된 Ge 고리화합물; 및 100sccm의 Te 전구체 즉, Te(C(CH3)3)2를 2초 동안 주입하였다(제1 단계). 상기 챔버 내에 500sccm의 Ar과 500sccm의 H2를 5초 동안 주입하여 상기 기판 상에 물리적으로 흡착된 Ge 전구 체와 Te 전구체; 및 미반응한 Ge 전구체와 Te 전구체를 제거하였다(제2 단계). 그 후, 상기 챔버 내에 100sccm의 Sb 전구체 즉, Sb(CH(CH3)2)3; 및 100sccm의 Te 전구체 즉, Te(C(CH3)3)2를 2초 동안 주입하였다(제3 단계). 상기 챔버 내에 500sccm의 Ar과 500sccm의 H2를 5초 동안 주입하여 상기 기판 상에 물리적으로 흡착된 Sb 전구체와 Te 전구체; 및 미반응한 Sb 전구체와 Te 전구체를 제거하였다(제4 단계). 상기 제1 내지 제4 단계를 1 사이클(cycle)로 하여 100 사이클을 반복 진행하여 Ge-Sb-Te막을 형성하였다. 이 때, 기판의 온도는 260℃로 유지하였고, 챔버 내 압력은 5torr였다.
<비교예 1>
기판의 온도를 350℃로 유지하고, Ge 전구체로서 Ge(CH2CHCH2)4를 사용한 것을 제외하고는 제조예 1과 동일한 방법을 사용하여 Ge-Sb-Te막을 형성하였다.
도 8 및 도 9는 상기 제조예 1 및 상기 비교예 1에 따라 형성된 Ge-Sb-Te막들을 각각 나타낸다.
도 8을 참조하면, 기판(200) 상에 Ge-Sb-Te막(250)이 형성된 것을 알 수 있다. 이로써, Ge 고리 화합물을 사용함으로써, 300℃이하의 낮은 온도 즉, 260℃에서 상변화 물질막을 형성할 수 있음을 알 수 있다. 나아가, 상기 Ge-Sb-Te막(250)은 비교적 작은 그레인 사이즈를 가짐을 알 수 있다.
도 9를 참조하면, 기판 상에 Ge-Sb-Te막(10)이 형성되었다. 그러나, 상기 Ge-Sb-Te막(10)은 350℃의 고온에서 형성되었다. 나아가, 상기 Ge-Sb-Te막(10)은 도 7에서 도시된 Ge-Sb-Te막(250)에 비해 그레인 사이즈가 비교적 큰 것을 알 수 있다.
Ge - Sb - Te 막의 미세한 비아홀 내 충진 가능성 평가
<제조예 2>
약 50nm의 유효 직경을 갖는 비아홀을 구비한 기판을 챔버 내에 로딩하였다. 상기 챔버 내에 100sccm의 Ge 전구체 즉, 상기 화학식 3으로 표시된 Ge 고리화합물; 및 100sccm의 Te 전구체 즉, Te(C(CH3)3)2를 2초 동안 주입하였다(제1 단계). 상기 챔버 내에 500sccm의 Ar과 500sccm의 H2를 5초 동안 주입하여 상기 기판 상에 물리적으로 흡착된 Ge 전구체와 Te 전구체; 및 미반응한 Ge 전구체와 Te 전구체를 제거하였다(제2 단계). 그 후, 상기 챔버 내에 100sccm의 Sb 전구체 즉, Sb(CH(CH3)2)3; 및 100sccm의 Te 전구체 즉, Te(C(CH3)3)2를 2초 동안 주입하였다(제3 단계). 상기 챔버 내에 500sccm의 Ar과 500sccm의 H2를 5초 동안 주입하여 상기 기판 상에 물리적으로 흡착된 Sb 전구체와 Te 전구체; 및 미반응한 Sb 전구체와 Te 전구체를 제거하였다(제4 단계). 상기 제1 내지 제4 단계를 1 사이클(cycle)로 하여 100 사이클을 반복 진행하여 상기 비아홀 내에 Ge-Sb-Te막을 형성하였다. 이 때, 기판의 온도는 280℃로 유지하였고, 챔버 내 압력은 5torr였다.
도 10은 상기 제조예 2에 따라 제조된 소자의 단면을 나타낸 SEM(Scanning Electron Microscope) 사진이다.
도 10을 참조하면, 약 50nm의 유효 직경을 갖는 비아홀 내에 Ge-Sb-Te막(150)이 보이드 없이 안정적으로 채워진 것을 확인할 수 있다.
화학기상증착법을 사용하여 제조한 Ge - Sb - Te 막의 조성 평가
<제조예 3>
티타늄 산화막인 기판을 챔버 내에 로딩하였다. 상기 챔버 내에 100sccm의 Ge 전구체 즉, 상기 화학식 3으로 표시된 Ge 고리화합물; 100sccm의 Sb 전구체 즉, Sb(CH(CH3)2)3; 및 100sccm의 Te 전구체 즉, Te(C(CH3)3)2를 100초 동안 주입하였다. 이와 동시에 상기 챔버 내에 500sccm의 Ar을 주입하여 Ge-Sb-Te막을 형성하였다. 이 때, 기판의 온도는 260℃로 유지하였고, 챔버 내 압력은 5torr였다.
<제조예 4>
챔버 내에 500sccm의 Ar을 주입함과 동시에 100sccm의 H2를 주입한 것을 제외하고는 상기 제조예 3와 동일한 방법으로 Ge-Sb-Te막을 형성하였다.
<제조예 5>
챔버 내에 500sccm의 Ar을 주입함과 동시에 500sccm의 H2를 주입한 것을 제외하고는 상기 제조예 3와 동일한 방법으로 Ge-Sb-Te막을 형성하였다.
<제조예 6>
챔버 내에 500sccm의 Ar을 주입함과 동시에 1000sccm의 H2를 주입한 것을 제외하고는 상기 제조예 3와 동일한 방법으로 Ge-Sb-Te막을 형성하였다.
도 11은 상기 제조예 3 내지 상기 제조예 6에 따른 Ge-Sb-Te막의 조성 및 두께를 나타낸 그래프이다.
도 11을 참조하면, H2의 유량에 따라 Ge-Sb-Te막의 조성비가 달라지는 것을 알 수 있다. 따라서, Ge-Sb-Te막의 조성비는 H2의 유량 조절을 통해 조절할 수 있음을 알 수 있다. 또한, 종래에는 Ge-Sb-Te막의 증착온도가 비교적 높아 Ge-Sb-Te막의 조성비를 조절하기 힘들었으나, 본 발명에 따른 Ge-Sb-Te막은 그의 증착온도가 300℃ 이하로 낮아 조성비의 조절이 가능해졌음을 알 수 있다.
원자층증착법을 사용하여 제조한 Ge - Sb - Te 막의 조성 평가
<제조예 7>
티타늄 산화막인 기판을 챔버 내에 로딩하였다. 상기 챔버 내에 100sccm의 Ge 전구체 즉, 상기 화학식 3으로 표시된 Ge 고리화합물; 및 100sccm의 Te 전구체 즉, Te(C(CH3)3)2를 2초 동안 주입하였다(제1 단계). 상기 챔버 내에 500sccm의 Ar과 500sccm의 H2를 5초 동안 주입하여 상기 기판 상에 물리적으로 흡착된 Ge 전구체와 Te 전구체; 및 미반응한 Ge 전구체와 Te 전구체를 제거하였다(제2 단계). 그 후, 상기 챔버 내에 100sccm의 Sb 전구체 즉, Sb(CH(CH3)2)3; 및 100sccm의 Te 전구체 즉, Te(C(CH3)3)2를 1초 동안 주입하였다(제3 단계). 즉, Ge-Te 전구체 공급시간에 대한 Sb-Te 전구체 공급시간의 비 즉, Sb-Te 전구체 공급시간/Ge-Te 전구체 공급시간을 0.5로 하였다. 상기 챔버 내에 500sccm의 Ar과 500sccm의 H2를 5초 동안 주입하여 상기 기판 상에 물리적으로 흡착된 Sb 전구체와 Te 전구체; 및 미반응한 Sb 전구체와 Te 전구체를 제거하였다(제4 단계). 상기 제1 내지 제4 단계를 1 사이클(cycle)로 하여 100 사이클을 반복 진행하여 Ge-Sb-Te막을 형성하였다. 이 때, 기판의 온도는 260℃로 유지하였다.
<제조예 8>
제3 단계에서 챔버 내에 100sccm의 Sb 전구체 즉, Sb(CH(CH3)2)3; 및 100sccm의 Te 전구체 즉, Te(C(CH3)3)2를 2초 동안 주입하여, Sb-Te 전구체 공급시간/Ge-Te 전구체 공급시간을 1로 한 것을 제외하고는 상기 제조예 7과 동일한 방법으로 Ge-Sb-Te막을 형성하였다.
<제조예 9>
제3 단계에서 챔버 내에 100sccm의 Sb 전구체 즉, Sb(CH(CH3)2)3; 및 100sccm의 Te 전구체 즉, Te(C(CH3)3)2를 3초 동안 주입하여, Sb-Te 전구체 공급시간/Ge-Te 전구체 공급시간을 1.5로 한 것을 제외하고는 상기 제조예 7과 동일한 방법으로 Ge-Sb-Te막을 형성하였다.
도 12는 상기 제조예 7 내지 상기 제조예 9에 따른 Ge-Sb-Te막의 조성 및 두께를 나타낸 그래프이다.
도 12를 참조하면, Ge-Te 전구체 공급시간에 대한 Sb-Te 전구체 공급시간의 비(즉, Sb-Te 전구체 공급시간/Ge-Te 전구체 공급시간)에 따라 Ge-Sb-Te막의 조성비가 달라지는 것을 알 수 있다. 따라서, Ge-Sb-Te막의 조성비를 조절하는 것은 Ge-Te 전구체 공급시간에 대한 Sb-Te 전구체 공급시간의 비를 조절함으로써 수행할 수 있음을 알 수 있다. 또한, 종래에는 Ge-Sb-Te막의 증착온도가 비교적 높아 Ge-Sb-Te막의 조성비를 조절하기 힘들었으나, 본 발명에 따른 Ge-Sb-Te막은 그의 증착온도가 300℃ 이하로 낮아 조성비의 조절이 가능해졌음을 알 수 있다.
상술한 바와 같이 본 발명에 따르면, 금속 고리화합물을 금속 전구체로 사용함으로써 금속 박막의 증착 온도를 감소시킬 수 있다. 나아가, 상기 금속 고리화합물을 금속 전구체로 사용함으로써 미세한 비아홀 내에 금속 박막을 보이드 없이 채울 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

Claims (24)

  1. 고리를 구성하는 원소들 중 적어도 하나가 금속인 금속 고리화합물이되,
    상기 금속은 상변화 물질을 형성할 수 있는 금속인 것을 특징으로 하는 저온 증착용 금속 전구체.
  2. 삭제
  3. 제1 항에 있어서,
    상기 금속은 Ge(Germanium), Sb(Antimony) 또는 Te(Tellurium)인 것을 특징으로 하는 저온 증착용 금속 전구체.
  4. 제1 항에 있어서,
    상기 고리화합물은 3각 내지 8각 고리화합물인 것을 특징으로 하는 저온 증착용 금속 전구체.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제4 항에 있어서,
    상기 고리화합물은 5각 고리화합물인 것을 특징으로 하는 저온 증착용 금속 전구체.
  6. 제1 항에 있어서,
    상기 금속 고리화합물은 하기 화학식 1로 표시되는 Ge 고리화합물인 것을 특징으로 하는 저온 증착용 금속 전구체:
    <화학식 1>
    Figure 112006081499135-pat00011
    상기 화학식 1에서, X 고리 및 Y 고리는 서로에 관계없이 3각 내지 8각 고리이고, 상기 X 고리 및 상기 Y 고리를 구성하는 각각의 원소는 서로에 관계없이 C, O, N, S, P, Si, Te, Sb, Ge, Se, Sn, Bi 및 In으로 이루어진 군에서 선택되고, R1 및 R2는 서로에 관계없이 수소, 알킬기(alkyl group), 알릴기(allyl group), 비닐기(vinyl group), 아민기(amine group), 할로겐기(halide), 시안기(cyanide) 및 방향족기(aromatic group)로 이루어진 군에서 선택되는 하나 또는 그 이상의 작용기이다.
  7. 제6 항에 있어서,
    상기 Ge 고리화합물은 하기 화학식 2로 표시되는 것을 특징으로 하는 저온 증착용 금속 전구체:
    <화학식 2>
    Figure 112006081499135-pat00012
    상기 화학식 2에서, R1 및 R2는 서로에 관계없이 수소, 알킬기, 알릴기, 비닐기, 아민기, 할로겐기, 시안기 및 방향족기로 이루어진 군에서 선택되는 하나 또는 그 이상의 작용기이다.
  8. 제7 항에 있어서,
    상기 Ge 고리화합물은 하기 화학식 3으로 표시되는 것을 특징으로 하는 저온 증착용 금속 전구체.
    <화학식 3>
    Figure 112006081499135-pat00013
  9. 제1 항에 있어서,
    상기 금속 고리화합물은 하기 화학식 4로 표시되는 Sb 고리화합물인 것을 특징으로 하는 저온 증착용 금속 전구체.
    <화학식 4>
    Figure 112006081499135-pat00014
    상기 화학식 4에서, X 고리는 3각 내지 8각 고리이고, 상기 X 고리를 구성하는 각각의 원소는 서로에 관계없이 C, O, N, S, P, Si, Te, Sb, Ge, Se, Sn, Bi 및 In으로 이루어진 군에서 선택되고, R1 및 R2는 서로에 관계없이 수소, 알킬기, 알릴기, 비닐기, 아민기, 할로겐기, 시안기 및 방향족기로 이루어진 군에서 선택되는 하나 또는 그 이상의 작용기이다.
  10. 제1 항에 있어서,
    상기 금속 고리화합물은 하기 화학식 5로 표시되는 Te 고리화합물인 것을 특징으로 하는 저온 증착용 금속 전구체:
    <화학식 5>
    Figure 112006081499135-pat00015
    상기 화학식 5에서, X 고리는 3각 내지 8각 고리이고, 상기 X 고리를 구성하는 각각의 원소는 서로에 관계없이 C, O, N, S, P, Si, Te, Sb, Ge, Se, Sn, Bi 및 In으로 이루어진 군에서 선택되고, R1은 서로에 관계없이 수소, 알킬기, 알릴기, 비닐기, 아민기, 할로겐기, 시안기 및 방향족기로 이루어진 군에서 선택되는 하나 또 는 그 이상의 작용기이다.
  11. 기판 상에 제1항 또는 제3항 내지 제10항 중 어느 한 항의 금속 전구체를 공급하여, 상기 기판 상에 금속 박막을 형성하는 것을 포함하는 것을 특징으로 하는 금속 박막 형성방법.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제11항에 있어서,
    상기 기판은 실리콘 산화물, 티타늄 산화물, 알루미늄 산화물(Al2O3), 지르코늄 산화물 및 하프늄 산화물로 이루어진 군에서 선택되는 하나의 물질막인 것을 특징으로 하는 금속 박막 형성방법.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제11항에 있어서,
    상기 기판은 티타늄(Ti), 티타늄 질화물(TiN), 실리콘, 알루미늄, 실리콘 카바이드(SiC), 탄탈륨(Ta), 탄탈륨 질화물(TaN) 및 티타늄 알루미늄 질화물(TiAlN)로 이루어진 군에서 선택되는 하나의 물질막인 것을 특징으로 하는 금속 박막 형성방법.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제11항에 있어서,
    상기 금속 박막을 형성하는 것은 화학기상증착법 또는 원자층 증착법을 사용하여 수행하는 것을 특징으로 하는 금속 박막 형성방법.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    상기 금속 전구체는 제6항 내지 제8항 중 어느 한 항의 Ge 고리화합물이고, 상기 기판 상에 다른 금속 전구체로서 Si 전구체, Te 전구체, Sb 전구체, Se 전구체, Sn 전구체, Bi 전구체 및 In 전구체로 이루어진 군에서 선택되는 적어도 하나의 전구체를 더 공급하는 것을 특징으로 하는 금속 박막 형성방법.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제11항에 있어서,
    상기 금속 전구체는 제9항의 Sb 고리화합물이고, 상기 기판 상에 다른 금속 전구체로서 Si 전구체, Te 전구체, Ge 전구체, Se 전구체, Sn 전구체, Bi 전구체 및 In 전구체로 이루어진 군에서 선택되는 적어도 하나의 전구체를 더 공급하는 것을 특징으로 하는 금속 박막 형성방법.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제11항에 있어서,
    상기 금속 전구체는 제10항의 Te 고리화합물이고, 상기 기판 상에 다른 금속 전구체로서 Si 전구체, Ge 전구체, Sb 전구체, Se 전구체, Sn 전구체, Bi 전구체 및 In 전구체로 이루어진 군에서 선택되는 적어도 하나의 전구체를 더 공급하는 것을 특징으로 하는 금속 박막 형성방법.
  18. 기판 상에 하부 전극을 형성하고,
    상기 하부 전극 상에 몰드 절연막을 형성하고,
    상기 몰드 절연막 내에 상기 하부 전극의 일부분을 노출시키는 비아홀을 형성하고,
    상기 비아홀이 형성된 기판 상에 제1항 또는 제3항 내지 제10항 중 어느 한 항의 금속 전구체를 공급하여, 상기 비아홀 내에 상변화 물질막을 채우고,
    상기 상변화 물질막 상에 상부 전극을 형성하는 것을 포함하는 것을 특징으로 하는 상변화 메모리 소자 제조방법.
  19. 청구항 19은(는) 설정등록료 납부시 포기되었습니다.
    제18항에 있어서,
    상기 하부 전극은 티타늄(Ti), 티타늄 질화막(TiN), 티타늄 알루미늄 질화막(TiAlN), 탄탈륨 질화막(TaN), 텅스텐 질화막(WN), 몰리브데늄 질화막(MoN), 니오비윰 질화막(NbN), 티타늄 실리콘 질화막(TiSiN), 티타늄 붕소 질화막(TiBN), 지르코늄 실리콘 질화막(ZrSiN), 텅스텐 실리콘 질화막(WSiN), 텅스텐 붕소 질화막(WBN), 지르코늄 알루미늄 질화막(ZrAlN), 몰리브데늄 알루미늄 질화막(MoAlN), 탄탈륨 실리콘 질화막(TaSiN), 탄탈륨 알루미늄 질화막(TaAlN), 티타늄 텅스텐막(TiW), 티타늄 알루미늄막(TiAl), 티타늄 산질화막(TiON), 티타늄 알루미늄 산질화막(TiAlON), 텅스텐 산질화막(WON) 및 탄탈륨 산질화막(TaON)으로 이루어진 군에서 선택되는 하나의 물질막인 것을 특징으로 하는 상변화 메모리 소자 제조방법.
  20. 청구항 20은(는) 설정등록료 납부시 포기되었습니다.
    제18항에 있어서,
    상기 상변화 물질막을 형성하는 것은 화학기상증착법 또는 원자층 증착법을 사용하여 수행하는 것을 특징으로 하는 상변화 메모리 소자 제조방법.
  21. 청구항 21은(는) 설정등록료 납부시 포기되었습니다.
    제18항에 있어서,
    상기 금속 전구체는 제6항 내지 제8항 중 어느 한 항의 Ge 고리화합물이고, 상기 기판 상에 다른 금속 전구체로서 Te 전구체, 또는 Sb 전구체 및 Te 전구체를 더 공급하여 상기 상변화 물질막으로서 Ge-Te막 또는 Ge-Sb-Te막을 형성하는 것을 특징으로 하는 상변화 메모리 소자 제조방법.
  22. 청구항 22은(는) 설정등록료 납부시 포기되었습니다.
    제18항에 있어서,
    상기 금속 전구체는 제9항의 Sb 고리화합물이고, 상기 기판 상에 다른 금속 전구체로서 Te 전구체, 또는 Ge 전구체 및 Te 전구체를 더 공급하여 상기 상변화 물질막으로서 Sb-Te막 또는 Ge-Sb-Te막을 형성하는 것을 특징으로 하는 상변화 메모리 소자 제조방법.
  23. 청구항 23은(는) 설정등록료 납부시 포기되었습니다.
    제18항에 있어서,
    상기 금속 전구체는 제10항의 Te 고리화합물이고, 상기 기판 상에 다른 금속 전구체로서 Ge 전구체 및/또는 Sb 전구체를 더 공급하여 상기 상변화 물질막으로서 Ge-Te막, Sb-Te막 또는 Ge-Sb-Te막을 형성하는 것을 특징으로 하는 상변화 메모리 소자 제조방법.
  24. 청구항 24은(는) 설정등록료 납부시 포기되었습니다.
    상기 상변화 물질막을 형성하기 전에, 상기 비아홀의 측벽 상에 절연막 스페이서를 더 형성하는 것을 특징으로 하는 상변화 메모리 소자 제조방법.
KR1020060109580A 2006-11-07 2006-11-07 저온 증착용 금속 전구체, 그를 사용한 금속 박막 형성방법 및 상변화 메모리 소자 제조 방법 KR100871692B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060109580A KR100871692B1 (ko) 2006-11-07 2006-11-07 저온 증착용 금속 전구체, 그를 사용한 금속 박막 형성방법 및 상변화 메모리 소자 제조 방법
US11/772,494 US7867880B2 (en) 2006-11-07 2007-07-02 Metal precursors for low temperature deposition and methods of forming a metal thin layer and manufacturing a phase-change memory device using the metal precursors
TW96138543A TW200825201A (en) 2006-11-07 2007-10-15 Metal precursors for low temperature deposition and methods of forming a metal thin layer and manufacturing a phase-change memory device using the metal precursors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060109580A KR100871692B1 (ko) 2006-11-07 2006-11-07 저온 증착용 금속 전구체, 그를 사용한 금속 박막 형성방법 및 상변화 메모리 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20080041460A KR20080041460A (ko) 2008-05-13
KR100871692B1 true KR100871692B1 (ko) 2008-12-08

Family

ID=39360208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060109580A KR100871692B1 (ko) 2006-11-07 2006-11-07 저온 증착용 금속 전구체, 그를 사용한 금속 박막 형성방법 및 상변화 메모리 소자 제조 방법

Country Status (3)

Country Link
US (1) US7867880B2 (ko)
KR (1) KR100871692B1 (ko)
TW (1) TW200825201A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124887B1 (ko) * 2009-01-09 2012-03-27 도쿄엘렉트론가부시키가이샤 Ｇｅ-Ｓｂ-Ｔｅ계 막의 성막 방법 및 기억 매체
WO2024205314A1 (ko) * 2023-03-30 2024-10-03 솔브레인 주식회사 저온 증착 물질, 저온 증착막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100888617B1 (ko) * 2007-06-15 2009-03-17 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
KR20090029488A (ko) * 2007-09-18 2009-03-23 삼성전자주식회사 Ｔｅ 함유 칼코게나이드막 형성 방법 및 상변화 메모리소자 제조 방법
KR20090116500A (ko) * 2008-05-07 2009-11-11 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
KR101489327B1 (ko) * 2008-05-15 2015-02-03 삼성전자주식회사 물질막의 형성 방법 및 메모리 장치의 제조 방법
US8802194B2 (en) 2008-05-29 2014-08-12 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Tellurium precursors for film deposition
US8101237B2 (en) * 2008-05-29 2012-01-24 L'Air Liquide SociétéAnonyme pour I'Etude et I'Exploitation des Procédés Georges Claude Tellurium precursors for film deposition
US8636845B2 (en) 2008-06-25 2014-01-28 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Metal heterocyclic compounds for deposition of thin films
KR101024260B1 (ko) * 2008-11-17 2011-03-29 주식회사 하이닉스반도체 상변화 메모리 장치 제조방법
KR20100107345A (ko) 2009-03-25 2010-10-05 삼성전자주식회사 반도체 메모리 장치
KR101559912B1 (ko) 2009-03-31 2015-10-13 삼성전자주식회사 상변화 메모리 소자의 형성방법
US8198129B2 (en) * 2009-04-15 2012-06-12 Micron Technology, Inc. Methods of depositing antimony-comprising phase change material onto a substrate and methods of forming phase change memory circuitry
US8148580B2 (en) 2009-04-15 2012-04-03 Micron Technology, Inc. Methods of forming a tellurium alkoxide and methods of forming a mixed halide-alkoxide of tellurium
US8697486B2 (en) * 2009-04-15 2014-04-15 Micro Technology, Inc. Methods of forming phase change materials and methods of forming phase change memory circuitry
KR101805211B1 (ko) 2009-09-02 2017-12-05 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 게르마늄 함유 막 침착을 위한 디할라이드 게르마늄(ⅱ) 전구체
WO2011095849A1 (en) 2010-02-03 2011-08-11 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Chalcogenide-containing precursors, methods of making, and methods of using the same for thin film deposition
KR101163046B1 (ko) * 2010-07-08 2012-07-05 에스케이하이닉스 주식회사 상변화 메모리 소자의 제조 방법
US8124445B2 (en) 2010-07-26 2012-02-28 Micron Technology, Inc. Confined resistance variable memory cell structures and methods
KR20120029886A (ko) 2010-09-17 2012-03-27 삼성전자주식회사 반도체 장치의 제조 방법
TWI662711B (zh) * 2011-07-19 2019-06-11 聯華電子股份有限公司 半導體元件及其製作方法
US8932901B2 (en) 2011-10-31 2015-01-13 Macronix International Co., Ltd. Stressed phase change materials
KR20150061885A (ko) * 2013-11-28 2015-06-05 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
KR102442621B1 (ko) 2015-11-30 2022-09-13 삼성전자주식회사 니오븀 화합물을 이용한 박막 형성 방법 및 집적회로 소자의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040088938A (ko) * 2003-04-14 2004-10-20 애경화학 주식회사 칼코겐화물 박막을 위한 화학증착용 전구체 및 그의 제조방법
US20050158909A1 (en) * 2003-07-10 2005-07-21 International Business Machines Corporation Solution deposition of chalcogenide films containing transition metals
KR20060074460A (ko) * 2004-12-27 2006-07-03 중앙대학교 산학협력단 12족 칼코겐화물 박막을 위한 화학증기증착용 전구체 및그의 제조방법
KR20060091160A (ko) * 2005-02-14 2006-08-18 삼성전자주식회사 텔루르 전구체, 이를 이용하여 제조된 Ｔｅ-함유 칼코게나이드(ｃｈａｌｃｏｇｅｎｉｄｅ) 박막, 상기 박막의 제조방법 및 상변화 메모리 소자

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US6791102B2 (en) * 2002-12-13 2004-09-14 Intel Corporation Phase change memory
JP4766441B2 (ja) 2003-09-17 2011-09-07 三菱マテリアル株式会社 半導体不揮発メモリー用相変化膜およびこの相変化膜を形成するためのスパッタリングターゲット
KR100548583B1 (ko) 2004-07-23 2006-02-02 주식회사 하이닉스반도체 상변환기억 소자의 형성방법
KR100618879B1 (ko) 2004-12-27 2006-09-01 삼성전자주식회사 게르마늄 전구체, 이를 이용하여 형성된 ｇｓｔ 박막,상기 박막의 제조 방법 및 상변화 메모리 소자
KR101499260B1 (ko) * 2006-05-12 2015-03-05 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 상 변화 메모리 재료의 저온 증착
KR101279925B1 (ko) * 2006-11-02 2013-07-08 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 금속 박막의 ｃｖｄ/ａｌｄ용으로 유용한 안티몬 및 게르마늄 착체

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040088938A (ko) * 2003-04-14 2004-10-20 애경화학 주식회사 칼코겐화물 박막을 위한 화학증착용 전구체 및 그의 제조방법
US20050158909A1 (en) * 2003-07-10 2005-07-21 International Business Machines Corporation Solution deposition of chalcogenide films containing transition metals
KR20060074460A (ko) * 2004-12-27 2006-07-03 중앙대학교 산학협력단 12족 칼코겐화물 박막을 위한 화학증기증착용 전구체 및그의 제조방법
KR20060091160A (ko) * 2005-02-14 2006-08-18 삼성전자주식회사 텔루르 전구체, 이를 이용하여 제조된 Ｔｅ-함유 칼코게나이드(ｃｈａｌｃｏｇｅｎｉｄｅ) 박막, 상기 박막의 제조방법 및 상변화 메모리 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124887B1 (ko) * 2009-01-09 2012-03-27 도쿄엘렉트론가부시키가이샤 Ｇｅ-Ｓｂ-Ｔｅ계 막의 성막 방법 및 기억 매체
WO2024205314A1 (ko) * 2023-03-30 2024-10-03 솔브레인 주식회사 저온 증착 물질, 저온 증착막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자

Also Published As

Publication number Publication date
TW200825201A (en) 2008-06-16
KR20080041460A (ko) 2008-05-13
US20080108174A1 (en) 2008-05-08
US7867880B2 (en) 2011-01-11

Similar Documents

Publication Publication Date Title
KR100871692B1 (ko) 저온 증착용 금속 전구체, 그를 사용한 금속 박막 형성방법 및 상변화 메모리 소자 제조 방법
US7569417B2 (en) Method of forming a phase changeable material layer, a method of manufacturing a phase changeable memory unit, and a method of manufacturing a phase changeable semiconductor memory device
KR101458953B1 (ko) Ｇｅ（Ⅱ）소오스를 사용한 상변화 물질막 형성 방법 및상변화 메모리 소자 제조 방법
EP1675194B1 (en) Germanium precursor and method of manufacturing a GST thin layer
US7727884B2 (en) Methods of forming a semiconductor device including a phase change material layer
KR100791477B1 (ko) 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
KR20090029488A (ko) Ｔｅ 함유 칼코게나이드막 형성 방법 및 상변화 메모리소자 제조 방법
KR101622327B1 (ko) 상변화 메모리 소자들에서 전극들의 기상 제조 방법들
US8525244B2 (en) Germanium compound, semiconductor device fabricated using the same, and methods of forming the same
JP7140476B2 (ja) アルミニウム化合物を利用した薄膜形成方法、並びに集積回路素子の製造方法
JP5148063B2 (ja) ゲルマニウム前駆体、これを利用して形成されたｇｓｔ薄膜、前記薄膜の製造方法及び相変化メモリ素子
CN101192650A (zh) 用锗前体形成相变层的方法及用其制造相变存储器的方法
JP2008103731A (ja) 相変化メモリ素子の製造方法及びこれに適用された相変化層の形成方法
KR20120031095A (ko) 유전체-충전된 중공 ｇｓｔ 구조
CN102034928A (zh) 相变存储器器件
KR20220079632A (ko) 티타늄 실리콘 나이트라이드 장벽 층
US20090285986A1 (en) Methods of forming a material layer and methods of fabricating a memory device
US8834968B2 (en) Method of forming phase change material layer using Ge(II) source, and method of fabricating phase change memory device
US20220380390A1 (en) Silicon compounds and methods of manufacturing integrated circuit device using the same
US20090263934A1 (en) Methods of forming chalcogenide films and methods of manufacturing memory devices using the same
KR20100002792A (ko) 상변화 메모리 소자 보호막 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 12