KR100862492B1 - 칩 안테나 실장용 인쇄회로기판 - Google Patents

Abstract

본 발명은, 칩 안테나 실장영역을 제공하는 제1 주면과 상기 제1 주면과 반대에 위치한 제2 주면을 갖는 기판과, 상기 제1 주면에 형성되어 상기 칩 안테나 실장영역에 연장된 급전용 신호라인과, 실장될 칩 안테나의 도체성분과 용량성 결합을 갖는 영역에 위치하도록 상기 제2 주면 중 상기 칩 안테나 실장영역에 대응하는 영역에 형성되며, 그 결합 용량이 변경되어 상기 칩 안테나의 주파수 특성이 튜닝되도록 적어도 일부가 제거될 수 있는 튜닝용 접지패턴을 포함하는 인쇄회로기판을 제공한다.

칩안테나(chip antenna), 용량성 결합(capacitive coupling), 튜닝(tuning), 인쇄회로기판(printed circuit board)

Description

칩 안테나 실장용 인쇄회로기판{CHIP ANTENNA AND MOBILE-COMMUNICATION TERMINAL COMPRISING THE SAME}

본 발명은, 인쇄회로기판에 관한 것으로서, 보다 상세하게는, 칩 안테나를 내장하는 이동통신 단말기에 사용되는 인쇄회로기판에 관한 것이다.

이동통신 분야에서 안테나는 주변 환경에 따라 특성이 민감하게 변화하는 수동소자로서, 기지국, 중계기, 또는 무선통신 장치에 부착된 안테나 등의 외부에서 전파를 수신하거나 통신기기에서 발생한 전기적인 신호를 외부로 전달하는 역할을 한다.

이동통신 단말기에 내장되는 칩 안테나는 각 단말기마다 정재파 매칭 같은 특성의 최적화가 필요한 제품으로서, 칩 안테나의 대역폭이 좁을 경우 최적화하기 위한 실험이 많아지게 되는 반면, 대역폭이 넓은 경우 실험량이 줄어들게 되어 개발시간 단축이 가능하다.

종래의 칩 안테나의 경우에는 유전체 블럭 상에 급전부 및 접지부에 연결되는 방사패턴을 형성함으로써 특정 주파수 대역을 대상으로 전자기 커플링 급전 구 조 및 방사부를 설계하였다. 하지만 이러한 급전 구조로 광대역 특성을 갖도록 설계하는 데에는 한계가 있어 왔다.

또한, 칩 안테나를 이동통신 단말기 내부에 세트 시킬때 안테나의 주파수 특성이 변화하게 되므로 이에 대한 튜닝작업이 불가피하였다. 이와 같은 튜닝 작업시 안테나 자체의 패턴 또는 유전체 블럭 자체에 대한 설계변경을 수반하므로 이에 따른 제조상 손실 등의 문제점이 있다.

본 발명의 목적은 이동통신 단말기 내부에 세트될 칩 안테나의 공진주파수를 튜닝할 수 있는 인쇄회로기판을 제공하는데 있다.

상기한 기술적 과제를 해결하기 위해서, 본 발명은, 칩 안테나 실장영역을 제공하는 제1 주면과 상기 제1 주면과 반대에 위치한 제2 주면을 갖는 기판과, 상기 제1 주면에 형성되어 상기 칩 안테나 실장영역에 연장된 급전용 신호라인과, 실장될 칩 안테나의 도체성분과 용량성 결합을 갖는 영역에 위치하도록 상기 제2 주면 중 상기 칩 안테나 실장영역에 대응하는 영역에 형성되며, 그 결합 용량이 변경되어 상기 칩 안테나의 주파수 특성이 튜닝되도록 적어도 일부가 제거될 수 있는 튜닝용 접지패턴을 포함하며, 상기 기판은 접지부를 가지며 상기 튜닝용 접지패턴은 상기 접지부에 연결된 인쇄회로기판을 제공한다.

바람직하게, 상기 튜닝용 접지패턴은, 적어도 1회 이상 절곡된 라인형태일 수 있다.

상기 튜닝용 접지패턴은, 상기 칩 안테나 실장영역에 대응하는 영역의 테두리를 따라 형성되는 ㄷ 자 형태일 수 있다.

삭제

구체적인 실시형태에서, 상기 접지부는 상기 기판의 제1 주면에 형성된 제1 접지부와 상기 제2 주면에 형성되어 상기 튜닝용 접지패턴에 연결된 제2 접지부를 포함하며, 상기 기판은 상기 제1 주면에 형성되며 상기 제1 접지부로부터 상기 실장영역으로 연장된 적어도 하나의 접지용 라인을 더 포함할 수 있다.

본 발명에 따르면, 칩 안테나를 이동통신 단말기 내에 세트시킬 때에 간단하게 상기 안테나의 주파수 특성을 튜닝할 수 있는 인쇄회로기판을 제공할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

도1a 및 도1b는 본 발명의 일 측면의 바람직한 실시형태에 따른 칩 안테나의 사시도 및 전개도이다.

도1a 및 도1b를 참조하면, 본 발명에 따른 칩 안테나는, 유전체 블럭(11), 제1 도체패턴(12), 제2 도체패턴(13) 및 제3 도체패턴(14)을 포함한다.

상기 유전체 블럭(11)은, 직육면체 형태를 갖는 것이 바람직하다. 상기 유전체 블럭(11)은, 서로 대향하는 상면(11a) 및 하면(11b), 및 상기 상면(11a)과 하면(11b)을 연결하는 제1 내지 제4측면(11c,11d,11e,11f)을 갖는다. 상기 유전체 블럭의 하면(11b)은 안테나를 기판에 실장시 기판과 접촉하는 면이 된다.

상기 유전체 블럭(11)은 세라믹 소체를 사용하는 것이 바람직하다.

상기 유전체 블럭(11)의 제1 측면(11c), 상면(11a), 및 제2 측면(11d)에는 상호 용량결합되도록 소정간격이 이격된 제1 도체패턴(12) 및 제2 도체패턴(13)이 형성된다.

상기 제1 도체패턴(12)은 일단이 외부의 급전부에 연결되어 안테나에 신호를 공급한다. 제2 도체패턴(13)은 상기 제1 도체패턴(12)과 소정간격 이격되어 용량결합을 이루며, 일단은 외부의 접지부에 연결된다. 상기 제1 도체패턴(12) 및 제2 도체패턴(13)은 상호 용량결합하여 안테나의 방사부로서 작용한다.

직육면체를 갖는 유전체 블럭의 외부 면적 사용효율을 극대화하기 위해 상기 제1 도체패턴(12) 및 제2 도체패턴(13)의 용량결합에 의해 형성되는 방사부가 상기 유전체 블럭의 제1측면(11c), 상면(11a), 및 제2 측면(11d)에 걸쳐 형성되는 것이 바람직하다.

본 실시형태에서는, 상기 유전체 블럭의 길이방향에 평행한 제1 측면(11c)에 제1 도체패턴(12)이 형성되며, 상기 제2 도체패턴(13)은 상기 유전체 블럭의 제2 측면(11d) 및 상면(11a)에 걸쳐서 형성된다.

상기 제1 도체패턴(12)은, ㄱ자 형태로 되어 있는데, 상기 제1 도체패턴(12)을 칩안테나가 실장되는 기판 상의 접지부에서 소정 간격 이격시키면서, 상기 제1 도체패턴(12)이 외부의 급전부와 연결되기 위함이다. 상기 제1 도체패턴(12)의 일단부는 상기 유전체 블럭의 제1 측면(11c)과 상면(11a)이 연결되는 선에 접하도록 형성된다.

상기 제1 도체패턴(12)은, 이하에서 설명하는 제2 도체패턴(13) 및 제3 도체패턴(14)과 각각 용량성 결합을 이룬다. 그러나, 상기 제1 도체패턴(12)과 제3 도 체패턴(14)사이의 결합 용량의 크기는 상기 제1 도체패턴(12)과 제2 도체패턴(13)은 결합용량의 크기에 비해 상대적으로 약하게 형성된다.

따라서, 상기 제1 도체패턴(12) 및 제2 도체패턴(13)은 안테나의 방사부로 작용하는 반면, 제3 도체패턴(14)은 안테나의 임피던스 특성을 변화시키는 역할을 한다.

이러한 용량성 결합의 세기는 상기 도체패턴들 사이의 간격이나 인접하는 면적 등에 의해 조절할 수 있다.

본 실시형태에서 상기 제1 도체패턴(12)의 형태를 ㄱ 자로 하고, 그 단부가 상기 유전체 블럭의 제1 측면(11c)과 상면(11a)이 교차하는 선에 접하도록 형성하는 것도 이러한 제1 내지 제3 도체패턴들 사이의 결합용량의 크기를 조절하기 위함이다.

상기 제2 도체패턴(13)은, 상기 유전체 블럭(11)의 제2 측면(11d) 및 상면(11a)에 연장되어 형성된다. 상기 유전체 블럭(11)의 제2 측면(11d)에 형성되는 제2 도체패턴의 일부의 형태는 상기 제1 도체패턴(12)에 대응하는 형태이고, 상기 유전체 블럭(11)의 상면(11a)에 형성되는 제2 도체패턴의 일부형태는 상기 유전체 블럭(11)의 제1 측면(11c)과 상면(11a)이 연결되는 선에서 소정간격 이격되고, 상기 제1 도체패턴(12)의 폭에 대응하도록 형성된다.

상기 제1 도체패턴(12)의 일단은 급전부에 연결되어 외부로부터 신호가 입력되며, 상기 제2 도체패턴(13)의 일단은 접지부에 연결된다.

외부로부터 입력된 신호는 상기 제1 도체패턴(12)과 소정간격 이격되어 용량성 결합을 이루는 제2 도체패턴(13)으로 흐르게 되어, 상기 제1 도체패턴(12) 및 제2 도체패턴(13)이 안테나의 방사부로서 작동하게 된다.

상기 직육면체 유전체 블럭의 삼면에 형성되는 한 상기 제1 도체패턴 및 제2 도체패턴의 형태는 다양한 형태로 구현될 수 있다. 즉, 상기 제1 도체패턴 및 제2 도체패턴은 상기 유전체 블럭의 상면(11a) 또는 제2 측면(11d)에서 일정간격 이격되어 서로 인접하게 형성될 수 있다.

상기 유전체 블럭(11)의 하면(11b)에는 제3 도체패턴(14)이 형성되며, 상기 제3 도체패턴(14)의 일단은 외부의 접지부에 연결된다.

상기 제3 도체패턴(14)은 상기 제1 도체패턴(12)과 용량성 결합하여 안테나의 임피던스를 매칭시키는 역할을 한다.

상기 제3 도체패턴(14)은, 그 길이를 조절함으로써 안테나 전체의 임피던스 매칭을 조절할 수 있다. 즉, 상기 제3 도체패턴(14)의 길이가 짧아질수록 안테나의 공진주파수는 고주파로 변하고, 상기 제3 도체패턴(14)의 길이가 길어지면 안테나의 공진주파수는 저주파로 변한다.

바람직하게는 상기 제3 도체패턴(14)은, 그 일단이 상기 유전체 블럭의 하면(11b) 및 제1 측면(11c)이 교차하는 선에 접하도록 형성될 수 있으며, 소정의 길이를 확보하기 위해 적어도 하나의 절곡부가 형성될 수 있다.

도2는 본 발명의 실시형태에 따른 칩 안테나의 정재파비를 나타내는 그래프이다.

도2의 그래프에서, x축은 주파수(㎒)를 나타내며, y축은 정재파비(SWR)를 나타낸다.

여기서, 정재파비는 안테나로 나가는 출력과 되돌아오는 출력의 비를 나타내는 것으로서, 정재파비는 1이 최적의 조건이며 이것은 반사파가 하나도 없을 때의 상태이며 정재파비가 3이상이면 안테나로서의 특성을 나타내기 어렵다.

본 실시예에서는, 6×2×1.5 [㎣]의 세라믹 유전체 블럭상에 제1 도체패턴 내지 제3 도체패턴을 형성한 칩 안테나를 40×40×1.0[㎣]의 FR4 재질의 테스트 PCB에 실장하여 정재파비를 측정하였다.

본 실시예에서의 정재파비는, 도2에 도시한 바와 같이, 주파수 대역이 약 2520 ~ 2850 [㎒]의 범위내에서 정재파비가 3이하로 나타나서, 330[㎒]의 비교적 광범위한 대역폭의 범위내에서 정재파비가 우수하게 나타난다.

만약, 도1에 나타낸 실시형태에서 제3 도체패턴(14)이 없는 형태의 안테나인 경우, 정재파비의 특성은 본 실시예보다 더 좋지 않게 나타날 것이다. 즉, 상기 정재파비에 관한 그래프에서 곡선은 전체적으로 상방으로 이동하게 되어 동일한 정재파비에서의 주파수의 대역은 본 실시예의 경우보다 좁아질 것이다.

본 실시형태에서는 안테나의 방사패턴과 용량결합하는 제3 도체패턴을 형성하여 안테나 전체의 임피던스 매칭을 더 용이하게 함으로써, 광대역 특성을 나타내면서 그 대역에서의 안테나 특성이 좋은 칩 안테나를 구현할 수 있다.

또한, 도면에는 도시하지 않았으나, 본 실시예의 경우 이득 및 방사패턴특성을 살펴보면, 2485㎒ 내지 2885㎒ 대역에서 평균 이득값(average gain)이 -3[dBi] 이상의 특성을 나타내어 안테나로서 작동할 수 있는 것을 알 수 있다. 또한, 공진 주파수인 2645㎒에서는 효율이 80%, 평균이득이 -0.98[dBi], 피크이득(peak gain)이 3.02[dBi], 방향성(directivity)이 4.0[dBi]를 나타내어 안테나로서 우수한 특성을 갖는다.

도3a 및 도3b는, 본 발명의 다른 측면에 따른, 이동통신 단말기에 포함되는 튜닝용 접지패턴이 형성된 인쇄회로기판의 일 예의 사시도 및 배면도이다.

도3a 및 도3b를 참조하면, 칩 안테나가 실장되는 인쇄회로기판(35)은, 공지된 기판재질로 이루어진 기판(35c) 및 상기 기판의 양면에 형성된 접지부(35a,35b)을 포함한다. 상기 접지부(35a,35b)는 복수개의 비아홀(36)을 통해 서로 연결되어 있다.

상기 기판(35c)의 일면에는 칩 안테나(10)가 실장되며, 상기 칩안테나(10)는 접지부(35a)가 형성되지 않은 기판(35c)영역에 형성된다.

상기 칩 안테나(10)가 도1에서 도시한 칩안테나인 경우에, 상기 칩 안테나(10)의 제1 도체패턴은 기판 상의 급전용 신호라인(32)에 연결되어 신호를 공급받고, 제2 도체패턴 및 제3 도체패턴은 각각 제1 및 제2 접지용 라인(33, 34)에 의해 접지부(35a)에 연결될 수 있다.

상기 인쇄회로기판(35)의 상기 칩안테나(10)가 실장된 면의 배면에서, 상기 칩 안테나의 실장면에 대응하는 부분에는 접지부(35b)가 형성되지 않고, 직접 상기 기판(35c)이 노출된다. 상기 노출된 기판(35c) 상의 상기 칩 안테나의 실장면에 대응하는 영역의 테두리 부분을 따라 튜닝용 접지패턴(38)이 형성된다. 도3b에 도시된 바와 같이, 상기 튜닝용 접지패턴(38)은 일단이 상기 접지부(35b)에 연결된다.

상기 튜닝용 접지패턴(38)은, 소정의 길이를 유지하기 위해 적어도 일회의 절곡부를 가질 수 있다. 상기 튜닝용 접지패턴(38)은 인쇄회로기판(35)의 반대면에 실장된 칩안테나(10)와 용량성 결합을 이루어 상기 접지패턴(38)의 길이에 따라 안테나의 주파수 특성을 변화시킬 수 있다.

본 실시형태에서는, 상기 기판(35c) 상에 실장되는 칩 안테나의 실장면에 대응하는 영역의 테두리 부분을 따라, 일단이 접지부(35b)에 연결된 ㄷ 자 형태의 접지패턴(38)이 형성되어 있다. 상기 튜닝용 접지패턴(38)의 길이를 조절하기 위해서 상기 접지패턴의 개방된 일단부터 부분적으로 절단할 수 있다.

바람직하게는, 상기 공진주파수의 튜닝을 용이하게 하기 위해서 상기 튜닝용 접지패턴(38) 상에 눈금자를 형성할 수 있다. 본 실시예에서는 1mm 간격으로 눈금자를 형성하였다.

이러한 튜닝용 접지패턴(38)을 이용함으로서, 상기 칩안테나(10)를 실장한 기판을 이동통신 단말기 내부에 세트시킬 때 필수적으로 요구되는 주파수 특성의 튜닝을 용이하게 할 수 있다. 즉, 상기 칩 안테나(10)에 형성된 도체패턴 또는 유전체 블럭을 다시 설계하지 않고, 상기 튜닝용 접지패턴(38)의 길이를 조절해 줌으로써, 상기 칩안테나(10)의 공진주파수를 변경시킬 수 있다.

도4는, 상기 도3의 이동통신 단말기에서 튜닝용 접지패턴의 길이 변화에 따른 안테나 특성의 변화를 나타내는 그래프이다.

본 실시예에서는, 6×2×1.5 [㎣]의 세라믹 유전체 블럭상에 제1 도체패턴 내지 제3 도체패턴을 형성한 칩 안테나를 40×40×1.0[㎣]의 FR4 재질의 테스트용 기판에 실장하고, 상기 기판의 배면에 15mm의 튜닝용 접지패턴을 형성하였으며, 상기 튜닝용 접지패턴의 길이를 점점 줄여감에 따라 안테나의 공진주파수가 변화되는 것을 표시한 것이다.

도4를 참조하면, 상기 튜닝용 접지패턴의 길이에 따라 안테나의 공진주파수가 변화되는 것을 볼 수 있다.

즉, 상기 튜닝용 접지패턴의 길이가 8mm인 경우(D)에는 공진 주파수는 약 2.8㎓이고, 6mm인 경우에는 약 2.55㎓(C), 4mm인 경우에는 약 2.4㎓(B), 0mm인 경우에는 약 2.25㎓(A)의 공진 주파수를 나타내는 것을 볼 수 있다. 이러한 실험치에 의해 본 실시예에서는, 튜닝용 접지패턴 1mm 당 약 65㎒의 주파수가 변화된다. 이처럼 본 실시형태에 의하면, 하나의 칩안테나만으로 단말기에 내장되는 2㎓ 주파수 대역의 커버가 가능하다. 따라서, ISM 주파수 대역, 및 S-DMB용 칩안테나로 사용 가능하다.

또한, 상기 튜닝용 접지패턴의 길이의 변화에 따라 안테나의 공진주파수는 변화되나, 정재파비는 일정하게 유지된다.

도면에 도시되지는 않았으나, 본 실시예에 대한 이득 및 방사패턴은, 접지 패턴을 제거하기 전후에 모두 공진 주파수를 중심으로 84㎒ 대역폭에서의 평균이득이 -3 dBi 이상의 특성을 나타낸다.

이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되지 아니한다. 즉, 유전체 블럭의 형태, 도체패턴들의 형태 및 배열 등은 다양하게 구현될 수 있다. 첨부된 청구범위에 의해 권리범위를 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게 자명할 것이다.

도1a 및 도1b는 본 발명의 일 측면에 따른 칩 안테나의 바람직한 실시형태의 사시도 및 전개도이다.

도2는 도1의 칩안테나의 정재파비 특성 그래프이다.

도3a 및 도3b는 본 발명의 다른 측면에 따른 이동통신 단말기에 포함되는 튜닝용 접지패턴이 형성된 기판의 사시도 및 배면도이다.

도4는 도3의 이동통신 단말기에서 튜닝용 접지패턴의 길이 변화에 따른 안테나 특성의 변화를 나타내는 그래프이다.

Claims (9)

1. 칩 안테나 실장영역을 제공하는 제1 주면과 상기 제1 주면과 반대에 위치한 제2 주면을 가지며, 접지부를 구비한 기판;

   상기 제1 주면에 형성되어 상기 칩 안테나 실장영역에 연장된 급전용 신호라인; 및

   실장될 칩 안테나의 도체성분과 용량성 결합을 이루는 영역에 위치하면서 상기 접지부에 연결되도록 상기 제2 주면 중 상기 칩 안테나 실장영역에 대응하는 영역에 형성되며, 그 결합 용량이 변경되어 상기 칩 안테나의 주파수 특성이 튜닝되도록 적어도 일부가 제거될 수 있는 튜닝용 접지패턴을 포함하는 인쇄회로기판.
2. 제1항에 있어서,

   상기 튜닝용 접지패턴은, 적어도 1회 이상 절곡된 라인형태인 것을 특징으로 하는 인쇄회로기판.
3. 제2항에 있어서,

   상기 튜닝용 접지패턴은, 상기 칩 안테나 실장영역에 대응하는 영역의 테두리를 따라 형성되는 ㄷ 자 형태인 것을 특징으로 하는 인쇄회로기판.
4. 제1항에 있어서,

   상기 튜닝용 접지패턴은, 튜닝에 용이하도록 눈금자가 표시된 것을 특징으로 하는 인쇄회로기판.
5. 삭제
6. 제1항에 있어서,

   상기 접지부는 상기 기판의 제1 주면에 형성된 제1 접지부와 상기 제2 주면에 형성되어 상기 튜닝용 접지패턴에 연결된 제2 접지부를 포함하며

   상기 기판은 상기 제1 주면에 형성되며 상기 제1 접지부로부터 상기 실장영역으로 연장된 적어도 하나의 접지용 라인을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
7. 일면에 칩 안테나가 실장될 영역을 가지며, 상기 일면에 대향하는 다른 면에 실장될 칩 안테나의 주파수 특성을 튜닝하는데 사용되도록 일단이 접지부에 연결되는 튜닝용 접지패턴을 갖는 인쇄회로기판.
8. 제7항에 있어서,

   상기 튜닝용 접지패턴은, 상기 칩 안테나 실장영역에 대응하는 영역의 테두 리를 따라 형성되는 ㄷ 자 형태인 것을 특징으로 하는 인쇄회로기판.
9. 제7항에 있어서,

   상기 튜닝용 접지패턴은, 튜닝에 용이하도록 눈금자가 표시된 것을 특징으로 하는 인쇄회로기판.

Images