[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100866959B1 - 불휘발성 메모리 장치의 부분 페이지 데이터 기입 방법 - Google Patents

불휘발성 메모리 장치의 부분 페이지 데이터 기입 방법 Download PDF

Info

Publication number
KR100866959B1
KR100866959B1 KR1020070015091A KR20070015091A KR100866959B1 KR 100866959 B1 KR100866959 B1 KR 100866959B1 KR 1020070015091 A KR1020070015091 A KR 1020070015091A KR 20070015091 A KR20070015091 A KR 20070015091A KR 100866959 B1 KR100866959 B1 KR 100866959B1
Authority
KR
South Korea
Prior art keywords
block
data
size
page
memory device
Prior art date
Application number
KR1020070015091A
Other languages
English (en)
Other versions
KR20080075751A (ko
Inventor
김진혁
최창언
김영곤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070015091A priority Critical patent/KR100866959B1/ko
Priority to US12/069,764 priority patent/US8386696B2/en
Publication of KR20080075751A publication Critical patent/KR20080075751A/ko
Application granted granted Critical
Publication of KR100866959B1 publication Critical patent/KR100866959B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Memory System (AREA)
  • Read Only Memory (AREA)

Abstract

불휘발성 메모리 장치의 부분 페이지 데이터 기입 방법이 개시된다. 본 발명에 따른 불휘발성 메모리 장치의 데이터 기입 방법은, 기입 데이터의 마지막 페이지의 사이즈가 상기 기입 데이터가 기입될 제1블록의 페이지 사이즈보다 작은 경우, 상기 제1블록의 페이지 사이즈로부터 상기 마지막 페이지의 사이즈를 제외한 나머지 사이즈에 대응되는 데이터를 제2블록으로부터 독출하는 단계, 상기 마지막 페이지의 데이터와 상기 제2블록으로부터 독출된 데이터를 버퍼에 함께 저장하는 단계, 및 상기 버퍼에 저장된 데이터를 상기 제1블록에 기입하는 단계를 구비한다.

Description

불휘발성 메모리 장치의 부분 페이지 데이터 기입 방법{Partial page data write method of non-volatile memory device}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 비교예에 따른 부분 페이지 데이터 기입 방법을 설명하는 도면이다.
도 2는 본 발명의 제1실시예에 따른 부분 페이지 데이터 기입 방법을 설명하는 도면이다.
도 3은 본 발명에 따른 부분 페이지 데이터 기입 방법을 설명하는 흐름도이다.
도 4는 본 발명의 제2실시예에 따른 부분 페이지 데이터 기입 방법을 설명하는 도면이다.
본 발명은 불휘발성 메모리 장치의 데이터 기입 방법에 관한 것으로써, 특히 불휘발성 메모리 장치의 부분 페이지 데이터 기입 방법에 관한 것이다.
전기적으로 소거 및 프로그램이 가능한 불휘발성 메모리 장치는 전원이 공급되지 않는 상태에서도 데이터를 보존할 수 있는 특징을 가지고 있으며, 대표적인 것으로 플래시 메모리가 있다.
한편, 플래시 메모리에서는 페이지 단위로 데이터를 기입하는 것이 보통이다. 그런데, 플래시 메모리가 페이지 단위가 아닌 부분 페이지 데이터를 기입해야 하는 경우, 즉, 호스트로부터 부분 페이지 데이터를 수신하는 경우에, 플래시 메모리는 완전히 채워지지 못한 페이지를 기입해야 하는 문제가 생긴다.
최근에는 플래시 메모리의 집적도를 더욱 향상시키기 위해서 한 개의 메모리 셀에 2비트 이상의 멀티-비트 데이터를 저장하는 멀티-레벨 플래시 메모리에 대한 연구가 활발히 진행되고 있다. 이렇게 멀티-비트를 저장하는 메모리 셀을 멀티-레벨 셀(multi-level cell)이라 하고, 이에 대해 단일-비트를 저장하는 메모리 셀을 단일-레벨 셀(single-level cell)이라 한다.
그런데, 멀티-레벨 셀에서는 하나의 페이지에 데이터를 기입할 수 있는 횟수가 한 번으로 제한되는 경우가 있다. 이 경우, 부분 페이지 데이터가 기입된 페이지에는 다시 데이터를 기입할 수 없는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는, 부분 페이지 데이터로 채우지 못하는 페이지의 나머지 부분을, 다른 데이터 블록으로부터 독출한 데이터로 채우는 불휘발성 메모리 장치의 부분 페이지 데이터 기입 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 불휘발성 메모리 장치의 데이터 기입 방법은, 기입 데이터의 마지막 페이지의 사이즈가 상기 기입 데이터가 기입될 제1블록의 페이지 사이즈보다 작은 경우, 상기 제1블록의 페이지 사이즈로부터 상기 마지막 페이지의 사이즈를 제외한 나머지 사이즈에 대응되는 데이터를 제2블록으로부터 독출하는 단계, 상기 마지막 페이지의 데이터와 상기 제2블록으로부터 독출된 데이터를 버퍼에 함께 저장하는 단계, 및 상기 버퍼에 저장된 데이터를 상기 제1블록에 기입하는 단계를 구비한다.
상기 제1블록에 기입하는 단계는, 상기 버퍼에 저장된 데이터를 상기 제1블록의 하나의 페이지에 기입할 수 있다. 상기 제1블록의 페이지 사이즈는, 상기 기입 데이터의 마지막 페이지의 사이즈와 상기 제2블록으로부터 독출된 데이터의 사이즈를 합한 사이즈와 동일할 수 있다.
상기 버퍼의 사이즈는, 상기 제1블록의 페이지 사이즈와 동일할 수 있다.
상기 제2블록으로부터 독출하는 단계는, 상기 기입 데이터의 마지막 페이지 데이터가 제1블록에 저장될 위치를 제외한 나머지 위치의 데이터를 상기 제2블록으로부터 독출할 수 있다.
상기 버퍼는, 상기 불휘발성 메모리 장치의 외부에 위치하는 SRAM(Static Random Access Memory) 버퍼일 수 있다.
상기 버퍼는, 상기 불휘발성 메모리 장치 내부의 데이터 레지스터일 수 있다.
상기 제1블록은 로그 블록이고, 상기 제2블록은 데이터 블록일 수 있다.
상기 불휘발성 메모리 장치는 낸드-플래시 메모리 장치일 수 있다.
본 발명의 다른 면에 따른 불휘발성 메모리 장치의 데이터 기입 방법은, 기입 데이터의 마지막 페이지의 사이즈가, 상기 기입 데이터가 기입될 제1블록의 페이지 사이즈보다 작은 경우, 상기 제1블록의 페이지 사이즈로부터 상기 마지막 페이지의 사이즈를 제외한 나머지 사이즈에 대응되는 데이터를 제2블록으로부터 독출하는 단계; 및 상기 마지막 페이지의 데이터와 상기 제2블록으로부터 독출된 데이터를 상기 제1블록의 하나의 페이지에 함께 기입하는 단계를 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 비교예에 따른 부분 페이지 데이터 기입 방법을 설명하는 도면이다.
도 1을 참조하면, 본 발명의 비교예에 따른 부분 페이지 데이터 기입 방법은, 부분 페이지 데이터(PPWDATA)를 로그 블록(160)의 페이지(PAGE_n)에 기입한다(제1단계). 페이지(PAGE_n)에는, 부분 페이지 데이터(PPWDATA)가 기입된 부분만 채워져 있고, 나머지 부분은 비어있다. 그 다음, 데이터 블록(170)으로부터, 부분 페이지 데이터(PPWDATA)를 제외한 나머지 부분의 데이터(RPDATA)를 독출하여, 버 퍼(180)에 저장한다(제2단계). 그 다음, 로그 블록(160)에 기입되어 있는 부분 페이지 데이터(PPWDATA)를 버퍼(180)에 저장한다(제3단계). 여기에서, 부분 페이지 데이터(PPWDATA)와 데이터 블록(170)으로부터 독출된 나머지 부분의 데이터(RPDATA)로, 버퍼(180)는 채워진다. 그 다음, 버퍼(180)에 저장된 데이터들(PPWDATA, RPDATA)은 로그 블록(160)의 페이지(PAGE_n+1)에 기입된다(제4단계). 페이지(PAGE_n+1)는, 부분 페이지 데이터(PPWDATA)가 처음에 기입되었던 페이지(PAGE_n)와는 다른 페이지이다.
그런데, 본 발명의 비교예에 따른 부분 페이지 데이터 기입 방법에서는, 2번의 기입 동작과 2번의 독출 동작이 수행된다. 좀 더 설명하면, 제1단계에서 로그 블록(160)에 대하여 첫 번째 기입 동작이 수행된다. 제2단계에서 데이터 블록(170)에 대하여 첫 번째 독출 동작이 수행된다. 제3단계에서 로그 블록(160)에 대하여 두 번째 독출 동작이 수행된다. 제4단계에서 데이터 블록(170)에 대하여 두 번째 기입 동작이 수행된다.
도 2는 본 발명의 제1실시예에 따른 부분 페이지 데이터 기입 방법을 설명하는 도면이다.
도 3은 본 발명에 따른 부분 페이지 데이터 기입 방법을 설명하는 흐름도이다.
이하에서, 부분 페이지 데이터(PPWDATA)의 의미는, 기입 데이터(WDATA)의 마지막 페이지의 사이즈(D)가 기입 데이터(WDATA)가 기입될 제1블록(260)의 페이지 사이즈(A)보다 작은 경우를 의미한다.
도 2 및 도 3을 참조하면, 본 발명의 제1실시예에 따른 부분 페이지 데이터 기입 방법에서는, 불휘발성 메모리 장치가 부분 페이지 데이터(PPWDATA)의 기입 요청을 수신하면, 제1블록(260)의 페이지 사이즈(A)로부터 기입 데이터(WDATA)의 마지막 페이지 사이즈(D)를 제외한 나머지 사이즈(C)에 대응되는 데이터(RPDATA)를 제2블록(270)으로부터 독출하여 버퍼(280)에 저장한다(S330 ; 제1단계). 그 다음, 마지막 페이지의 데이터(PPWDATA)와 제2블록(270)으로부터 독출된 데이터(RPDATA)를 버퍼(280)에 함께 저장한다(S350 ; 제2단계). 그 다음, 버퍼(280)에 저장된 데이터(PPWDATA, RPDATA)를 제1블록(260)에 기입한다(S370 ; 제3단계).
제1블록(260)은 로그 블록일 수 있고, 제2블록(270)은 데이터 블록일 수 있다.
제2블록으로부터 독출하는 단계(S330)는, 부분 페이지 데이터(PPWDATA)가 제1블록(260)에 저장될 위치를 제외한 나머지 위치의 데이터(RPDATA)를 제2블록(270)으로부터 독출할 수 있다. 예를 들어 도 2에서, 부분 페이지 데이터(PPWDATA)가 제1블록(260)의 페이지(PAGE_n)의 앞 부분에 저장된다면, 제2블록(270)의 대응되는 페이지의 뒷 부분에 기입되어 있는 데이터(RPDATA)를 독출한다.
제1블록에 기입하는 단계(S370)는, 버퍼(280)에 저장된 데이터(PPWDATA, RPDATA)를 제1블록(260)의 하나의 페이지(PAGE_n)에 기입할 수 있다. 즉, 제1블록(260)의 하나의 페이지(PAGE_n)에, 기입 데이터(WDATA)의 마지막 페이지 데이터(PPWDATA)와 제2블록(270)으로부터 독출된 데이터(RPDATA)를 함께 기입할 수 있다.
제1블록(260)의 페이지 사이즈(A)는, 기입 데이터(WDATA)의 마지막 페이지 사이즈(D)와 제2블록(270)으로부터 독출된 데이터의 사이즈(C)를 합한 사이즈일 수 있다.
버퍼(280)의 사이즈(E)는, 제1블록(260)의 페이지 사이즈(A)와 동일할 수 있다.또한, 버퍼(280)의 사이즈(E)는, 제2블록(270)의 페이지 사이즈(F)와 동일할 수 있다.
버퍼(280)는 SRAM(Static Random Access Memory) 버퍼일 수 있다.
본 발명의 제1실시예에 따른 부분 페이지 데이터 기입 방법은, 기입 데이터(WDATA)의 마지막 페이지의 사이즈(부분 페이지 데이터의 사이즈 ; D)를 측정하는 단계(S310)를 더 구비할 수 있다. 이 경우, 제2블록으로부터 독출하는 단계(S330)는 측정된 부분 페이지 데이터의 사이즈(D)를 이용하여, 나머지 사이즈(C)에 대응되는 데이터(RPDATA)를 제2블록(270)으로부터 독출한다.
본 발명의 제1실시예에 따른 부분 페이지 데이터 기입 방법은 1번의 기입 동작과 1번의 독출 동작을 필요로 한다. 좀 더 설명하면, 제2블록으로부터 독출하는 단계(S330)에서 제2블록(270)에 대하여 첫 번째 독출 동작이 수행된다. 제1블록에 기입하는 단계(S370)에서 제1블록(260)에 대하여 첫 번째 기입 동작이 수행된다. 반면에, 앞서 설명된 것처럼, 본 발명의 비교예에 따른 부분 페이지 데이터 기입 방법은 2번의 기입 동작과 2번의 독출 동작을 필요로 한다.
그러므로, 본 발명의 제1실시예에 따른 부분 페이지 데이터 기입 방법은, 본 발명의 비교예에 따른 부분 페이지 데이터 기입 방법에 비하여, 적은 수의 기입 동 작과 독출 동작만으로도, 부분 페이지 데이터를 기입할 수 있는 장점이 있다.
또한, 본 발명의 비교예에 따른 부분 페이지 데이터 기입 방법에서는, 유효하지 못한 페이지(invalid page)가 존재할 수 있다. 도 1을 참조하면, 부분 페이지 데이터(PPWDATA)가 처음 기입되는 페이지(PAGE_n)에는, 비어있는 영역이 존재한다. 반면에, 본 발명의 제1실시예에 따른 부분 페이지 데이터 기입 방법에서는, 유효하지 못한 페이지가 존재하지 않는 장점이 있다.
도 4는 본 발명의 제2실시예에 따른 부분 페이지 데이터 기입 방법을 설명하는 도면이다.
본 발명의 제2실시예에 따른 부분 페이지 데이터 기입 방법은, 데이터 레지스터를 구비하는 불휘발성 메모리 장치에 적용될 수 있다. 본 발명의 제2실시예에 따른 부분 페이지 데이터 기입 방법에서는, 불휘발성 메모리 장치 내부의 데이터 레지스터(480)가, 본 발명의 제1실시예에 따른 부분 페이지 데이터 기입 방법에서 버퍼(280)의 역할을 수행한다.
본 발명의 제2실시예에 따른 데이터 기입 방법은 데이터 레지스터를 이용하는 점을 제외하면, 앞서 설명된 본 발명의 제1실시예에 따른 데이터 기입 방법과 기술적 사상이 동일하며, 본 발명의 제1실시예에 따른 데이터 기입 방법의 단계에 대응된다. 그러므로 당업자라면 앞서의 설명으로부터 본 발명의 제2실시예에 따른 데이터 기입 방법에 대해서 이해할 수 있을 것이므로, 중복되는 부분에 대한 설명은 생략된다.
본 발명의 제2실시예에 따른 데이터 기입 방법은, 부분 페이지 데이 터(PPWDATA)와 제2블록(470_i)으로부터 독출된 데이터(RPDATA)를 데이터 레지스터(480)에 함께 저장한다. 그 다음, 데이터 레지스터(480)에 저장된 데이터(PPWDATA, RPDATA)를 제1블록(460)에 기입한다.
본 발명의 제1실시예에 따른 데이터 기입 방법은, 불휘발성 메모리 장치 외부의 버퍼를 이용하여 부분 페이지 데이터를 기입한다. 그러므로, 기입/독출 경로가 불휘발성 메모리 장치의 내부와 외부에 걸쳐서 형성된다. 반면에, 본 발명의 제2실시예에 따른 데이터 기입 방법은, 불휘발성 메모리 장치 외부의 버퍼를 이용하지 않고도, 부분 페이지 데이터를 기입할 수 있다. 그에 따라, 기입/독출 경로가 불휘발성 메모리 장치 내부에 형성되는 장점이 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 불휘발성 메모리 장치의 부분 페이지 데이터 기입 방법은, 부분 페이지 데이터로 채우지 못하는 페이지의 나머지 부분을, 다른 데이터 블록으로부터 독출한 데이터로 채운다. 그럼으로써, 부분 페이지 데이터 를 효율적으로 기입할 수 있는 장점이 있다.

Claims (17)

  1. 불휘발성 메모리 장치의 데이터 기입 방법에 있어서,
    기입 데이터의 마지막 페이지의 사이즈가, 상기 기입 데이터가 기입될 제1블록의 페이지 사이즈보다 작은 경우, 상기 제1블록의 페이지 사이즈로부터 상기 마지막 페이지의 사이즈를 제외한 나머지 사이즈에 대응되는 데이터를 제2블록으로부터 독출하는 단계;
    상기 마지막 페이지의 데이터와 상기 제2블록으로부터 독출된 데이터를 버퍼에 함께 저장하는 단계; 및
    상기 버퍼에 저장된 데이터를 상기 제1블록에 기입하는 단계를 구비하는 것을 특징으로 하는 불휘발성 메모리 장치의 데이터 기입 방법.
  2. 제1항에 있어서, 상기 제1블록에 기입하는 단계는,
    상기 버퍼에 저장된 데이터를 상기 제1블록의 하나의 페이지에 기입하는 것을 특징으로 하는 불휘발성 메모리 장치의 데이터 기입 방법.
  3. 제1항에 있어서, 상기 제1블록의 페이지 사이즈는,
    상기 기입 데이터의 마지막 페이지의 사이즈와 상기 제2블록으로부터 독출된 데이터의 사이즈를 합한 사이즈와 동일한 것을 특징으로 하는 불휘발성 메모리 장치의 데이터 기입 방법.
  4. 제3항에 있어서, 상기 버퍼의 사이즈는,
    상기 제1블록의 페이지 사이즈와 동일한 것을 특징으로 하는 불휘발성 메모리 장치의 데이터 기입 방법.
  5. 제3항에 있어서, 상기 버퍼의 사이즈는,
    상기 제2블록의 페이지 사이즈와 동일한 것을 특징으로 하는 불휘발성 메모리 장치의 데이터 기입 방법.
  6. 제1항에 있어서, 상기 제2블록으로부터 독출하는 단계는,
    상기 기입 데이터의 마지막 페이지 데이터가 제1블록에 저장될 위치를 제외한 나머지 위치의 데이터를 상기 제2블록으로부터 독출하는 것을 특징으로 하는 불휘발성 메모리 장치의 데이터 기입 방법.
  7. 제1항에 있어서,
    상기 기입 데이터의 마지막 페이지의 사이즈를 측정하는 단계를 더 구비하는 것을 특징으로 하는 불휘발성 메모리 장치의 데이터 기입 방법.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, 상기 버퍼는,
    상기 불휘발성 메모리 장치의 외부에 위치하는 SRAM(Static Random Access Memory) 버퍼인 것을 특징으로 하는 불휘발성 메모리 장치의 데이터 기입 방법.
  9. 제1항에 있어서, 상기 버퍼는,
    상기 불휘발성 메모리 장치 내부의 데이터 레지스터인 것을 특징으로 하는 불휘발성 메모리 장치의 데이터 기입 방법.
  10. 제1항에 있어서,
    상기 제1블록은, 로그 블록이고,
    상기 제2블록은, 데이터 블록인 것을 특징으로 하는 불휘발성 메모리 장치의 데이터 기입 방법.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, 상기 불휘발성 메모리 장치는,
    낸드-플래시 메모리 장치인 것을 특징으로 하는 불휘발성 메모리 장치의 데이터 기입 방법.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, 상기 불휘발성 메모리 장치는,
    n비트의 데이터가 저장되는 멀티-레벨 플래시 메모리 셀을 포함하는 것을 특징으로 하는 데이터 기입 방법.
  13. 불휘발성 메모리 장치의 데이터 기입 방법에 있어서,
    기입 데이터의 마지막 페이지의 사이즈가, 상기 기입 데이터가 기입될 제1블록의 페이지 사이즈보다 작은 경우, 상기 제1블록의 페이지 사이즈로부터 상기 마지막 페이지의 사이즈를 제외한 나머지 사이즈에 대응되는 데이터를 제2블록으로부터 독출하는 단계; 및
    상기 마지막 페이지의 데이터와 상기 제2블록으로부터 독출된 데이터를 상기 제1블록의 하나의 페이지에 함께 기입하는 단계를 구비하는 것을 특징으로 하는 불휘발성 메모리 장치의 데이터 기입 방법.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제13항에 있어서, 상기 불휘발성 메모리 장치의 데이터 기입 방법은,
    상기 제2블록으로부터 독출하는 단계 이후에,
    상기 기입 데이터의 마지막 페이지의 데이터와 상기 제2블록으로부터 독출된 데이터를 함께 임시 저장하는 단계를 더 구비하고,
    상기 제1블록의 하나의 페이지에 함께 기입하는 단계는,
    상기 임시 저장된 데이터를 상기 제1블록의 하나의 페이지에 기입하는 것을 특징으로 하는 불휘발성 메모리 장치의 데이터 기입 방법.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제13항에 있어서, 상기 제1블록의 페이지 사이즈는,
    상기 기입 데이터의 마지막 페이지의 사이즈와 상기 제2블록으로부터 독출된 데이터의 사이즈를 합한 사이즈와 동일한 것을 특징으로 하는 불휘발성 메모리 장치의 데이터 기입 방법.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제13항에 있어서, 상기 제2블록으로부터 독출하는 단계는,
    상기 기입 데이터가 제1블록에 저장될 위치를 제외한 나머지 위치의 데이터를 상기 제2블록으로부터 독출하는 것을 특징으로 하는 불휘발성 메모리 장치의 데 이터 기입 방법.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제13항에 있어서, 상기 불휘발성 메모리 장치는,
    낸드-플래시 메모리 장치인 것을 특징으로 하는 불휘발성 메모리 장치의 데이터 기입 방법.
KR1020070015091A 2007-02-13 2007-02-13 불휘발성 메모리 장치의 부분 페이지 데이터 기입 방법 KR100866959B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070015091A KR100866959B1 (ko) 2007-02-13 2007-02-13 불휘발성 메모리 장치의 부분 페이지 데이터 기입 방법
US12/069,764 US8386696B2 (en) 2007-02-13 2008-02-13 Methods of writing partial page data in a non-volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070015091A KR100866959B1 (ko) 2007-02-13 2007-02-13 불휘발성 메모리 장치의 부분 페이지 데이터 기입 방법

Publications (2)

Publication Number Publication Date
KR20080075751A KR20080075751A (ko) 2008-08-19
KR100866959B1 true KR100866959B1 (ko) 2008-11-05

Family

ID=39686844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070015091A KR100866959B1 (ko) 2007-02-13 2007-02-13 불휘발성 메모리 장치의 부분 페이지 데이터 기입 방법

Country Status (2)

Country Link
US (1) US8386696B2 (ko)
KR (1) KR100866959B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI385519B (zh) * 2008-04-18 2013-02-11 Phison Electronics Corp 資料寫入方法及使用此方法的快閃儲存系統與其控制器
KR101581859B1 (ko) * 2009-02-27 2016-01-21 삼성전자주식회사 메모리 시스템 및 그것의 플래시 변환 계층의 데이터 관리 방법
US8832353B2 (en) * 2009-04-07 2014-09-09 Sandisk Technologies Inc. Host stop-transmission handling
TWI457940B (zh) * 2009-05-15 2014-10-21 Macronix Int Co Ltd 區塊為基礎快閃記憶體之位元組存取
US8307241B2 (en) * 2009-06-16 2012-11-06 Sandisk Technologies Inc. Data recovery in multi-level cell nonvolatile memory
TW201111986A (en) * 2009-09-29 2011-04-01 Silicon Motion Inc Memory apparatus and data access method for memories
EP2317442A1 (en) * 2009-10-29 2011-05-04 Thomson Licensing Solid state memory with reduced number of partially filled pages
US8964464B2 (en) * 2010-08-24 2015-02-24 Densbits Technologies Ltd. System and method for accelerated sampling
US9037902B2 (en) 2013-03-15 2015-05-19 Sandisk Technologies Inc. Flash memory techniques for recovering from write interrupt resulting from voltage fault
KR102195298B1 (ko) 2014-02-13 2020-12-24 삼성전자주식회사 비휘발성 메모리 장치의 부분 페이지 프로그램 방법
US9036428B1 (en) * 2014-06-13 2015-05-19 Sandisk Technologies Inc. Partial block erase for a three dimensional (3D) memory
KR101683051B1 (ko) * 2015-07-16 2016-12-07 (주)엔텔스 IoT 네트워크에서 대칭키를 이용한 블록 암호화 방법 및 IoT 네트워크에서 클라이언트 장치가 서버에 데이터를 전달하는 방법
KR20170059658A (ko) 2015-11-23 2017-05-31 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
TWI653630B (zh) * 2018-05-14 2019-03-11 慧榮科技股份有限公司 存取快閃記憶體模組的方法及相關的快閃記憶體控制器及電子裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003141884A (ja) 2002-11-05 2003-05-16 Toshiba Corp 半導体記憶装置
KR20040067601A (ko) * 2003-01-24 2004-07-30 삼성전자주식회사 다수의 동작 모드들을 지원하는 암호화 장치
KR20060022992A (ko) * 2004-09-08 2006-03-13 삼성전자주식회사 테스트용 버퍼를 구비한 불휘발성 메모리 장치 및 그것의테스트 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09282221A (ja) 1996-04-19 1997-10-31 Hitachi Ltd 主記憶制御装置
JPH11203885A (ja) 1998-01-09 1999-07-30 Hitachi Ltd 記憶装置
US6876579B2 (en) * 2003-08-04 2005-04-05 Phison Electronics Corp. Method writing data to a large block of a flash memory cell
JP2005182538A (ja) 2003-12-19 2005-07-07 Toshiba Corp データ転送装置
US7769944B2 (en) * 2004-10-01 2010-08-03 Supertalent Electronics, Inc. Partial-write-collector algorithm for multi level cell (MLC) flash
US7412560B2 (en) * 2004-12-16 2008-08-12 Sandisk Corporation Non-volatile memory and method with multi-stream updating
KR100578143B1 (ko) * 2004-12-21 2006-05-10 삼성전자주식회사 버퍼 메모리에 저장된 데이터를 무효화시키는 스킴을 갖는저장 시스템 및 그것을 포함한 컴퓨팅 시스템
US9176803B2 (en) * 2006-08-14 2015-11-03 International Business Machines Corporation Collecting data from a system in response to an event based on an identification in a file of the data to collect
US20090055574A1 (en) * 2007-08-25 2009-02-26 Bei-Chuan Chen NAND Flash Memory Device And Related Method Thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003141884A (ja) 2002-11-05 2003-05-16 Toshiba Corp 半導体記憶装置
KR20040067601A (ko) * 2003-01-24 2004-07-30 삼성전자주식회사 다수의 동작 모드들을 지원하는 암호화 장치
KR20060022992A (ko) * 2004-09-08 2006-03-13 삼성전자주식회사 테스트용 버퍼를 구비한 불휘발성 메모리 장치 및 그것의테스트 방법

Also Published As

Publication number Publication date
US8386696B2 (en) 2013-02-26
KR20080075751A (ko) 2008-08-19
US20080195804A1 (en) 2008-08-14

Similar Documents

Publication Publication Date Title
KR100866959B1 (ko) 불휘발성 메모리 장치의 부분 페이지 데이터 기입 방법
US7916534B2 (en) Semiconductor memory device
US6266273B1 (en) Method and structure for reliable data copy operation for non-volatile memories
US8218365B2 (en) Flash memory device having dummy cells and method of operating the same
JP5021220B2 (ja) 不揮発性メモリ装置及びそのマルチページコピーバック方法
CN109062827B (zh) 闪存控制装置、闪存控制系统以及闪存控制方法
US20080172521A1 (en) Memory System Determining Storage Mode According to Host Provided Data Information
US10338841B2 (en) Block management for data streams
US9524781B2 (en) Nonvolatile memory device and operating method thereof
KR20100104840A (ko) 셀 패턴에 따라 추가 ｅｃｃ가 가능한 반도체 메모리 장치,상기 장치를 포함하는 전자 시스템
KR20100004767A (ko) 공통 소스 라인의 노이즈를 줄이는 플래시 메모리 장치,그것의 프로그램 검증 방법, 그리고 그것을 포함하는메모리 시스템
US9520184B2 (en) Method for writing in-system programming code into flash memory for better noise margin
KR20090117787A (ko) 시스템 관리를 위한 ｍｌｃ 선택된 멀티-프로그램
US20090204748A1 (en) Multi-channel flash memory system and access method
CN105869677A (zh) 用于内部执行读取-验证操作的存储器装置及其操作方法和存储器系统
TW201447889A (zh) 提供寫入中止保護之寫入序列
KR101030146B1 (ko) 페이지 버퍼를 쓰기 캐시로 이용하는 플래시 기반 저장 장치 및 이용 방법
US9424183B2 (en) Data storage device and method for operating the same
US8325517B2 (en) Nonvolatile memory device and method of driving the same
US10496546B2 (en) Cache memory and processor system
JPWO2006106577A1 (ja) 半導体装置及びその制御方法
KR101435889B1 (ko) 공통 소스 라인 전압을 제어하는 플래시 메모리 장치,그것의 프로그램 검증 방법, 그리고 그것을 포함하는메모리 시스템
US20160154733A1 (en) Method of operating solid state drive
CN108614666B (zh) 基于NAND flash的数据块处理方法和装置
KR102303653B1 (ko) 메모리 장치 및 이를 포함하는 메모리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160930

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 11