KR100850276B1 - 반도체 장치에 적합한 내부전원전압 발생회로 - Google Patents
반도체 장치에 적합한 내부전원전압 발생회로 Download PDFInfo
- Publication number
- KR100850276B1 KR100850276B1 KR1020070028472A KR20070028472A KR100850276B1 KR 100850276 B1 KR100850276 B1 KR 100850276B1 KR 1020070028472 A KR1020070028472 A KR 1020070028472A KR 20070028472 A KR20070028472 A KR 20070028472A KR 100850276 B1 KR100850276 B1 KR 100850276B1
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- supply voltage
- internal power
- terminal
- type mos
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dram (AREA)
Abstract
본 발명은 반도체 장치에 적합한 내부전원전압 발생회로 및 그에 따른 전압 제어방법에 관한 것이다. 본 발명에 따른 내부전원전압 발생회로는 내부전원전압을 생성하기 위해 외부전원전압을 동작전압으로 사용하며, 기준전압 입력단과 피드백 입력단을 갖는 커런트 미러 타입 차동 증폭기로 이루어진 비교부와; 상기 기준전압 입력단의 전압레벨에 응답하는 제1 비교출력 노드의 출력상태에 따라 상기 외부전원전압을 드라이빙하여 상기 피드백 입력단에 출력 내부전원전압으로서 인가하는 드라이빙부와; 상기 출력 내부전원전압의 레벨보다는 낮은 레벨의 출력 내부전원전압을 받아 상기 피드백 입력단과는 병렬로 상기 비교부에 피드백 입력을 제공하는 서브 피드백 입력부를 구함에 의해, 보다 안정적인 회로동작 특성이 얻어지는 효과가 있다.
반도체 장치, 디램, 내부전원전압, 차동 증폭기, 부하인접 피드백 입력
Description
도 1은 통상적인 반도체 장치의 회로 블록도
도 2는 종래 기술에 따른 내부전원전압 발생회로도
도 3은 본 발명의 실시예에 따른 내부전원전압 발생회로도
도 4는 본 발명의 다른 실시예에 따른 내부전원전압 발생회로도
본 발명은 반도체 장치에 관한 것으로, 특히 반도체 장치에 적합한 내부전원전압 발생에 관한 것이다.
반도체 메모리 장치가 고집적화, 고속화됨에 따라, 내부전원전압은 반도체 메모리 장치의 신뢰성과 전력 소모량의 관점에서 보다 낮은 레벨로서 칩 내부의 필요한 곳에 인가되는 것이 바람직하다. 따라서, 상대적으로 높은 레벨의 외부전원전압을 일정 레벨로 강하하여 반도체 메모리 장치의 동작에 필요한 내부전원전압을 발생하는 내부전원전압 발생회로가 필요하게 된다. 특히, 디램(DRAM)등과 같은 반도체 메모리 장치에서는 외부전원전압을 변환하여 일정한 내부전원전압을 칩 내부의 회로들에 공급하는 내부전원전압 발생회로(Internal Voltage down Converter)가 많이 채용되어진다.
도 1은 통상적인 반도체 장치의 회로 블록도이다. 도 1을 참조하면, 메모리 셀 어레이(6)와, 제어회로(2), 어드레스 버퍼(8), 로우 디코더(4), 센스앰프 및 I/O(10), 컬럼 디코더(12), 입출력 버퍼(14), 및 DC 제너레이터(100)를 포함하는 다이나믹 랜덤 억세스 메모리(이하 "디램")의 통상적 블록구성이 보여진다.
상기 DC 제너레이터(100)내에 속하는 내부전원전압 발생회로는 상기 디램의 각 회로블록의 동작에 필요한 내부전원전압을 생성하기 위해 도 2에서 보여지는 바와 같은 회로구성을 갖는다.
도 2에서 보여지는 바와 같은 내부전원전압 발생회로는 메모리 셀과 연결된 비트라인에 필요한 동작 전원전압을 제공하는 역할을 하거나, 셀 코어 회로를 제외한 주변회로에 필요한 동작 전원전압을 제공하는 역할을 할 수 있다.
종래 기술에 따른 내부전원전압 발생회로를 보여주는 도 2를 참조하면, 외부전원전압(VEXT)을 동작전압으로 사용하며, 비교기의 기능을 수행하기 위해 커런트 미러 타입 차동 증폭기를 구성하는 피형 및 엔형 모오스 트랜지스터들(P1,P2,N1,N2)과;
소오스 단자로 외부전원전압(VEXT)을 수신하며 상기 엔형 모오스 트랜지스터(N1)의 드레인 단자에 게이트 단자가 연결되고 상기 엔형 모오스 트랜지스터(N2) 의 게이트 단자에 드레인 단자가 연결되어 내부 전원전압을 상기 드레인 단자를 통해 생성하는 드라이빙용 피형 모오스 트랜지스터(P3)와;
동작 제어신호들(EN1,EN2)에 응답하여 상기 차동 증폭기의 동작이 활성화되도록 하기 위한 동작 인에이블용 엔형 모오스 트랜지스터들(N3,N4)로 구성된 회로구성이 보여진다.
결국, 도 2에서 보여지는 바와 같은 통상의 내부전원전압 발생회로는, 피형 및 엔형 모오스 트랜지스터들로 이루어진 커런트 미러 타입 차동증폭기(10)와, 상기 차동증폭기의 출력에 구동되는 드라이버(11)와 단일 피드백 입력단(13)을 가짐을 알 수 있다. 도 2의 차동증폭기(10)내에서 상기 엔형 모오스 트랜지스터(N1)의 게이트 단자에는 기준전압 발생기(reference voltage generator)로부터 출력된 기준전압(VREF)이 인가된다. 또한, 상기 엔형 모오스 트랜지스터(N2)의 게이트 단자에는 상기 드라이빙용 피형 모오스 트랜지스터(P3)로부터 출력되는 내부전원전압(VINT)이 피드백 입력된다. 따라서, 동작 인에이블용 엔형 모오스 트랜지스터들(N3,N4)중 적어도 하나가 턴온될 때, 상기 내부전원전압 발생 회로는 상기 기준전압(VREF)과 출력되는 내부전원전압(VINT)을 서로 비교하여 상기 기준전압(VREF)에 추종(trace)되는 레벨로서 상기 내부전원전압(VINT)을 생성한다.
도 2에 따른 내부전원전압 발생회로는 단일 피드백 입력단(13)을 가지기 때문에, 실제 내부전원전압의 레벨 변동이 심하게 발생되는 경우 예를 들면 내부 전원전압 회로로부터 먼 곳에 위치하는 부하회로에 내부전원전압을 안정하게 공급하기 어렵다. 즉, 내부전원전압을 받게 되는 부하회로가 내부전원전압 발생회로로부 터 멀리 떨어져 있는 경우에 상기 단일 피드백 입력단(13)의 응답특성은 상대적으로 저하되므로 내부전원전압 발생회로는 전압 레벨의 변동에 대하여 즉각적인 응답이 어려워지는 것이다.
이와 같이, 종래의 내부전원전압 발생회로는 내부전원전압의 레벨 변동이 심한 경우에 그에 따른 전압레벨의 변동을 신속히 복구하기 힘든 문제점이 있어 왔다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결할 수 있는 반도체 장치에 적합한 전압 발생회로를 제공함에 있다.
본 발명의 다른 목적은 안정적인 동작 특성확보를 제공할 수 있는 반도체 장치의 내부전원전압 발생회로를 제공함에 있다.
본 발명의 또 다른 목적은 고속 응답특성을 갖는 내부전원전압 발생회로 및 그에 따른 전압 제어방법을 제공함에 있다.
본 발명의 또 다른 목적은 내부전원전압을 수신하는 부하회로가 내부전원전압 발생회로로부터 멀리 떨어져 있는 경우에도 전압 레벨의 변동에 민감하게 반응하여 안정적인 전압을 공급할 수 있는 개선된 내부전원전압 발생회로 및 그에 따른 전압 제어방법을 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 일 양상(aspect)에 따라, 내부전원전압 발생회로는, 내부전원전압을 생성하기 위해 외부전원전압을 동작전압으로 사용하며, 기준전압 입력단과 피드백 입력단을 갖는 커런트 미러 타입 차동 증폭기로 이루어진 비교부와;
삭제
삭제
상기 기준전압 입력단의 전압레벨에 응답하는 제1 비교출력 노드의 출력상태에 따라 상기 외부전원전압을 드라이빙하여 상기 피드백 입력단에 출력 내부전원전압으로서 인가하는 드라이빙부와;
상기 출력 내부전원전압의 레벨보다는 낮은 레벨의 출력 내부전원전압을 받아 상기 피드백 입력단과는 병렬로 상기 비교부에 피드백 입력을 제공하는 서브 피드백 입력부를 구비한다.
본 발명의 또 다른 양상에 따라, 내부전원전압을 생성하기 위해 외부전원전압을 동작전압으로 사용하며, 기준전압 입력단과 피드백 입력단을 갖는 커런트 미러 타입 차동 증폭기로 이루어진 비교부와; 상기 기준전압 입력단의 전압레벨에 응답하는 제1 비교출력 노드의 출력상태에 따라 상기 외부전원전압을 드라이빙하여 상기 피드백 입력단에 출력 내부전원전압으로서 인가하는 드라이빙부를 구비한 내부전원전압 발생회로에서의 전압발생 제어방법은:
상기 내부전원전압 발생회로를 활성화시키는 단계와;
상기 출력 내부전원전압의 레벨보다는 낮은 레벨의 출력 내부전원전압을 받아 상기 피드백 입력단과는 병렬로 상기 비교부에 피드백 입력을 부가적으로 제공하는 단계를 구비한다.
상기한 장치적 방법적 구성에 따르면, 보다 안정적이고 신뢰성 있는 회로동작 특성이 얻어지는 효과가 있다. 또한, 내부전원전압의 부하변동에 고속응답특성을 가지므로 반도체 소자의 신뢰성을 보장하는 이점이 있다.
이하에서는 본 발명의 실시 예들에 따른 반도체 장치에 적합한 내부전원전압 발생회로 및 그에 따른 전압 제어방법이 첨부된 도면들을 참조하여 설명된다. 비록 다른 도면에 표시되어 있더라도 동일 내지 유사한 기능을 가지는 구성요소들은 동일 내지 유사한 참조부호로서 나타나 있다.
먼저, 본 발명에서의 내부전원전압 발생회로는 내부전원전압을 생성하기 위해 외부전원전압을 동작전압으로 사용하며, 기준전압을 수신하는 단일 기준전압 입력단과, 서로 다른 미소 레벨 차를 갖는 출력 내부전원전압들을 각기 수신하는 복수의 피드백 입력단들을 구비하는 것이 특징이다. 결국, 2개 이상의 피드백 입력단들을 가짐에 의해, 전압 레벨 변동에 따른 응답 특성이 상대적으로 빨라진다.
도 3은 본 발명의 실시예에 따른 내부전원전압 발생회로도이다. 도면을 참조하면, 내부전원전압(VINT+)을 생성하기 위해 외부전원전압(VEXT)을 동작전압으로 사용하며, 기준전압 입력단(VREFP)과 피드백 입력단(VINT+)을 갖는 커런트 미러 타입 차동 증폭기로 이루어진 비교부(10)와;
상기 기준전압 입력단(VREFP)의 전압레벨에 응답하는 제1 비교출력 노드의 출력상태에 따라 상기 외부전원전압(VEXT)을 드라이빙하여 상기 피드백 입력단(13)에 출력 내부전원전압으로서 인가하는 드라이빙부(11)와;
상기 출력 내부전원전압의 레벨보다는 낮은 레벨의 출력 내부전원전압(VINT-)을 받아 상기 피드백 입력단(13)과는 병렬로 상기 비교부(10)에 피드백 입력을 제공하는 서브 피드백 입력부(15)를 구비한다.
여기서, 상기 서브 피드백 입력부(15)에 제공되는 출력 내부전원전압(VINT-)은 상기 내부전원전압 발생회로의 부하회로에서 피드백된 전압이다. 상기 출력 내부전원전압(VINT-)의 레벨은 부하회로에 의해 전압 강하된 상태이기 때문에 상기 내부전원전압 발생회로의 출력단에서 곧바로 나타나는 전압(VINT+)의 레벨보다는 낮다.
보다 구체적으로, 상기 비교부(10)는, 외부전원전압에 소오스 단자가 공통으로 연결되고 게이트 단자가 서로 연결된 제1,2 피형 모오스 트랜지스터(P1,P2)와;
상기 제1 피형 모오스 트랜지스터(P1)의 드레인 단자에 드레인 단자가 연결되고 게이트 단자로 기준전압을 수신하는 제1 엔형 모오스 트랜지스터(N1)와;
상기 제1 엔형 모오스 트랜지스터의 소오스 단자에 소오스 단자가 연결되며, 상기 제2 피형 모오스 트랜지스터(P2)의 드레인 단자 및 게이트 단자에 드레인 단자가 연결되고 게이트 단자로 제1 출력 내부전원전압을 수신하는 제2 엔형 모오스 트랜지스터(N5)와;
상기 제1,2 엔형 모오스 트랜지스터(N1,N5)의 소오스 단자들과 접지단자 사이에 드레인-소오스 채널이 연결되고 게이트 단자로 동작 인에이블 신호(EN1)를 수신하는 제3 엔형 모오스 트랜지스터(N3)로 구성된다.
또한, 회로 구동특성을 개선하기 하기 위해 상기 제3 엔형 모오스 트랜지스터(N3)와는 병렬로 추가의 엔형 모오스 트랜지스터(N4)가 더 구비될 수 있다.
보다 구체적으로, 상기 드라이빙 부(11)는, 소오스 단자로 외부전원전압(VEXT)을 수신하며 상기 제1 엔형 모오스 트랜지스터(N1)의 드레인 단자에 게이트 단자가 연결되고 상기 제2 엔형 모오스 트랜지스터(N5)의 게이트 단자에 드레인 단자가 연결되어 상기 제1 출력 내부전원전압(VINT+)을 출력하는 드라이빙용 피형 모오스 트랜지스터(P3)로 구성된다.
또한, 보다 구체적으로, 상기 서브 피드백 입력부(15)는 상기 제2 엔형 모오스 트랜지스터(N5)의 드레인 단자에 드레인 단자가 연결되고 소오스 단자에 소오스 단자가 연결되며 게이트 단자로 상기 제1 출력 내부전원전압(VINT+)이 부하 근방에서 강하된 제2 출력 내부전원전압(VINT-)을 수신하는 제4 엔형 모오스 트랜지스터(N2)로 구성된다.
따라서, 도 3의 차동증폭기(10)내에서 상기 엔형 모오스 트랜지스터(N1)의 게이트 단자에는 단일의 기준전압(VREF)이 인가되고, 상기 엔형 모오스 트랜지스터들(N5,N2)의 게이트 단자에는 제1,2 내부전원전압들(VINT+,VINT-)이 피드백 입력된다. 따라서, 동작 인에이블용 엔형 모오스 트랜지스터들(N3,N4)중 적어도 하나가 턴온될 때, 상기 내부전원전압 발생 회로는 상기 기준전압(VREF)과 멀티 피드백 입력되는 내부전원전압들(VINT+,VINT-)을 서로 비교하게 되므로, 상기 기준전압(VREF)에 매우 신속히 추종(trace)되는 레벨로서 상기 내부전원전압(VINT+)을 생성하게 된다.
결국, 본 발명의 실시예에서는 종래의 응답특성의 지연문제를 해결하기 위해 다수개의 위치에서 얻어진 미소적으로 서로 다른 레벨의 출력 내부전원전압들을 비교기에 피드백 하는 것이다. 도 3에서, 서로 다른 2개의 지점에서 나타나는 내부전원전압들이 내부전원전압 발생회로에 인가되는데, 상기 내부전원전압(VINT-)은 실제로 원하는 상기 내부전원전압(VINT+)에 비해 상대적으로 낮은 레벨이다. 왜냐하면, 상기 내부전원전압(VINT-)은 내부전원전압 발생회로로부터 비교적 멀리 떨어져 배치된 부하회로로부터 인가되는 전압이기 때문이다. 결국, 내부전원전압(VINT+)은 내부전원전압(VINT-)에 비해 기준전압 VREFP의 레벨에 더 근접해 있는 전압 레벨이다.
도 3에서, 상기 엔형 모오스 트랜지스터들(N1,N2,N5)은 서로 같은 사이즈를 가지는 것으로 되어 있지만, 필요한 경우에 상기 엔형 모오스 트랜지스터(N1)의 사이즈에 2개의 엔형 모오스 트랜지스터들(N2,N5)의 사이즈가 대응되도록 할 수도 있다.
도 3의 회로 동작을 이하에서 설명하기로 한다. 인에이블 제어신호들(EN1,EN2)중에서 하나가 하이레벨로 인가되면 비교기(10)의 비교동작이 시작된다. 상기 비교동작은 커런트 미러 타입 차동 증폭기의 동작에 근거한다. 예를 들 어, 기준전압(VREFP)의 레벨보다 제1 출력 내부전원전압(VINT+)의 레벨이 부하변동에 의해 낮은 경우라고 하면, 엔형 모오스 트랜지스터(N1)는 엔형 모오스 트랜지스터(N5)에 비해 강하게 턴온된다. 이에 따라, 엔형 모오스 트랜지스터(N1)의 드레인-소오스 채널을 통해 접지로 빠지는 전류량이 상대적으로 많으므로, 엔형 모오스 트랜지스터(N1)의 드레인 전압이 접지레벨을 향해 낮아진다. 그러므로, 피형 모오스 트랜지스터(P3)는 턴온되어 상기 제1 출력 내부전원전압(VINT+)의 레벨을 상승시킨다. 상기 제1 출력 내부전원전압(VINT+)의 레벨이 상승하여 상기 기준전압(VREFP)의 레벨보다 높게 되면, 엔형 모오스 트랜지스터(N5)가 상대적으로 강하게 턴온되어 상기 피형 모오스 트랜지스터들(P1,P2)의 게이트 전압을 낮도록 한다. 따라서, 상기 엔형 모오스 트랜지스터(N1)의 드레인 전압이 외부전원전압을 향해 높아지므로, 상기 피형 모오스 트랜지스터(P3)가 턴오프되어 상기 제1 출력 내부전원전압(VINT+)의 레벨의 상승을 중지시킨다. 상기한 바와 같은 전원전압 발생회로의 기본적 동작에 더하여 추가적으로, 제2 출력 내부전원전압(VINT-)을 받는 상기 엔형 모오스 트랜지스터(N2)가 상기 엔형 모오스 트랜지스터(N5)와 병렬로 동작되기 때문에, 상기 비교기는 2개의 피드백 입력을 가지는 셈이 된다. 따라서, 회로의 응답 특성이 보다 빠르게 되어, 부하 변동에 따른 즉각적인 전압 보상을 행할 수 있게 된다.
도 4는 본 발명의 다른 실시예에 따른 내부전원전압 발생회로도이다. 도면을 참조하면, 외부전원전압에 소오스 단자가 공통으로 연결되고 게이트 단자가 서로 연결된 제1,2 피형 모오스 트랜지스터(P1,P2)와;
상기 제1 피형 모오스 트랜지스터의 드레인 단자에 드레인 단자가 연결되고 게이트 단자로 기준전압을 수신하는 제1 엔형 모오스 트랜지스터(N1)와;
상기 제1 엔형 모오스 트랜지스터의 소오스 단자에 소오스 단자가 연결되며, 상기 제2 피형 모오스 트랜지스터의 드레인 단자 및 게이트 단자에 드레인 단자가 연결되고 게이트 단자로 제1 출력 내부전원전압을 수신하는 제2 엔형 모오스 트랜지스터(N5)와;
상기 제1,2 엔형 모오스 트랜지스터의 소오스 단자들과 접지단자 사이에 드레인-소오스 채널이 연결되고 게이트 단자로 동작 인에이블 신호를 수신하는 제3 엔형 모오스 트랜지스터(N3)와;
소오스 단자로 외부전원전압을 수신하며 상기 제1 엔형 모오스 트랜지스터(N1)의 드레인 단자에 게이트 단자가 연결되고 상기 제2 엔형 모오스 트랜지스터(N5)의 게이트 단자에 드레인 단자가 연결되어 상기 제1 출력 내부전원전압을 출력하는 제1 드라이빙용 피형 모오스 트랜지스터(P4)와;
소오스 단자로 외부전원전압을 수신하며 상기 제1 엔형 모오스 트랜지스터(N1)의 드레인 단자에 게이트 단자가 연결되어 드레인 단자로 상기 제1 출력 내부전원전압의 레벨과는 다른 제2 출력 내부전원전압을 출력하는 제2 드라이빙용 피형 모오스 트랜지스터(P3)와;
상기 제2 엔형 모오스 트랜지스터(N5)의 드레인 단자에 드레인 단자가 연결되고 소오스 단자에 소오스 단자가 연결되며 게이트 단자로 상기 제2 출력 내부전원전압을 수신하는 제4 엔형 모오스 트랜지스터(N2)를 구비하는 내부전원전압 발생 회로의 와이어링 구성이 보여진다.
본 발명에 따른 제2 실시예를 보여주는 도 4의 구성은, 도 3의 구성에 더하여 제2 드라이빙용 피형 모오스 트랜지스터(P3)를 추가하고, 상기 제2 드라이빙용 피형 모오스 트랜지스터(P3)의 드레인 단자를 상기 엔형 모오스 트랜지스터(N2)의 게이트 단자에 연결한 것이 특징이다. 도 4의 구성 역시, 복수개의 내부전원전압을 병렬로 피드백 입력시키고 이를 기준전압과 비교하여 내부전원전압을 생성하도록 하는 것에 의해 응답특성이 빠르고 보다 안정적인 전압 발생 특성을 갖는 회로를 얻기 위함이다.
이와 같이, 멀티 피드백 입력을 갖는 전원전압 발생회로 및 전압 제어방법에 의하면, 보다 안정적이고 신뢰성 있는 회로동작 특성이 얻어진다. 또한, 내부전원전압의 부하변동에 고속응답특성을 가지므로 반도체 소자의 신뢰성이 확실히 보장된다.
상기한 설명에서는 본 발명의 실시 예를 위주로 도면을 따라 예를 들어 설명하였지만, 본 발명의 기술적 사상의 범위 내에서 본 발명을 다양하게 변형 또는 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이다. 예를 들어, 사안이 다른 경우에 추가적인 피드백 입력을 구성하는 엔형 모오스 트랜지스터의 개수를 늘리거나, 트랜지스터의 사이즈를 적절히 조절 또는 다양하게 변경할 수 있음은 물론이다.
상술한 바와 같이 멀티 피드백 입력을 갖는 본 발명의 전원전압 발생회로 및 전압 제어방법에 따르면, 보다 안정적이고 신뢰성 있는 회로동작 특성이 얻어지는 효과가 있다. 또한, 내부전원전압의 부하변동에 고속응답특성을 가지므로 반도체 소자의 신뢰성을 보장하는 이점이 있다.
Claims (15)
- 삭제
- 삭제
- 삭제
- 내부전원전압을 생성하기 위해 외부전원전압을 동작전압으로 사용하며, 기준전압 입력단과 피드백 입력단을 갖는 커런트 미러 타입 차동 증폭기로 이루어진 비교부와;상기 기준전압 입력단의 전압레벨에 응답하는 제1 비교출력 노드의 출력상태 에 따라 상기 외부전원전압을 드라이빙하여 상기 피드백 입력단에 출력 내부전원전압으로서 인가하는 드라이빙부와;상기 출력 내부전원전압의 레벨보다는 낮은 레벨의 출력 내부전원전압을 받아 상기 피드백 입력단과는 병렬로 상기 비교부에 피드백 입력을 제공하는 서브 피드백 입력부를 구비함을 특징으로 하는 내부전원전압 발생회로.
- 제4항에 있어서, 상기 드라이빙 부는 피형 모오스 트랜지스터로 구성됨을 특징으로 하는 내부전원전압 발생회로.
- 제4항에 있어서, 상기 출력 내부전원전압의 레벨보다는 낮은 레벨의 출력 내부전원전압은 상기 내부전원전압 발생회로의 부하회로로부터 피드백된 전압임을 특징으로 하는 내부전원전압 발생회로.
- 제4항에 있어서, 상기 서브 피드백 입력부는, 상기 출력 내부전원전압의 레벨보다는 낮은 레벨의 출력 내부전원전압을 게이트 단자로 수신하는 엔형 모오스 트랜지스터를 포함함을 특징으로 하는 내부전원전압 발생회로.
- 외부전원전압을 동작전압으로 사용하며, 비교기의 기능을 수행하기 위해 커런트 미러 타입 차동 증폭기를 구성하는 피형 및 엔형 모오스 트랜지스터들(P1,P2,N1,N5)과;소오스 단자로 외부전원전압을 수신하며 상기 엔형 모오스 트랜지스터(N1)의 드레인 단자에 게이트 단자가 연결되고 상기 엔형 모오스 트랜지스터(N5)의 게이트 단자에 드레인 단자가 연결되어 내부 전원전압을 상기 드레인 단자를 통해 생성하는 드라이빙용 피형 모오스 트랜지스터(P3)와;동작 제어신호(EN)에 응답하여 상기 차동 증폭기의 동작이 활성화되도록 하기 위한 동작 인에이블용 엔형 모오스 트랜지스터(N3)와;상기 엔형 모오스 트랜지스터(N5)의 드레인 단자에 드레인 단자가 연결되고 소오스 단자에 소오스 단자가 연결되며 게이트 단자로 상기 내부 전원전압보다 낮은 레벨의 부하 인접 내부 전원전압을 수신하는 엔형 모오스 트랜지스터(N2)를 구비함을 특징으로 하는 내부전원전압 발생회로.
- 외부전원전압에 소오스 단자가 공통으로 연결되고 게이트 단자가 서로 연결된 제1,2 피형 모오스 트랜지스터(P1,P2)와;상기 제1 피형 모오스 트랜지스터의 드레인 단자에 드레인 단자가 연결되고 게이트 단자로 기준전압을 수신하는 제1 엔형 모오스 트랜지스터(N1)와;상기 제1 엔형 모오스 트랜지스터의 소오스 단자에 소오스 단자가 연결되며, 상기 제2 피형 모오스 트랜지스터의 드레인 단자 및 게이트 단자에 드레인 단자가 연결되고 게이트 단자로 제1 출력 내부전원전압을 수신하는 제2 엔형 모오스 트랜지스터(N5)와;상기 제1,2 엔형 모오스 트랜지스터의 소오스 단자들과 접지단자 사이에 드레인-소오스 채널이 연결되고 게이트 단자로 동작 인에이블 신호를 수신하는 제3 엔형 모오스 트랜지스터(N3)와;소오스 단자로 외부전원전압을 수신하며 상기 제1 엔형 모오스 트랜지스터(N1)의 드레인 단자에 게이트 단자가 연결되고 상기 제2 엔형 모오스 트랜지스터(N5)의 게이트 단자에 드레인 단자가 연결되어 상기 제1 출력 내부전원전압을 출력하는 드라이빙용 피형 모오스 트랜지스터(P3)와;상기 제2 엔형 모오스 트랜지스터(N5)의 드레인 단자에 드레인 단자가 연결되고 소오스 단자에 소오스 단자가 연결되며 게이트 단자로 상기 제1 출력 내부전원전압이 부하 근방에서 강하된 제2 출력 내부전원전압을 수신하는 제4 엔형 모오스 트랜지스터(N2)를 구비함을 특징으로 하는 내부전원전압 발생회로.
- 제9항에 있어서, 상기 제1,2 피형 모오스 트랜지스터들(P1,P2)과, 상기 제1,2,3 엔형 모오스 트랜지스터들(N1,N5,N3)은 커런트 미러 타입 차동 증폭기를 구성함을 특징으로 하는 내부전원전압 발생회로.
- 외부전원전압에 소오스 단자가 공통으로 연결되고 게이트 단자가 서로 연결된 제1,2 피형 모오스 트랜지스터(P1,P2)와;상기 제1 피형 모오스 트랜지스터의 드레인 단자에 드레인 단자가 연결되고 게이트 단자로 기준전압을 수신하는 제1 엔형 모오스 트랜지스터(N1)와;상기 제1 엔형 모오스 트랜지스터의 소오스 단자에 소오스 단자가 연결되며, 상기 제2 피형 모오스 트랜지스터의 드레인 단자 및 게이트 단자에 드레인 단자가 연결되고 게이트 단자로 제1 출력 내부전원전압을 수신하는 제2 엔형 모오스 트랜지스터(N5)와;상기 제1,2 엔형 모오스 트랜지스터의 소오스 단자들과 접지단자 사이에 드레인-소오스 채널이 연결되고 게이트 단자로 동작 인에이블 신호를 수신하는 제3 엔형 모오스 트랜지스터(N3)와;소오스 단자로 외부전원전압을 수신하며 상기 제1 엔형 모오스 트랜지스터(N1)의 드레인 단자에 게이트 단자가 연결되고 상기 제2 엔형 모오스 트랜지스터(N5)의 게이트 단자에 드레인 단자가 연결되어 상기 제1 출력 내부전원전압을 출력하는 제1 드라이빙용 피형 모오스 트랜지스터(P4)와;소오스 단자로 외부전원전압을 수신하며 상기 제1 엔형 모오스 트랜지스터(N1)의 드레인 단자에 게이트 단자가 연결되어 드레인 단자로 상기 제1 출력 내부전원전압의 레벨과는 다른 제2 출력 내부전원전압을 출력하는 제2 드라이빙용 피형 모오스 트랜지스터(P3)와;상기 제2 엔형 모오스 트랜지스터(N5)의 드레인 단자에 드레인 단자가 연결되고 소오스 단자에 소오스 단자가 연결되며 게이트 단자로 상기 제2 출력 내부전원전압을 수신하는 제4 엔형 모오스 트랜지스터(N2)를 구비함을 특징으로 하는 내부전원전압 발생회로.
- 제11항에 있어서, 상기 제2 출력 내부전원전압의 레벨은 상기 제1 출력 내부전원전압의 레벨보다 낮음을 특징으로 하는 내부전원전압 발생회로.
- 제11항에 있어서, 상기 제2 엔형 모오스 트랜지스터(N5)의 사이즈는 상기 제1 엔형 모오스 트랜지스터(N1)의 사이즈와 동일함을 특징으로 하는 내부전원전압 발생회로.
- 제11항에 있어서, 상기 제4 엔형 모오스 트랜지스터(N2)의 사이즈는 상기 제1 엔형 모오스 트랜지스터(N1)의 사이즈와 다름을 특징으로 하는 내부전원전압 발생회로.
- 내부전원전압을 생성하기 위해 외부전원전압을 동작전압으로 사용하며, 기준전압 입력단과 피드백 입력단을 갖는 커런트 미러 타입 차동 증폭기로 이루어진 비교부와; 상기 기준전압 입력단의 전압레벨에 응답하는 제1 비교출력 노드의 출력상태에 따라 상기 외부전원전압을 드라이빙하여 상기 피드백 입력단에 출력 내부전원전압으로서 인가하는 드라이빙부를 구비한 내부전원전압 발생회로에서의 전압발생 제어방법에 있어서:상기 내부전원전압 발생회로를 활성화시키는 단계와;상기 출력 내부전원전압의 레벨보다는 낮은 레벨의 출력 내부전원전압을 받아 상기 피드백 입력단과는 병렬로 상기 비교부에 피드백 입력을 부가적으로 제공하는 단계를 구비함을 특징으로 하는 전압발생 제어방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070028472A KR100850276B1 (ko) | 2007-03-23 | 2007-03-23 | 반도체 장치에 적합한 내부전원전압 발생회로 |
| US12/076,492 US20080231350A1 (en) | 2007-03-23 | 2008-03-19 | Internal voltage generating circuit for use in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070028472A KR100850276B1 (ko) | 2007-03-23 | 2007-03-23 | 반도체 장치에 적합한 내부전원전압 발생회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100850276B1 true KR100850276B1 (ko) | 2008-08-04 |
Family
ID=39774075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070028472A KR100850276B1 (ko) | 2007-03-23 | 2007-03-23 | 반도체 장치에 적합한 내부전원전압 발생회로 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080231350A1 (ko) |
| KR (1) | KR100850276B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110568896B (zh) * | 2018-06-05 | 2021-01-05 | 中芯国际集成电路制造(北京)有限公司 | 比较器、集成电路和方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020085956A (ko) * | 2001-05-10 | 2002-11-18 | 주식회사 하이닉스반도체 | 내부 전원 전압 발생회로 |
| KR20030001858A (ko) * | 2001-06-28 | 2003-01-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 내부전압 발생 회로 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07105682A (ja) * | 1993-10-06 | 1995-04-21 | Nec Corp | ダイナミックメモリ装置 |
| JP3013773B2 (ja) * | 1996-03-22 | 2000-02-28 | 日本電気株式会社 | 半導体装置 |
| US6952091B2 (en) * | 2002-12-10 | 2005-10-04 | Stmicroelectronics Pvt. Ltd. | Integrated low dropout linear voltage regulator with improved current limiting |
-
2007
- 2007-03-23 KR KR1020070028472A patent/KR100850276B1/ko not_active IP Right Cessation
-
2008
- 2008-03-19 US US12/076,492 patent/US20080231350A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020085956A (ko) * | 2001-05-10 | 2002-11-18 | 주식회사 하이닉스반도체 | 내부 전원 전압 발생회로 |
| KR20030001858A (ko) * | 2001-06-28 | 2003-01-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 내부전압 발생 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080231350A1 (en) | 2008-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7554869B2 (en) | Semiconductor memory device having internal circuits responsive to temperature data and method thereof | |
| KR102193622B1 (ko) | 전압 생성 회로 | |
| CN110134169B (zh) | 位线电源供应装置 | |
| US5382847A (en) | Output buffer circuits including voltage compensation | |
| KR20040110669A (ko) | 내부전압 생성용 액티브 드라이버 | |
| JP4920398B2 (ja) | 電圧発生回路 | |
| KR100266901B1 (ko) | 내부 전원 전압 발생 회로 및 그것을 이용한 반도체 메모리 장치 | |
| US8339871B2 (en) | Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment | |
| KR100416792B1 (ko) | 반도체 메모리 장치 및 이 장치의 전압 발생방법 | |
| KR100850276B1 (ko) | 반도체 장치에 적합한 내부전원전압 발생회로 | |
| JP2018041519A (ja) | 半導体記憶装置 | |
| KR100323981B1 (ko) | 반도체 메모리 장치의 내부전원전압 발생회로 | |
| US9437258B2 (en) | Data readout circuit of a storage device for read-out operation for preventing erroneous writing into a data storage element and reading out of the data correctly | |
| KR20080098572A (ko) | 반도체 메모리 장치의 내부 전원 전압 발생 회로 | |
| KR100607168B1 (ko) | 1/2 전원전압 발생회로 및 이를 이용한 반도체 메모리 장치 | |
| KR100282761B1 (ko) | I/o 클램프 회로를 구비한 반도체 메모리 장치 | |
| TWI851320B (zh) | 半導體裝置及其操作方法 | |
| US11532350B2 (en) | Memory device including data input/output circuit | |
| KR100718037B1 (ko) | 반도체 메모리 장치의 기판 바이어스 전압 발생 회로 | |
| KR20080060322A (ko) | 반도체 소자의 내부전압 발생기 | |
| KR100224763B1 (ko) | 반도체 메모리 장치의 전원전압 공급회로 | |
| US9874892B2 (en) | Internal voltage generation device | |
| TW202346882A (zh) | 用以控制壓力電壓的測試電路以及半導體記憶裝置 | |
| KR20040011790A (ko) | 반도체 메모리 장치의 셀 어레이 전원전압 발생회로 | |
| KR20070019403A (ko) | 전원전압 공급회로 및 이를 구비한 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120706 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |