KR100859832B1 - 반도체 메모리 장치의 내부전위 모니터 장치 및 모니터방법 - Google Patents
반도체 메모리 장치의 내부전위 모니터 장치 및 모니터방법 Download PDFInfo
- Publication number
- KR100859832B1 KR100859832B1 KR1020060091625A KR20060091625A KR100859832B1 KR 100859832 B1 KR100859832 B1 KR 100859832B1 KR 1020060091625 A KR1020060091625 A KR 1020060091625A KR 20060091625 A KR20060091625 A KR 20060091625A KR 100859832 B1 KR100859832 B1 KR 100859832B1
- Authority
- KR
- South Korea
- Prior art keywords
- inverter
- pad
- signal
- internal potential
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000012544 monitoring process Methods 0.000 title claims abstract description 31
- 238000012806 monitoring device Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 28
- 238000012360 testing method Methods 0.000 claims abstract description 75
- 230000004044 response Effects 0.000 claims abstract description 27
- 230000003139 buffering effect Effects 0.000 claims description 14
- 239000000872 buffer Substances 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000004806 packaging method and process Methods 0.000 abstract description 3
- 238000013461 design Methods 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 18
- 238000012546 transfer Methods 0.000 description 9
- 230000008859 change Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 2
- MZAGXDHQGXUDDX-JSRXJHBZSA-N (e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/C(N)=O MZAGXDHQGXUDDX-JSRXJHBZSA-N 0.000 description 2
- 101150070189 CIN3 gene Proteins 0.000 description 2
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 2
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 2
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 2
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- KIWSYRHAAPLJFJ-DNZSEPECSA-N n-[(e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enyl]pyridine-3-carboxamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/CNC(=O)C1=CC=CN=C1 KIWSYRHAAPLJFJ-DNZSEPECSA-N 0.000 description 2
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
본 발명은 반도체 설계 기술에 관한 것으로 특히, 패키지 후의 반도체 메모리 장치에 대해 용이하게 내부전위를 모니터하는 반도체 메모리 장치의 내부전위 모니터장치를 제공하는 것을 제1 목적으로 하고, 스윙폭이 작은 내부전위를 용이하게 모니터하는 반도체 메모리 장치의 내부전위 모니터장치를 제공하는 것을 제2 목적으로 하여, 테스트모드신호에 응답하여 제1패드를 통해 외부로부터 인가되는 기준전압을 기준으로 모니터하고자 하는 내부전위를 디지털신호로 변환하는 변환수단; 및 상기 디지털신호를 상기 테스트모드신호에 응답하여 제2패드로 전송하는 출력수단을 포함하는 반도체 메모리 장치의 내부전위 모니터장치를 제공한다.
반도체 메모리 장치의 내부전위, 비교기, 데이터 패드, 어드레스 패드, 모니터링 전용 패드
Description
도 1은 종래기술에 따른 내부전위 모니터장치를 나타낸 블록도.
도 2는 본 발명의 일실시예에 따른 반도체 메모리 장치의 내부전위 모니터장치를 나타낸 블록도.
도 3a 및 도 3b는 도 2의 제1 디바이더와 제2 디바이더를 나타낸 회로도.
도 4는 도 2의 테스트모드결정부를 나타낸 회로도.
도 5는 도 2의 비교기(209)와 버퍼부를 나타낸 회로도.
도 6a 내지 도 6c는 도 2의 다중화부를 나타낸 회로도.
도 7a 및 도 7b는 도 2의 내부전위 모니터장치의 타이밍 다이어그램.
도 8은 복수의 기준전압을 기준으로 내부전위를 디지털신호화하였을 경우를 나타낸 타이밍 다이어그램.
도 9는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 내부전위 모니터장치를 나타낸 블록도.
* 도면의 주요부분에 대한 부호의 설명 *
201 : 디지털신호화부 203 : 디지털신호출력부
205 : 제1 디바이더 207 : 제2 디바이더
209 : 비교기 211 : ESD 회로
213 : 기준전압 입력패드 215 : 버퍼부
217 : 다중화부 219 : 테스트 모드 결정부
221 : 임의의 패드
본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 메모리 장치의 내부전위 모니터장치 및 모니터 방법에 관한 것이다.
일반적으로 반도체 메모리 장치들은 다양한 종류의 전압들이 발생되고, 이는 내부배선을 통해 각 사용처에 전송된다. 그리고, 내부배선은 저항성분에 의한 전압강하성분을 억제하고, 각 사용처에 균일한 공급전위로 전송하기 위하여 칩(chip)전체에 그물망구조로 되어 있다.
그러나, 이러한 그물망구조로 전압을 칩의 각 회로에 전송한다 할지라도 전류의 흐름이 발생되면, 배선저항이 존재하게 되므로 전압강하가 발생하게 된다. 실제로 반도체 메모리 장치의 경우 동작상황에 따라 수 uA~mA의 평균전류를 소모하 고, 실제 칩 내부의 각 전원들은 이상적인 공급전위를 그대로 유지하는 것이 아니라 전류의 흐름에 따른 저항성 전압강하 현상이 나타난다. 이러한 전압강하 현상의 정도는 전위의 공급원에서 사용처까지의 저항이 얼마인가에 따라 다르고, 그 사용처에서의 전류소모량이 얼마인가에 따라 다르게 나타난다. 따라서, 이러한 동작 상황별 및 위치별로 달라지는 칩내부의 전압의 상태는 이상적인 전위를 유지하는 직류상태의 신호가 아닌 이상적인 전위상태보다 높거나 낮은 값으로 항상 유동적으로 변화하는 아날로그신호와 같은 특성을 지니게 된다. 이러한 직류전위가 동작상황에 따라 변동하는 것은 다양한 동작형태를 지원하고, 미세한 셀(cell)의 전위차를 감지해서 증폭하는 것으로 데이터(data)를 처리하는 반도체 메모리 장치에 있어서 불확실한 동작상황을 유발하게되며, 이로 인해 제품으로서의 생산이 어려워지는 문제점을 야기한다.
따라서, 이러한 칩내부의 내부전위를 모니터링하는 장치가 필요한데,
도 1은 종래기술에 따른 내부전위 모니터장치를 나타낸 블록도이다.
도 1을 참조하면, 내부전위 모니터장치는 내부전원별로 모니터링 패드(monitoring pad)를 구비하고, 이 패드에 직접 프로브(probe) 장치의 프로브 팁(probe tip)을 이용하여 오실로스코프(oscilloscope)로 출력하여 파악하거나, 테스트 장비(TESTER)를 이용하여 적정 시간 동안의 평균값을 출력하는 방식으로 각 동작 상황별 내부전위의 상태를 파악하였다.
그러나, 실제 내부전위의 움직임은 디지털신호의 출력처럼 큰 폭으로 스윙(swing)하는 것이 아니라, 수십mV~수백mV의 작은 값의 변동이 대부분이므로, 오 실로스코프로 직접 내부전위를 측정하는 종래의 방식은 테스트 환경 - 오실로스코프 장비의 해상도 및 프로브 팁과 그 연결선들의 신호 전송 특성 - 에 따라 실제 내부의 전위상황이 왜곡되어 나타나서 내부의 전위 상태를 완전하게 나타낸낸다고 보기 힘들다. 또한, 테스트 장비에서의 내부전위의 측정은 특정한 동작 순간순간의 변화 상황에 따라 전위값을 알려주는 정보가 아닌 평균값이므로 실제 내부전위의 움직임에 따른 각 회로의 동작 상태를 유추하기는 매우 어렵다. 또한, 패키징(packaging)되어 있는 완제품의 계측(measure)을 위해 만들어진 모니터링 패드의 경우에는 실제 패키지의 핀{pin, 혹은 볼(ball)}과 연결되어 있지않으므로, 내부 전원의 상태를 파악하는 것은 불가능하다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 패키지 후의 반도체 메모리 장치에 대해 용이하게 내부전위를 모니터하는 반도체 메모리 장치의 내부전위 모니터장치 및 그 방법을 제공하는 것을 제1 목적으로 한다.
그리고, 스윙폭이 작은 내부전위를 용이하게 모니터하는 반도체 메모리 장치의 내부전위 모니터장치 및 그 방법을 제공하는 것을 제2 목적으로 한다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일측면에 따르면, 테스트모드신호에 응답하여 제1패드를 통해 외부로부터 인가되는 기준전압을 기준으로 모니터하고자 하는 내부전위를 디지털신호로 변환하는 변환수단; 및 상기 디지털신호를 상기 테스트모드신호에 응답하여 제2패드로 전송하는 출력수단을 포함하는 반도체 메모리 장치의 내부전위 모니터장치를 제공한다.
그리고, 내부전위를 입력받는 입력수단 및 상기 내부전위를 테스트모드신호에 응답하여 예정된 임의의 패드로 전송하는 출력 수단을 포함하는 반도체 메모리 장치의 내부전위 모니터장치를 제공한다.
또한, 테스트모드신호에 응답하여 제1패드를 통해 외부로부터 인가되는 기준전압을 기준으로 모니터하고자 하는 내부전위를 디지털신호로 변환하는 단계; 및 상기 디지털신호를 상기 테스트모드신호에 응답하여 제2패드로 전송하는 단계를 포함하는 반도체 메모리 장치의 내부전위 모니터 방법을 제공한다.
그리고, 반도체 메모리 장치의 내부전위를 모니터하는 방법에 있어서, 상기 내부전위를 입력받는 단계 및 상기 내부전위를 테스트모드신호에 응답하여 임의의 패드로 전송하는 단계를 포함하는 반도체 메모리 장치의 내부전위 모니터 방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 일실시예에 따른 반도체 메모리 장치의 내부전위 모니터장 치를 나타낸 블록도이다.
도 2를 참조하면, 내부전위 모니터장치는 내부전위 디지털신호화부(201)와 디지털신호출력부(203)를 구비한다.
여기서, 내부전위 디지털신호화부(201)는 칩 내부의 전위를 정확하게 판별하기 위한 기준전압(VFORCE)이 인가되는 기준전압입력패드(213), 모니터하고자 하는 전위인 내부전위(VIPWR)를 비교기(209)의 동작성능에 적합한 전위로 분배하는 제1 디바이더(205), 기준전압(VFORCE)을 정전기로부터 보호하는 ESD(electro static discharge)회로(211), 테스트모드결정부(219)의 출력신호인 테스트모드신호(TVM_EN)에 응답하여 기준전압(VFORCE)을 비교기(209)의 동작성능에 적합한 전위로 분배하는 제2 디바이더(207), 기준전압(VFORCE)과 내부전위(VIPWR)를 비교하여 기준전압(VFORCE)을 기준으로 아날로그신호인 내부전위(VIPWR)를 디지털신호로 변환하는 비교기(209)를 구비한다.
그리고, 디지털신호출력부(203)는 비교기(209)의 출력신호인 디지털신호를 버퍼링하는 버퍼부(215), 버퍼링된 내부전위디지털신호(VM_OUT)를 테스트모드신호(TVM_EN)에 응답하여 예정된 임의의 패드(221)로 전송하는 다중화부(217)를 구비한다.
여기서, 임의의 패드(221)는 어드레스신호가 입력되는 어드레스패드, 데이터가 입/출력되는 데이터패드, 커맨드신호가 입력되는 커맨드패드 및 모니터전용패드(여기서, 모니터전용패드는 반도체 메모리 장치내의 미사용 패드를 활용하여 모니터전용패드로 사용하는 것을 의미함. 이하 모니터전용패드는 상술의 내용과 동 일.)를 의미한다.
또한, 이와 같이 임의의 패드(221)를 이용함은 패키지 후, 반도체 메모리 장치의 테스트시, 상기 임의의 패드(221)를 통해 테스트하므로써 패키지 물질을 제거하고 테스트할 노드를 직접적으로 노출시키는 작업이 필요치 않아 편리하게 테스트할 수 있는 장점을 갖는다.
도 3a 및 도 3b는 도 2의 제1 디바이더(205)와 제2 디바이더(207)를 나타낸 회로도이다.
우선, 도 3a를 참조하면, 제1 디바이더(205)는 제1 저항(R1)과 제2 저항(R2)이 직렬로 연결되어, 인가되는 내부전위(VIPWR)를 비교기(209)의 동작성능에 적합한 전위로 분배한다.
제2 디바이더(207)도 제3 저항(R3)과 제4 저항(R4)이 직렬로 연결되어, 기준전압(VFORCE)을 비교기(209)의 동작성능에 적합한 전위로 분배한다. 이때, 외부에서 전압을 조절하여 전달되는 기준전압(VFORCE)이기 때문에 제2 디바이더(207)의 구비여부는 선택적일 수 있다.
다음으로, 도 3b를 참조하면, 제1 디바이더(205)는 3개의 내부전위(VIPWR0, VIPWR1, VIPWR2)를 모니터링하기 위해 적어도 4개의 저항(R5, R6, R7, R8)을 직렬로 연결하고, 각 연결 노드 사이에 상기 3개의 내부전위(VIPWR0, VIPWR1, VIPWR2)를 인가한다. 이때, 3개의 내부전위(VIPWR0, VIPWR1, VIPWR2)는 선택적으로 모니터하기위해 각각의 내부전위(VIPWR0, VIPWR1, VIPWR2)에 대응되는 트랜스미션 게이트(TG1, TG2, TG3)를 더 구비한다. 그리고, 트랜스미션 게이트(TG1, TG2, TG3)는 개별테스트모드신호(TVM0, TVM1, TVM2)에 의해 각각 제어 된다.
즉, 3개의 내부전위(VIPWR0, VIPWR1, VIPWR2)를 개별테스트모드신호(TVM0, TVM1, TVM2)에 따라 저항(R5, R6, R7, R8) 디바이더에 전달하여 비교기(209)의 동작 성능에 적합한 전위로 분배하여 전달하는 것이다.
그리고, 도 3b에서의 제1 디바이더(205)에서는 3개의 내부전위(VIPWR0, VIPWR1, VIPWR2)만을 나타내었으나, 더 많은 내부전위를 모니터할 수 있고, 이에 맞추어 트랜스미션 게이트와 저항을 더 구비할 수 있다.
이어서, 제2 디바이더(207)는 외부에서 인가되는 3개의 기준전압(VFORCE0, VFORCE1, VFORCE2)을 모니터하기 위해 적어도 4개의 저항(R9, R10, R11, R12)을 직렬로 연결하고, 각 연결 노드 사이에 상기 3개의 기준전압(VFORCE0, VFORCE1, VFORCE2)을 인가한다. 이때, 3개의 기준전압(VFORCE0, VFORCE1, VFORCE2)은 상기 3개의 내부전위(VIPWR0, VIPWR1, VIPWR2)에 각각 대응되어 비교하기 위해 존재하는 것이므로, 내부전위(VIPWR0, VIPWR1, VIPWR2)를 선택하는 트랜스미션 게이트(TG1, TG2, TG3)에 대응되어 기준전압(VFORCE0, VFORCE1, VFORCE2)을 선택하는 트랜스미션 게이트(TG4, TG5, TG6)를 구비한다. 그리고, 트랜스미션 게이트(TG4, TG5, TG6)는 개별 테스트 모드 신호(TVM0, TVM1, TVM2)에 의해 각각 제어 된다.
또한, 제2 디바이더(207)도 도 3a와 마찬가지로 외부에서 전압을 조절하여 전달되는 기준전압(VFORCE0, VFORCE1, VFORCE2)이기 때문에 구비여부는 선택적일 수 있다.
도 4는 도 2의 테스트모드결정부(219)를 나타낸 회로도이다.
도 4를 참조하면, 테스트모드결정부(219)는 개별테스트모드신호(TVM0, TVM1, TVM2)를 입력으로 하는 제1 노어게이트(NOR1)와 제1 노어게이트(NOR1)의 출력신호를 반전시켜 테스트모드신호(TVM_EN)로 출력하는 제1 인버터(INV1)로 구현할 수 있다.
여기서, 테스트모드신호(TVM_EN)는 도 2에서의 비교기(209)와 다중화부(217)를 제어하는 신호이다. 그리고, 개별테스트모드신호(TVM0, TVM1, TVM2)는 도 3b의 제1 디바이더(205)와 제2 디바이더(207)의 트랜스미션게이트(TG1, TG2, TG3, TG4, TG5, TG6)를 제어하는 신호이다.
도 5는 도 2의 비교기(209)와 버퍼부(215)를 나타낸 회로도이다.
도 5를 참조하면, 비교기(209)는 테스트모드신호(TVM_EN)를 게이트입력으로 하여 비교기(209)를 인에이블시키는 제1 엔모스 트랜지스터(N1)와 제2 엔모스 트랜지스터(N2), 서로의 게이트가 맞물려 전류 미러를 이루는 제1 피모스 트랜지스터(P1)와 제2 피모스 트랜지스터(P2), 기준전압(VFORCE)과 내부전위(VIPWR)을 차동 입력으로 하는 제3 엔모스 트랜지스터(N3)와 제4 엔모스 트랜지스터(N4)를 구비한다.
여기서, 비교기(209)는 기준전압(VFORCE)을 기준으로 아날로그신호인 내부전위(VIPWR)를 디지털신호화하는 역할을 한다.
그리고, 버퍼부(215)는 상기 비교기(209)의 출력신호인 디지털신호를 버퍼링하는 회로로써, 두 개의 인버터(INV2, INV3)가 직렬로 연결된 회로이다.
도 6a 내지 도 6c는 도 2의 다중화부(217)를 나타낸 회로도이다.
우선, 도 6a를 참조하면, 다중화부(217)는 테스트모드신호(TVM_EN)를 반전시키는 제4 인버터(INV4), 제4 인버터(INV4)의 출력신호를 게이트입력으로 하는 제3 피모스 트랜지스터(P3), 테스트모드신호(TVM_EN)를 게이트입력으로 하는 제6 엔모스 트랜지스터(N6), 내부전위디지털신호(VM_OUT)를 게이트입력으로 하여 자신의 출력신호를 예정된 임의의 패드로 전달하는 제4 피모스 트랜지스터(P4), 내부전위디지털신호(VM_OUT)를 게이트입력으로 하여 자신의 출력신호를 예정된 임의의 패드로 전달하는 제5 엔모스 트랜지스터(N5)를 구비한다.
이와 같은 도 6a의 다중화부(217)는 테스트모드신호(TVM_EN)에 따라 인에이블되어 내부전위디지털신호(VM_OUT)를 예정된 임의의 패드로 전달하는 역활을 한다.
다음으로, 도 6b를 참조하면, 다중화부(217)는 테스트모드신호(TVM_EN)를 반전시키는 제7 인버터(INV7), 제7 인버터(INV7)의 출력신호와 내부전위디지털신호(VM_OUT)를 입력으로 하는 제2 노어게이트(NOR2), 제2 노어게이트(NOR2)의 출력신호를 버퍼링하는 제8 인버터(INV8)와 제9 인버터(INV9), 제9 인버터(INV9)의 출력신호를 게이트입력으로 하여 자신의 출력신호를 예정된 임의의 패드에 전달하는 제7 엔모스 트랜지스터(N7), 테스트모드신호(TVM_EN)와 내부전위디지털신호(VM_OUT)를 입력으로 하는 제1 낸드게이트(NAND1), 제1 낸드게이트(NAND1)의 출력신호를 버퍼링하는 제5 인버터(INV5)와 제6 인버터(INV6), 제6 인버터(INV6)의 출력신호를 게이트입력으로 하여 자신의 출력신호를 예정된 임의의 패드에 전달하는 제5 피모스 트랜지스터(P5)를 구비한다.
이와 같은 다중화부(217)는 테스트모드신호(TVM_EN)에 따라 내부전위디지털신호(VM_OUT)를 예정된 임의의 패드로 전달하는 역활을 한다.
여기서, 도 6a와 도 6b의 다중화부(217)는 동일한 역할을 수행하므로 하나를 선택하여 사용할 수 있다.
다음으로, 도 6c의 다중화부(217)는 도 6a와 도 6b의 다중화부(217)가 예정된 임의의 패드로 내부전위디지털신호(VM_OUT)를 전달하는 것과 달리 내부전위디지털신호(VM_OUT)를 데이터 패드로만 전달한다.
이를 위해, 데이터(Data)를 상기 데이터 패드로 전송하기 위한 데이터출력신호(DOUT_EN)와 테스트모드신호(TVM_EN)에 응답하여 데이터출력부(603)와 내부전위디지털신호출력부(605)를 제어하는 출력제어부(601), 출력제어부(601)의 제어신호(CONsig)에 응답하여 데이터를 데이터 패드에 전송하는 데이터출력부(603) 및 출력 제어부(601)의 테스트모드신호(TVM_EN)에 응답하여 내부전위디지털신호(VM_OUT)를 데이터 패드에 전송하는 내부전위디지털신호 출력부(605)를 구비한다.
여기서, 출력제어부(601)는 데이터출력신호(DOUT_EN)를 반전시키는 제10 인버터(INV10)와 제10 인버터(INV10)의 출력신호와 테스트모드신호(TVM_EN)를 입력으로 하여 제어신호(CONsig)를 출력하는 제5 노어게이트(NOR5)로 구현할 수 있다.
그리고, 데이터출력부(603)는 데이터(Data)와 출력제어부(601)의 출력신호인 제어신호(CONsig)를 입력으로 하는 제2 낸드게이트(NAND2)와 제2 낸드게이트(NAND2)의 출력신호를 버퍼링하는 제14 인버터(INV14)와 제15 인버터(INV15), 제15 인버터(INV15)의 출력신호를 게이트입력으로 하여 자신의 출력신호를 데이터 패 드로 전달하는 제6 피모스 트랜지스터(P6), 제어신호(CONsig)를 반전시키는 제11 인버터(INV11), 제11 인버터(INV11)의 출력신호와 데이터(Data)를 입력으로 하는 제3 노어게이트(NOR3), 제3 노어게이트(NOR3)의 출력신호를 버퍼링하는 제12 인버터(INV12)와 제13 인버터(INV13), 제13 인버터(INV13)의 출력신호를 게이트입력으로 하여 자신의 출력신호를 데이터 패드로 전달하는 제8 엔모스 트랜지스터(N8)로 구현할 수 있다.
또한, 내부전위디지털신호 출력부(605)는 내부전위디지털신호(VM_OUT)와 테스트모드신호(TVM_EN)를 입력으로 하는 제3 낸드게이트(NAND3), 제3 낸드게이트(NAND3)의 출력신호를 버퍼링하는 제19 인버터(INV19)와 제20 인버터(INV20), 제20 인버터(INV20)의 출력신호를 게이트입력으로 하여 자신의 출력신호를 데이터 패드로 전달하는 제7 피모스 트랜지스터(P7), 테스트모드신호(TVM_EN)를 반전시키는 제16 인버터(INV16), 제16 인버터(INV16)의 출력신호와 내부전위디지털신호(VM_OUT)를 입력으로 하는 제4 노어게이트(NOR4), 제4 노어게이트(NOR4)의 출력신호를 버퍼링하는 제17 인버터(INV17)와 제18 인버터(INV18), 제18 인버터(INV18)의 출력신호를 게이트입력으로 하여 자신의 출력신호를 데이터 패드로 전달하는 제9 엔모스 트랜지스터(N9)로 구현할 수 있다.
이와 같은 다중화부(217)는 테스트모드신호(TVM_EN)의 논리레벨에 따라 선택적으로 데이터(Data) 또는 내부전위디지털신호(VM_OUT)를 데이터패드에 전달한다.
도 7a 및 도 7b는 도 2의 내부전위 모니터장치의 타이밍 다이어그램이다.
우선, 도 7a를 참조하면, 서로다른 전압레벨을 갖는 제1 기준전압(VFORCE1) 또는 제2 기준전압(VFORCE2)이 제2 디바이더(207)에 인가된 상태에서 스윙하는 내부전위(VIPWR)가 제1 디바이더(205)에 인가된다.
이후, 비교기(209)에서 내부전위(VIPWR)를 디지털신호화한다. 이때, 제1 기준전압(VFORCE1)으로 비교하는 예를 들면, 내부전위(VIPWR)가 제1 기준전압(VFORCE1)보다 전압레벨이 높으면 논리레벨 하이로, 그렇지 않으면 논리레벨 로우로 출력한다. 이는 제2 기준전압(VFORCE2)으로 비교할 경우도 마찬가지이다.
계속해서, 도 7b를 참조하면, 내부전위 모니터장치가 제1 디바이더(205)만을 구비할 경우로, 제1 기준전압(VFORCE1) 또는 제2 기준전압(VFORCE2)이 비교기에 직접 인가된다. 그리고, 내부전위(VIPWR)는 제1 디바이더(205)에 의해 전압레벨이 낮아진 상태에서 비교기(209)에 입력되는데, 점선으로 된 내부전위(VIPWR)가 이를 나타낸다.
도 7b에서도 도 7a와 마찬가지로 제1 기준전압(VFORCE1) 또는 제2 기준전압(VFORCE2)을 기준으로 제1 디바이더(205)에 인가되는 내부전위(VIPWR)의 전위레벨에 따라 내부전위(VIPWR)가 내부전위디지털신호(VM_OUT)로 변환된다.
도 8은 복수의 기준전압(VFORCE)을 기준으로 내부전위(VIPWR)를 디지털신호화하였을 경우를 나타낸 타이밍 다이어그램이다.
도 8을 참조하면, 서로다른 전압레벨을 갖는 복수의 기준전압(VFORCE)을 기준으로 내부전위(VIPWR)을 디지털신호화하였을 경우, 이 내부전위디지털신호(VM_OUT)의 레벨천이시점을 연결하면 아날로그신호인 내부전위(VIPWR)의 변동과 유사함을 볼 수 있다. 이 것은 기준전압(VFORCE)의 전압레벨을 더욱 세밀하게 나누 면 더욱 유사함을 확인할 수 있으며, 이를 통해 내부전위(VIPWR)의 변화를 더욱 확연하게 확인할 수 있다.
전술한 바와 같이, 종래의 내부 전위 모니터링시, 패키지 후의 반도체 메모리 장치의 내부전위모니터의 어려움 및 스윙폭이 작은 내부전위모니터의 어려움을 본 발명에서는 비교기를 통해 내부전위를 디지털신호화하고, 이를 예정된 임의의 패드로 전송하여 패키지 후에도 임의의 패드를 통해 모니터할 수 있게 하였다.
그리고, 내부전위 모니터장치를 칩 내부의 요소요소에 구비하면, 동일 전압레벨의 내부전위이지만 칩의 여러 곳에서의 상기 내부전위위 전위변동을 파악할 수 있을 것이다.
또한, 여기서 내부전위라함은 칩 내부의 내부전원 발생장치에 의해 만들어지는 출력뿐만 아니라, 외부에서 입력되는 공급전압 즉, 전원전압(VDD)과 같은 전압도 여기에 포함된다.
그리고, 내부전위가 스윙폭이 크거나 모니터시 노이즈의 영향이 덜한 경우는 도 9와 같은 내부전위 모니터장치를 활용할 수 있는데,
도 9는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 내부전위 모니터장치를 나타낸 블록도이다.
도 9를 참조하면, 내부전위 모니터장치는 내부전위(VIPWR)를 입력받는 입력부(801)와 테스트모드신호(TVM_EN)에 응답하여 상기 내부전위(VIPWR)를 예정된 임의의 패드(807)로 전달하는 다중화부(803) 및 테스트모드신호(TVM_EN)를 출력하는 테스트모드결정부(805)를 구비한다.
여기서, 입력부(801)는 단순이 내부전위(VIPWR)를 입력받는 회로이고, 다중화부(803)는 도 6a, 도 6b 및 도 6c에 도시된 다중화부와 동일한 회로이므로 설명은 생략하도록 한다. 그리고, 테스트모드결정부(805)도 도 4의 테스트모드결정부와 동일한 회로이다.
그리고, 임의의 패드(807)는 어드레스신호가 입력되는 어드레스패드, 데이터가 입/출력되는 데이터패드, 커맨드신호가 입력되는 커맨드패드 및 모니터전용패드를 의미한다. 이와 같이 임의의 패드(807)를 이용함은 패키지 후, 반도체 메모리 장치의 테스트시, 상기 임의의 패드(807)를 통해 테스트하므로써 패키지 물질을 제거하고 테스트할 노드를 직접적으로 노출시키는 작업이 필요치 않아 편리하게 테스트할 수 있는 장점을 갖는다.
전술한 바와 같이, 도 9의 내부전위 모니터장치는 노이즈에 강하고 스윙폭이 큰 내부전위(VIPWR)를 모니터할 시, 예정된 임의의 패드(807)로 상기 내부전위(VIPWR)로 전달하여 패키지 이후의 반도체 메모리 장치의 내부전위를 보다 용이하게 모니터할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서 사용된 로직의 종류 및 배치는 입력신호 및 출력 신호가 모두 하이 액티브 신호인 경우를 일례로 들어 구현한 것이므로, 신호의 액 티브 극성이 바뀌면 로직의 구현예 역시 변화될 수 밖에 없으며, 이러한 구현예는 경우의 수가 너무나 방대하고, 또한 그 구현예의 변화가 본 발명이 속하는 기술분아에서 통상의 지식을 가진 자에게 있어 기술적으로 쉽게 유추될 수 있는 사항이므로 각각의 경우에 대해 직접적으로 언급하지는 않기로 한다.
또한, 전술한 실시예에서 제1 및 제2 디바이더(205, 207)는 저항을 이용한 디바이더였으나, 트랜지스터를 이용한 디바이더로도 구현할 수 있고, 비교기(209)도 여타의 다른 비교기를 통해 구현할 수 있음은 자명한 것임을 알 수 있을 것이다.
이상에서 살펴본 바와 같이, 본 발명에서는 비교기를 통해 내부전위를 디지털신호화하고, 이를 예정된 임의의 패드로 전송하여 내부전위를 모니터링하였다.
이를 통해, 스윙폭이 작은 내부전위의 변화를 파악하는데 용이해졌으며, 내부전위를 임의의 패드로 전송하여 패키지 후에도 용이하게 내부전위를 모니터할 수 있는 장점을 얻는다. 그리고, 전원전압(VDD)과 같은 외부인가전압을 모니터할 수 있게 되었다.
따라서, 칩의 성능 해석과 후속 제품의 제작에 효과적인 가이드를 제시할 수 있는 효과를 갖는다.
Claims (27)
- 테스트모드신호에 응답하여 제1패드를 통해 외부로부터 인가되는 기준전압을 기준으로 모니터하고자 하는 내부전위를 디지털신호로 변환하는 변환수단; 및상기 디지털신호를 상기 테스트모드신호에 응답하여 제2패드로 전송하는 출력수단을 포함하는 반도체 메모리 장치의 내부전위 모니터장치.
- 제1항에 있어서,상기 변환수단은상기 기준전압을 분배하는 제2디바이더; 및상기 테스트모드신호에 응답하여 상기 제2디바이더의 출력과 상기 내부전위를 비교하는 비교기를 포함하는 반도체 메모리 장치의 내부전위 모니터장치.
- 제2항에 있어서,상기 변환수단은상기 내부전위를 분배하는 제1디바이더를 더 포함하는 반도체 메모리 장치의 내부전위 모니터장치.
- 제2항에 있어서,상기 출력수단은상기 디지털신호를 버퍼링하는 버퍼부; 및상기 테스트모드신호에 응답하여 상기 디지털신호를 상기 제2패드로 전송하는 다중화부를 포함하는 반도체 메모리 장치의 내부전위 모니터장치.
- 제2항에 있어서,상기 변환수단은상기 제1패드와 제2디바이더 사이에 구비되는 정전기방전회로를 더 포함하는 반도체 메모리 장치의 내부전위 모니터장치.
- 제3항에 있어서,상기 제1디바이더 또는 제2디바이더는적어도 두 개의 저항을 구비한 저항 디바이더인반도체 메모리 장치의 내부전위 모니터장치.
- 제4항에 있어서,상기 제2패드는모니터링전용패드(반도체 메모리 장치내의 미사용 패드), 어드레스 패드 및 데이터 패드 중 어느 하나인반도체 메모리 장치의 내부전위 모니터장치.
- 제7항에 있어서,상기 어드레스 패드 또는 모니터링전용패드로 상기 디지털신호를 전송하는 다중화부는상기 테스트모드신호를 반전시키는 제1인버터;상기 제1인버터의 출력신호를 게이트입력으로 하는 제1피모스트랜지스터;상기 테스트모드신호를 게이트입력으로 하는 제1엔모스트랜지스터;상기 디지털신호를 게이트입력으로 하고 상기 어드레스 패드 또는 모니터링전용패드와 연결된 제2피모스트랜지스터; 및상기 디지털신호를 게이트입력으로 하고 상기 어드레스 패드 또는 모니터링전용패드와 연결된 제2엔모스트랜지스터를 포함하는 반도체 메모리 장치의 내부전위 모니터장치.
- 제7항에 있어서,상기 어드레스 패드 또는 모니터링전용패드로 상기 디지털신호를 전송하는 다중화부는상기 테스트모드신호를 반전시키는 제2인버터;상기 제2인버터의 출력신호와 상기 디지털신호를 입력으로 하는 제1노어게이트;상기 제1노어게이트의 출력신호를 버퍼링하는 제3인버터와 제4인버터;상기 제4인버터의 출력신호를 게이트입력으로 하고 상기 어드레스 패드 또는 모니터링전용패드와 연결된 제3엔모스트랜지스터;상기 테스트모드신호와 상기 디지털신호를 입력으로 하는 제1낸드게이트;상기 제1낸드게이트의 출력신호를 버퍼링하는 제5인버터와 제6인버터;상기 제6인버터의 출력신호를 게이트입력으로 하고 상기 어드레스 패드 또는 모니터링전용패드와 연결된 제3피모스트랜지스터를 포함하는 반도체 메모리 장치의 내부전위 모니터장치.
- 제7항에 있어서,상기 데이터 패드로 상기 디지털신호를 전송하는 다중화부는상기 반도체 메모리 장치의 데이터를 상기 데이터 패드로 전송하는 데이터출력부;상기 디지털신호를 상기 데이터 패드로 전송하는 디지털신호출력부; 및상기 데이터를 상기 데이터 패드로 전송하기 위한 데이터출력신호와 상기 테스트모드신호에 응답하여 상기 데이터출력부 및 상기 디지털신호출력부가 선택적으로 동작하도록 제어하는 출력제어부를 포함하는 반도체 메모리 장치의 내부전위 모니터장치.
- 제10항에 있어서,상기 출력제어부는상기 데이터출력신호를 반전시키는 제7인버터; 및상기 제7인버터의 출력신호와 상기 테스트모드신호를 노어 연산하여 제어신호를 출력하는 제2노어게이트를 포함하는 반도체 메모리 장치의 내부전위 모니터장치.
- 제11항에 있어서,상기 데이터출력부는상기 데이터와 상기 제어신호를 입력으로 하는 제2낸드게이트;상기 제2낸드게이트의 출력신호를 버퍼링하는 제8인버터와 제9인버터;상기 제9인버터의 출력신호를 게이트입력으로 하고 상기 데이터 패드와 연결된 제4피모스트랜지스터;상기 제어신호를 반전시키는 제10인버터;상기 데이터와 상기 제10인버터의 출력신호를 입력으로 하는 제3노어게이트;상기 제3노어게이트의 출력신호를 버퍼링하는 제11인버터와 제12인버터; 및상기 제12인버터의 출력신호를 게이트입력으로 하고 상기 데이터 패드와 연결된 제4엔모스트랜지스터를 포함하는 반도체 메모리 장치의 내부전위 모니터장치.
- 제11항에 있어서,상기 디지털신호출력부는,상기 디지털신호와 상기 테스트모드신호를 입력으로 하는 제3낸드게이트;상기 제3낸드게이트의 출력신호를 버퍼링하는 제13인버터와 제14인버터;상기 제14인버터의 출력신호를 게이트입력으로 하고 상기 데이터패드와 연결된 제5피모스트랜지스터;상기 테스트모드신호를 반전시키는 제15인버터;상기 제15인버터의 출력신호와 상기 디지털신호를 입력으로 하는 제4노어게이트;상기 제4노어게이트의 출력신호를 버퍼링하는 제16인버터 및 제17인버터; 및상기 제17인버터의 출력신호를 게이트입력으로 하고 상기 데이터 패드와 연결된 제5엔모스트랜지스터를 포함하는 반도체 메모리 장치의 내부전위 모니터장치.
- 제6항에 있어서,상기 제1디바이더는적어도 두 개인 상기 테스트모드신호에 응답하여 적어도 두 개인 상기 내부전위를 상기 제1디바이더에 인가하는 트랜스미션 게이트를 더 포함하는 반도체 메모리 장치의 내부전위 모니터장치.
- 제6항에 있어서,상기 제2디바이더는적어도 두 개인 상기 테스트모드신호에 응답하여 적어도 두 개인 상기 기준전압을 상기 제2디바이더에 인가하는 트랜스미션 게이트를 더 포함하는 반도체 메모리 장치의 내부전위 모니터장치.
- 삭제
- 삭제
- 내부전위를 입력받는 입력수단; 및상기 내부전위를 테스트모드신호에 응답하여 어드레스 패드 또는 모니터링전용패드로 전송하는 출력 수단을 포함하되,상기 출력 수단은상기 테스트모드신호를 반전시키는 제1인버터;상기 제1인버터의 출력신호를 게이트입력으로 하는 제1피모스트랜지스터;상기 테스트모드신호를 게이트입력으로 하는 제1엔모스트랜지스터;상기 디지털신호를 게이트입력으로 하고 상기 어드레스 패드 또는 모니터링전용패드와 연결된 제2피모스트랜지스터; 및상기 디지털신호를 게이트입력으로 하고 상기 어드레스 패드 또는 모니터링전용패드와 연결된 제2엔모스트랜지스터를 포함하는 반도체 메모리 장치의 내부전위 모니터장치.
- 내부전위를 입력받는 입력수단; 및상기 내부전위를 테스트모드신호에 응답하여 어드레스 패드 또는 모니터링전용패드로 전송하는 출력 수단을 포함하되,상기 출력 수단은상기 테스트모드신호를 반전시키는 제2인버터;상기 제2인버터의 출력신호와 상기 디지털신호를 입력으로 하는 제1노어게이트;상기 제1노어게이트의 출력신호를 버퍼링하는 제3인버터와 제4인버터;상기 제4인버터의 출력신호를 게이트입력으로 하고 상기 어드레스 패드 또는 모니터링전용패드와 연결된 제3엔모스트랜지스터;상기 테스트모드신호와 상기 디지털신호를 입력으로 하는 제1낸드게이트;상기 제1낸드게이트의 출력신호를 버퍼링하는 제5인버터와 제6인버터;상기 제6인버터의 출력신호를 게이트입력으로 하고 상기 어드레스 패드 또는 모니터링전용패드와 연결된 제3피모스트랜지스터를 포함하는 반도체 메모리 장치의 내부전위 모니터장치.
- 내부전위를 입력받는 입력수단; 및상기 내부전위를 테스트모드신호에 응답하여 데이터 패드로 전송하는 출력 수단을 포함하되,상기 출력 수단은상기 반도체 메모리 장치의 데이터를 상기 데이터 패드로 전송하는 데이터출력부;상기 디지털신호를 상기 데이터 패드로 전송하는 디지털신호출력부; 및상기 데이터를 상기 데이터 패드로 전송하기 위한 데이터출력신호와 상기 테스트모드신호에 응답하여 상기 데이터출력부 및 상기 디지털신호출력부가 선택적으로 동작하도록 제어하는 출력제어부를 포함하는 반도체 메모리 장치의 내부전위 모니터장치.
- 제20항에 있어서,상기 출력제어부는상기 데이터출력신호를 반전시키는 제7인버터; 및상기 제7인버터의 출력신호와 상기 테스트모드신호를 노어 연산하여 제어신호를 출력하는 제2노어게이트를 포함하는 반도체 메모리 장치의 내부전위 모니터장치.
- 제21항에 있어서,상기 데이터출력부는상기 데이터와 상기 제어신호를 입력으로 하는 제2낸드게이트;상기 제2낸드게이트의 출력신호를 버퍼링하는 제8인버터와 제9인버터;상기 제9인버터의 출력신호를 게이트입력으로 하고 상기 데이터 패드와 연결된 제4피모스트랜지스터;상기 제어신호를 반전시키는 제10인버터;상기 데이터와 상기 제10인버터의 출력신호를 입력으로 하는 제3노어게이트;상기 제3노어게이트의 출력신호를 버퍼링하는 제11인버터와 제12인버터; 및상기 제12인버터의 출력신호를 게이트입력으로 하고 상기 데이터 패드와 연결된 제4엔모스트랜지스터를 포함하는 반도체 메모리 장치의 내부전위 모니터장치.
- 제22항에 있어서,상기 디지털신호출력부는,상기 디지털신호와 상기 테스트모드신호를 입력으로 하는 제3낸드게이트;상기 제3낸드게이트의 출력신호를 버퍼링하는 제13인버터와 제14인버터;상기 제14인버터의 출력신호를 게이트입력으로 하고 상기 데이터패드와 연결된 제5피모스트랜지스터;상기 테스트모드신호를 반전시키는 제15인버터;상기 제15인버터의 출력신호와 상기 디지털신호를 입력으로 하는 제4노어게이트;상기 제4노어게이트의 출력신호를 버퍼링하는 제16인버터 및 제17인버터; 및상기 제17인버터의 출력신호를 게이트입력으로 하고 상기 데이터 패드와 연결된 제5엔모스트랜지스터를 포함하는 반도체 메모리 장치의 내부전위 모니터장치.
- 테스트모드신호에 응답하여 제1패드를 통해 외부로부터 인가되는 기준전압을 기준으로 모니터하고자 하는 내부전위를 디지털신호로 변환하는 단계; 및상기 디지털신호를 상기 테스트모드신호에 응답하여 제2패드로 전송하는 단계를 포함하는 반도체 메모리 장치의 내부전위 모니터 방법.
- 제24항에 있어서,상기 제2패드는모니터링전용패드(반도체 메모리 장치내의 미사용 패드), 어드레스 패드 및 데이터 패드 중 어느 하나인반도체 메모리 장치의 내부전위 모니터 방법.
- 삭제
- 삭제
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060091625A KR100859832B1 (ko) | 2006-09-21 | 2006-09-21 | 반도체 메모리 장치의 내부전위 모니터 장치 및 모니터방법 |
| US11/647,773 US20080089143A1 (en) | 2006-09-21 | 2006-12-28 | Voltage monitoring device in semiconductor memory device |
| DE102007001023A DE102007001023A1 (de) | 2006-09-21 | 2007-01-02 | Spannungsüberwachungseinrichtung in einer Halbleiterspeichereinrichtung |
| TW096100498A TWI340979B (en) | 2006-09-21 | 2007-01-05 | Apparatus and method for monitoring an internal power voltage for use in semiconductor device |
| CNA2007101032688A CN101149977A (zh) | 2006-09-21 | 2007-05-10 | 半导体存储器件中的电压监视装置 |
| JP2007138656A JP2008077814A (ja) | 2006-09-21 | 2007-05-25 | 半導体メモリ装置の内部電位モニター装置及びモニター方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060091625A KR100859832B1 (ko) | 2006-09-21 | 2006-09-21 | 반도체 메모리 장치의 내부전위 모니터 장치 및 모니터방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080026722A KR20080026722A (ko) | 2008-03-26 |
| KR100859832B1 true KR100859832B1 (ko) | 2008-09-23 |
Family
ID=39154760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060091625A Expired - Fee Related KR100859832B1 (ko) | 2006-09-21 | 2006-09-21 | 반도체 메모리 장치의 내부전위 모니터 장치 및 모니터방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20080089143A1 (ko) |
| JP (1) | JP2008077814A (ko) |
| KR (1) | KR100859832B1 (ko) |
| CN (1) | CN101149977A (ko) |
| DE (1) | DE102007001023A1 (ko) |
| TW (1) | TWI340979B (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008538863A (ja) * | 2005-04-25 | 2008-11-06 | エヌエックスピー ビー ヴィ | 電源電圧の監視 |
| WO2008089143A1 (en) * | 2007-01-12 | 2008-07-24 | Board Of Regents, The University Of Texas System | Interfacing low-flow separation techniques |
| WO2010064161A1 (en) * | 2008-12-05 | 2010-06-10 | Nxp B.V. | A simple and stable reference for ir-drop and supply noise measurements |
| KR101103071B1 (ko) | 2010-05-31 | 2012-01-06 | 주식회사 하이닉스반도체 | 반도체 집적 회로 |
| DE102014220145A1 (de) | 2014-10-06 | 2016-04-07 | Robert Bosch Gmbh | Kühlüberwachungsvorrichtung für eine Transformatorkühlung eines Schweißtransformators |
| JP6097797B2 (ja) * | 2015-08-07 | 2017-03-15 | 力晶科技股▲ふん▼有限公司 | 半導体装置、テスタ装置及びテスタシステム |
| KR102685617B1 (ko) | 2016-10-31 | 2024-07-17 | 에스케이하이닉스 주식회사 | 레퍼런스 선택 회로 |
| TWM650996U (zh) * | 2023-04-24 | 2024-02-01 | 力林科技股份有限公司 | 用於電源供應裝置的控制器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010055881A (ko) * | 1999-12-13 | 2001-07-04 | 윤종용 | 입력 데이터의 듀티 사이클을 보정하는 램버스 디램반도체 장치 |
| KR100530868B1 (ko) | 1997-07-31 | 2006-02-09 | 삼성전자주식회사 | 내부 전원 전압 발생 회로들을 갖는 반도체 장치 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5036222A (en) * | 1990-02-22 | 1991-07-30 | National Semiconductor Corporation | Output buffer circuit with output voltage sensing for reducing switching induced noise |
| JPH05327376A (ja) * | 1992-05-20 | 1993-12-10 | Fujitsu Ltd | ディジタル制御可変利得回路 |
| EP0577883B1 (en) * | 1992-06-03 | 1997-01-15 | ALCATEL BELL Naamloze Vennootschap | Analog to digital converter |
| JP2885177B2 (ja) * | 1996-03-22 | 1999-04-19 | 日本電気株式会社 | 電源モニタ回路 |
| FR2746987A1 (fr) * | 1996-03-29 | 1997-10-03 | Philips Electronics Nv | Convertisseur analogique/numerique a frequence d'echantillonnage elevee |
| US5821794A (en) * | 1996-04-01 | 1998-10-13 | Cypress Semiconductor Corp. | Clock distribution architecture and method for high speed CPLDs |
| JPH10285013A (ja) * | 1997-04-08 | 1998-10-23 | Mitsubishi Electric Corp | 出力バッファ回路 |
| US6160423A (en) * | 1998-03-16 | 2000-12-12 | Jazio, Inc. | High speed source synchronous signaling for interfacing VLSI CMOS circuits to transmission lines |
| US6124732A (en) * | 1998-07-15 | 2000-09-26 | Lucent Technologies, Inc. | Signaling voltage range discriminator |
| TW445718B (en) * | 1999-03-26 | 2001-07-11 | Matsushita Electric Ind Co Ltd | Discriminator |
| US6292044B1 (en) * | 1999-03-26 | 2001-09-18 | Lucent Technologies Inc. | Low power glitch-free clock switch |
| US6310518B1 (en) * | 1999-10-22 | 2001-10-30 | Eric J. Swanson | Programmable gain preamplifier |
| JP3829054B2 (ja) * | 1999-12-10 | 2006-10-04 | 株式会社東芝 | 半導体集積回路 |
| JP3539373B2 (ja) * | 2000-09-06 | 2004-07-07 | セイコーエプソン株式会社 | 半導体装置 |
| US6518898B1 (en) * | 2001-07-23 | 2003-02-11 | Texas Instruments Incorporated | System and method of background offset cancellation for flash ADCs |
| US6535424B2 (en) * | 2001-07-25 | 2003-03-18 | Advanced Micro Devices, Inc. | Voltage boost circuit using supply voltage detection to compensate for supply voltage variations in read mode voltage |
| US6833759B2 (en) * | 2002-01-23 | 2004-12-21 | Broadcom Corporation | System and method for a programmable gain amplifier |
| US6741112B2 (en) * | 2002-03-01 | 2004-05-25 | Broadcom Corporation | Input circuit with hysteresis |
| US6833800B1 (en) * | 2003-09-17 | 2004-12-21 | Analog Devices, Inc. | Differential comparator systems with enhanced dynamic range |
-
2006
- 2006-09-21 KR KR1020060091625A patent/KR100859832B1/ko not_active Expired - Fee Related
- 2006-12-28 US US11/647,773 patent/US20080089143A1/en not_active Abandoned
-
2007
- 2007-01-02 DE DE102007001023A patent/DE102007001023A1/de not_active Withdrawn
- 2007-01-05 TW TW096100498A patent/TWI340979B/zh not_active IP Right Cessation
- 2007-05-10 CN CNA2007101032688A patent/CN101149977A/zh active Pending
- 2007-05-25 JP JP2007138656A patent/JP2008077814A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100530868B1 (ko) | 1997-07-31 | 2006-02-09 | 삼성전자주식회사 | 내부 전원 전압 발생 회로들을 갖는 반도체 장치 |
| KR20010055881A (ko) * | 1999-12-13 | 2001-07-04 | 윤종용 | 입력 데이터의 듀티 사이클을 보정하는 램버스 디램반도체 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102007001023A1 (de) | 2008-04-10 |
| TW200816209A (en) | 2008-04-01 |
| CN101149977A (zh) | 2008-03-26 |
| KR20080026722A (ko) | 2008-03-26 |
| JP2008077814A (ja) | 2008-04-03 |
| US20080089143A1 (en) | 2008-04-17 |
| TWI340979B (en) | 2011-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100859832B1 (ko) | 반도체 메모리 장치의 내부전위 모니터 장치 및 모니터방법 | |
| KR100911865B1 (ko) | 입력장치를 구비하는 반도체메모리소자 | |
| KR20090093306A (ko) | 반도체 메모리 장치 | |
| JP5987503B2 (ja) | リング発振器及び半導体装置 | |
| CN101471142A (zh) | 半导体集成电路器件及其测试方法 | |
| TW201818657A (zh) | 輸入緩衝器中之偏移電壓調整之裝置 | |
| KR101046726B1 (ko) | 반도체 장치의 퓨즈회로 및 퓨즈상태 모니터링 방법 | |
| JP2008077816A (ja) | 半導体メモリ装置の内部信号モニタ装置及びモニタ方法 | |
| US7952940B2 (en) | Semiconductor memory device | |
| JP5131025B2 (ja) | デジタル信号遅延測定回路、及びデジタル信号遅延測定方法 | |
| US7915932B2 (en) | Semiconductor integrated circuit | |
| JPH11317100A (ja) | 半導体記憶装置 | |
| KR100670657B1 (ko) | 반도체 메모리 소자 | |
| US8531200B2 (en) | Semiconductor device for performing test operation and method thereof | |
| Prates et al. | Integrating embedded test infrastructure in SRAM cores to detect aging | |
| US9001568B2 (en) | Testing signal development on a bit line in an SRAM | |
| US11777483B1 (en) | On-die techniques for asynchnorously comparing voltages | |
| JP3815982B2 (ja) | 半導体記憶装置 | |
| US11619661B1 (en) | On-die techniques for converting currents to frequencies | |
| KR20140137569A (ko) | 반도체 장치 | |
| KR20080046919A (ko) | Ｏｄｔ회로의 테스트 장치 | |
| KR100499624B1 (ko) | 반도체 메모리 소자의 볼티지 제너레이터(voltage generator)테스트 장치 | |
| KR20110001417A (ko) | 반도체 메모리 장치의 입출력 스트로브 펄스 생성 회로 | |
| KR20100103303A (ko) | 신뢰성 평가회로 및 신뢰성 평가시스템 | |
| JP2009158081A (ja) | メモリ素子のテスト装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20060921 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20070724 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20060921 Comment text: Patent Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20080626 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20080908 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20080917 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20080918 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20110825 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110825 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20120824 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120824 Start annual number: 5 End annual number: 5 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |