[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100859319B1 - 엘티씨씨 모듈의 패키지 구조 - Google Patents

엘티씨씨 모듈의 패키지 구조 Download PDF

Info

Publication number
KR100859319B1
KR100859319B1 KR1020060128542A KR20060128542A KR100859319B1 KR 100859319 B1 KR100859319 B1 KR 100859319B1 KR 1020060128542 A KR1020060128542 A KR 1020060128542A KR 20060128542 A KR20060128542 A KR 20060128542A KR 100859319 B1 KR100859319 B1 KR 100859319B1
Authority
KR
South Korea
Prior art keywords
module
dummy cavity
cavity layer
package structure
pcb substrate
Prior art date
Application number
KR1020060128542A
Other languages
English (en)
Other versions
KR20080056043A (ko
Inventor
홍성철
김철영
박종배
김정호
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020060128542A priority Critical patent/KR100859319B1/ko
Publication of KR20080056043A publication Critical patent/KR20080056043A/ko
Application granted granted Critical
Publication of KR100859319B1 publication Critical patent/KR100859319B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Transceivers (AREA)

Abstract

본 발명은 엘티씨씨 모듈의 패키지 구조에 있어서, 엘티씨씨 공정에 의해 한 면에는 송수신회로가 형성되고 다른 한 면에는 패치 안테나가 형성된 RF 모듈을 PCB 기판에 패키징 할 때 송수신회로가 형성된 면에 더미 캐비티 레이어를 형성하여 BGA공정을 통해 PCB 기판과 적층으로 패키징되어 RF 송수신 회로가 외부로부터 전기적 그리고 물리적으로 격리되어 보통의 패키징과정에서 필요한 몰딩, 쉴딩이 없어져 소형화와 동시에 저가격화를 이룰 수 있는 이점이 있다.
Figure R1020060128542
LTCC, 엘티씨씨, RF모듈, 송수신 회로, 더미 캐비티, BGA

Description

엘티씨씨 모듈의 패키지 구조{PACKAGE STRUCTURE OF LTCC MODULE}
도 1은 일반적인 LTCC 모듈을 나타낸 단면도이다.
도 2는 본 발명에 의한 엘티씨씨 모듈의 패키지 구조를 나타낸 단면도이다.
도 3은 본 발명에 의한 엘티씨씨 모듈이 패키징 되는 PCB 기판을 나타낸 평면도이다.
- 도면의 주요부분에 대한 부호의 설명 -
200 : RF 모듈 210, 202, 203 : 제 1 내지 제 3유전체
204 : 안테나 205 : 본딩 와이어
206 : 신호선 207 : 접지면
208 : 캐비티 209 : 칩
210 : 더미 캐비티 레이어 211 : 접지 비아
212 : 신호선 비아 213 : 전원선 비아
220 : PCB 기판 221 : 접지면
222 : 전원선 223 : 신호처리 블록
224 : 전원회로 230 : BGA
본 발명은 엘티씨씨 모듈의 패키지 구조에 있어서, 보다 상세하게는 엘티씨씨 공정에 의해 한 면에는 송수신회로가 형성되고 다른 한 면에는 패치 안테나가 형성된 RF 모듈을 PCB 기판에 패키징 할 때 송수신회로가 형성된 면에 더미 캐비티 레이어를 형성하여 BGA공정을 통해 PCB 기판과 적층으로 패키징되어 RF 송수신 회로가 외부로부터 전기적 그리고 물리적으로 격리되어 보통의 패키징과정에서 필요한 몰딩, 쉴딩이 없어져 소형화와 동시에 저가격화를 이룰 수 있도록 한 엘티씨씨 모듈의 패키지 구조에 관한 것이다.
최근, 이동 통신 시스템의 발전에 따라 휴대전화 및 휴대형의 정보 단말기 등의 이동 통신 기기가 급속히 보급되어 이들 기기의 소형화 및 고성능화의 요구로부터 이들에 사용되는 부품의 소형화 및 고성능화가 요구되고 있다.
또한, 휴대전화에 있어서는 아날로그 방식과 디지털 방식의 2개의 종류의 무선 통신 시스템이 이용되고 있고 무선 통신에 사용하는 주파수도 800MHz∼1GHz, 1.5GHz∼2.0GHz대로 다방면에 걸쳐 있다.
특히 통신 장치 및 다른 전자 장치에서 대역 통과 필터로서 쏘우 필터가 널리 사용되고 있는데, 쏘우 필터로는 압전 모듈상에 소정 거리로 배열된 두개의 인터디지털 트랜스듀서(IDT)를 가지는 횡형 쏘우 필터와 압전 모듈상에 공진자를 구 성하는 쏘우 공진자 필터가 있다.
최근에는 통신 기기에서 신호를 송수신할 때 신호의 일정 대역 주파수만 필터링하여 송신하거나 일정한 주파수 대역의 신호만을 수신할 때 사용될 수 있도록 듀플렉서를 칩으로 제조하여 사용하고 있다.
사용되고 있는 FEM(front end module) 등의 RF 부품의 경우 초소형화 및 복합 기능화로 전개되고 있으며 관련부품은 이에 대응하기 위해 복수개의 모듈로 이루어진 멀티 레이어(Multi-Layer)를 사용하여 초소형화 및 복합 기능화를 구현하고 있다.
이러한 멀티레이어로 많이 사용되고 있는 LTCC(Low Temperature Co-fired Ceramic ; 저온소성세라믹)는 800℃ 내지 1000℃ 정도의 저온에서 세라믹과 금속의 동시 소성 방법을 이용하여 모듈을 형성하는 기술로서, 녹는점이 낮은 글라스와 세라믹이 혼합되어 적당한 유전율을 갖는 그린 시트를 형성시키고 그 위에 도전성 페이스트를 인쇄 후 적층하여 모듈을 형성하게 된다.
도 1은 일반적인 LTCC 모듈을 나타낸 단면도이다.
여기에 도시된 바와 같이 LTCC 모듈은 필터 역할을 하는 칩(100), 세라믹층부(102), 칩(100)과 세라믹층부(102)를 연결하는 와이어(120), 리드(122)로 구성된다.
여기에서 세라믹층부(102)는 하측, 즉 풋패드(104)에 그라운드 단자와 신호 단자 및 하부 그라운드 패턴이 형성되고, 상측에는 신호 패턴을 형성하여 적층하는 제 1유전체(106), 신호 패턴이 형성된 제 1유전체(106)위에 상부 그라운드 패턴을 상층에 형성하여 적층하는 제 2유전체(108)를 포함한다.
또한, 세라믹층부(102)는 제 2유전체(108)위에 적층되고 칩(100)과 와이어(120)를 통해 연결되는 본딩패드를 포함하는 제 3유전체(110), 제 3유전체(110)위에 적층되고 상측에 그라운드 패턴이 형성된 제 4유전체(112), 유전체들의 외측에 형성되고 제 4유전체(112)의 그라운드패턴과 풋패드(104)의 그라운드 및 신호 단자 사이에 각각 형성된 캐스틸레이션(114)을 포함한다.
여기서, 신호패턴은 스트립라인으로 구현되고, 위상 천이기는 상부, 하부 그라운드 패턴과 신호패턴, 즉 트레이스(116)를 포함하여 구성된다.
상부ㅇ하부 그라운드 패턴은 트레이스(116)범위를 포함할 수 있게 넓게 구성함으로서 신호 손실을 방지한다.
캐스틸레이션(114)은 세라믹층부(102)의 맨위층 그라운드 패턴과 하부 풋패드(104)의 단자 사이에 형성되어 그라운드 패턴내 전극 패턴과 다수의 단자(그라운드/신호)를 필요에 따라 전기적으로 연결하는 역할을 한다.
리드(122)는 세라믹층부(102)의 캐비티에 있는 칩을 외부 환경으로부터 보호해 주는 기능을 하는 한편, 와이어간의 기생 결합을 그라운드로 뽑아 제거 해 주는 기능을 한다.
따라서, 리드(122)는 세라믹층부(102)의 맨 위층 그라운드 패턴에 전기적으로 연결되어 있고, 이 맨 위층 그라운드 패턴과 풋패드(104)의 그라운드 패턴사이의 연결은 캐스틸레이션(114)을 통해 이루어진다.
즉, 세라믹층부(102)의 맨위층 그라운드 전극과 풋패드(104)의 그라운드 전 극을 연결하기 위한 수단으로서 캐스틸레이션(114)이 사용된다.
그러나 이와 같은 방법으로 SMD 또는 패드 수동회로들이 모듈의 맨 위층에 있거나 내장됨으로서 소자의 수가 많을 경우 모듈의 사이즈도 클 수밖에 없으며 몰딩이나 쉴딩 공정이 필수적으로 수반될 수밖에 없었다.
또한, 이와 같은 LTCC 모듈을 PCB와 연결하기 위해서는 추가적인 노력을 들여 카드 형태로 연결을 하고 송수신회로가 들어있는 면이 외부에 노출이 되지 않도록 몰딩이나 쉴딩을 따로 해 주어야만 한다. 그렇지 않다면 안테나와 송수신기를 부분적으로 따로 제작해 μBGA(micro Ball Grid Array)를 이용하여 스택하고 PCB와는 BGA를 이용하여 연결을 한다.
하지만 이와 같은 방법의 경우 RF 모듈 자체를 부분적으로 제작해서 연결할 경우에는 두 모듈간의 신호선이 고주파이므로 연결 시 많은 어려움 발생하는 문제점이 있을 뿐만 아니라 각각의 모듈간 스택을 하면서 서로 간의 영향이 없기 위해서는 캐비티가 두꺼워지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 엘티씨씨 공정에 의해 한 면에는 송수신회로가 형성되고 다른 한 면에는 패치 안테나가 형성된 RF 모듈을 PCB 기판에 패키징 할 때 송수신회로가 형성된 면에 더미 캐비티 레이어를 형성하여 BGA공정을 통해 PCB 기판과 적층으로 패키징되어 RF 송수신 회로가 외부로부터 전기적 그리고 물리적으로 격리되어 보통의 패키징과 정에서 필요한 몰딩, 쉴딩이 없어져 소형화와 동시에 저가격화를 이룰 수 있도록 한 엘티씨씨 모듈의 패키지 구조를 제공함에 있다.
상기와 같은 목적을 실현하기 위한 본 발명은 엘티씨씨 공정에 의해 한 면에는 송수신회로가 형성되고 다른 한 면에는 패치 안테나가 형성된 RF 모듈과 더미 캐비티 레이어와 PCB 기판이 순차적으로 적층되고, BGA를 통해 적층된 RF 모듈과 더미 캐비티 레이어와 PCB 기판 사이가 서로 연결된 것을 특징으로 한다.
본 발명에서 RF 모듈에서 더미 캐비티 레이어와 접하는 면은 송수신 회로가 형성된 면인 것을 특징으로 한다.
본 발명에서 더미 캐비티 레이어의 가장 안쪽과 바깥쪽에는 접지 비아가 형성되고 가운데 부분에는 신호선을 연결하기 위한 신호선 비아 및 전원선을 연결하기 위한 전원선 비아가 형성된 것을 특징으로 한다.
본 발명에서 더미 캐비티 레이어는 PCB 또는 LTCC 공정을 이용하여 형성된 것을 특징으로 한다.
본 발명에서 PCB 기판에는 RF 모듈에서 출력되는 기저대역 신호를 처리하기 위한 신호처리 블록과, 전원을 공급하기 위한 전원회로가 구성된 것을 특징으로 한다.
이와 같이 이루어진 본 발명은 RF모듈의 송수신 회로가 형성된 면으로 더미 캐비티 레이어와 PCB 기판을 적층하여 각각 BGA 공정으로 서로 연결함으로써 사이 즈를 최소화 할 수 있고 더미 캐비티 레이어가 송수신 회로와 PCB 기판 사이에 일정한 높이를 제공하여 PCB 기판에 대한 영향을 최소화 할 수 있으며, 더미 캐비티 레어어에 형성된 접지비아를 통해 RF 모듈의 접지와 PCB 기판의 접지를 서로 연결함으로써 RF신호 차폐를 위한 하우징 역할을 할 수 있게 된다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상 내에서 많은 변형이 가능할 것이다
도 2는 본 발명에 의한 엘티씨씨 모듈의 패키지 구조를 나타낸 단면도이다.
여기에 도시된 바와 같이 엘티씨씨 공정에 의해 한 면에는 송수신 회로가 형성되고 다른 한 면에는 패치 안테나(204)가 형성된 RF 모듈(200)과 더미 캐비티 레이어(210)와 PCB 기판(220)이 순차적으로 적층되고, BGA(230)를 통해 적층된 RF 모듈(200)과 더미 캐비티 레이어(210)와 PCB 기판(220) 사이가 서로 연결되어 소형화를 이룰 수 있다.
이때 RF 모듈(200)은 LTCC 공정을 이용해 제 1유전체(201) 상층으로 안테나(204)를 형성하고, 제 1 유전체(201)와 제 2유전체(202) 사이에 접지면(207)을 형성하고, 제 2유전체(202)에는 칩(209)이 장착될 수 있는 캐비티(208)를 형성하여 제 2유전체(202) 하층에 형성된 패드 수동회로 및 기타 신호선들과 본딩 와이 어(205)에 의해 서로 연결되고, 제 3유전체(203)의 하측에 BGA(230)와의 연결을 위한 패턴들을 형성한 후 최종적으로 칩(209)을 장착하여 본딩 와이어(205) 및 기타 수동소자를 장착하여 송수신 회로를 형성한다.
또한, 더미 캐비티 레이어(210)는 PCB 또는 LTCC 공정을 이용하여 형성하고, 더미 캐비티 레이어(210)에 접지 비아(211)를 형성하여 RF 모듈(200)의 접지면(207)과 PCB 기판(220) 접지면(221)의 사이를 BGA를 이용해 서로 연결함으로써 더미 캐비티 레이어(210)에 의해 RF 모듈(200)의 송수신 회로를 물리적으로 보호하고 캐비티(208)가 송수신 회로와 PCB 기판(220) 사이에 일정한 높이를 제공해 주어 PCB 기판(220)과의 연결 시 PCB 기판(220)에 대한 영향을 최소화 할 수 있을 뿐만 아니라 더미 캐비티 레이어(210)의 안쪽과 바깥쪽 둘레에 형성된 접지 비아(211)를 통해 RF 모듈(200)의 접지면(207)과 마주보는 PCB 기판(220)의 접지면(221)을 서로 연결하게 됨에 따라 RF 신호 차폐를 위한 하우징의 역할을 수행 하게 된다.
한편, PCB 기판(220)에는 도 3에 도시된 바와 같이 RF 모듈(200)에서 나온 기저대역 신호를 처리하는 신호처리 블록(223) 및 RF 모듈(200)과 PCB 기판(220)의 신호처리 블록(223)에 전원을 공급하기 위한 전원회로(224)가 구성됨에 따라 더미 캐비티 레이어(210)에 신호선(206)을 연결하기 위한 신호선 비아(212) 및 전원선(222)을 연결하기 위한 전원선 비아(213)가 형성되어 신호처리가 이루어질 뿐만 아니라 전원공급이 이루어진다.
이때, RF 모듈(200)과 PCB 기판(220) 사이에 신호선 비아(212) 및 전원선 비아(213)를 통해 전달되는 신호는 주파수가 비교적 낮은 IF신호와 송수신 회로에 공 급해 주는 전원이기 때문에 BGA(230)를 통해 연결하여도 신호 손실의 문제점이 없게 된다.
상술한 바와 같이 본 발명은 엘티씨씨 공정에 의해 한 면에는 송수신회로가 형성되고 다른 한 면에는 패치 안테나가 형성된 RF 모듈을 PCB 기판에 패키징 할 때 송수신회로가 형성된 면에 더미 캐비티 레이어를 형성하여 BGA공정을 통해 PCB 기판과 적층으로 패키징되어 RF 송수신 회로가 외부로부터 전기적 그리고 물리적으로 격리되어 보통의 패키징과정에서 필요한 몰딩, 쉴딩이 없어져 소형화와 동시에 저가격화를 이룰 수 있는 이점이 있다.

Claims (5)

  1. 엘티씨씨 공정에 의해 한 면에는 송수신 회로가 형성되고 다른 한 면에는 패치 안테나가 형성된 RF 모듈과 더미 캐비티 레이어와 PCB 기판이 순차적으로 적층되고, BGA를 통해 적층된 상기 RF 모듈과 상기 더미 캐비티 레이어와 상기 PCB 기판 사이가 서로 연결되며, 상기 더미 캐비티 레이어와 접하는 상기 RF 모듈의 면은 상기 송수신 회로가 형성된 면인 것을 특징으로 하는 엘티씨씨 모듈의 패키지 구조.
  2. 삭제
  3. 제 1항에 있어서, 상기 더미 캐비티 레이어의 가장 안쪽과 바깥쪽에는 접지 비아가 형성되고 가운데 부분에 신호선을 연결하기 위한 신호선 비아 및 전원선을 연결하기 위한 전원선 비아가 형성된 것을 특징으로 하는 엘티씨씨 모듈의 패키지 구조.
  4. 제 1항에 있어서, 상기 더미 캐비티 레이어는 PCB 또는 LTCC 공정을 이용하여 형성된 것을 특징으로 하는 엘티씨씨 모듈의 패키지 구조.
  5. 제 1항에 있어서, 상기 PCB 기판에는 상기 RF 모듈에서 출력되는 기저대역 신호를 처리하기 위한 신호처리 블록과, 전원을 공급하기 위한 전원회로가 구성된 것을 특징으로 하는 엘티씨씨 모듈의 패키지 구조.
KR1020060128542A 2006-12-15 2006-12-15 엘티씨씨 모듈의 패키지 구조 KR100859319B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060128542A KR100859319B1 (ko) 2006-12-15 2006-12-15 엘티씨씨 모듈의 패키지 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060128542A KR100859319B1 (ko) 2006-12-15 2006-12-15 엘티씨씨 모듈의 패키지 구조

Publications (2)

Publication Number Publication Date
KR20080056043A KR20080056043A (ko) 2008-06-20
KR100859319B1 true KR100859319B1 (ko) 2008-09-19

Family

ID=39802457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060128542A KR100859319B1 (ko) 2006-12-15 2006-12-15 엘티씨씨 모듈의 패키지 구조

Country Status (1)

Country Link
KR (1) KR100859319B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034095B (zh) * 2019-02-28 2021-01-01 西南电子技术研究所（中国电子科技集团公司第十研究所） 三维堆叠封装集成tr模组
CN213028027U (zh) * 2020-07-08 2021-04-20 瑞声科技(新加坡)有限公司 射频模组
CN112187310B (zh) * 2020-09-07 2022-03-22 南京航空航天大学 基于ebg封装和ltcc电路的新型毫米波前端模块

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980079621A (ko) * 1997-04-16 1998-11-25 포맨 제프리 엘 적층 기판, 볼 그리드 어레이 모듈 및 캐비티 다운 볼 그리드 어레이 패키지의 제조방법
KR20060078635A (ko) * 2004-12-30 2006-07-05 엘지전자 주식회사 안테나를 내장한 무선 통신 모듈

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980079621A (ko) * 1997-04-16 1998-11-25 포맨 제프리 엘 적층 기판, 볼 그리드 어레이 모듈 및 캐비티 다운 볼 그리드 어레이 패키지의 제조방법
KR20060078635A (ko) * 2004-12-30 2006-07-05 엘지전자 주식회사 안테나를 내장한 무선 통신 모듈

Also Published As

Publication number Publication date
KR20080056043A (ko) 2008-06-20

Similar Documents

Publication Publication Date Title
US9178491B2 (en) Circuit module including duplexer
US6252778B1 (en) Complex electronic component
US9691710B1 (en) Semiconductor package with antenna
US8841759B2 (en) Semiconductor package and manufacturing method thereof
JP4423210B2 (ja) 高周波モジュール及びそれを用いた通信機器
KR20120104896A (ko) 초고주파 패키지 모듈
US9252476B2 (en) Circuit module including a splitter and a mounting substrate
US20080084677A1 (en) Electronic apparatus
US6750737B2 (en) High frequency switch and radio communication apparatus with layered body for saw filter mounting
JPWO2015015863A1 (ja) アンテナ一体型無線モジュールおよびこのモジュールの製造方法
US9844138B2 (en) Multilayer wiring board
JP2019029669A (ja) 積層回路基板、積層モジュールおよび携帯表示機器
KR100859319B1 (ko) 엘티씨씨 모듈의 패키지 구조
US10326489B2 (en) Circuit module
KR20120024284A (ko) 전자파 차폐 장치 및 이를 구비한 고주파 모듈과 그 제조방법
JP4527570B2 (ja) 高周波モジュ−ル及びそれを搭載した無線通信装置
KR20050065861A (ko) 광대역 무선 송수신 모듈
US8797759B2 (en) Electronic module and communication apparatus
KR20100059053A (ko) 안테나가 실장된 ｓｉｐ 구조의 통신 모듈
WO2008093957A1 (en) High frequency module and manufacturing method thereof
JP2005136887A (ja) 高周波モジュール及び無線通信機器
KR102444299B1 (ko) 전자 소자 모듈 및 이의 제조 방법
KR100893028B1 (ko) 반도체 소자 패키지 및 그 제조방법
KR20060020499A (ko) 칩스케일 패키지 제조방법
KR100550917B1 (ko) Ｐｃｂ 기판을 이용한 ｓａｗ 듀플렉서

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee