KR100858704B1 - 케이스 외관의 고저항 박막 코팅방법 - Google Patents
케이스 외관의 고저항 박막 코팅방법 Download PDFInfo
- Publication number
- KR100858704B1 KR100858704B1 KR1020070108767A KR20070108767A KR100858704B1 KR 100858704 B1 KR100858704 B1 KR 100858704B1 KR 1020070108767 A KR1020070108767 A KR 1020070108767A KR 20070108767 A KR20070108767 A KR 20070108767A KR 100858704 B1 KR100858704 B1 KR 100858704B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- tin
- alloy
- silicon
- indium
- Prior art date
Links
- 238000000576 coating method Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims abstract description 14
- 239000011248 coating agent Substances 0.000 title claims abstract description 11
- 239000010409 thin film Substances 0.000 title claims description 57
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- 239000010703 silicon Substances 0.000 claims abstract description 30
- 238000004544 sputter deposition Methods 0.000 claims abstract description 13
- 238000002347 injection Methods 0.000 claims abstract description 11
- 239000007924 injection Substances 0.000 claims abstract description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 39
- 229910052738 indium Inorganic materials 0.000 claims description 20
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 9
- 238000009501 film coating Methods 0.000 claims description 8
- 229910045601 alloy Inorganic materials 0.000 abstract description 21
- 239000000956 alloy Substances 0.000 abstract description 21
- 230000007797 corrosion Effects 0.000 abstract description 4
- 238000005260 corrosion Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 229910018956 Sn—In Inorganic materials 0.000 abstract 2
- 230000006353 environmental stress Effects 0.000 abstract 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 11
- 239000010408 film Substances 0.000 description 8
- 238000002845 discoloration Methods 0.000 description 4
- 229910000846 In alloy Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000010295 mobile communication Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000013077 target material Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/20—Metallic material, boron or silicon on organic substrates
- C23C14/205—Metallic material, boron or silicon on organic substrates by cathodic sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/02452—Group 14 semiconducting materials including tin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02535—Group 14 semiconducting materials including tin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/02—Constructional features of telephone sets
- H04M1/18—Telephone sets specially adapted for use in ships, mines, or other places exposed to adverse environment
- H04M1/185—Improving the shock resistance of the housing, e.g. by increasing the rigidity
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physical Vapour Deposition (AREA)
- Laminated Bodies (AREA)
Abstract
본 발명은 이동통신 단말기(휴대폰), 전자제품 등의 케이스 표면에 박막을 코팅하는 방법에 관한 것으로서, 소정의 시트(sheet) 혹은 사출물을 형성하는 제1단계, 상기 시트 혹은 사출물의 표면에 스퍼터링법을 이용하여 주석(Sn) 박막 또는 주석(Sn)-인듐(In)의 합금 박막을 코팅하는 제2단계, 상기 제2단계에서 코팅된 합금 박막의 표면에, 스퍼터링법을 이용하여 실리콘(Si) 박막을 코팅하는 제3단계, 및 상기 제2단계 및 제3단계를 반복 수행하여 주석 또는 주석-인듐 박막과 실리콘 박막을 교차적층하는 제4단계를 포함하는 것을 구성상의 특징으로 한다.
상기와 같은 본 발명은 박막의 내식성, 내환경적 특성을 향상시켜 박막이 고온 고습에서 변색되거나 자외선에 오래 방치했을 때 변색되는 문제점을 해결할 수 있다. 또한, 상기와 같이 주석 또는 주석-인듐의 합금 박막에 실리콘이 교차 적층된 합금박막을 형성할 경우 막의 두께가 두꺼워지면서 저항값이 떨어져 비전도 특성이 사라지는 문제점을 해결하여, 고저항 박막을 유지할 수 있는 효과가 있다.
휴대폰, 케이스, 박막, 코팅, 스퍼터링, 주석, 인듐, 실리콘
Description
본 발명은 이동통신 단말기(휴대폰), 전자제품 등의 케이스 표면에 박막을 코팅하는 방법에 관한 것으로서, 더욱 상세하게는 케이스 표면의 박막 코팅방법에 있어서 케이스의 표면에 주석(Sn) 또는 주석(Sn)-인듐(In) 합금과 실리콘(Si)을 교대로 적층하거나, 주석(Sn) 또는 주석(Sn)-인듐(In) 합금과 실리콘(Si)을 혼합한 혼합박막을 형성함으로써 내식성, 내환경적 특성 및 비전도 특성을 갖는 케이스 외관의 고저항 박막 코팅방법에 관한 것이다.
일반적으로 이동통신 단말기 또는 전자제품의 케이스로는 투명한 아크릴(acryl)이나 폴리카보네이트(PC) 등이 사용되며, 화려한 외관 디자인 효과를 나타내기 위해 니켈(Ni), 알루미늄(Al) 또는 크롬(Cr) 등의 금속 박막을 코팅함으로써 금속 느낌의 실버 색상을 표현하였다.
그러나 특히 이동통신 단말기의 케이스에 상기와 같은 전도성 물질인 금속 박막을 사용할 경우 무선 신호에 영향을 끼쳐 통화 중 끊김 현상을 발생시키는 주요 원인이 된다는 사실이 밝혀졌다. 또한 품질검사규격 중의 하나인 정전기(Electro Static Discharge:ESD) 테스트에서도 금속 박막이 폭발하는 현상이 발생하였다.
이러한 문제점을 해결하기 위하여, 종래에는 주석(Sn) 또는 주석(Sn)-인듐(In) 박막을 이용한 비전도 코팅방법이 휴대폰 케이스 또는 버튼류에 사용되어 왔다. 그러나 이와 같이 주석 또는 주석-인듐 박막을 이용할 경우 고온 고습에서 변색되거나 자외선에 오래 방치했을 때 변색되는 문제점이 있었다.
또한 휴대폰의 키패드 등과 같이 라이팅(lighting)을 통해 특정한 글자 및 숫자만 투과되게 하고 나머지 주변은 빛을 차단해야 하는 고저항 박막의 경우, 종래기술과 같이 주석 또는 주석-인듐 합금을 이용하게 되면 막의 두께가 두꺼워지면서 저항값이 1MΩ 이하의 저 저항값으로 떨어지면서 비전도의 특성이 사라지는 문제점이 있었다.
본 발명은 상술한 바와 같은 문제점들을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 케이스 표면의 박막 코팅방법에 있어서 케이스의 표면에 주석(Sn) 또는 주석(Sn)-인듐(In) 합금과 실리콘(Si)을 교대로 적층하거나, 주석(Sn) 또는 주석(Sn)-인듐(In) 합금과 실리콘(Si)을 혼합한 혼합박막을 형성함으로써 내식성, 내환경적 특성 및 비전도 특성을 갖는 케이스 외관의 고저항 박막 코팅방법을 제공하기 위한 것이다.
상기와 같은 목적을 달성하기 위한 본 발명은, 소정의 시트(sheet) 혹은 사출물을 형성하는 제1단계; 상기 시트 혹은 사출물의 표면에 스퍼터링법을 이용하여 주석(Sn) 박막 또는 주석(Sn)-인듐(In)의 합금 박막을 코팅하는 제2단계; 상기 제2단계에서 코팅된 합금 박막의 표면에, 스퍼터링법을 이용하여 실리콘(Si) 박막을 코팅하는 제3단계; 상기 제2단계 및 제3단계를 반복 수행하여 주석 또는 주석-인듐 박막과 실리콘 박막을 교차적층하는 제4단계; 를 포함하는 것을 특징으로 한다.
이때, 상기 주석(Sn) 박막 또는 주석(Sn)-인듐(In)의 합금 박막 및 상기 실리콘(Si) 박막의 두께는 50nm 이하인 것이 바람직하다.
상기와 같은 목적을 달성하기 위한 또 다른 본 발명은, 소정의 시트(sheet) 혹은 사출물을 형성하는 제1단계; 상기 시트 혹은 사출물의 표면에 스퍼터링법을 이용하여 주석(Sn) 또는 주석(Sn)-인듐(In)의 합금에 실리콘(Si)을 혼합한 혼합박 막을 코팅하는 제2단계; 를 포함하는 것을 특징으로 한다.
이때, 상기 주석(Sn) 또는 주석(Sn)-인듐(In)의 합금에 실리콘(Si)을 혼합한 혼합박막에서, 실리콘(Si)의 혼합비율은 10~40 중량% 인 것이 바람직하다.
상기와 같이 케이스의 표면에 주석(Sn) 또는 주석(Sn)-인듐(In) 합금과 실리콘(Si)을 교대로 적층하거나, 주석(Sn) 또는 주석(Sn)-인듐(In) 합금과 실리콘(Si)을 혼합한 혼합박막을 형성함으로써 박막의 내식성, 내환경적 특성을 향상시켜 박막이 고온 고습에서 변색되거나 자외선에 오래 방치했을 때 변색되는 문제점을 해결할 수 있다.
또한, 상기와 같이 주석 또는 주석-인듐의 합금박막에 실리콘이 교차 적층된 합금박막을 형성할 경우 막의 두께가 두꺼워지면서 저항값이 떨어져 비전도 특성이 사라지는 문제점을 해결하여, 고저항 박막을 유지할 수 있는 효과가 있다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용 효과에 관한 자세한 사항은 본 발명의 명세서에 첨부된 도면에 의거한 이하의 상세한 설명에 의하여 보다 명확하게 이해될 것이다.
본 발명의 설명에 앞서 본 발명과 관련된 공지 기능 또는 구성에 대한 구체적인 기술은 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략하기로 한다.
또한, 후술 되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로 서 이는 사용자 및 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 따라서 그러한 정의는 본 명세서 전반에 걸쳐 기재된 내용을 바탕으로 판단되어야 할 것이다.
도 1은 본 발명의 바람직한 실시예에 따른 주석(Sn) 또는 주석(Sn)-인듐(In) 합금과 실리콘(Si)이 교대로 적층된 박막의 코팅과정을 나타낸 순서도이다.
먼저, 소정의 시트(sheet) 혹은 사출물을 형성하고(S110), 상기 결과물의 표면에 스퍼터링법을 이용하여 주석(Sn) 박막 또는 주석(Sn)-인듐(In)의 합금 박막을 코팅한다(S120). 다음으로, 상기 S120 단계에서 형성된 박막의 표면에 스퍼터링법을 이용하여 실리콘(Si) 박막을 코팅한다(S130).
상기 S120 단계 및 S130 단계를 복수 회 반복하여 수행함으로써(S140), 본 발명에 따른 케이스 외관의 박막 코팅과정이 완료된다.
이때, 상기 주석 박막, 주석-인듐 박막 및 실리콘 박막은 50nm 이하의 두께를 가지도록 코팅되는 것이 바람직하다.
도 2는 본 발명의 또 다른 실시예에 따른 주석(Sn) 또는 주석(Sn)-인듐(In)의 합금에 실리콘(Si)을 혼합한 혼합박막의 코팅과정을 나타낸 순서도이다.
먼저, 소정의 시트(sheet) 혹은 사출물을 형성한 후(S210), 상기 결과물의 표면에 스퍼터링법을 이용하여 주석(Sn) 또는 주석(Sn)-인듐(In)의 합금에 실리콘(Si)을 혼합한 혼합박막을 코팅함으로써(S220), 케이스 외관의 박막 코팅과 정이 완료된다.
이때, 상기 주석(Sn) 또는 주석(Sn)-인듐(In)의 합금에 실리콘(Si)을 혼합한 혼합박막에서, 실리콘(Si)의 혼합비율은 10~40 중량% 인 것이 바람직하다.
이와 같이 주석 또는 주석-인듐의 합금박막에 실리콘이 교차 적층된 합금박막을 구성하거나, 주석-인듐의 합금박막에 실리콘을 혼합한 혼합박막을 코팅하게 되면, 일반 주석 또는 주석-인듐 합금만을 코팅할 경우 고온 고습에서 변색되거나 자외선에 오래 방치했을 때 변색되는 문제점을 해결할 수 있다.
또한, 상기와 같이 주석 또는 주석-인듐의 합금박막에 실리콘이 교차 적층된 합금박막을 형성할 경우 막의 두께가 두꺼워지면서 저항값이 떨어져 비전도 특성이 사라지는 문제점을 해결할 수 있다. 즉, 종래기술과 같이 주속 또는 주석-인듐의 합금만을 코팅할 경우에는 막의 두께가 두꺼워질수록 저항값이 1MΩ 이하로 떨어져 비전도 특성이 사라지는 문제점이 있었으나, 본 발명의 실시예에서는 막의 두께를 두껍게 형성할 때 주석 또는 주석-인듐 합금의 막과 막 사이에 실리콘 박막층을 형성하여 전반적으로 저항값이 낮아지는 현상을 차단, 고저항 박막을 유지할 수 있게 하였다.
한편, 본 발명에 적용되는 스퍼터링(sputtering)법에 대하여 간략히 살펴보면, 스퍼터링(sputtering) 가스를 진공분위기로 이루어진 챔버(camber) 내로 주입하여 플라즈마를 생성시킨 후, 상기 플라즈마 내의 입자를 성막하고자 하는 타겟(target) 물질에 충돌시켜 이 충돌에 의해 타겟으로부터 분리된 물질을 기판(substrate)에 코팅(coating)시키는 방법이다.
일반적으로 스퍼터링(sputtering) 가스는 불활성 가스(inert gas)인 아르곤(Ar)을 사용한다. 스퍼터(sputter) 시스템은 타겟(target)을 음극(cathod)으로 사용하고, 기판을 양극(anode)으로 사용한다. 전원을 인가하면 주입된 스퍼터링(sputtering) 가스는 음극에서 방출된 전자와 충돌하여 이온화(Ar+)되고, 이 이온들은 음극인 타겟(target)으로 끌려서 타겟(target)과 충돌한다.
이 충돌에 의해 이온들이 갖고 있던 에너지는 타겟(target)으로 전이되고, 타겟(target) 물질의 원자, 분자 등이 챔버내로 방출되며, 이렇게 방출된 타겟물질이 기판 위에 박막으로 형성되는 것이다.
이러한 스퍼터링법을 이용한 박막의 제조기술은 코팅층의 두께를 수십 ㎚까지 정밀하게 조절할 수 있으며, 간단한 마스크를 사용하여 부분 코팅과정을 매우 용이하게 처리할 수 있다.
이상, 본 발명의 구체적인 실시 형태에 대하여 상세하게 기술하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서도 다른 구체적인 형태로 실시할 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 본 발명은 본 상세한 설명에 기재된 것에 한정되는 것은 아닌 것으로 이해되어야만 한다. 본 발명의 권리범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특 허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 실시형태는 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 바람직한 실시예에 따른 주석(Sn) 또는 주석(Sn)-인듐(In) 합금과 실리콘(Si)이 교대로 적층된 박막의 코팅과정을 나타낸 순서도이다.
도 2는 본 발명의 또 다른 실시예에 따른 주석(Sn) 또는 주석(Sn)-인듐(In)의 합금에 실리콘(Si)을 혼합한 혼합박막의 코팅과정을 나타낸 순서도이다.
Claims (5)
- 삭제
- 삭제
- 삭제
- 소정의 시트(sheet) 혹은 사출물을 형성하는 제1단계;상기 시트 혹은 사출물의 표면에 스퍼터링법을 이용하여 주석(Sn) 또는 주석(Sn)-인듐(In)의 합금에 실리콘(Si)을 혼합한 혼합박막을 코팅하는 제2단계;를 포함하는 것을 특징으로 하는 케이스 외관의 고저항 박막 코팅방법.
- 제4항에 있어서,상기 주석(Sn) 또는 주석(Sn)-인듐(In)의 합금에 실리콘(Si)을 혼합한 혼합박막에서, 실리콘(Si)의 혼합비율은 10~40 중량% 인 것을 특징으로 하는 케이스 외관의 고저항 박막 코팅방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070108767A KR100858704B1 (ko) | 2007-10-29 | 2007-10-29 | 케이스 외관의 고저항 박막 코팅방법 |
| PCT/KR2008/005597 WO2009057892A1 (en) | 2007-10-29 | 2008-09-22 | Method of coating exterior surface of case with high resistance thin film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070108767A KR100858704B1 (ko) | 2007-10-29 | 2007-10-29 | 케이스 외관의 고저항 박막 코팅방법 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080053649A Division KR20090043426A (ko) | 2008-06-09 | 2008-06-09 | 케이스 외관의 고저항 박막 코팅방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100858704B1 true KR100858704B1 (ko) | 2008-09-17 |
Family
ID=40023170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070108767A KR100858704B1 (ko) | 2007-10-29 | 2007-10-29 | 케이스 외관의 고저항 박막 코팅방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR100858704B1 (ko) |
| WO (1) | WO2009057892A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109291230A (zh) * | 2018-10-12 | 2019-02-01 | 福建省通通发科技发展有限公司 | 一种现代化氧化锆陶瓷手机外壳设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980702384A (ko) * | 1995-02-22 | 1998-07-15 | 씨. 에프. 브라아크만 | 유리 또는 세라믹 제품의 표면위에 보호 코팅층의 제조방법 |
| KR19990028992A (ko) * | 1996-05-14 | 1999-04-15 | 뮐러 르네 | 반사방지 코팅을 갖는 창유리 |
| KR20070074801A (ko) * | 2006-01-10 | 2007-07-18 | 바코스 주식회사 | 케이스 외관의 박막 코팅방법 |
| KR20070076028A (ko) * | 2006-01-17 | 2007-07-24 | 바코스 주식회사 | 케이스 외관의 유전체 박막 코팅방법 |
-
2007
- 2007-10-29 KR KR1020070108767A patent/KR100858704B1/ko not_active IP Right Cessation
-
2008
- 2008-09-22 WO PCT/KR2008/005597 patent/WO2009057892A1/en active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980702384A (ko) * | 1995-02-22 | 1998-07-15 | 씨. 에프. 브라아크만 | 유리 또는 세라믹 제품의 표면위에 보호 코팅층의 제조방법 |
| KR19990028992A (ko) * | 1996-05-14 | 1999-04-15 | 뮐러 르네 | 반사방지 코팅을 갖는 창유리 |
| KR20070074801A (ko) * | 2006-01-10 | 2007-07-18 | 바코스 주식회사 | 케이스 외관의 박막 코팅방법 |
| KR20070076028A (ko) * | 2006-01-17 | 2007-07-24 | 바코스 주식회사 | 케이스 외관의 유전체 박막 코팅방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109291230A (zh) * | 2018-10-12 | 2019-02-01 | 福建省通通发科技发展有限公司 | 一种现代化氧化锆陶瓷手机外壳设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2009057892A1 (en) | 2009-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100753656B1 (ko) | 케이스 외관의 박막 코팅방법 | |
| US9468114B2 (en) | Housing and electronic device using the same | |
| CN108156776B (zh) | 电子设备的壳体及其制备方法 | |
| CN107532288B (zh) | 反应性溅射法和层叠体膜的制造方法 | |
| CN103396012A (zh) | 一种采用金属或合金实现触控面板视窗边框图案及色彩的方法 | |
| KR100858704B1 (ko) | 케이스 외관의 고저항 박막 코팅방법 | |
| US20030203219A1 (en) | Plastic article with a film sputter deposited thereon | |
| WO2006132412A1 (ja) | 電極、配線及び電磁波遮蔽用の銀合金 | |
| KR100825418B1 (ko) | 케이스 외관의 정전기 방지용 박막 및 그 제조방법 | |
| KR100836876B1 (ko) | 케이스 외관의 유전체 박막 코팅방법 | |
| KR20090043426A (ko) | 케이스 외관의 고저항 박막 코팅방법 | |
| US20190352769A1 (en) | Housing of electronic device and method for manufacturing housing | |
| KR100963875B1 (ko) | 실리콘과 알루미늄의 합금을 이용한 박막 코팅방법 | |
| EP3028549B1 (en) | Conductive trace and method of forming conductive trace | |
| CN102061443B (zh) | 采用磁控溅射镀氧化锡膜的方法 | |
| CN107924248B (zh) | 导电性基板和导电性基板的制造方法 | |
| JP2007335619A (ja) | 電磁波シールド成形体の製造方法 | |
| CN111349889B (zh) | 一种黑色绝缘涂层及其制作方法 | |
| JP6670368B2 (ja) | 多層薄膜 | |
| KR20110017828A (ko) | 비전도 금속 코팅 방법 | |
| TWM621020U (zh) | 具色散現象的炫彩結構 | |
| KR20090126905A (ko) | 태양광 차단용 필름의 제조 방법 | |
| KR101131962B1 (ko) | 비전도 박막 코팅체 및 제조 장치 | |
| KR101646717B1 (ko) | 터치 스크린 기판 및 그 제조방법 | |
| US20030151365A1 (en) | Glass plate provided with electrodes made of a conducting material |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| A107 | Divisional application of patent | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120907 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20131002 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |