[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100833937B1 - Anisotropic conductive adhesive - Google Patents

Anisotropic conductive adhesive Download PDF

Info

Publication number
KR100833937B1
KR100833937B1 KR1020020017100A KR20020017100A KR100833937B1 KR 100833937 B1 KR100833937 B1 KR 100833937B1 KR 1020020017100 A KR1020020017100 A KR 1020020017100A KR 20020017100 A KR20020017100 A KR 20020017100A KR 100833937 B1 KR100833937 B1 KR 100833937B1
Authority
KR
South Korea
Prior art keywords
plating layer
anisotropic conductive
conductive particles
conductive adhesive
metal
Prior art date
Application number
KR1020020017100A
Other languages
Korean (ko)
Other versions
KR20030078212A (en
Inventor
이영호
정하천
임현태
김홍식
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020020017100A priority Critical patent/KR100833937B1/en
Publication of KR20030078212A publication Critical patent/KR20030078212A/en
Application granted granted Critical
Publication of KR100833937B1 publication Critical patent/KR100833937B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Conductive Materials (AREA)

Abstract

본 발명은 이방성 도전 접착제를 이용하여 전자기기를 접합시킬 때에 압력이 높거나, 부분적인 압력차가 발생했을 경우에도 통전 신뢰성을 유지하도록 하기 위한 것으로, 전도성 폴리머로 이루어진 심재와, 상기 심재의 외면을 감싸도록 형성된 적어도 하나 이상의 금속으로 이루어진 도금층으로 구비된 전도성 입자 및 상기 전도성 입자를 복수개 포함하는 수지재의 바인더를 포함하여 이루어진 것을 특징으로 하는 이방성 도전 접착제 또는 금속으로 이루어진 심재와, 상기 심재의 외면을 감싸도록 형성된 절연 코팅층과, 상기 절연 코팅층의 외면을 감싸도록 형성된 적어도 하나 이상의 금속으로 이루어진 도금층으로 구비된 전도성 입자 및 상기 전도성 입자를 복수개 포함하는 수지재의 바인더를 포함하여 이루어진 것을 특징으로 하는 이방성 도전 접착제에 관한 것이다.The present invention is to maintain the energization reliability even when the pressure is high or when a partial pressure difference occurs when the electronic device is bonded using an anisotropic conductive adhesive, the core material made of a conductive polymer and the outer surface of the core material And a core material made of an anisotropic conductive adhesive or metal, comprising a conductive material provided with a plating layer made of at least one metal and a binder made of a resin material comprising a plurality of the conductive particles, so as to surround the outer surface of the core material. An anisotropic conductive comprising an insulating coating layer formed, conductive particles provided with a plating layer made of at least one metal formed to surround the outer surface of the insulating coating layer and a binder of a resin material comprising a plurality of the conductive particles. It is about an adhesive.

Description

이방성 도전 접착제{Anisotropic conductive adhesive}Anisotropic conductive adhesive

도 1은 종래의 이방성 도전 접착제를 사용하였을 경우 부분적인 압력차가 발생하는 경우를 나타내는 도면.1 is a view showing a case where a partial pressure difference occurs when using a conventional anisotropic conductive adhesive.

도 2는 본 발명의 바람직한 일 실시예에 따른 이방성 도전 접착제의 전도성 입자의 구조를 나타내는 부분 파단 사시도.Figure 2 is a partially broken perspective view showing the structure of the conductive particles of the anisotropic conductive adhesive according to an embodiment of the present invention.

도 3a 및 도 3b는 각각 본 발명의 바람직한 다른 일 실시예에 따른 이방성 도전 접착제의 전도성 입자의 서로 다른 실시예를 나타내는 부분 파단 사시도.3A and 3B are partially broken perspective views respectively showing different embodiments of conductive particles of an anisotropic conductive adhesive according to another preferred embodiment of the present invention.

도 4a 내지 도 4c는 본 발명에 따른 이방성 도전 접착제를 이용하여 반도체 칩과 기판을 접합시키는 과정을 나타내는 도면들.4A to 4C are views illustrating a process of bonding a semiconductor chip and a substrate using an anisotropic conductive adhesive according to the present invention.

도 5는 본 발명에 따른 이방성 도전 접착제를 이용하여 접합한 상태에서 부분적인 압력차에 의해 전도성 입자들의 도금층이 파쇄된 상태를 나타낸 도면. 5 is a view showing a state in which a plated layer of conductive particles is crushed by a partial pressure difference in a bonded state using the anisotropic conductive adhesive according to the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

20,30: 전도성 입자 22,32: 심재20,30: conductive particles 22,32: core

24: 금속 도금층 34: 절연 코팅층24: metal plating layer 34: insulating coating layer

36: 금속 도금층 40: 이방성 도전 접착제36: metal plating layer 40: anisotropic conductive adhesive

42: 바인더 51: 기판42: binder 51: substrate

52: 전극 패드 53: 반도체 칩 52: electrode pad 53: semiconductor chip                 

56: 범프56: bump

본 발명은 이방성 도전 접착제에 관한 것으로, 더욱 상세하게는 수지재의 바인더에 포함되어 있는 복수개의 전도성 입자의 구조가 개선된 이방성 도전 접착제에 관한 것이다.The present invention relates to an anisotropic conductive adhesive, and more particularly to an anisotropic conductive adhesive with improved structure of a plurality of conductive particles contained in a resin binder.

반도체 소자를 기판에 전기적으로 접속하는 방식으로, 최근 반도체 패키지의 고기능 및 고밀도를 실현할 수 있는 플립 칩(Flip chip) 본딩 기술이 많이 사용되고 있다. 이 플립 칩 본딩 방식은 알루미늄 패드 위에 접속단자의 기능을 하는 범프가 형성된 칩과 기판의 패드를 이방성 도전 접착제 등을 이용하여 연결하는 방식이다. Recently, a flip chip bonding technique capable of realizing high functionality and high density of a semiconductor package has been widely used as a method of electrically connecting a semiconductor element to a substrate. The flip chip bonding method is a method of connecting a pad having a bump that functions as a connection terminal on an aluminum pad and a pad of a substrate using an anisotropic conductive adhesive or the like.

이러한 플립 칩 본딩방식에서 사용되는 이방성 도전 접착제는 미세한 회로기판의 접속이나, 액정디스플레이와 플렉시블 인쇄회로기판(FPC)의 접속, 반도체 IC와 IC 탑재용 회로기판의 미세 접합 및 탭(TAB) 본딩 등에 널리 사용되고 있다.The anisotropic conductive adhesive used in the flip chip bonding method is a connection of a fine circuit board, a connection of a liquid crystal display and a flexible printed circuit board (FPC), a fine bonding of a semiconductor IC and an IC mounting circuit board, and tap bonding (TAB). It is widely used.

이러한 이방성 도전 접착제는 미세 크기의 전도성 입자를 열경화성 열가소성 에폭시 수지 내에 분산 배치시켜 필름이나 페이스트 상태로 제작되는 것으로, 이방성 도전 필름의 상부에 커버 필름이 형성된 2층 구조를 갖거나, 반대측면에 절연 코팅막을 입혀 인접 범프나 리드 간에 발생될 수 있는 단락(short-circuit)을 방지할 수 있는 3층 구조를 갖는 것 등이 있다. The anisotropic conductive adhesive is produced in a film or paste state by dispersing fine particles of conductive particles in a thermosetting thermoplastic epoxy resin, and has a two-layer structure in which a cover film is formed on the anisotropic conductive film, or an insulating coating film on the opposite side. And a three-layer structure to prevent short-circuit that may occur between adjacent bumps or leads.                         

이렇게 이방성 도전 접착제는 수지재의 바인더 내부에 복수개의 전도성 입자들이 분산 배치되는 데, 이러한 전도성 입자들로는 초기에는 주로 카본 파이버(Carbon fiber)가 사용되었으며, 그 후 솔더 볼이 쓰였다가 니켈이나 은이 사용되었다. 그런데, 이렇게 전도성 입자로 니켈 금속 볼과 같이 단일의 금속 볼을 사용할 경우에는 가압 접착 시 칩의 범프나 기판의 패드부에 기계적 손상을 가할 수 있으며, 습기에 치명적이 되는 문제가 있었다.Thus, the anisotropic conductive adhesive is dispersed in a plurality of conductive particles in the binder of the resin material, mainly used as carbon fibers (Carbon fiber) initially, then used a solder ball was used nickel or silver. However, when a single metal ball such as nickel metal ball is used as the conductive particles, mechanical damage may occur on the bump part of the chip or the pad part of the substrate during pressure bonding, and there is a problem in that it is fatal to moisture.

이에 따라 최근에는 폴리머재로 심재를 형성하고, 그 위에 니켈이나 금 또는 니켈, 금의 혼합층으로 도금한 금속 코팅 폴리머가 사용되고 있고, 또 미세 피치의 접속을 위해 금속 도금층 위에 절연층을 다시 코팅한 전도성 입자도 사용되고 있다.Accordingly, recently, a metal coating polymer formed of a core material made of a polymer material and plated with a mixed layer of nickel, gold, or nickel and gold is used, and the conductive layer is coated again with an insulating layer on the metal plating layer for fine pitch connection. Particles are also used.

그러나, 이러한 전도성 입자는 칩의 범프와 패드간의 가압 높이가 적당할 경우에는 별 문제가 되지 않지만, 가압압력이 크거나, 범프의 가장자리에 단차가 진 영역이 존재할 경우에는 문제가 발생하게 된다. 곧, 본딩 압력이 너무 높을 경우에는 수지층 상에 배치되어 있는 전도성 입자의 표면 도금층이 깨지게 되고, 이에 따라 심재인 절연성 폴리머가 밖으로 노출되어 전기 전도도가 감소하게 되며, 심할 경우 전기적 접속이 이루어지지 않아 단선을 유발할 수 있게 된다.However, such conductive particles are not a problem when the pressing height between the bumps and the pads of the chip is appropriate, but a problem occurs when the pressing pressure is large or there is a stepped area at the edge of the bump. In other words, if the bonding pressure is too high, the surface plating layer of the conductive particles disposed on the resin layer is broken, and thus, the insulating polymer, which is a core material, is exposed to the outside, and the electrical conductivity is reduced. Can be triggered.

또한, 도 1과 같이, 범프의 평탄도가 좋지 않을 경우에도 부분적인 압력차이에 의해 상기 전도성 입자가 제역할을 수행하지 못하게 된다. 일반적으로 칩(1)의 알루미늄 패드(2) 상에 형성된 범프(3)는 패드(2)의 주변부를 둘러싸며 형성되어 있는 보호막인 패시베이션층(4)으로 인해 그 주변부의 높이가 중심부의 높이보다 더 높은 경우가 종종 발생된다. 이러한 범프(3)의 상부로 반도체 기판(5)의 접속 패드(6)가 접속할 때에는 칩(1)의 범프(3)와 기판(5)의 패드(6) 사이에 놓인 전도성 입자(8a)(8b)들은 상기 범프(3)의 표면 형상에 영향을 받게 된다. 곧, 범프(3)의 높이가 상대적으로 높은 가장자리부에 배치된 전도성 입자들(8b)은 범프(3)의 높이가 상대적으로 낮은 중심부에 배치된 전도성 입자들(8a)에 비해 가압에 따른 접착시 상대적으로 높은 압력을 받게 되고, 이에 따라 가장자리부에 배치된 전도성 입자들(8b)의 표면 도금층은 보다 쉽게 깨지게 되며, 이 부분에서 전기적 통전이 이루어지지 않게 된다. 이에 따라 전체 전기 전도도는 떨어지게 되는 문제가 발생된다.In addition, as shown in FIG. 1, even when the flatness of the bumps is not good, the conductive particles may not perform the role due to partial pressure difference. In general, the bump 3 formed on the aluminum pad 2 of the chip 1 has a passivation layer 4 which is a protective film formed surrounding the periphery of the pad 2, so that the height of the periphery thereof is greater than the height of the center portion. Higher cases often occur. When the connection pads 6 of the semiconductor substrate 5 are connected to the upper portions of the bumps 3, the conductive particles 8a (between the bumps 3 of the chips 1 and the pads 6 of the substrate 5) ( 8b) are affected by the surface shape of the bump 3. In other words, the conductive particles 8b disposed at the edge portion of which the height of the bump 3 is relatively high are higher than those of the conductive particles 8a disposed at the center portion of which the height of the bump 3 is relatively low. When subjected to a relatively high pressure, the surface plating layer of the conductive particles (8b) disposed at the edge is more easily broken, the electrical conduction is not made in this portion. This causes a problem that the overall electrical conductivity is lowered.

본 발명은 상기와 같은 문제를 해결하기 위한 것으로, 압력이 높을 경우에도 전기적 전도특성을 일정하게 유지할 수 있는 이방성 도전 접착제를 제공하는 데 그 목적이 있다.The present invention has been made to solve the above problems, and an object thereof is to provide an anisotropic conductive adhesive that can maintain a constant electrical conductivity even when the pressure is high.

본 발명의 다른 목적은 전기적 접속이 이루어지는 패드에 단차가 존재해 부분적인 압력차이가 발생할 경우에도 통전 가능하도록 하여 접속 신뢰성을 향상시킬 수 있는 이방성 도전 접착제를 제공하는 것이다.Another object of the present invention is to provide an anisotropic conductive adhesive that can be electrically energized even when there is a step difference in the pad to which the electrical connection is made so that a partial pressure difference occurs.

상기와 같은 목적을 달성하기 위하여, 본 발명은 전도성 폴리머로 이루어진 심재와, 상기 심재의 외면을 감싸도록 형성된 적어도 하나 이상의 금속으로 이루어진 도금층으로 구비된 전도성 입자 및 상기 전도성 입자를 복수개 포함하는 수지재 의 바인더를 포함하여 이루어진 것을 특징으로 하는 이방성 도전 접착제를 제공한다.In order to achieve the above object, the present invention provides a conductive material comprising a core material made of a conductive polymer, a plating layer made of at least one metal formed to surround the outer surface of the core material and a resin material comprising a plurality of the conductive particles. Provided is an anisotropic conductive adhesive comprising a binder.

본 발명의 다른 특징에 의하면, 상기 도금층은 니켈로 이루어진 제 1도금층을 포함하거나, 금으로 이루어진 제 2도금층을 포함하도록 할 수 있다.According to another feature of the invention, the plating layer may include a first plating layer made of nickel, or may include a second plating layer made of gold.

본 발명은 또한 상기 목적을 달성하기 위하여, 금속으로 이루어진 심재와, 상기 심재의 외면을 감싸도록 형성된 절연 코팅층과, 상기 절연 코팅층의 외면을 감싸도록 형성된 적어도 하나 이상의 금속으로 이루어진 도금층으로 구비된 전도성 입자 및 상기 전도성 입자를 복수개 포함하는 수지재의 바인더를 포함하여 이루어진 것을 특징으로 하는 이방성 도전 접착제를 제공한다.The present invention also provides a conductive particle provided with a core material made of a metal, an insulating coating layer formed to surround the outer surface of the core material, and a plating layer made of at least one metal formed to surround the outer surface of the insulating coating layer. And it provides an anisotropic conductive adhesive comprising a binder of a resin material comprising a plurality of the conductive particles.

또한, 이 때, 상기 도금층은 니켈로 이루어진 제 1도금층을 포함하도록 하거나, 금으로 이루어진 제 2도금층을 포함하도록 할 수 있다.In this case, the plating layer may include a first plating layer made of nickel, or may include a second plating layer made of gold.

이하, 첨부된 도면을 참고로 본 발명의 바람직한 실시예에 대해 보다 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

본 발명에 따른 이방성 도전 접착제는 수지재로 이루어진 바인더 내에 전기적으로 접속시키고자 하는 전자기기들의 전극 패드들을 통전시키는 전도성 입자들을 복수개 포함시키는 구성으로 이루어진다. 이러한 이방성 도전 접착제는 전도성 입자들을 포함하는 수지재의 바인더를 테이프 형태로 제조할 수 있으며, 페이스트 상태로 제조할 수도 있다. 또한, 이렇게 테이프 형태로 만들어진 바인더의 일면에는 이형지인 커버 필름을 부착하여 제품화할 수 있으며, 커버 필름과 바인더의 사이에는 전도성 입자들이 채워지지 않은 접착층을 더 형성할 수 있다. 뿐만 아니라, 상기 커버 필름이 부착되지 않은 바인더의 타면에는 절연 코팅막을 형성하여 인접 범프나 리드 간에 일어날 수 있는 단락발생을 방지하도록 구성할 수 있다. 이 밖에도 본 발명에 따른 전도성 입자들은 이를 포함하는 어떠한 구조의 이방성 도전 접착제에도 적용이 가능하다.The anisotropic conductive adhesive according to the present invention has a configuration including a plurality of conductive particles for energizing electrode pads of electronic devices to be electrically connected in a binder made of a resin material. The anisotropic conductive adhesive may be prepared in the form of a tape binder of a resin material containing conductive particles, it may be prepared in a paste state. In addition, one surface of the tape-shaped binder may be attached to a cover film which is a release paper and commercialized, and an adhesive layer may be further formed between the cover film and the binder without conductive particles. In addition, the insulating film may be formed on the other surface of the binder, to which the cover film is not attached, to prevent short circuits that may occur between adjacent bumps and leads. In addition, the conductive particles according to the present invention can be applied to any structure of anisotropic conductive adhesive including the same.

본 발명에 따른 이방성 도전 접착제는 열경화성 수지 또는 열가소성 수지로 이루어진 수지재의 바인더 내에 도 2에서 볼 수 있는 바와 같은 전도성 입자(20)를 복수개 분산 배치시킨다. 이 전도성 입자(20)는 바인더 내에 대략 10체적% 전후로 배치시키는 것이 바람직하다. 전도성 입자(20)를 바인더 내에 너무 많이 배치시키게 되면 접합시키는 전자기기에 있어 다른 전극 패드와도 접합되어 단락이 일어날 수 있기 때문이다. The anisotropic conductive adhesive according to the present invention disperses a plurality of conductive particles 20 as shown in FIG. 2 in a binder of a resin material made of a thermosetting resin or a thermoplastic resin. The conductive particles 20 are preferably disposed at about 10% by volume in the binder. This is because if the conductive particles 20 are disposed in the binder too much, a short circuit may occur due to bonding with other electrode pads in the electronic device to be bonded.

이렇게 바인더 내에 배치시키게 되는 전도성 입자로 본 발명의 바람직한 일 실시예에 따르면, 전도성 폴리머로 심재(22)를 형성하고, 그 외부를 니켈(Ni)로 도금하여 제 1도금층(24)을 형성한다. 이 심재(22)를 형성하는 전도성 폴리머는 기존에 알려진 폴리아닐린(Polyaniline), 폴리피롤(Polypyrrole), 폴리사이오펜(Polythiophene) 및 이들 유도체(derivative) 중 하나 이상을 혼합하여 사용하는 것일 수 있다. According to a preferred embodiment of the present invention as the conductive particles to be disposed in the binder, the core material 22 is formed of a conductive polymer, and the outside is plated with nickel (Ni) to form the first plating layer 24. The conductive polymer forming the core 22 may be a mixture of one or more of known polyaniline, polypyrrole, polythiophene, and derivatives thereof.

이 심재(22)의 외층을 구성하는 제 1도금층(24)인 니켈 도금층은 전도성 입자(20)에 소정의 경도를 부여하며, 아울러 이 전도성 입자(20)에 접합된 전자기기들의 패드 상호간의 전기전도도를 높일 수 있게 된다.The nickel plating layer, which is the first plating layer 24 constituting the outer layer of the core material 22, imparts a predetermined hardness to the conductive particles 20, and also provides electrical power between pads of electronic devices bonded to the conductive particles 20. The conductivity can be increased.

이렇게 심재(22)로 전도성 폴리머를 사용한 전도성 입자는 이 밖에도 다양한 구성으로 더 형성할 수 있는 데, 비록 도면으로 도시하지는 않았지만, 상기 제 1도금층 외에 금으로 제 2도금층을 더 형성할 수 있으며, 니켈의 제 1도금층 외에 금으로만 이루어진 제 2도금층만으로 금속 도금층을 형성할 수도 있다.The conductive particles using the conductive polymer as the core material 22 may be further formed in various configurations. Although not shown in the drawing, the second plating layer may be further formed of gold in addition to the first plating layer. In addition to the first plating layer of the metal plating layer may be formed only of the second plating layer consisting of only gold.

또한 이러한 전도성 입자는 상기 금속으로 이루어진 도금층 외층으로 별도의 절연 코팅층을 형성하여 미세 접합을 요하는 구조에서 타 입자와의 통전을 방지하여 단락의 위험을 방지하도록 할 수 있는 등 변형 가능한 어떠한 형태로도 사용될 수 있다.In addition, the conductive particles may be formed in any form that can be deformed, such as to form a separate insulating coating layer with the outer layer of the metal to prevent electricity from other particles in the structure requiring fine bonding to prevent the risk of short circuit. Can be used.

상기와 같은 전도성 입자는 그 심재(22)가 전도성 폴리머이기 때문에 접합압력이 높을 경우에도 그 심재를 구성하는 폴리머의 탄성으로 인해 적정한 변형을 일으켜 전극 패드들에 손상을 주지 않으며, 높은 압력으로 인하여 외층을 구성하는 금속 도금층이 깨졌을 경우에도 심재만으로 통전이 가능하도록 함에 따라 통전 신뢰성을 더욱 향상시킬 수 있다.Since the core 22 is a conductive polymer as described above, the conductive particles do not damage the electrode pads due to elasticity of the polymer constituting the core even when the bonding pressure is high, and do not damage the electrode pads. Even when the metal plating layer constituting the crack can be energized only by the core material, it is possible to further improve the electricity supply reliability.

상기와 같이 이방성 도전 접착제의 통전 신뢰성을 높여주기 위해, 본 발명의 바람직한 다른 일 실시예에 따르면, 수지재의 바인더 내에 분산 배치될 전도성 입자를 도 3에서 볼 수 있는 바와 같이 구성할 수 있다.According to another preferred embodiment of the present invention, the conductive particles to be dispersed and disposed in the binder of the resin material may be configured as shown in FIG. 3 in order to increase the energization reliability of the anisotropic conductive adhesive as described above.

곧, 도 3a에서 볼 수 있듯이, 상기 바인더 내에 배치될 전도성 입자(30)를 금속으로 이루어진 심재(32)와, 상기 심재(32)의 외면을 감싸도록 형성된 절연 코팅층(34)과, 상기 절연 코팅층의 외면을 감싸도록 형성된 적어도 하나 이상의 금속으로 이루어진 도금층(36)으로 구비되도록 하는 것이다. 3A, the core particles 32 made of metal, the insulating coating layer 34 formed to surround the outer surface of the core material 32, and the insulating coating layer may be disposed in the binder. It is to be provided with a plating layer 36 made of at least one metal formed to surround the outer surface of the.

상기 심재(32)를 형성하게 될 금속은 금, 은, 철, 구리, 니켈, 주석, 카드 늄, 비스무스, 알루미늄, 인듐, 팔라듐, 납, 아연 및 이들의 다양한 합금 등 경도에 무관하게 접속시키게 될 전자기기의 특성에 따라 다양하게 선택이 가능하다. 예컨대, 니켈과 같이 경도가 높은 금속을 심재(32)로 사용할 경우에는 접속시키게 될 패드들 간에 기계적 본딩특성을 향상시킬 수 있으며, 주석 및 그 합금과 같이 경도가 비교적 낮은 금속을 심재(32)로 사용할 경우에는 접속될 전자기기들의 패드의 손상을 최소화할 수 있다. 또한, 이 때에는 범프의 금층과 리드의 주석층과의 확산을 통해 물리적본딩이 가능하게 되므로 더욱 통전신뢰성을 향상시킬 수 있게 된다.The metal that will form the core 32 will be connected regardless of hardness such as gold, silver, iron, copper, nickel, tin, cadmium, bismuth, aluminum, indium, palladium, lead, zinc and various alloys thereof. Various choices are possible depending on the characteristics of the electronic device. For example, when a high hardness metal such as nickel is used as the core 32, mechanical bonding characteristics between pads to be connected can be improved, and a metal having a relatively low hardness such as tin and its alloy is used as the core 32. When used, damage to the pads of the electronic devices to be connected can be minimized. In this case, since physical bonding is possible through diffusion of the gold layer of the bump and the tin layer of the lead, the conduction reliability can be further improved.

이렇게 심재(32)로 금속을 사용하고, 그 외면을 절연 코팅한 다음 다시 금속으로 도금층(36)을 형성하는 데, 이 최외곽에 형성될 금속 도금층(36)은 니켈, 금, 알루미늄, 팔라듐, 인듐 등 산화에 강한 금속을 사용할 수 있다. 심재(32)와 금속 도금층(36)의 사이에 형성되는 절연코팅층(34)은 강한 압력에 따라 상기 전도성입자(30)가 눌릴 때에 어느 정도 타원형으로 변형이 가능하도록 완충역할을 하게 된다.In this way, a metal is used as the core material 32, and the outer surface is insulated and then coated to form a plating layer 36 with metal. The metal plating layer 36 to be formed on the outermost side is nickel, gold, aluminum, palladium, Metals resistant to oxidation such as indium can be used. The insulating coating layer 34 formed between the core 32 and the metal plating layer 36 serves as a buffer so that the conductive particles 30 may be deformed to some extent when the conductive particles 30 are pressed under a strong pressure.

또한 이러한 금속 도금층은 도 3b에서 볼 수 있듯이, 니켈의 제 1도금층(36a) 외층에 다시 금으로 제 2도금층(36b)을 형성한 이층구조가 될 수 있으며, 그 밖에도 다양하게 변형이 가능하다.In addition, as shown in FIG. 3B, the metal plating layer may have a two-layer structure in which a second plating layer 36b is formed of gold on the outer layer of the first plating layer 36a of nickel, and various other modifications may be made.

이렇게 금속으로 이루어진 심재(32)를 사용한 전도성 입자(30)를 포함하는 이방성 도전 접착제는 높은 압력에 따라 표면의 금속 도금층이 깨질 경우에도 하지의 심재(32)가 전도성을 띠는 금속이므로 이 심재에 의해서도 통전이 가능하게 되어 통전 신뢰성을 향상시킬 수 있게 된다. Thus, the anisotropic conductive adhesive including the conductive particles 30 using the core 32 made of metal is a conductive metal even when the metal plating layer on the surface is broken under high pressure. By this, energization is also possible, thereby improving the reliability of energization.                     

이러한 본 발명의 바람직한 실시예들에 따른 이방성 도전 접착제의 기능 및 작용을 보다 상세히 설명하면 다음과 같다. If described in more detail the function and action of the anisotropic conductive adhesive according to the preferred embodiments of the present invention.

도 4a 내지 도 4c는 전극 패드(52)가 형성된 기판(51) 상에 범프(56)가 형성된 반도체 칩(53)을 이방성 도전 접착제(40)를 이용해 접합시키는 과정을 나타내는 그림이다. 4A to 4C are diagrams illustrating a process of bonding the semiconductor chip 53 having the bumps 56 formed thereon onto the substrate 51 on which the electrode pads 52 are formed, using the anisotropic conductive adhesive 40.

우선, 도 4a에서 볼 수 있는 바와 같이, 소정의 패턴으로 전극 패드(52)가 형성되어 있는 기판(51)에 본 발명에 따른 이방성 도전 접착제(40), 즉, 수지재의 바인더(42) 내에 도 2 내지 도 3b에서 살펴본 바와 같은 전도성 입자(20)(30)들을 분산 배치시킨 이방성 도전 접착제(40)를 가압착시킨다. 전술한 바와 같이, 상기 이방성 도전 접착제(40)는 도 4a와 같은 테이프형상의 접착제를 사용할 수도 있으며, 페이스트 형태의 접착제를 기판(51)에 도포할 수도 있다. 또한, 전도성 입자들도 도 2를 참조로 설명된 실시예의 전도성 입자와 도 3a 및 도 3b를 참조로 설명된 실시예의 전도성 입자들이 혼합되어 배치될 수 있다.First, as shown in FIG. 4A, the anisotropic conductive adhesive 40 according to the present invention, that is, the binder 42 of the resin material, is formed on the substrate 51 on which the electrode pads 52 are formed in a predetermined pattern. The anisotropic conductive adhesive 40 in which the conductive particles 20 and 30 are dispersed and disposed as shown in FIGS. 2 to 3B is pressed. As described above, the anisotropic conductive adhesive 40 may use a tape-like adhesive as shown in FIG. 4A, and a paste-type adhesive may be applied to the substrate 51. In addition, the conductive particles may be disposed by mixing the conductive particles of the embodiment described with reference to FIG. 2 and the conductive particles of the embodiment described with reference to FIGS. 3A and 3B.

다음으로, 도 4b에서 볼 수 있듯이, 압착설비(60)에 의해 흡착되어 이송된 반도체 칩(53)이 상기 기판(51)에 접착되어 있는 이방성 도전 접착제(40) 위로부터 압착된다. 이 때 상기 이방성 도전 접착제(40)에는 소정의 열이 가해져 접착이 이루어지도록 할 수 있다.Next, as shown in FIG. 4B, the semiconductor chip 53 adsorbed and transferred by the crimping equipment 60 is compressed from the anisotropic conductive adhesive 40 adhered to the substrate 51. At this time, a predetermined heat is applied to the anisotropic conductive adhesive 40 may be made to bond.

상기 반도체 칩(53)은 그 상면에 알루미늄으로 만들어진 복수개의 본딩 패드(54)가 구비되어 있으며, 이 본딩 패드(54)의 가장자리부분으로는 패드(54)를 보호하기 위하여 패드의 중앙부가 노출되도록 페시베이션막(55)이 형성될 수 있다. 그리고 본딩 패드(54)의 상부로는 범프(56)가 형성되어 있다.The semiconductor chip 53 has a plurality of bonding pads 54 made of aluminum on an upper surface thereof, and the center portion of the pad is exposed to the edge of the bonding pad 54 to protect the pad 54. The passivation film 55 may be formed. A bump 56 is formed on the bonding pad 54.

상기와 같은 반도체 칩(53)과 기판(51)은 그 사이에 개재된 이방성 도전 접착제(40)에 의해 접착되는 데, 소정의 압력이 가해짐에 따라 도 4c에서 볼 수 있듯이, 기판(51)의 전극 패드(52)와 반도체 칩(53)의 범프(56) 사이에서 전도성 입자들(20)(30)이 배치되어 상기 패드(52)와 범프(56)를 통전시키게 된다.The semiconductor chip 53 and the substrate 51 as described above are bonded by the anisotropic conductive adhesive 40 interposed therebetween, as shown in FIG. 4C, as a predetermined pressure is applied, the substrate 51. The conductive particles 20 and 30 are disposed between the electrode pad 52 and the bump 56 of the semiconductor chip 53 to energize the pad 52 and the bump 56.

이렇게 본 발명에 따른 전도성 입자들을 포함하는 이방성 도전 접착제를 사용하여 전자기기들의 전극패드들을 접속시킬 경우에는 그 표면의 불균일로 인해 부분적인 압력차가 발생할 경우에도 통전이 가능하게 된다.Thus, when the electrode pads of the electronic devices are connected using the anisotropic conductive adhesive including the conductive particles according to the present invention, it is possible to conduct electricity even when a partial pressure difference occurs due to unevenness of the surface.

도 5은 이렇게 본 발명에 따른 이방성 도전 접착제를 사용하여 접속시켰을 경우에 범프의 표면의 불균일로 인하여 부분적인 압력차가 발생한 경우의 접속 상태를 나타낸 도면이다. 도 5에는 설명의 편의를 위해 바인더 내에 도 2를 참조로 설명한 실시예의 전도성 입자(20)들과 도 3a 및 도 3b를 참조로 설명한 실시예의 전도성 입자(30)들이 포함된 구조를 나타내었다.5 is a view showing a connection state in the case where a partial pressure difference occurs due to the unevenness of the surface of the bump when connected using the anisotropic conductive adhesive according to the present invention. 5 illustrates a structure including conductive particles 20 of the embodiment described with reference to FIG. 2 and conductive particles 30 of the embodiment described with reference to FIGS. 3A and 3B in a binder for convenience of description.

도 5에서 중심부(56a)보다 높이가 높게 형성된 범프(56)의 가장자리부(56b)는 중심부보다 압력이 높게 걸리게 된다. 따라서, 이 부분에 배치되는 전도성 입자들은 그 표면의 도금층이 깨지게 되는 데, 이럴 경우에도 그 중심에 위치된 심재(22)(32)들에 의해 범프(56)와 패드(52)는 통전이 가능하게 되어 전체적인 통전 신뢰성을 향상시킬 수 있게 된다.In FIG. 5, the edge portion 56b of the bump 56 having a height higher than that of the central portion 56a is applied with a higher pressure than the central portion. Therefore, the conductive particles disposed in this portion is broken the plating layer of the surface, even in this case, the bump 56 and the pad 52 can be energized by the core material (22, 32) located in the center It is possible to improve the overall power supply reliability.

상술한 바와 같은 본 발명에 따른 이방성 도전 접착제에 따르면, 다음과 같 은 효과를 얻을 수 있다.According to the anisotropic conductive adhesive according to the present invention as described above, the following effects can be obtained.

첫째, 미세한 접합을 요하는 전자기기들의 접합에 있어 심재까지 도전성을 갖는 전도성 입자를 사용하여 통전이 가능하도록 하기 때문에 접합 압력이 높아 표면의 금속 도금층이 깨질 경우에도 통전될 수 있다.First, in the bonding of electronic devices requiring fine bonding, it is possible to conduct electricity even when the metal plating layer on the surface is broken because the bonding pressure is high because the conduction is possible by using conductive particles having conductivity up to the core material.

둘째, 범프나 기타 접합되는 면의 불균일도의 영향을 비교적 덜 받게 되며, 이에 따라 전체적인 통전 신뢰성을 향상시킬 수 있다.Secondly, it is relatively less affected by the nonuniformity of bumps or other bonded surfaces, thereby improving the overall conduction reliability.

셋째, 기존의 제조 공정을 그대로 사용할 수 있어 생산성을 향상시킬 수 있다.Third, the existing manufacturing process can be used as it is, it is possible to improve the productivity.

본 발명은 첨부된 도면에 도시된 실시예를 참고로 설명한 것이나, 당해 기술 분야의 통상의 지식을 가진 자들에게는 다양한 변형 및 다른 실시예가 가능하다는 점이 이해될 것이다. 따라서 본원 발명의 보호범위는 첨부된 특허청구범위에 의해서 정해질 것이다.While the invention has been described with reference to the embodiments shown in the accompanying drawings, it will be understood that various modifications and other embodiments are possible to those skilled in the art. Therefore, the protection scope of the present invention will be defined by the appended claims.

Claims (6)

전도성 폴리머로 이루어진 심재와, 상기 심재의 외면을 감싸도록 형성된 적어도 하나 이상의 금속으로 이루어진 도금층으로 구비된 전도성 입자; 및Conductive particles having a core material made of a conductive polymer and a plating layer made of at least one metal formed to surround the outer surface of the core material; And 상기 전도성 입자를 복수개 포함하는 수지재의 바인더;를 포함하여 이루어진 것을 특징으로 하는 이방성 도전 접착제.An anisotropic conductive adhesive comprising a; a binder of a resin material comprising a plurality of the conductive particles. 제 1항에 있어서,The method of claim 1, 상기 도금층은 니켈로 이루어진 제 1도금층을 포함하는 것을 특징으로 하는 이방성 도전 접착제.The plating layer is an anisotropic conductive adhesive, characterized in that it comprises a first plating layer made of nickel. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 도금층은 금으로 이루어진 제 2도금층을 포함하는 것을 특징으로 하는 이방성 도전 접착제.The plating layer is an anisotropic conductive adhesive, characterized in that it comprises a second plating layer made of gold. 금속으로 이루어진 심재와, 상기 심재의 외면을 감싸도록 형성된 절연 코팅층과, 상기 절연 코팅층의 외면을 감싸도록 형성된 적어도 하나 이상의 금속으로 이루어진 도금층으로 구비된 전도성 입자; 및Conductive particles comprising a core material made of a metal, an insulating coating layer formed to surround the outer surface of the core material, and a plating layer made of at least one metal formed to surround the outer surface of the insulating coating layer; And 상기 전도성 입자를 복수개 포함하는 수지재의 바인더;를 포함하여 이루어진 것을 특징으로 하는 이방성 도전 접착제.An anisotropic conductive adhesive comprising a; a binder of a resin material comprising a plurality of the conductive particles. 제 4항에 있어서,The method of claim 4, wherein 상기 도금층은 니켈로 이루어진 제 1도금층을 포함하는 것을 특징으로 하는 이방성 도전 접착제.The plating layer is an anisotropic conductive adhesive, characterized in that it comprises a first plating layer made of nickel. 제 4항 또는 제 5항에 있어서,The method according to claim 4 or 5, 상기 도금층은 금으로 이루어진 제 2도금층을 포함하는 것을 특징으로 하는 이방성 도전 접착제.The plating layer is an anisotropic conductive adhesive, characterized in that it comprises a second plating layer made of gold.
KR1020020017100A 2002-03-28 2002-03-28 Anisotropic conductive adhesive KR100833937B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020017100A KR100833937B1 (en) 2002-03-28 2002-03-28 Anisotropic conductive adhesive

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020017100A KR100833937B1 (en) 2002-03-28 2002-03-28 Anisotropic conductive adhesive

Publications (2)

Publication Number Publication Date
KR20030078212A KR20030078212A (en) 2003-10-08
KR100833937B1 true KR100833937B1 (en) 2008-05-30

Family

ID=32377031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020017100A KR100833937B1 (en) 2002-03-28 2002-03-28 Anisotropic conductive adhesive

Country Status (1)

Country Link
KR (1) KR100833937B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724720B1 (en) * 2005-11-02 2007-06-04 중앙대학교 산학협력단 Conductive adhesive and connection method between terminals employing it
KR100863443B1 (en) * 2006-03-31 2008-10-16 엘지전자 주식회사 Anisotropic conductive paste and plasma display panel apparatus
KR102636170B1 (en) * 2023-06-12 2024-02-15 오컴퍼니 주식회사 Adhesive Composition For Bonding Mini/Micro LED

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010019770A (en) * 1999-08-30 2001-03-15 윤덕용 Fabrication method of wafer-level flip chip packages using pre-coated Anisotropic Conductive Adhesives

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010019770A (en) * 1999-08-30 2001-03-15 윤덕용 Fabrication method of wafer-level flip chip packages using pre-coated Anisotropic Conductive Adhesives

Also Published As

Publication number Publication date
KR20030078212A (en) 2003-10-08

Similar Documents

Publication Publication Date Title
TW392262B (en) Electric parts and semiconductor device and the manufacturing method thereof, and the assembled circuit board, and the electric device using the same
KR100386758B1 (en) Anisotropic conductor film, semiconductor chip, and method of packaging
US6081038A (en) Semiconductor chip package structure
US20020003299A1 (en) Chip carrier and method of manufacturing and mounting the same
US6509631B2 (en) Semiconductor device and liquid crystal module
US6518649B1 (en) Tape carrier type semiconductor device with gold/gold bonding of leads to bumps
US6420787B1 (en) Semiconductor device and process of producing same
JP2000269369A (en) Semiconductor device
KR20000063759A (en) High reliability non-conductive adhesives for non-solder flip chip bondings and flip chip bonding method using the same
EP1096565A2 (en) Sealed-by-resin type semiconductor device and liquid crystal display module including the same
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
CN1071493C (en) Semiconductor apparatus
JPH0432541B2 (en)
US20040061240A1 (en) Semiconductor device and fabrication process thereof
JP2000277649A (en) Semiconductor and manufacture of the same
KR100833937B1 (en) Anisotropic conductive adhesive
JP3279470B2 (en) Semiconductor device and manufacturing method thereof
US7847414B2 (en) Chip package structure
JPH0750726B2 (en) Semiconductor chip mounting body
JPS63122133A (en) Electrically connecting method for semiconductor chip
JP2002190544A (en) Wiring board, semiconductor device, and manufacturing method thereof
JPS6245138A (en) Manufacture of electronic part device
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP3198162B2 (en) Connection method for semiconductor integrated circuit device
CN101615607A (en) Chip-packaging structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140422

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160504

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee