KR100838639B1

KR100838639B1 - 반도체 기억장치의 검사 방법

Info

Publication number: KR100838639B1
Application number: KR1020067023295A
Authority: KR
Inventors: 유키노부 히코사카; 도모히로 다카마츠; 요시노리 오바타
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2006-11-07
Filing date: 2004-06-08
Publication date: 2008-06-16
Also published as: KR20070004087A

Abstract

반도체 기억장치의 검사 방법은 강유전체 커패시터를 사용한 비휘발성 메모리를 갖는 반도체 기억장치의 강유전체 커패시터에 대하여, 제 1 분극 상태에서 방치한 후, (a) 상기 제 1 분극 상태와 역의 제 2 분극 상태를 기입하는 공정과, (b) 상기 제 2 분극 상태를 방치하는 공정과, (c) 상기 제 2 분극 상태를 판독하는 공정을 포함하고, 상기 공정 (a)의 온도 또는 전압이 상기 공정 (c)의 온도 또는 전압보다 낮다. 임프린트 특성을 단시간에 평가하는 반도체 기억장치의 검사 방법이 제공된다.

분극 상태, 기입, 판독, 열방치, 임프린트

Description

반도체 기억장치의 검사 방법{METHOD FOR INSPECTING SEMICONDUCTOR MEMORY}

본 발명은 반도체 기억장치의 검사 방법에 관한 것으로서, 특히 강유전체를 이용한 반도체 기억장치의 검사 방법에 관한 것이다.

최근, 휴대용 기기의 보급, 에너지 절약의 요청, 폐기물 삭감의 요청 등에 따라, 전원을 끄더라도 기억 내용을 유지할 수 있는 비휘발성 기억장치의 수요가 높아지고 있다. 강유전체 커패시터를 이용한 반도체 기억장치(FeRAM)는 저전압 동작, 다수 회의 개서가 가능한 비휘발성 기억장치이며, 논리회로와 혼재된 집적회로 장치 등에 널리 이용된다.

도 6의 (a)는 강유전체 커패시터의 구성을 개략적으로 도시하는 단면도이다. 하부 전극(101), 상부 전극(102) 사이에 강유전체층(105)이 협지(挾持)되어서, 강유전체 커패시터를 구성하고 있다. 하부 전극은, 예를 들면 플레이트 선(PL)에 접속되고, 상부 전극은, 예를 들면 스위칭 트랜지스터를 거쳐서 비트 선(BL)에 접속된다.

하부 전극(101)에 대하여 상부 전극(102)에 상대적으로 정극성의 펄스 전압을 인가하면, 강유전체층(105)에 상향(上向)의 제 1 분극 상태(S1)가 남는다. 역극성의 펄스 전압을 인가하면, 강유전체층(105)에 하향(下向)의 제 2 분극 상 태(S2)가 남는다.

도 6의 (b)는 강유전체층 커패시터의 히스테리시스 특성을 나타내는 그래프이다. 가로축은 하부 전극(101)에 인가하는, 상부 전극을 기준으로 한 전압이다. 세로축은 강유전체층의 분극(P)(전하)을 나타낸다. 인가 전압을 주사하면, 화살표로 나타낸 바와 같이, 이력 특성(히스테리시스)을 따라 상태 변화한다. 히스테리시스 곡선이 전압축과 교차하는 지점의 전압이 항전압(Vc)이다. 이하 더 상세하게 설명한다. 이제, 강유전체층이 분극(S1)의 상태에 있고, 하부 전극(101)에 정극성의 펄스(Vp)를 인가하는 것으로 한다.

도 6의 (c)에 나타낸 바와 같이, 하부 전극의 전압의 증가와 동시에, 강유전체층은 화살표로 나타낸 바와 같이 상태 변화하고, 상향의 분극은 감소하고, 또한 전압을 증가해 가면 하향의 분극이 증가해 간다. 피크 전압(V1)에서 상태(T1)가 된다. 이 사이에, 정전하가 하부 전극에 유입되어, 상부 전극(102)으로부터 비트 선(BL)으로 정전하량(P)이 방출된다. 인가 전압의 강하와 동시에, 강유전체층은 상태(T1)로부터 상태(S2)로 변화된다. 이 변화와 함께 상부 전극(102)으로부터 비트 선(BL)으로 부전하량(Pa)이 방출된다.

도 6의 (d)는 분극 상태(S2)의 강유전체 커패시터의 하부 전극에 정극성의 펄스(Vp)을 인가했을 때의 상태 변화를 나타낸다. 펄스 전압의 상승과 동시에, 강유전체 커패시터는 S2로부터 T1으로 상태 변화하고, 상부 전극(102)으로부터 비트 선(BL)에 정전하량(U)이 방출된다. 펄스 전압이 하강하면, 강유전체 커패시터는 T1으로부터 S2로 상태 변화하고, 상부 전극(102)으로부터 비트 선(BL)으로 부전하 량(Ua)이 방출된다.

도 6의 (e)는 분극 상태(S2)의 강유전체 커패시터의 하부 전극에 부극성의 펄스(Vn)를 인가했을 때의 상태 변화를 나타낸다. 부극성의 펄스 전압(Vn)의 상승과 동시에, 강유전체 커패시터는 S2로부터 T2로 상태 변화하고, 상부 전극(102)은 비트 선(BL)으로 부전하량(N)을 방출한다. 부극성의 펄스 전압(Vn)의 하강과 동시에, 강유전체 커패시터는 T2로부터 S1으로 상태 변화하고, 상부 전극(102)은 비트 선(BL)으로 정전하량(Na)을 방출한다.

도 6의 (f)는 분극 상태(S1)의 강유전체 커패시터의 하부 전극에 부극성의 펄스(Vn)를 인가했을 때의 상태 변화를 나타낸다. 부극성의 펄스 전압의 상승과 동시에, 강유전체 커패시터는 S1으로부터 T2로 상태 변화하고, 상부 전극(102)으로부터 비트 선(BL)으로 부전하량(D)이 방출된다. 부극성의 펄스 전압이 하강하면, 강유전체 커패시터는 T2로부터 S1으로 상태 변화하고, 상부 전극(102)으로부터 비트 선(BL)으로 정전하량(Da)이 방출된다.

도 7의 (a)에 나타낸 바와 같이, 강유전체 커패시터에는 임프린트(imprint)라고 일컬어지는 현상이 나타난다. 도면에 있어서, 가로축, 세로축은 도 6의 (b)와 마찬가지로 하부 전극의 전압, 분극을 나타낸다. 분극 상태(S1)를 계속해서 유지하면, 히스테리시스 특성이 H0로부터 H1로 변화해 가는 경향이 있다. 역의 분극 상태(S2)를 계속해서 유지하면, 히스테리시스 특성이 H0로부터 H1과 역방향의 H2로 변화해 가는 경향이 있다.

도 7의 (b)에 나타낸 바와 같이, 분극 상태(S1)를 계속해서 유지해서, 히스 테리시스 특성이 H0로부터 H1로 임프린트되면, 그 후 역극성의 S2를 기입했을 때, 축적되는 분극량은 분극량(ΔP1)만큼 감소하게 된다.

도 7의 (c)에 나타낸 바와 같이, 분극 상태(S2)를 계속 유지해서, 히스테리시스 특성이 H0로부터 H2로 임프린트되면, 그 후 역극성의 S1을 기입했을 때, 축적되는 분극량은 분극량(ΔP2)만큼 감소하게 된다. 분극량이 감소해서 판독될 수 없게 되면, 기억장치의 기능이 상실되게 된다.

도 8의 (a)는 2 트랜지스터, 2 커패시터(2T/2C)의 FeRAM의 메모리 셀 구성 예를 나타낸다. 1개의 FeRAM 메모리 셀은, 2개의 강유전체 커패시터(Cx, Cy) 및 각각의 강유전체 커패시터의 상부 전극에 드레인 전극이 접속된 스위칭 트랜지스터(Tx, Ty)를 포함한다. 2개의 스위칭 트랜지스터(Tx, Ty)의 소스 전극은 비트 선(BL, /BL)에 접속되고, 게이트 전극은 워드 선(WL)에 공통적으로 접속되며, 강유전체 커패시터(Cx, Cy)의 하부 전극은 공통적으로 플레이트 선(PL)에 접속된다. 비트 선(BL, /BL) 사이에는 센스엠프(SA)가 접속되어 있다.

강유전체 커패시터(Cx, Cy)에는 역극성의 정보가 기억된다. 예를 들면 "1"을 기억할 경우, 강유전체 커패시터(Cx)에는 정보 "1"을 기억하고, 강유전체 커패시터(Cy)에는 "0"을 기억한다. 판독할 때에는, 비트 선(BL)과 비트 선(/BL)의 전압 차이를 센스엠프(sense amp)(SA)가 검출한다.

1 트랜지스터, 1 커패시터로 1개의 메모리 셀을 구성하는 1T/1C 구성도 이용할 수 있다. 이 경우, 예를 들면 우측의 트랜지스터와 강유전체 커패시터의 조합을 이용할 수 있어, 좌측의 트랜지스터와 강유전체 커패시터의 조합의 대신에 레퍼 런스 셀을 이용할 수 있다. 식별 가능한 전하량이 반감하지만, 본질적인 차이는 없으므로, 이하 2T/2C을 예로 들어서 설명한다.

도 8의 (b)는 FeRAM의 검사 순서를 도시한다. 도 8의 (c)는 도 8의 (b)의 순서에 따라서 1개의 FeRAM에 포함되는 2개의 강유전체 커패시터(Cx, Cy)에 인가되는 펄스 전압과 비트 선에 방출되는 전하 출력을 나타내는 다이어그램이다. 또한, 펄스 전압은 상부 전극을 기준전압으로 했을 때의 하부전극에 대한 전압으로 나타낸다.

우선, 단계(ST100)에서, 제 1 데이터의 기입이 행하여진다. 그 후, 동일 데이터의 판독, 역극성의 제 2 데이터의 기입, 판독이 행하여지므로, 제 1 데이터를 동일 상태(SS), 제 2 데이터를 역극성 상태(OS)라고 지칭한다.

도 8의 (c)의 좌측에 나타낸 바와 같이, 우선 커패시터(Cx, Cy)에 정극성의 펄스 전압(Vp)을 인가하고, 양쪽 커패시터를 "0"의 분극 상태로 일치시킨다. 계속해서 커패시터(Cx)에는 정극성의 펄스 전압, 커패시터(Cy)에는 부극성의 펄스 전압을 인가하고, 커패시터(Cx)에 "1"을, 커패시터(Cy)에 "O"을 기입한다. 제 1 데이터(SS)가 기억된다.

그 다음 단계(ST110)에서는, 제 1 데이터(SS)를 기입한 양쪽 커패시터를 가열 상태, 예를 들면 150℃로 장시간, 예를 들면 10시간 방치한다. 기억한 정보의 열화가 가열 상태에서 가속된다. 임프린트에 동반하는 히스테리시스 시프트가 발생할 가능성도 있다. 그 후, 단계(ST120)에서 제 1 데이터(SS)를 판독한다.

도 8의 (c)의 중앙 좌측에 나타낸 바와 같이, 양쪽 커패시터에 정극성의 펄 스 전압을 인가한다. 펄스 전압의 상승시에 커패시터(Cx)로부터는 "0"에 해당하는 정전하(U), 커패시터(Cy)로부터는 "1"에 해당하는 정전하(P)가 각각의 비트 선으로 방출되어, 그 차이에 의해 기억한 제 1 데이터(SS)를 판독한다. 판독에 의해 기억한 정보는 상실되므로, 판독된 정보에 기초하여, 다시 커패시터(Cx)에는 "0", 커패시터(Cy)에는 "1"을 기입한다. 분극이 감자(減磁)해 있으면, 제 1 데이터가 판독되지 않는 경우도 있다. 제 1 데이터(SS)의 판독에 의해, 보유(retention) 특성을 검사할 수 있다.

단계(ST130)에서 역극성의 제 2 데이터(OS)를 기입한다. 도 8의 (c)의 중앙 우측에 나타낸 바와 같이, 양쪽 커패시터에 정극성의 펄스 전압(Vp)을 인가해서 양쪽 커패시터를 "O"의 분극 상태로 일치시키고, 그 후 커패시터(Cx)에는 부극성의 펄스 전압(Vn)을 인가해서 "1"을 기입하고, 커패시터(Cy)에는 정극성의 펄스 전압(Vp)을 인가해서 "O"을 기입한다. 임프린트가 발생하고 있을 경우, 기억되는 분극은 감소하고 있다.

단계(ST140)에서 기입한 제 2 데이터를 일단, 예를 들면 5초 동안 방치한다. 완화(relaxation)나 온도의 안정화를 행하게 하여, 임프린트의 평가가 불충분해 지는 것을 방지하는 작용이 있다.

그 다음의 단계(ST150)에서, 제 2 데이터(OS)의 판독을 행한다. 도 8의 (c)의 우측에 나타낸 바와 같이, 양쪽 커패시터에 정극성의 펄스 전압(Vp)을 인가한다. 펄스 전압의 상승시에 커패시터(Cx)로부터는 "1"에 해당하는 정전하(P), 커패시터(Cy)로부터는 "0"에 해당하는 정전하(U)가 각각의 비트 선으로 방출되어, 그 차이에 의해 기억된 제 2 데이터(OS)를 판독한다. 판독에 의해 기억된 정보는 상실되므로, 판독된 정보에 기초하여, 다시 커패시터(Cx)에는 "1", 커패시터(Cy)에는 "0"을 기입한다.

제 1 데이터의 임프린트에 의해, 분극량이 감소해 있으면 제 2 데이터가 판독되지 않는 경우도 있다. 제 2 데이터(OS)의 판독에 의해, 임프린트 특성을 검사할 수 있다. 라이프 평가를 행할 때에는, 단계(ST150)로부터 단계(ST100)로 되돌아가, 동일한 검사 단계를 반복한다.

실제의 FeRAM의 검사에 있어서는, 전체 메모리 셀에 대하여 결함의 유무를 판정하는 디바이스 검사와, 선택한 메모리 셀에 대하여 판독된 전하량을 측정하는 모니터 검사가 행하여진다.

도 9의 (a)는 디바이스 검사와 모니터 검사의 조건을 정리해서 나타내는 표이다. 디바이스 검사와 모니터 검사의 전압, 온도, 시간을 각 단계마다 나타낸다. 디바이스 검사의 전압은 모두 동작 전압 영역 중의 최소 전압으로 한다. 조건을 엄격하게 해서 엄밀하게 판정하기 위함이다. 온도는, 열방치 단계(ST110)에서는 150℃이고, 다른 단계에서는 고온이다. 방치 시간은, 열방치 단계(ST110)에서는 10시간이고, 단계(ST140)에서는 5초이다. 모니터 검사의 전압은 동작 전압 영역의 중심 전압이다. 온도는, 열방치 단계(ST110)에서는 150℃이고, 다른 단계에서는 실온이다. 방치 시간은, 열방치 단계(ST110)에서는 10시간이고, 단계(ST140)에서는 30초이다. 디바이스 검사, 모니터 검사의 각각에 있어서, 데이터 기입, 판독의 공정의 전압, 온도는 일정하다.

FeRAM의 구성, 제조 방법은, 예를 들면 본 명세서에서 인용되고 있는 USP 5,953,619에 개시되어 있다. FeRAM의 검사 방법은, 예를 들면 본 명세서에서 인용되고 있는 USP 6,008,659에 개시되어 있다.

FeRAM에서 특히 문제가 되는 것은 임프린트의 검사다. 일본특허공개 제 2001-67896호 공보는 고온 보존의 전후에서 역극성의 데이터의 동작 가감 전압을 측정하고, 그 차이로부터 임프린트가 일어난 상태를 검사하는 것을 제안한다. 일본특허공개 제 2002-8397호 공보는 제 1 데이터를 최대동작 전압에서 기입하여(실시예에서는 소정의 임프린트가 일어나는 회수만 기입하여) 임프린트를 발생시킨 후, 역극성의 제 2 데이터의 기입, 방치, 판독을 행하여 임프린트를 반영한 검사를 행하는 것을 제안한다.

본 발명의 목적은 임프린트 특성을 단시간에 평가할 수 있는 반도체 기억장치의 검사 방법을 제공하는 것이다.

본 발명의 1 관점에 의하면, 강유전체 커패시터를 이용한 비휘발성 메모리를 갖는 반도체 기억장치의 강유전체 커패시터에 대하여,

(a) 제 1 분극 상태를 제 1 기입 전압에서 기입하는 공정,

(b) 상기 제 1 분극 상태를 열방치하는 공정,

(c) 상기 제 1 분극 상태를 제 1 판독 전압에서 판독하는 공정,

(d) 상기 공정 (c) 후, 상기 제 1 분극 상태에 역인 제 2 분극 상태를 기입하는 공정,

(e) 상기 제 2 분극 상태를 방치하는 공정, 및

(f) 상기 제 2 분극 상태를 제 2 판독 전압에서 판독하는 공정

을 포함하고, 기입, 판독의 전압, 온도의 적어도 한쪽이 공정에 따라 상이하고, 상기 공정 (a), (b), (c)에서 보유 성능을 검사하고, 이어지는 상기 공정 (d), (e), (f)에서 임프린트 성능을 검사하는 반도체 기억장치의 검사 방법이 제공된다.

본 발명의 다른 관점에 의하면, 강유전체 커패시터를 이용한 비휘발성 메모리를 갖는 반도체 기억장치의 강유전체 커패시터에 대하여, 제 1 분극 상태에서 방치한 후,

(a) 상기 제 1 분극 상태에 역인 제 2 분극 상태를 기입하는 공정,

(b) 상기 제 2 분극 상태를 방치하는 공정, 및

(c) 상기 제 2 분극 상태를 판독하는 공정

을 포함하고, 상기 공정 (a)의 온도 또는 전압이 상기 공정 (c)의 온도 또는 전압과 상이한 반도체 기억장치의 검사 방법이 제공된다.

임프린트를 크게 보이게 하거나, 가속함으로써 단시간에 임프린트 특성을 평가할 수 있다.

도 1은 강유전체 커패시터를 갖는 반도체 기억장치의 검사 방법의 흐름을 나타내는 흐름도.

도 2의 (a) 내지 (d)는 OS의 기입, 판독의 온도를 변화시킨 실험을 설명하는 표와 그래프.

도 3의 (a) 내지 (c)는 OS 기입 후의 방치를 고온으로 하고, 방치 시간을 변화시킨 경우의 실험을 설명하는 표와 그래프.

도 4의 (a) 내지 (c)는 OS 기입 전압을 변화시켰을 때의 실험을 설명하는 표와 그래프.

도 5의 (a) 내지 (c)는 OS 기입 전압을 변화시켰을 때의 실험을 설명하는 표와 그래프.

도 6의 (a) 내지 (f)는 강유전체 커패시터를 설명하는 단면도 및 그래프.

도 7의 (a) 내지 (c)는 강유전체 커패시터의 임프린트를 설명하는 그래프.

도 8의 (a) 내지 (c)는 강유전체 커패시터의 검사를 설명하는 등가회로도, 흐름도, 및 다이어그램.

도 9의 (a), (b)는 강유전체 커패시터의 검사 방법을 나타내는 표, 및 디바이스 검사의 라이프 측정 결과를 나타내는 그래프.

우선, 종래의 검사 방법으로 본 발명자들이 FeRAM 디바이스의 라이프 평가를 행한 결과를 나타낸다.

도 9의 (b)는 도 8의 (b)에 나타나 있는 검사 흐름을 반복적으로 행하여 불량 비트의 라이프 평가를 행한 결과를 나타내는 그래프이다. 가로축은 적산 시간을 나타내고, 세로축은 보유 특성(SS)과 임프린트 특성(OS)의 불량 비트수를 나타낸다. SS 불량 비트는 504시간의 라이프 평가에서 1 비트도 나오지 않고 양호하다. OS 불량 비트는 단시간에 1비트이고, 100시간을 넘을 때부터 증가하기 시작하 여, 504시간에서 5비트로 되었다. 불량 비트수는 극히 적으므로 임프린트의 발생을 검출하는데도 500시간 이상이나 걸렸다. 임프린트가 발생하는 것이 판명된 경우, 주로 강유전체층의 제조 공정을 개선하게 된다. 검출에 500시간 이상이나 걸리면, 피드백이 여간해서 걸리지 않고, 개발 시간이 길어져 개발 비용도 상승하게 된다.

도 1은 강유전체 커패시터를 갖는 반도체 기억장치의 검사 방법의 흐름을 나타내는 흐름도이다. 기본적으로는 도 8의 (b)에 나타낸 검사 방법과 동일한 SS 기입 단계(ST100), 열방치 단계(ST110), SS 판독 단계(ST120), OS 기입 단계(ST130), OS 방치 단계(ST140), OS 판독 단계(ST150)를 포함하지만, 데이터 기입과 데이터 판독의 전압, 온도를 변경해서 임프린트를 크게 보이게 하거나, 가속하는 것을 시도했다.

도 2는 OS의 기입, 판독의 온도를 변화시킨 실험을 설명하는 표와 그래프이다. 도 2의 (a)는 실험 조건을 정리해서 나타내는 표이다. 최상단에 나타낸 바와 같이, SS 기입 단계(ST100), OS 기입 단계(ST130), OS 방치 단계(ST140), OS 판독 단계(ST150)에 관하여 설명한다. SS 기입 단계(ST100)는 종래의 최저 전압, 고온 대신에, 3.6V, 실온(약 25℃)으로 행했다. 고전압에서 기입하는 편이 강유전체에 의해 특성을 부각시킬 것이라고 기대한 것이다. 열방치 단계(ST110), SS 판독 단계(ST120)는 종래와 마찬가지로 행했다.

OS 기입 단계(ST130)는 2.7V로, 온도를 -45℃, -5℃, 25℃로 행하고, 방치 단계(ST140)는 15분으로 길게 하며, 85℃의 고온으로 행하고, OS 판독 단계(ST150) 는 2.7V로, 온도를 -45℃와 85℃로 행했다. 기입 온도, 판독 온도의 조합은 (-45℃, -45℃), (-45℃, 85℃), (-5℃, 85℃로), (25℃, 85℃)의 4종류이다. -45℃는 최저 동작 온도, 85℃는 최고 동작 온도이다.

도 2의 (c)는 강유전체를 저온으로 했을 때에 기대되는 히스테리시스의 변화를 나타낸다. 저온으로 하면 히스테리시스는 파선으로부터 실선으로 나타낸 바와 같이 변화되어, 가로 방향(전압 방향)으로 넓어진다. 고전압(Vc)이 높아져, 기입이 어려워질 것이다.

도 2의 (d)는 강유전체를 고온으로 했을 때에 기대되는 히스테리시스의 변화를 나타낸다. 고온으로 하면 히스테리시스는 파선으로부터 실선으로 나타낸 바와 같이 변화되고, 세로 방향(분극 방향)이 축소된다. 분극이 감소(감자)함으로써, 판독이 어려워질 것이다.

도 2의 (b)는 실험 결과를 나타낸다. -45℃에서 기입, 판독을 행한 경우, 결함 비트수는 0이었다. 최저 동작 온도에서도 기입, 판독이 정상적으로 행해진다고 생각할 수 있다. 그런데, 판독 온도를 85℃로 변경하면, 결함 비트수는 1471로 증가했다. 임프린트가 크게 보이게 되는 것이다. 기입 온도를 -5℃로 승온하면 결함 비트수는 0이 되었다. 기입 온도를 25℃(실온)로 승온해도, 결함 비트수는 0이었다.

자세한 이유는 불분명하지만, OS를 저온에서 기입하고, 고온에서 판독하면, 임프린트가 강조되어서 검출할 수 있다고 생각된다. 디바이스 검사의 결함 판정 결과를 설명했지만, 모니터 검사를 행하여 전하량을 검출하면, 기입 온도, 판독 온 도의 온도차의 영향이 보다 명료해진다. 그 결과만으로는, 90℃의 온도차에서는 임프린트는 크게 보이지 않고, 130℃의 온도차에서는 임프린트가 현저하게 크게 보이게 된다. 100℃ 이상의 온도차가 바람직할 것이다.

도 1의 단계(ST130, ST150)를 각각 저온, 고온에서 행하는 것은 이러한 임프린트 강조 효과를 기대하는 것이다.

도 3은 OS 기입 후의 방치를 고온으로 하고, 방치 시간을 변화시켰을 경우의 실험을 설명하는 표와 그래프이다. 도 3의 (a)는 실험 조건을 정리해서 나타낸 표이다. SS 기입 단계(ST100)는 전압 3.7V, 실온(약25℃)으로 행했다. OS 기입 단계(ST130)는 2.6V, 실온에서 행하고, 그 후의 방치 단계(ST140)의 방치 시간을 0, 1, 10, 20, 60(분)으로 하고, 온도를 90℃로 했다. OS 판독 단계(ST150)는 2.6V, 실온에서 행했다.

도 3의 (b)는 OS 방치 시간 의존성을 나타내는 그래프이다. 가로축은 SS 열방치 시간의 적산치를 나타내고, 세로축은 OS 판독시의 커패시터(Cx)로부터의 전하량(P)과 커패시터(Cy)로부터의 전하량(U)의 차이를 나타낸다. OS 방치 시간 0, 1, 10, 20, 60(분)의 각 샘플에 대해서, 측정 결과를 도시하고 있다. 어느 조건에서도, 열방치 시간의 증가와 동시에 OS 전하량은 감소하고 있다. OS 전하량의 감소는 임프린트가 진행되고 있는 것을 나타낸다고 생각된다.

도 3의 (c)는 열방치 시간이 24시간인 때의 OS 전하량에 대하여, 열방치 시간이 1000 시간인 때의 OS 전하량이 어느 정도 감소했는지의 비율(OS 레이트)을 %로 나타낸 그래프이다. OS 방치 시간마다 OS 레이트를 나타낸다. 각 샘플에서 임 프린트가 발생한다고 생각되는 단계(ST100, ST110)는 동일하므로, OS 레이트의 절대치가 클수록, 임프린트의 영향이 강하게 나타나 있다고 생각된다. OS 방치 시간이 길어지면, OS 레이트의 절대치가 커지는 경향이 나타나지만, OS 방치 시간이 10분을 넘으면 증가의 경향은 포화하게 된다.

임프린트를 크게 보이기 위해서는, OS 방치 시간은 1O분 이상이 좋다는 것을 알 수 있다. 또한, OS 방치 온도를 최고 온도 85℃라고 하고 있지만, 그것보다 낮은 온도로 방치한 때에는, 방치 시간을 더 길게 하는 것이 바람직할 것이다. 도 1의 단계(ST140)의 고온, 10분 이상은 이를 나타낸다.

도 4는 OS 기입 전압을 변화시켰을 때의 실험을 설명하는 표와 그래프이다. 도 4의 (a)는 실험 조건을 정리해서 나타내는 표이다. SS 기입 단계(ST100), OS 판독 단계(ST150)는 도 3의 (a)와 마찬가지이다. OS 기입 단계(ST130)의 기입 전압을 2.2V, 2.6V, 3.0V로 변화시켰다. 온도는 실온이다. 또한, OS 방치 단계(ST140)를 20분으로 충분히 길게 하고, 온도도 또한 높게 90℃로 했다.

도 4의 (b)는 OS 기입 전압 의존성을 나타내는 그래프이다. 가로축은 SS 열방치 시간의 적산치를 나타내고, 세로축은 OS 판독시의 커패시터(Cx)로부터의 전하량(P)과 커패시터(Cy)로부터의 전하량(U)의 차이를 나타낸다. OS 기입 전압 3.0V, 2.6V, 2.2V의 각 샘플에 대해서, 측정 결과를 도시하고 있다. 어느 조건에서도, 열방치 시간의 증가와 동시에, OS 전하량은 감소하고 있다. OS 전하량의 감소는 임프린트가 진행되는 것을 나타낸다고 생각된다.

도 4의 (c)는 열방치 시간이 24시간인 때의 OS 전하량에 대하여, 열방치 시 간이 1000시간인 때의 OS 전하량이 어느 정도 감소했는지의 비율(OS 레이트)을 %로 나타낸 그래프이다. OS 기입 전압마다 OS 레이트를 나타낸다. 각 샘플에서 임프린트가 발생한다고 생각되는 단계(ST100, ST110)는 동일하므로, OS 레이트의 절대치가 클수록, 임프린트의 영향이 강하게 나타난다고 생각된다. OS 기입 전압이 낮아지게 되면, OS 레이트의 절대치가 커지는 경향이 나타나고 있다. 예를 들면, OS 기입은 최저 동작 전압에서 행하는 것이 바람직할 것이다. 도 1의 단계(ST130)의 저전압은 이를 나타낸다.

도 5는 SS 기입 전압을 변화시켰을 때의 실험을 설명하는 표와 그래프이다. 도 5의 (a)는 실험 조건을 정리해서 나타낸 표이다. SS 기입 단계(ST100)의 기입 전압을 4.4V, 3.7V, 3.0V로 변화시켰다. 온도는 실온이다. OS 기입 단계(ST130)는 전압 2.6V, 실온에서 행했다. 즉, SS 기입 전압은 SS판독 전압보다 높게 설정했다. OS 방치 단계(ST140), OS 판독 단계(ST150)는 도 4의 (a)와 마찬가지이다.

도 5의 (b)는 SS 기입 전압 의존성을 나타내는 그래프이다. 가로축은 SS 열방치 시간의 적산치를 나타내고, 세로축은 OS 판독시의 커패시터(Cx)로부터의 전하량(P)과 커패시터(Cy)로부터의 전하량(U)의 차이를 나타낸다. SS 기입 전압 4.4V, 3.7V, 3.0V의 각 샘플에 대해서, 측정 결과를 도시하고 있다. 어느 조건에서도, 열방치 시간의 증가와 동시에, OS 전하량은 감소하고 있다. OS 전하량의 감소는 임프린트가 진행된다는 것을 나타낸다고 생각된다.

도 5의 (c)는 열방치 시간이 24시간인 때의 OS 전하량에 대하여, 열방치 시간이 1000시간인 때의 OS 전하량이 어느정도 감소했는지의 비율(OS 레이트)을 %로 나타낸 그래프이다. SS 기입 전압마다 OS 레이트를 나타낸다. OS 기입, 방치, 판독은 동일한 조건이므로, OS 레이트의 절대치가 클수록, 임프린트가 강하게 발생하고 있다고 생각된다. SS 기입 전압이 높아지면, OS 레이트의 절대치가 커지는 경향이 나타나고 있다. 예를 들면, SS 기입은 최고 동작 전압에서 행하는 것이 바람직할 것이다. 도 1의 단계(ST100)의 고전압은 이를 나타낸다.

이상, 실시예에 따라 본 발명에 관하여 설명했지만, 본 발명이 이것들에 한정되는 것은 아니다. 예를 들면, 각종의 변경, 개량, 조합이 가능하다는 것은 당업자에게는 자명할 것이다.

Claims

강유전체 커패시터를 이용한 비휘발성 메모리를 갖는 반도체 기억장치의 강유전체 커패시터에 대하여,

(a) 제 1 분극 상태를 제 1 기입 전압에서 기입하는 공정,

(b) 상기 제 1 분극 상태를 열방치하는 공정,

(c) 상기 제 1 분극 상태를 제 1 판독 전압에서 판독하는 공정,

(d) 상기 공정 (c) 후, 상기 제 1 분극 상태에 역인 제 2 분극 상태를 제 2 기입 전압에서 기입하는 공정,

(e) 상기 제 2 분극 상태를 방치하는 공정, 및

(f) 상기 제 2 분극 상태를 제 2 판독 전압에서 판독하는 공정을 포함하고,

상기 공정 (d)의 온도가 상기 공정 (f)의 온도보다 낮고, 또는 상기 제 2 기입 전압이 상기 제 1 기입 전압보다 낮으며,

상기 공정 (a), (b), (c)에서 보유(retention) 성능을 검사하고, 이어지는 상기 공정 (d), (e), (f)에서 임프린트(imprint) 성능을 검사하는 것을 특징으로 하는 반도체 기억장치의 검사 방법.
삭제
제 1 항에 있어서,

상기 공정 (d)의 온도가 상기 공정 (f)의 온도보다 100℃ 이상 낮은 것을 특징으로 하는 반도체 기억장치의 검사 방법.
삭제
제 1 항 또는 제 3 항에 있어서,

상기 제 1 기입 전압이 상기 제 1 판독 전압보다 높은 것을 특징으로 하는 반도체 기억장치의 검사 방법.
제 1 항 또는 제 3 항에 있어서,

상기 공정 (e)가 상기 제 2 분극 상태를 10분 이상 방치하는 것을 특징으로 하는 반도체 기억장치의 검사 방법.
강유전체 커패시터를 이용한 비휘발성 메모리를 갖는 반도체 기억장치의 강유전체 커패시터에 대하여, 제 1 분극 상태에서 방치한 후,

(a) 상기 제 1 분극 상태에 역인 제 2 분극 상태를 기입하는 공정,

(b) 상기 제 2 분극 상태를 방치하는 공정, 및

(c) 상기 제 2 분극 상태를 판독하는 공정을 포함하고,

상기 공정 (a)의 온도 또는 전압이 상기 공정 (c)의 온도 또는 전압보다 낮은 것을 특징으로 하는 반도체 기억장치의 검사 방법.
삭제
제 7 항에 있어서,

상기 공정 (a)의 온도가 상기 공정 (c)의 온도보다 100℃ 이상 낮은 것을 특징으로 하는 반도체 기억장치의 검사 방법.
제 7 항 또는 제 9 항에 있어서,

상기 공정 (b)가 10분 이상의 방치인 것을 특징으로 하는 반도체 기억장치의 검사 방법.