[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100812875B1 - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR100812875B1
KR100812875B1 KR1020057022118A KR20057022118A KR100812875B1 KR 100812875 B1 KR100812875 B1 KR 100812875B1 KR 1020057022118 A KR1020057022118 A KR 1020057022118A KR 20057022118 A KR20057022118 A KR 20057022118A KR 100812875 B1 KR100812875 B1 KR 100812875B1
Authority
KR
South Korea
Prior art keywords
discharge
dielectric layer
electrode
layer
dielectric
Prior art date
Application number
KR1020057022118A
Other languages
English (en)
Other versions
KR20050118242A (ko
Inventor
모리오 후지타니
히로유키 요네하라
준이치 히비노
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20050118242A publication Critical patent/KR20050118242A/ko
Application granted granted Critical
Publication of KR100812875B1 publication Critical patent/KR100812875B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38Dielectric or insulating layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 효율의 향상과 고 화질화를 도모한 플라즈마 디스플레이 장치에 관한 것이다.
기판 사이에 격벽에 의해 구분된 방전 공간이 형성되도록 대향 배치한 1쌍의 전면측 및 배면측의 기판과, 격벽 사이에 방전 셀이 형성되도록 전면측의 기판에 배열하여 형성한 다수의 표시 전극과, 이 표시 전극을 덮도록 전면측의 기판에 형성한 유전체층과, 표시 전극 사이에서의 방전에 의해 발광하는 형광체층을 갖고, 유전체층을 유전율이 다른 적어도 2층 구조로 하고, 또한 유전체층의 방전 공간측의 표면에 방전 셀마다 오목부를 형성함으로써, 방전 영역을 제한하여 고 효율 방전을 실현하는 동시에, 유전율이 다른 2층 구조로 함으로써 막 두께를 얇게 하더라도 크로스토크를 억제할 수 있다.

Description

플라즈마 디스플레이 장치{PLASMA DISPLAY DEVICE}
도 1은 본 발명의 일 실시 형태에 의한 플라즈마 디스플레이 장치에 사용하는 PDP의 패널 구조를 도시하는 사시도,
도 2는 본 발명의 일 실시 형태에 있어서의 단일 방전 셀에 대응하는 전면 패널의 확대 사시도,
도 3은 본 발명의 일 실시 형태에 있어서의 방전 셀에 대응하는 전면 패널의 단면도,
도 4는 종래의 오목부가 없는 유전체층의 경우의 방전 셀에 대응하는 전면 패널의 단면도,
도 5는 종래의 플라즈마 디스플레이 장치에 사용하는 PDP의 패널 구조를 도시하는 사시도,
도 6은 표시 전극과 격벽에 의해 형성되는 방전 셀의 구성을 상세히 도시한 평면도이다.
본 발명은 표시 디바이스로서 알려져 있는 플라즈마 디스플레이 장치에 관한 것이다.
최근 쌍방향 정보 단말로서 대화면, 벽걸이 TV에 대한 기대가 높아지고 있다. 이를 위한 표시 디바이스로서, 액정 표시 패널, 필드 에미션 디스플레이, 일렉트로루미네선스 디스플레이 등의 수많은 것이 있고, 그 중의 일부는 시판되고, 일부는 개발중이다. 이들 표시 디바이스 중에서도 플라즈마 디스플레이 패널(이하, PDP라고 함)은, 자발광형으로 아름다운 화상 표시가 가능하고, 대화면화가 용이한 등의 이유로, PDP를 사용한 디스플레이는, 시인성(視認性)이 뛰어난 박형 표시 디바이스로서 주목받고 있으며, 고 정세화(精細化) 및 대화면화가 진행되고 있다.
이 PDP에는, 크게 나누어, 구동적으로는 AC형과 DC형이 있고, 방전 형식으로는 면 방전형과 대향 방전형의 2종류가 있는데, 고 정세화, 대화면화 및 제조의 간편성이라는 점에서, 현재는 AC형의 면 방전형 PDP가 주류를 차지하게 되었다.
도 5에 종래의 PDP의 패널 구조의 일례를 도시한다. 도 5에 도시하는 바와 같이 PDP는, 전면(前面) 패널(1)과 배면(背面) 패널(2)로 구성되어 있다. 전면 패널(1)은, 유리 기판 등의 투명한 전면측의 기판(3) 상에, 주사 전극(4)과 유지 전극(5)으로 쌍을 이루는 스트라이프 형상의 표시 전극(6)을 다수 쌍 배열하여 형성하고, 그 표시 전극(6)군을 덮도록 유전체층(7)을 형성하고, 그 유전체층(7) 상에 MgO로 이루어지는 보호막(8)을 형성함으로써 구성되어 있다. 또한, 주사 전극(4) 및 유지 전극(5)은, 각각 투명 전극(4a, 5a) 및 이 투명 전극(4a, 5a)에 전기적으로 접속된 Cr/Cu/Cr 또는 Ag 등으로 이루어지는 버스 전극(4b, 5b)으로 구성되어 있다. 또, 도시하고 있지 않으나, 상기 표시 전극(6) 사이에는, 차광막으로서의 블랙 스트라이프가 표시 전극(6)과 평행으로 다수 열 형성되어 있다.
또, 배면 패널(2)은, 상기 전면측의 기판(3)에 대향 배치되는 배면측의 기판(9) 상에, 표시 전극(6)과 직교하는 방향으로 어드레스 전극(10)을 형성하는 동시에, 이 어드레스 전극(10)을 덮도록 유전체층(11)을 형성하고, 어드레스 전극(10) 사이의 유전체층(11) 상에 어드레스 전극(10)과 평행으로 스트라이프 형상의 다수의 격벽(12)을 형성하고, 또한 이 격벽(12) 사이의 측면 및 유전체층(11)의 표면에 형광체층(13)을 형성함으로써 구성되어 있다. 또한, 컬러 표시를 위해 상기 형광체층(13)은, 통상 적, 녹, 청의 3색이 차례로 배치되어 있다.
그리고, 이들 전면 패널(1)과 배면 패널(2)은, 표시 전극(6)과 어드레스 전극(10)이 직교하도록, 미소한 방전 공간을 사이에 끼고 기판(3, 9)을 대향 배치하는 동시에, 주위를 봉착(封着) 부재에 의해 밀봉하고, 방전 공간에 네온 및 크세논 등을 혼합하여 이루어지는 방전 가스를 66500 Pa(500 Torr) 정도의 압력으로 봉입함으로써 PDP가 구성되어 있다. 따라서, PDP의 방전 공간은, 격벽(12)에 의해 다수의 구획으로 구분되어 있고, 이 격벽(12) 사이에 발광 화소 영역이 되는 다수의 방전 셀이 형성되도록 표시 전극(6)이 설치되는 동시에, 표시 전극(6)과 어드레스 전극(10)이 직교하여 배치되어 있다.
도 6은, 표시 전극(6)과 격벽(12)에 의해 형성되는 방전 셀의 구성을 상세히 도시한 평면도이다. 도 6에 도시하는 바와 같이, 주사 전극(4)과 유지 전극(5)을 방전 갭(14)을 사이에 끼고 배열함으로써 표시 전극(6)이 형성되고, 이 표시 전극 (6)과 격벽(12)으로 둘러싸인 영역이 발광 화소 영역(15)이 되고, 인접하는 방전 셀의 표시 전극(6) 사이는 비발광 영역(16)이 된다. 이 PDP에서는, 어드레스 전극(10), 표시 전극(6)에 인가되는 주기적인 전압에 의해 방전을 발생시키고, 이 방전에 의한 자외선을 형광체층(13)에 조사하여 가시광으로 변환시킴으로써 화상 표시가 행해진다.
플라즈마 디스플레이 장치에는, 한층의 고 휘도화, 고 효율화, 저 소비전력화, 저 비용화가 요구되고 있다. 고 효율화를 달성하기 위해서는, 방전을 제어하여 빛이 차폐되는 부분에서의 방전을 최대한 억제하는 것이 필요하다. 이 효율 향상의 방법의 하나로서, 예를 들면 일본국 특개평 8-250029호 공보에 기재되어 있는 바와 같이, 빛을 투과하지 않는 금속 행 전극(metal row electrode) 상의 유전체 막 두께를 두껍게 하여 금속 행 전극에서 마스크되는 부분의 발광을 억제하는 방법이 알려져 있다.
그러나, 상기 종래의 구조에서는, 금속 행 전극 상의 유전체의 막 두께를 두껍게 한 부분에서의 발광을 억제하기 위해서는, 유전체의 막 두께를 방전을 충분히 억제할 수 있는 막 두께까지 두껍게 할 필요가 있다. 그러나, 이 경우는, 배면판의 어드레스 전극으로부터의 거리가 멀어지게 되어, 어드레스시의 전압이 상승해 버릴 위험이 있다.
또한, 그 밖의 고 효율화로서, 개구율을 높여 형광체로부터의 발광의 취출 효율을 올리는 방법이 있지만, 전면측의 기판의 전극의 저 저항화를 목적으로 하여, 버스 전극은 빛을 통과시키지 않는 금속으로 형성되어 있기 때문에 개구율이 저하한다. 이 때문에, 취출 효율을 올리고자 하면 버스 전극을 가능한 한 발광 영역으로부터 떨어지게 할 필요가 있으나, 그 경우에는 평행으로 위치한 이웃의 셀의 전극과의 거리가 좁아져, 인접 셀 사이의 전하의 이동이 용이하게 발생하여 발광을 원하지 않는 셀이 발광하는, 소위 크로스토크가 발생하여, 표시 품질이 현저히 저하한다.
이렇게, 금속 전극 상의 방전을 억제하기 위해서는 전극 상의 유전체 막 두께를 충분히 크게 할 필요가 있기 때문에, 여기서도 어드레스시의 전압 상승을 일으키고, 또한 유전체 막 두께가 작은 경우에는 크로스토크를 억제할 수 없다고 하는 과제를 갖고 있었다.
본 발명은 이러한 과제를 해결하기 위해 이루어진 것으로, 효율의 향상과 화질의 향상을 도모하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 플라즈마 디스플레이 장치는 다음 구성을 갖고 있다. 즉, 기판 사이에 격벽에 의해 구분된 방전 공간이 형성되도록 대향 배치한 1쌍의 전면측 및 배면측의 기판과, 격벽 사이에 방전 셀이 형성되도록 전면측의 기판에 배열하여 형성한 다수의 표시 전극과, 이 표시 전극을 덮도록 전면측의 기판에 형성한 유전체층과, 표시 전극 사이에서의 방전에 의해 발광하는 형광체층을 가지고, 유전체층을 유전율이 다른 적어도 2층 구조로 하고, 또한 유전체층의 방전 공간측의 표면에 방전 셀마다 오목부를 형성한 것을 특징으로 하고 있 다.
즉, 본 발명에서는, 유전체층에 오목부를 형성함으로써 오목부에서의 정전용량이 커져, 전하가 오목부의 바닥면에 집중적으로 형성되어 방전 영역을 제한하여 고 효율 방전을 실현할 수 있는 동시에, 유전율이 다른 2층 구조로 함으로써 막 두께를 얇게 하더라도 크로스토크를 억제할 수 있다.
본 발명의 일 실시 형태에 의한 플라즈마 디스플레이 장치에 대해서, 도 1∼도 4의 도면을 이용하여 설명한다.
도 1에 본 발명의 일 실시 형태에 의한 플라즈마 디스플레이 장치에 사용하는 PDP의 패널 구조의 일례를 도시하고 있다. 도 1에 도시하는 바와 같이 PDP는, 전면 패널(21)과 배면 패널(22)로 구성되어 있다. 전면 패널(21)은, 플로트법에 의해 제작된 붕규산나트륨계 유리 등으로 이루어지는 유리 기판 등의 투명한 전면측의 기판(23) 상에, 주사 전극(24)과 유지 전극(25)으로 쌍을 이루는 스트라이프 형상의 표시 전극(26)을 다수 쌍 배열하여 형성하고, 표시 전극(26)군을 덮도록 유전체층(27)을 형성하고, 이 유전체층(27) 상에 MgO로 이루어지는 보호막(28)을 형성함으로써 구성되어 있다. 유전체층(27)은, 2층의 유전체층(27a, 27b)을 갖고 있다. 또한, 주사 전극(24) 및 유지 전극(25)은, 각각 투명 전극(24a, 25a) 및 이 투명 전극(24a, 25a)에 전기적으로 접속된 Cr/Cu/Cr 또는 Ag 등의 금속 전극으로 이루어지는 버스 전극(24b, 25b)으로 구성되어 있다. 또, 도시하지 않고 있지만, 표시 전극(26) 사이에는, 차광막으로서의 블랙 스트라이프가 표시 전극(26)과 평행으로 다수 열 형성되어 있다.
또, 배면 패널(22)은, 전면측의 기판(23)에 대향 배치되는 배면측의 기판(29) 상에, 표시 전극(26)과 직교하는 방향으로 어드레스 전극(30)을 형성하는 동시에, 이 어드레스 전극(30)을 덮도록 유전체층(31)을 형성하고 있다. 어드레스 전극(30) 사이의 유전체층(31) 상에는, 어드레스 전극(30)과 평행으로 스트라이프 형상의 다수의 격벽(32)을 형성하는 동시에, 이 격벽(32) 사이의 측면 및 유전체층(31)의 표면에 형광체층(33)을 형성하고 있다. 또한, 컬러 표시를 위해 상기 형광체층(33)은, 통상, 적, 녹, 청의 3색이 차례로 배치되어 있다.
그리고, 이들 전면 패널(21)과 배면 패널(22)은, 표시 전극(26)과 어드레스 전극(30)이 직교하도록, 미소한 방전 공간을 사이에 끼고 기판(23, 29)을 대향 배치하는 동시에, 주위를 봉착 부재에 의해 밀봉하고 있다. 그리고 방전 공간에 네온 및 크세논 등을 혼합하여 이루어지는 방전 가스를 66500 Pa(500 Torr) 정도의 압력으로 봉입함으로써 PDP가 구성되고 있다. 따라서, 방전 공간은 격벽(32)에 의해 다수의 구획으로 구분되어 있고, 이 격벽(32) 사이에 발광 화소 영역이 되는 다수의 방전 셀이 형성되도록 표시 전극(26)이 설치되는 동시에, 표시 전극(26)과 어드레스 전극(30)이 직교하여 배치되어 있다.
도 2는 단일의 방전 셀에 대응하는 전면 패널(21)의 확대 사시도를 도시하고, 도 3에는 방전 셀에 대응하는 전면 패널(21)의 단면도를 도시하고 있다. 도 2, 도 3에 도시하는 바와 같이, 유전체층(27)은, 표시 전극(26)을 덮도록 전면측의 기판(23) 상에 형성한 하층의 유전체층(27a)과, 이 위를 덮도록 방전 공간측에 형성되며, 하층의 유전체층(27a)과 유전율이 다른 상층의 유전체층(27b)으로 형성되 어 있다. 그리고, 유전체층(27)의 유전체층(27b)의 표면에는, 상기 방전 셀마다 오목부(27c)가 형성되어 있다. 이 오목부(27c)는, 상층의 유전체층(27b)만을 상기 방전 셀마다 도려내어 형성하고, 오목부(27c)의 바닥면이 하층의 유전체층(27a)이 되도록 형성해도 된다. 또, 바람직하게는 하층의 유전체층(27a)보다 상층의 유전체층(27b)의 유전율이 작아지도록 형성하는 편이 좋다. 또, 도 2에 도시하는 바와 같이, 오목부(27c)는 직방체 형상으로 형성되어 있다.
또, 이 유전체층(27)은, 소성함으로써 유리 소결체(유전체층)가 되는 것이며, 함유되는 유리 분말로서는, 예를 들면 ZnO-B2O3-SiO2계의 혼합물, PbO-B2O3-SiO2계의 혼합물, PbO-B2O3-SiO2-Al2O3계의 혼합물, PbO-ZnO-B2O3-SiO2계의 혼합물, Bi2O3-B2O3-SiO2계의 혼합물 등을 들 수 있다. 여기서, 유리의 유전율은 ZnO-B2O3-SiO2계 유리가 가장 낮고, PbO-B2O3-SiO2계, Bi2O3-B2O3-SiO2계의 순으로 커진다. 따라서, 본 발명에서는, 이 유전율이 다른 유리 분말을 적절히 사용하여 유전율이 다른 유전체층(27)을 형성하고 있다.
또, 본 발명에서는, 유전체층(27)에 오목부(27c)를 형성하고 있다. 유전체층(27)의 막 두께가 얇아진 오목부(27c)의 유전체층(27) 영역에서는 그 정전용량이 커지므로, 방전을 위한 전하는 오목부(27c)의 바닥면에 집중적으로 형성되어, 도 3의 A와 같이 방전 영역을 제한할 수 있다.
한편, 도 4에는 종래의 오목부가 없는 유전체층의 경우의 방전 셀에 대응하는 전면 패널의 단면도를 도시하고 있다. 이렇게, 오목부가 없는 종래의 구조에서 는, 유전체층(7)의 막 두께가 일정하기 때문에, 정전용량이 유전체층(7)의 면 상에서 일정해진다. 그 때문에, 도 4의 B와 같이 방전이 버스 전극(4b, 5b) 근방까지 확대되나, 이들 버스 전극은 금속 전극이기 때문에 빛이 차폐되는 부분의 형광체도 발광시켜 발광 효율이 저하한다.
따라서, 플라즈마 디스플레이 장치를 구성하는 PDP의 고 효율화를 달성하기 위해서는, 방전을 제어하여 차폐되는 부분에서의 방전을 최대한 억제하는 것이 필요하다. 이 때문에, 종래와 같이, 버스 전극이 되는 금속 행 전극 상의 유전체 막 두께를 두껍게 하여 금속 행 전극에서 마스크되는 부분의 발광을 억제하는 방법이 알려져 있으나, 이 경우에는 상술한 바와 같이 어드레스시의 전압 상승을 발생시킨다.
방전에 필요한 전하를 축적시키는 능력은 유전체층의 정전용량의 크기에 비례하며, 같은 유전율이면 정전용량은 유전체층의 막 두께에 반비례한다. 본 발명에서는, 유전체층을 2층 구조로 하여, 상층의 유전율을 저하시킴으로써 정전용량을 저하시킬 수 있으며, 상층의 막 두께를 두껍게 하지 않고 거기에 축적되는 전하의 양을 감소시킬 수 있기 때문에 방전을 용이하게 제어할 수 있게 된다.
또한, 그 밖의 고 효율화로서, 개구율을 높여 형광체로부터의 발광의 취출 효율을 올리는 방법이 있다. 전면 패널에 형성된 버스 전극은 금속으로 형성되어 있기 때문에 그 부분은 빛을 통과시키지 않아 개구율이 저하한다. 그래서 전술한 바와 같이, 버스 전극을 가능한 한 발광 영역으로부터 떨어지게 할 필요가 있지만, 그 경우에는 인접 셀과의 크로스토크가 발생하여 표시 품질이 저하한다.
본 발명에서는, 버스 전극부터 방전 갭측의 비발광 영역에 걸쳐 방전에 사용되는 전하량을 억제하는 것이 가능하게 하고 있다. 즉, 버스 전극부터 비발광 영역에서 막 두께가 두꺼워지는 상층의 유전체층(27b)의 유전율을 하층의 유전체층(27a)보다도 작게 하여, 그 영역의 정전용량을 작게 하여 거기에 축적되는 전하량을 억제할 수 있다. 또, 정전용량을 작게 하면, 그 부분에서의 방전 개시 전압도 상승하기 때문에, 그 부분에서의 방전이 더욱 억제되게 되고, 이것에 의해 인접 셀과의 크로스토크를 대폭 억제할 수 있다.
또한, 오목부(27c)의 형상은 상기 형상 이외에, 원기둥, 원뿔, 삼각기둥, 삼각뿔 등의 형상이어도 되고, 상기 실시 형태로 한정되는 것은 아니다.
다음에, 본 발명의 플라즈마 디스플레이 장치를 구성하는 PDP의 제조 방법에 대해서 설명한다.
먼저, 전면 패널의 전면측의 기판으로서의 유리 기판 상에, ITO나 SnO2 등으로 이루어지는 투명 전극 재료막을 스퍼터법 등에 의해, 약 100nm의 막 두께로 똑같이 막형성한다. 다음에, 투명 전극 재료막 상에, 노볼락 수지를 주성분으로 하는 포지티브형 레지스터를 1.5㎛∼2.0㎛의 막 두께로 도포하고, 원하는 패턴의 노광 건판을 통해 자외선을 노광하여 레지스터를 경화시킨다. 다음에, 알카리 수용액으로 현상을 행하여, 레지스터 패턴을 형성한다. 그 후, 염산을 주성분으로 하는 용액에 기판을 침지시켜 에칭을 행하고, 마지막으로 레지스터를 박리하여 투명 전극을 형성한다.
다음에, RuO2 등으로 이루어지는 흑색 안료, 글라스프릿(PbO-B2O3-SiO2계나 Bi2O3-B2O3-SiO2계 등)을 함유하는 흑색 전극 재료막과, Ag 등의 도전성 재료, 글라스프릿(PbO-B2O3-SiO2계나 Bi2O3-B2O3-SiO2계 등)을 함유하는 금속 전극 재료막으로 이루어지는 전극 재료막을 형성한다. 그 후, 원하는 패턴의 노광 건판을 통해 자외선을 조사하여 노광부를 경화시키고, 알카리성 현상액(0.3wt%의 탄산나트륨 수용액)을 사용하여 현상하여 패턴을 형성하고, 그 후 공기중에서 유리 재료의 연화점 이상의 온도로 소성을 행하여, 전극을 기판에 고착시킨다. 이렇게 투명 전극 상에 버스 전극을 형성함으로써, 전면 패널의 표시 전극을 형성할 수 있다.
다음에, 유리 분말, 결착 수지 및 용제를 함유하는 페이스트상의 유리 분말 함유 조성물(유리 페이스트 조성물)을, 예를 들면 다이코트법을 이용하여 전극이 고정된 유리 기판의 표면에 도포하고, 건조 후에 소성함으로써 상기 유리 기판의 표면에 유전체층을 형성한다. 또한, 유리 페이스트 조성물을 지지 필름 상에 도포하고, 도포막을 건조시켜 막 형성 재료층을 형성하고, 지지 필름 상에 형성된 막 형성 재료층(시트상 유전체 재료)을 사용하여 2층으로 이루어지는 유전체층을 형성해도 된다. 이 경우, 유전체층은 시트상 유전체 재료의 커버 필름을 박리한 뒤, 유전체 재료층의 표면이 유리 기판에 접하도록 시트상 유전체 재료를 겹치면서, 지지 필름측으로부터 가열 롤러로 압착하여 유리 기판에 고착한다. 그 후, 유리 기판 상에 고착된 유전체 재료층으로부터 지지 필름을 박리 제거한다. 이 때, 압착에 사용하는 수단으로는, 가열 롤러 이외에 가열하지 않는 단순한 롤러여도 된다. 또, 오목부를 형성하는 방법으로는, 방전 공간측의 상층에 상기 유리 페이스트 조성물에 감광성 재료를 첨가하여 감광성 유리 페이스트 조성물을 작성하여, 상술한 방법으로 전극을 덮은 뒤, 노광, 현상하여 발광 화소 영역에 오목부를 형성하도록 원하는 패턴을 형성하는 방법을 들 수 있다. 또, 상층과 하층의 유전체층에 함유되는 유리 분말의 유전율은, 각각 다르다.
그 후, MgO를 전자빔 증착법 등을 이용하여 유전체층 상에 막 두께 약 600nm의 보호막을 똑같이 막형성하여, 상층의 유전율과 하층의 유전율이 다르고 원하는 입체 구조의 유전체층을 갖는 PDP의 전면 패널이 얻어진다.
한편, PDP의 배면 패널의 제조 방법은 이하와 같다. 먼저 플로트법에 의해 제조된 배면 패널의 배면측의 기판으로서의 유리 기판에 대해, 전면 패널과 동일하게 하여 어드레스 전극을 형성한다. 그 위에 단층의 유전체층을 형성하고, 그 위에 격벽을 형성한다. 이 유전체층 및 격벽의 형성에 이용하는 재료로는, 유리 분말, 결착 수지 및 용제를 함유하는 페이스트상의 유리 분말 함유 조성물(유리 페이스트 조성물)을 조제한다. 유전체층은, 이 유리 페이스트 조성물을 지지 필름 상에 도포한 뒤, 도포막을 건조하여 막 형성 재료층으로서 형성하고, 지지 필름 상에 형성된 막 형성 재료층을, 어드레스 전극이 형성된 유리 기판의 표면에 상기 전면 패널과 같은 방법으로 전사(轉寫)에 의해 고착한다. 이 전사로 고착된 막 형성 재료층을 소성함으로써, 상기 유리 기판의 표면에 유전체층을 형성할 수 있다. 또, 격벽을 형성하는 방법으로는, 포토리소그래피법이나 샌드블라스트법 등을 이용하여 형성할 수 있다.
다음에, R, G, B에 대응하는 형광체를 도포하고 소성을 행하여 격벽 사이에 형광체층을 형성함으로써, 배면 패널을 얻을 수 있다.
그리고, 이렇게 하여 제작한 전면 패널과 배면 패널을, 각각의 표시 전극과 어드레스 전극이 거의 직각으로 교차하도록 위치 맞춤을 하여 대향 배치하고, 그 주변부를 시일재에 의해 봉착하여 접착한다. 그 후 격벽으로 구분된 공간의 가스의 배기를 행하고, 다음에 Ne, Xe 등의 방전 가스를 봉입하여 가스 공간을 밀봉함으로써 PDP를 완성시킬 수 있다.
이상과 같이 본 발명의 플라즈마 디스플레이 장치에 의하면, 유전체층을 유전율이 다른 적어도 2층 구조로 하고, 또한 상기 유전체층의 방전 공간측의 표면에 상기 방전 셀마다 오목부를 형성함으로써, 전하가 오목부의 바닥면에 집중적으로 형성되어 방전 영역을 제한하여 고 효율 방전을 실현할 수 있는 동시에, 유전율이 다른 2층 구조로 함으로써 막 두께를 얇게 해도 크로스토크를 억제할 수 있어, 효율의 향상과 화질의 향상을 달성할 수 있다.

Claims (1)

  1. 기판 사이에 격벽에 의해 구분된 방전 공간이 형성되도록 대향 배치한 1쌍의 전면측 및 배면측의 기판과, 상기 격벽 사이에 방전 셀이 형성되도록 상기 전면측의 기판에 배열하여 형성한 다수의 표시 전극과, 이 표시 전극을 덮도록 전면측의 기판에 형성한 유전체층과, 상기 표시 전극 사이에서의 방전에 의해 발광하는 형광체층을 갖고,
    상기 유전체층은, Bi2O3-B2O3-SiO2계의 유리 분말에 의해 구성한 하층과, ZnO-B2O3-SiO2계의 유리 분말에 의해 구성한 상층의 2층 구조이고,
    또한 상기 상층의 유전체층에 상기 방전 셀마다 상층의 유전체층만을 도려내어 오목부를 형성한 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020057022118A 2002-01-28 2003-01-27 플라즈마 디스플레이 장치 KR100812875B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00018080 2002-01-28
JP2002018080 2002-01-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020037014414A Division KR100547309B1 (ko) 2002-01-28 2003-01-27 플라즈마 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20050118242A KR20050118242A (ko) 2005-12-15
KR100812875B1 true KR100812875B1 (ko) 2008-03-11

Family

ID=27653556

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020057022118A KR100812875B1 (ko) 2002-01-28 2003-01-27 플라즈마 디스플레이 장치
KR1020037014414A KR100547309B1 (ko) 2002-01-28 2003-01-27 플라즈마 디스플레이 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020037014414A KR100547309B1 (ko) 2002-01-28 2003-01-27 플라즈마 디스플레이 장치

Country Status (7)

Country Link
US (1) US6812641B2 (ko)
EP (1) EP1381071B1 (ko)
JP (1) JP2003288847A (ko)
KR (2) KR100812875B1 (ko)
CN (1) CN1299312C (ko)
DE (1) DE60332303D1 (ko)
WO (1) WO2003065399A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003075302A1 (fr) * 2002-03-06 2003-09-12 Matsushita Electric Industrial Co., Ltd. Ecran a plasma
KR100653667B1 (ko) * 2002-03-06 2006-12-04 마쯔시다덴기산교 가부시키가이샤 플라즈마 디스플레이 장치
EP1406287A4 (en) * 2002-04-18 2008-09-10 Matsushita Electric Ind Co Ltd PLASMA DISPLAY
EP1434250B1 (en) * 2002-07-04 2010-12-08 Panasonic Corporation Plasma display panel
KR100733882B1 (ko) * 2004-11-23 2007-07-02 엘지전자 주식회사 플라즈마 디스플레이 패널
KR100658714B1 (ko) 2004-11-30 2006-12-15 삼성에스디아이 주식회사 감광성 조성물, 이를 포함하는 격벽 형성용 감광성페이스트 조성물, 및 이를 이용한 플라즈마 디스플레이패널용 격벽의 제조방법.
KR100728673B1 (ko) 2005-01-13 2007-06-15 엘지전자 주식회사 플라즈마 디스플레이 패널
JP4089739B2 (ja) * 2005-10-03 2008-05-28 松下電器産業株式会社 プラズマディスプレイパネル
KR20070039204A (ko) 2005-10-07 2007-04-11 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 제조방법
KR100659100B1 (ko) 2005-10-12 2006-12-21 삼성에스디아이 주식회사 디스플레이 장치와 이의 제조 방법
KR100696635B1 (ko) * 2005-10-13 2007-03-19 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 이의 제조방법
KR100730171B1 (ko) * 2005-11-23 2007-06-19 삼성에스디아이 주식회사 디스플레이 장치 및 그 제조방법
KR100777729B1 (ko) * 2005-12-30 2007-11-19 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
JP4770515B2 (ja) * 2006-02-28 2011-09-14 パナソニック株式会社 プラズマディスプレイパネル

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297209A (ja) * 1998-04-13 1999-10-29 Mitsubishi Electric Corp プラズマディスプレイパネル
JP2000156168A (ja) * 1998-11-20 2000-06-06 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1431093A (en) * 1972-04-18 1976-04-07 Fujitsu Ltd Gas discharge panel
JP3511667B2 (ja) * 1994-03-18 2004-03-29 富士通株式会社 面放電型ガス放電パネル
JP3442876B2 (ja) * 1994-08-31 2003-09-02 パイオニア株式会社 交流型プラズマディスプレイ装置
JP3224486B2 (ja) * 1995-03-15 2001-10-29 パイオニア株式会社 面放電型プラズマディスプレイパネル
JP3778223B2 (ja) * 1995-05-26 2006-05-24 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネル
JP3145279B2 (ja) * 1995-08-28 2001-03-12 大日本印刷株式会社 プラズマディスプレイパネル及びその製造方法
US6215246B1 (en) * 1997-02-03 2001-04-10 Lg Electronics Inc. Substrate structure of plasma display panel and its fabricating method
JP3106992B2 (ja) 1997-02-20 2000-11-06 日本電気株式会社 Ac面放電型プラズマディスプレイパネル
JP3327858B2 (ja) * 1999-01-28 2002-09-24 松下電器産業株式会社 プラズマディスプレイパネルおよびその製造方法
US6605834B1 (en) * 1999-02-08 2003-08-12 Lg Electronics Inc. Dielectric for plasma display panel and composition thereof
JP4205247B2 (ja) * 1999-03-30 2009-01-07 株式会社日立製作所 プラズマディスプレイ装置
JP3478167B2 (ja) 1999-04-21 2003-12-15 日本電気株式会社 プラズマディスプレイパネル及びその製造方法
DE60045786D1 (de) * 1999-04-28 2011-05-12 Panasonic Corp Plasmaanzeigetafel
JP3803256B2 (ja) 2000-01-26 2006-08-02 松下電器産業株式会社 プラズマディスプレイパネル及びプラズマディスプレイパネル表示装置
CN101090054B (zh) * 2000-01-26 2010-05-26 松下电器产业株式会社 消耗功率抑制效果良好的面放电型显示器件
JP2002025450A (ja) * 2000-07-12 2002-01-25 Mitsubishi Electric Corp Ac面放電型プラズマディスプレイパネル用基板、ac面放電型プラズマディスプレイパネル及びac面放電型プラズマディスプレイ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297209A (ja) * 1998-04-13 1999-10-29 Mitsubishi Electric Corp プラズマディスプレイパネル
JP2000156168A (ja) * 1998-11-20 2000-06-06 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル及びその製造方法

Also Published As

Publication number Publication date
EP1381071B1 (en) 2010-04-28
DE60332303D1 (de) 2010-06-10
EP1381071A4 (en) 2008-06-25
US20040124774A1 (en) 2004-07-01
US6812641B2 (en) 2004-11-02
KR100547309B1 (ko) 2006-01-26
KR20050118242A (ko) 2005-12-15
CN1299312C (zh) 2007-02-07
JP2003288847A (ja) 2003-10-10
EP1381071A1 (en) 2004-01-14
WO2003065399A1 (en) 2003-08-07
KR20030090802A (ko) 2003-11-28
CN1509489A (zh) 2004-06-30

Similar Documents

Publication Publication Date Title
KR100812875B1 (ko) 플라즈마 디스플레이 장치
JP2000082407A (ja) プラズマディスプレイパネル
KR19990033466A (ko) 아크 방전전극을 갖는 칼라 플라즈마 디스플레이패널
KR100653667B1 (ko) 플라즈마 디스플레이 장치
JP3438641B2 (ja) プラズマディスプレイパネル
JP4375113B2 (ja) プラズマディスプレイパネル
JP4195997B2 (ja) プラズマディスプレイパネルおよびその製造方法
JP4259190B2 (ja) プラズマディスプレイパネルの製造方法
KR100696635B1 (ko) 플라즈마 디스플레이 패널 및 이의 제조방법
JP2005116349A (ja) プラズマディスプレイ装置
JP3555469B2 (ja) ガス放電型表示装置とその製造方法
KR100759448B1 (ko) 플라즈마 디스플레이 장치 및 그 제조 방법
JP2003217461A (ja) プラズマディスプレイ装置
US20090021165A1 (en) Plasma display panel and method of manufacturing the same
KR100728211B1 (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
KR20050097251A (ko) 플라즈마 디스플레이 패널
JP2001273854A (ja) プラズマディスプレイパネル
KR100467686B1 (ko) 플라즈마 디스플레이 패널의 제조방법
JP2006024408A (ja) プラズマディスプレイパネル
JP2005135831A (ja) プラズマディスプレイパネル
JP2000133142A (ja) プラズマディスプレイパネル及びその製造方法
JP2009193947A (ja) プラズマディスプレイパネル
JP2005135832A (ja) プラズマディスプレイパネル
JP2007103148A (ja) プラズマディスプレイパネル
JP2006164526A (ja) プラズマディスプレイパネルとその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120223

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee