[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100810630B1 - Organic Electroluminenscence Device and Fabricating Method of the same - Google Patents

Organic Electroluminenscence Device and Fabricating Method of the same Download PDF

Info

Publication number
KR100810630B1
KR100810630B1 KR1020040098268A KR20040098268A KR100810630B1 KR 100810630 B1 KR100810630 B1 KR 100810630B1 KR 1020040098268 A KR1020040098268 A KR 1020040098268A KR 20040098268 A KR20040098268 A KR 20040098268A KR 100810630 B1 KR100810630 B1 KR 100810630B1
Authority
KR
South Korea
Prior art keywords
electrode
kpa
source
layer
thickness
Prior art date
Application number
KR1020040098268A
Other languages
Korean (ko)
Other versions
KR20060059095A (en
Inventor
천필근
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040098268A priority Critical patent/KR100810630B1/en
Publication of KR20060059095A publication Critical patent/KR20060059095A/en
Application granted granted Critical
Publication of KR100810630B1 publication Critical patent/KR100810630B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/321Inverted OLED, i.e. having cathode between substrate and anode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기전계발광소자 및 그의 제조 방법에 관한 것으로, 보다 자세하게는 유기전계발광소자를 제 1 전극(캐소드)/EL/제 2 전극(애노드)으로 이루어진 역(Inverted) 구조로 바꾸어 박막트랜지스터의 소오스/드레인 전극 형성 시 제 1 전극을 동시에 형성함으로써, 비아홀(via hole) 공정 및 제 1 전극 형성 단계를 생략하여 공정 마스크 수 저감으로 인해 제조 비용을 절감하고 공정을 단순화 할 수 있는 유기전계발광소자 및 그의 제조 방법에 관한 것이다. The present invention relates to an organic light emitting display device and a method of manufacturing the same, and more particularly, to convert an organic light emitting display device into an inverted structure including a first electrode (cathode) / EL / second electrode (anode). By simultaneously forming the first electrode when forming the source / drain electrodes, the organic light emitting device can reduce the manufacturing cost and simplify the process by reducing the number of process masks by omitting the via hole process and the first electrode forming step. And a method for producing the same.

유기전계발광소자, 제 1 전극(캐소드)/EL/제 2 전극(애노드), 마스크 저감Organic EL device, first electrode (cathode) / EL / second electrode (anode), mask reduction

Description

유기전계발광소자 및 그의 제조 방법{Organic Electroluminenscence Device and Fabricating Method of the same}Organic electroluminescent device and its manufacturing method {Organic Electroluminenscence Device and Fabricating Method of the same}

도 1은 종래의 유기전계발광소자 및 그의 제조 방법을 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a conventional organic light emitting display device and a method of manufacturing the same.

도 2는 본 발명에 따른 전면 발광 유기전계발광소자 및 그의 제조 방법을 설명하기 위한 단면도이다.2 is a cross-sectional view illustrating a top-emitting organic light emitting display device and a method of manufacturing the same according to the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

300 : 기판 310 : 반도체층300 substrate 310 semiconductor layer

320 : 게이트 절연막 330 : 게이트320: gate insulating film 330: gate

340 : 층간 절연막 341 : 콘택홀340: interlayer insulating film 341: contact hole

345 : 소오스/드레인 전극 350 : 제 1 전극345: source / drain electrode 350: first electrode

370 : 화소정의막(PDL) 380 : 유기막층 370: pixel definition layer (PDL) 380: organic layer

390 : 제 2 전극390: second electrode

본 발명은 유기전계발광소자 및 그의 제조 방법에 관한 것으로, 보다 자세하 게는 유기전계발광소자를 제 1 전극(캐소드)/EL/제 2 전극(애노드)으로 이루어진 역(Inverted) 구조로 바꾸어 박막트랜지스터의 소오스/드레인 전극 형성 시 제 1 전극을 동시에 형성하는 유기전계발광소자 및 그의 제조 방법에 관한 것이다. The present invention relates to an organic light emitting display device and a method of manufacturing the same, and more particularly, to convert the organic light emitting display device into an inverted structure including a first electrode (cathode) / EL / second electrode (anode). An organic light emitting device and a method for manufacturing the same, which simultaneously form a first electrode when forming a source / drain electrode of the present invention.

평판표시소자(Flat Panel Display Device) 중에서 유기전계발광소자 (OLED;Organic Electroluminescence Device)는 자발광이며, 시야각이 넓고, 응답속도가 1ms이하로 빠르고, 얇은 두께와 낮은 제작비용 및 높은 콘트라스트(Contrast) 등의 특성을 나타낸다.Among flat panel display devices, organic electroluminescence devices (OLEDs) are self-luminous and have a wide viewing angle and a fast response time of 1 ms or less, thin thickness, low manufacturing cost, and high contrast. And other properties.

유기전계발광소자는 애노드 전극과 캐소드 전극 사이에 유기발광층을 포함하고 있어 애노드 전극으로부터 공급받는 홀과 캐소드 전극으로부터 받은 전자가 유기발광층 내에서 결합하여 정공-전자 쌍인 여기자를 형성하고 다시 상기 여기자가 바닥상태로 돌아오면서 발생되는 에너지에 의해 발광하게 된다. The organic light emitting device includes an organic light emitting layer between an anode electrode and a cathode electrode, so that holes supplied from the anode electrode and electrons received from the cathode electrode combine in the organic light emitting layer to form an exciton which is a hole-electron pair, and the exciton is bottomed. The light emitted by the energy generated when returning to the state.

일반적으로 유기전계발광소자는 매트릭스 형태로 배치된 N×M 개의 화소들을 구동하는 방식에 따라 수동 매트릭스(Passive matrix)방식과 능동 매트릭스 (Active matrix)방식으로 나뉘어지는데, 수동 매트릭스방식은 그 표시 영역이 애노드 전극과 캐소드 전극에 의하여 단순한 매트릭스 형태의 소자로 구성되어 있어 제조가 용이하지만 해상도, 구동전압의 상승, 재료의 수명저하 등의 문제점으로 인하여 저해상도 및 소형 디스플레이의 응용분야로 제한된다. 반면 능동 매트릭스방식은 표시 영역이 각 화소마다 박막트랜지스터를 장착하여 유기전계발광소자의 화소수와 상관없이 일정한 전류를 공급함에 따라 안정적인 휘도를 나타낼 수 있으며 또한 전력소모가 적어, 고해상도 및 대형디스플레이의 적용에 유리하다는 장점을 갖 고 있다.In general, an organic light emitting display device is divided into a passive matrix method and an active matrix method according to a method of driving N × M pixels arranged in a matrix form. The anode electrode and the cathode electrode are composed of a simple matrix-type device, which is easy to manufacture, but is limited to applications of low resolution and small displays due to problems such as resolution, increase in driving voltage, and deterioration of material life. On the other hand, in the active matrix method, the display area is equipped with a thin film transistor for each pixel to supply a stable current regardless of the number of pixels of the organic light emitting display device, thereby showing stable luminance and low power consumption, thereby applying high resolution and large display. It has the advantage of being advantageous.

또한, 유기전계발광소자는 유기발광층으로부터 발생된 광이 방출되는 방향에 따라 배면 발광형과 전면 발광형으로 나뉘어지는데, 배면 발광형은 형성된 기판측으로 광이 방출되는 것으로서 유기발광층 상부에 반사전극이 형성되고 상기 유기발광층 하부에는 투명전극이 형성되어진다. 여기서, 유기전계발광소자가 능동 매트릭스 방식을 채택할 경우에 박막트랜지스터가 형성된 부분은 광이 투과하지 못하게 되므로 빛이 나올 수 있는 면적이 줄어들 수 있다. 이와 달리, 전면 발광형은 유기발광층 상부에 투명전극이 형성되고 상기 유기발광층 하부에 반사전극이 형성됨으로써 광이 기판측과 반대되는 방향으로 방출되어지므로 빛이 투과하는 면적이 넓어지므로 휘도가 향상될 수 있다. In addition, the organic light emitting device is divided into a bottom emission type and a front emission type according to the direction in which the light emitted from the organic light emitting layer is emitted. The bottom emission type emits light toward the formed substrate, and a reflective electrode is formed on the organic light emitting layer. The transparent electrode is formed under the organic light emitting layer. In this case, when the organic light emitting diode adopts the active matrix method, the area where the thin film transistor is formed may not transmit light, thereby reducing the area where light can be emitted. On the other hand, in the front emission type, since a transparent electrode is formed on the organic light emitting layer and a reflective electrode is formed on the organic light emitting layer, light is emitted in a direction opposite to the substrate side, so that the light transmitting area is widened, so that the luminance can be improved. Can be.

도 1은 종래의 유기전계발광소자 및 그의 제조 방법을 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a conventional organic light emitting display device and a method of manufacturing the same.

도 1을 참조하면, 종래의 유기전계발광소자는 기판(100) 상에 버퍼층(105)이 형성되어 있다. Referring to FIG. 1, in the conventional organic light emitting display device, a buffer layer 105 is formed on a substrate 100.

상기 버퍼층(105) 상에 소오스/드레인 영역(110c,110a) 및 채널 영역(110b)을 구비하는 반도체층(110)이 적층 후 포토레지스트(PR;Photo Resist) 패턴을 제 1 마스크로 이용하여 패터닝되어 형성되어 있다.After the semiconductor layer 110 including the source / drain regions 110c and 110a and the channel region 110b is stacked on the buffer layer 105, patterning is performed using a photoresist (PR) pattern as a first mask. It is formed.

상기 반도체층(110) 상부에 기판 전면에 걸쳐 게이트 절연막(120)이 형성되어 있다. 상기 게이트 절연막(120) 상에 상기 반도체층(110)의 채널 영역(110b)에 대응되도록 금속 물질이 적층된 후 제 2마스크를 이용하여 패터닝된 게이트 전극 (130)이 형성되어 있다. A gate insulating layer 120 is formed over the entire surface of the semiconductor layer 110. After the metal material is stacked on the gate insulating layer 120 to correspond to the channel region 110b of the semiconductor layer 110, the gate electrode 130 is patterned using a second mask.

상기 게이트(130) 상부에 제 3마스크를 이용하여 상기 반도체층(110)에 불순물이 주입되어 상기 반도체층(110)의 소오스/드레인 영역(110c,110a) 및 상기 소오스/드레인 영역(110c, 110a)사이에 개재된 채널 영역(110b)이 정의된다.Impurities are implanted into the semiconductor layer 110 by using a third mask on the gate 130, so that the source / drain regions 110c and 110a and the source / drain regions 110c and 110a of the semiconductor layer 110 are formed. The channel region 110b interposed therebetween is defined.

이어서, 상기 게이트(130) 상부의 기판 전면에 걸쳐 층간 절연막(140)이 형성되어 있다. 상기 층간 절연막(140) 내에 식각을 통해 상기 반도체층(110)의 소오스/드레인 영역(110c, 110a)을 각각 노출시키는 콘택홀(Contact hole)(141)이 제 4마스크를 이용하여 오픈된다.Subsequently, an interlayer insulating layer 140 is formed on the entire surface of the substrate above the gate 130. A contact hole 141 that exposes the source / drain regions 110c and 110a of the semiconductor layer 110 through etching in the interlayer insulating layer 140 is opened using a fourth mask.

상기 콘택홀(141) 및 층간 절연막(140) 상부에 소오스/드레인 전극(145)을 형성한 후 제 5마스크를 이용한 식각을 통해 상기 반도체층(110)의 소오스/드레인 영역(110c, 110a)과 접하는 소오스/드레인 전극(145)이 패터닝되어 형성되어 있다.After the source / drain electrodes 145 are formed on the contact hole 141 and the interlayer insulating layer 140, source / drain regions 110c and 110a of the semiconductor layer 110 may be formed through etching using a fifth mask. The contacting source / drain electrodes 145 are patterned and formed.

상기 반도체층(110), 게이트(130) 및 소오스/드레인 전극(145)은 박막트랜지스터를 형성한다. The semiconductor layer 110, the gate 130, and the source / drain electrodes 145 form a thin film transistor.

이어서, 상기 소오스/드레인 전극(145) 상부에는 기판 전면에 걸쳐 패시베이션막(150)이 형성되어 있고, 상기 기판의 평탄화를 위해 평탄화막(160)이 형성되어 있다. Subsequently, a passivation film 150 is formed over the entire surface of the source / drain electrode 145, and a planarization film 160 is formed to planarize the substrate.

상기 패시베이션막(150)과 평탄화막(160) 내에는 상기 소오스/드레인 전극들(145) 중 어느 하나를 노출시키는 비아홀(165)이 제 6마스크를 이용한 식각을 통해 오픈되어 있다.In the passivation layer 150 and the planarization layer 160, a via hole 165 exposing any one of the source / drain electrodes 145 is opened through etching using a sixth mask.

상기 비아홀(165)을 통하여 상기 소오스/드레인 전극(145)과 접하도록 제 1 전극(170)이 적층 후 제 7 마스크를 이용하여 패터닝되어 형성되어 있다.The first electrode 170 is stacked and patterned using a seventh mask to contact the source / drain electrode 145 through the via hole 165.

상기 제 1 전극(170)은 애노드 전극으로서 일함수가 높은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명전극으로 형성된다.The first electrode 170 is an anode electrode and is formed of a transparent electrode such as indium tin oxide (ITO) or indium zinc oxide (IZO) having a high work function.

이어서, 제 1 전극(170)을 포함한 기판 상부 전체에 걸쳐 제 1 전극의 표면 일부를 노출시키는 개구부를 갖는 화소정의막(175)이 제 8마스크를 이용하여 형성되어 있다.Subsequently, a pixel defining layer 175 having an opening that exposes a part of the surface of the first electrode over the entire substrate including the first electrode 170 is formed using an eighth mask.

상기 개구부 내에 노출된 제 1 전극(170) 상에 최소한 유기발광층(180c)을 포함하는 유기막층(180)이 형성되어 있다. 상기 유기막층(180)은 상기 유기발광층(180c)외에 상기 제 1 전극(170)이 애노드인 경우 정공 주입층(180a), 정공 수송층(180b), 전자 수송층(180d), 전자 주입층(180e)의 순으로 이루어진 층 중 1이상의 층을 포함할 수 있다. An organic layer 180 including at least an organic light emitting layer 180c is formed on the first electrode 170 exposed in the opening. The organic layer 180 may include a hole injection layer 180a, a hole transport layer 180b, an electron transport layer 180d, and an electron injection layer 180e when the first electrode 170 is an anode in addition to the organic light emitting layer 180c. It may include one or more layers of the order consisting of.

이어서, 기판 전면에 걸쳐 상기 유기막층(180)을 포함하는 제 2 전극(190)이 형성되어 있다. 상기 제 2 전극(190)은 캐소드 전극으로서 일함수가 낮은 도전성의 금속으로 Mg, Ca, Al, Ag 및 이들의 합금으로 이루어진 군에서 선택된 하나의 물질로서 두꺼운 두께를 갖는 반사전극으로 형성된다.Next, a second electrode 190 including the organic layer 180 is formed over the entire substrate. The second electrode 190 is a conductive metal having a low work function as a cathode and is formed of a reflective electrode having a thick thickness as one material selected from the group consisting of Mg, Ca, Al, Ag, and alloys thereof.

종래의 유기전계발광소자는 제 1 전극(애노드)/EL/제 2 전극(캐소드) 구조로 형성되며, 이 경우 8마스크 공정을 진행함으로써 공정이 복잡하고, 제조 공정 시간이 증가되고, 재료비 상승으로 인해 제조 단가가 상승되는 문제점을 안고 있다.Conventional organic light emitting diodes are formed of a first electrode (anode) / EL / second electrode (cathode) structure. In this case, the process is complicated by performing an eight mask process, which increases the manufacturing process time and increases the material cost. Due to this, the manufacturing cost has a problem.

본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술의 문제점을 해결 하기 위한 것으로, 유기전계발광소자를 제 1 전극(캐소드)/EL/제 2 전극(애노드)으로 이루어진 역(Inverted) 구조로 바꾸어 박막트랜지스터의 소오스/드레인 전극 형성 시 제 1 전극을 동시에 형성함으로써, 비아홀(via hole) 공정 및 제 1 전극 형성 단계를 생략하여 공정 마스크 수 저감으로 인해 제조 비용을 절감하고 공정을 단순화 할 수 있는 유기전계발광소자 및 그의 제조 방법을 제공하는 것이다. The technical problem to be achieved by the present invention is to solve the above-described problems of the prior art, the organic EL device is replaced by an inverted structure consisting of the first electrode (cathode) / EL / second electrode (anode) thin film By simultaneously forming the first electrode when forming the source / drain electrodes of the transistor, an organic field can be manufactured and the manufacturing cost can be simplified and the process can be simplified by reducing the number of process masks by eliminating the via hole process and the first electrode forming step. It is to provide a light emitting device and a method of manufacturing the same.

상기 기술적 과제를 이루기 위해, 본 발명은In order to achieve the above technical problem, the present invention

기판,Board,

상기 기판 상부에 형성되어 있는 반도체층, 게이트 전극 및 소오스/드레인 전극을 포함하는 박막트랜지스터 및 상기 소오스/드레인 전극과 동일층에 형성되어 있고, 상기 소오스/드레인 전극보다 얇은 두께를 갖는 제 1 전극,A thin film transistor including a semiconductor layer, a gate electrode, and a source / drain electrode formed on the substrate, and a first electrode formed on the same layer as the source / drain electrode and having a thickness smaller than that of the source / drain electrode,

상기 소오스/드레인 전극 및 제 1 전극 상부에 형성되어 있으며, 상기 제 1 전극의 표면 일부를 노출시키는 화소정의막,A pixel definition layer formed on the source / drain electrodes and the first electrode and exposing a part of the surface of the first electrode;

상기 노출된 제 1 전극 상부에 형성되어 있으며 유기발광층을 포함하는 유기막층, 및An organic film layer formed on the exposed first electrode and including an organic light emitting layer, and

상기 유기막층 상부에 형성되어 있는 제 2 전극을 포함하며,
상기 소오스/드레인 전극은 Mo/Al/Mo, MoW/Al/MoW, MoW/Al-Nd/MoW, Ti/Al-Nd/Ti 및 Ti/Al/Ti으로 이루어진 군에서 선택되는 1종의 구조이고, 상기 제 1 전극은 Mo/Al, MoW/Al, MoW/Al-Nd, Ti/Al-Nd 및 Ti/Al로 이루어진 군에서 선택되는 1종의 구조인 것을 특징으로 하는 유기전계발광소자를 제공한다.
A second electrode formed on the organic layer;
The source / drain electrodes are one type of structure selected from the group consisting of Mo / Al / Mo, MoW / Al / MoW, MoW / Al-Nd / MoW, Ti / Al-Nd / Ti, and Ti / Al / Ti. The first electrode provides an organic light emitting display device, characterized in that one structure selected from the group consisting of Mo / Al, MoW / Al, MoW / Al-Nd, Ti / Al-Nd, and Ti / Al. do.

또한, 본 발명은In addition, the present invention

기판을 제공하고,Providing a substrate,

상기 기판 상부에 반도체층, 게이트 전극 및 소오스/드레인 전극을 포함하는 박막트랜지스터를 형성하고 및 상기 소오스/드레인 전극 형성 시 동시에 상기 소오스/드레인 전극보다 얇은 두께를 갖는 제 1 전극을 형성하고, Forming a thin film transistor including a semiconductor layer, a gate electrode, and a source / drain electrode on the substrate, and simultaneously forming a first electrode having a thickness thinner than that of the source / drain electrode when the source / drain electrode is formed;

상기 소오스/드레인 전극 및 제 1 전극 상부에 상기 제 1 전극 표면 일부를 노출시키는 화소정의막을 형성하고,Forming a pixel defining layer exposing a portion of the surface of the first electrode on the source / drain electrode and the first electrode,

상기 노출된 제 1 전극 상부에 유기발광층을 포함하는 유기막층을 형성하고, 및 상기 유기막층 상부에 제 2 전극을 형성하는 것을 포함하며,
상기 소오스/드레인 전극은 Mo/Al/Mo, MoW/Al/MoW, MoW/Al-Nd/MoW, Ti/Al-Nd/Ti 및 Ti/Al/Ti으로 이루어진 군에서 선택되는 1종의 구조이고, 상기 제 1 전극은 Mo/Al, MoW/Al, MoW/Al-Nd, Ti/Al-Nd 및 Ti/Al로 이루어진 군에서 선택되는 1종의 구조인 것을 특징으로 하는 유기전계발광소자의 제조 방법에 의해서도 달성된다.
Forming an organic film layer including an organic light emitting layer on the exposed first electrode, and forming a second electrode on the organic film layer,
The source / drain electrodes are one type of structure selected from the group consisting of Mo / Al / Mo, MoW / Al / MoW, MoW / Al-Nd / MoW, Ti / Al-Nd / Ti, and Ti / Al / Ti. The first electrode is manufactured of an organic light emitting display device, characterized in that one structure selected from the group consisting of Mo / Al, MoW / Al, MoW / Al-Nd, Ti / Al-Nd, and Ti / Al. It is also achieved by the method.

삭제delete

이하, 본 발명을 첨부한 도면을 참조하여 보다 상세히 설명한다. Hereinafter, with reference to the accompanying drawings of the present invention will be described in more detail.

도 2는 본 발명에 따른 전면 발광 유기전계발광소자 및 그의 제조 방법을 설명하기 위한 단면도이다.2 is a cross-sectional view illustrating a top-emitting organic light emitting display device and a method of manufacturing the same according to the present invention.

도 2를 참조하면, 본 발명의 유기전계발광소자는 기판(300) 상에 버퍼층(305)을 더욱 포함할 수 있다. 상기 기판은(300)은 유리, 플라스틱 또는 석영 등과 같은 투명 절연기판이다. 상기 버퍼층(305)은 기판(300) 상에 상기 기판에서 유출되는 불순물로부터 후속 공정에서 형성되는 박막트랜지스터를 보호하기 위해 형성된다. 상기 버퍼층(305)은 반드시 적층해야 되는 것은 아니며, 실리콘 산화막, 실리콘 질화막 또는 이들이 적층된 이중층으로 형성할 수 있다. 상기 버퍼층(305)은 플라즈마화학기상증착법(PECVD) 또는 저압화학기상증착법(LPCVD) 등과 같은 방식을 수행하여 형성한다.Referring to FIG. 2, the organic light emitting display device of the present invention may further include a buffer layer 305 on the substrate 300. The substrate 300 is a transparent insulating substrate such as glass, plastic, or quartz. The buffer layer 305 is formed on the substrate 300 to protect the thin film transistor formed in a subsequent process from impurities flowing out of the substrate. The buffer layer 305 is not necessarily stacked, but may be formed of a silicon oxide film, a silicon nitride film, or a double layer in which the buffer layer 305 is stacked. The buffer layer 305 is It is formed by performing a method such as plasma chemical vapor deposition (PECVD) or low pressure chemical vapor deposition (LPCVD).

이어서, 상기 버퍼층(305)) 상에 소오스/드레인 영역(310c,310a) 및 채널 영 역(310b)를 구비하는 반도체층(310)을 제 1마스크를 이용하여 패터닝하여 형성한다.Subsequently, the semiconductor layer 310 including the source / drain regions 310c and 310a and the channel region 310b is formed on the buffer layer 305 by patterning the first mask.

상기 반도체층(310)은 비정질 실리콘 또는 폴리실리콘으로 형성할 수 있으나, 바람직하게는 폴리실리콘으로 형성한다. 상기 반도체층(310)은 비정질 실리콘을 화학기상증착법(CVD;Chemical Vapor Deposition) 방식을 이용하여 증착한 후 결정화법을 이용하여 폴리실리콘막으로 결정화시킨 후 패터닝하여 형성한다. 상기 CVD방식에는 PECVD, LPCVD와 같은 화학적 기상증착법을 이용할 수 있다. 이 때, 상기 비정질 실리콘을 PECVD 방식으로 수행할 경우에는 실리콘막 증착 후 열처리로 탈수소처리하여 수소의 농도를 낮추는 공정을 진행한다.  The semiconductor layer 310 may be formed of amorphous silicon or polysilicon, but is preferably formed of polysilicon. The semiconductor layer 310 is formed by depositing amorphous silicon using a chemical vapor deposition (CVD) method, crystallizing a polysilicon film using a crystallization method, and then patterning the amorphous silicon. The CVD method may use a chemical vapor deposition method such as PECVD, LPCVD. At this time, when the amorphous silicon is carried out by PECVD, a process of lowering the concentration of hydrogen by dehydrogenation by heat treatment after deposition of a silicon film is performed.

또한, 상기 비정질 실리콘막의 결정화법은 RTA(Rapid Thermal Annealing)공정, SPC법(Solid Phase Crystallization), ELA법(Excimer Laser Crystallization), MIC법(Metal Induced Crystallization), MILC법(Metal Induced Lateral Crystallization) 또는 SLS법(Sequential Lateral Solidification) 중 어느 하나 이상을 이용할 수 있다.In addition, the crystallization method of the amorphous silicon film may be RTA (Rapid Thermal Annealing) process, SPC (Solid Phase Crystallization), ELA (Excimer Laser Crystallization), MIC (Metal Induced Crystallization), MILC (Metal Induced Lateral Crystallization) or Any one or more of the SLS method (Sequential Lateral Solidification) can be used.

상기 반도체층(310)을 포함한 기판 상부 전체에 걸쳐 게이트 절연막(320)을 형성한다. 상기 게이트 절연막(320)은 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층으로 형성하며, 상기 PECVD 또는 LPCVD와 같은 방식을 수행하여 적층한다.The gate insulating layer 320 is formed over the entire substrate including the semiconductor layer 310. The gate insulating layer 320 is formed of a silicon oxide film, a silicon nitride film, or a double layer thereof, and stacked by performing a method such as PECVD or LPCVD.

상기 게이트 절연막(320) 상에 상기 반도체층(310)의 소정영역에 대응되는 게이트 전극(330)을 제 2마스크를 이용하여 패터닝하여 형성한다. 상기 게이트 전극(330)은 폴리실리콘막으로 형성할 경우 비정질 실리콘이나 폴리실리콘을 이용하 며, 상기 반도체층(310)의 형성 방법과 동일하게 형성하고, 몰리브덴(Mo), 텅스텐(W), 텅스텐몰리브덴(MoW), 텅스텐 실리사이드(WSix), 알루미늄(Al) 등으로 이루어진 군에서 선택되는 1종으로 형성하는 경우 진공증착법이나 스퍼터링법을 이용하여 적층 후 제 2마스크를 이용하여 패터닝하여 형성한다.A gate electrode 330 corresponding to a predetermined region of the semiconductor layer 310 is patterned on the gate insulating layer 320 by using a second mask. When the gate electrode 330 is formed of a polysilicon film, amorphous silicon or polysilicon is used, and the gate electrode 330 is formed in the same manner as the method of forming the semiconductor layer 310, and molybdenum (Mo), tungsten (W), and tungsten molybdenum are formed. (MoW), tungsten silicide (WSix), aluminum (Al), etc., when formed in one kind selected from the group consisting of a vacuum deposition method or sputtering method using a second mask after lamination is formed by patterning.

이어서, 상기 게이트(330) 상부에 제 3마스크를 이용하여 상기 반도체층(310)에 불순물을 주입함으로써, 상기 반도체층(310)에 소오스/드레인 영역들(310c,310a)을 형성함과 동시에 상기 소오스/드레인 영역들(310c,310a) 사이에 개재된 채널 영역(310b)을 정의한다.Subsequently, an impurity is implanted into the semiconductor layer 310 by using a third mask over the gate 330, thereby forming source / drain regions 310c and 310a in the semiconductor layer 310. A channel region 310b is defined between the source / drain regions 310c and 310a.

상기 불순물은 n형 또는 p형 중에 선택될 수 있다. 상기 n형 불순물은 인(P), 비소(As), 안티몬(Sb) 및 비스무스(Bi)로 이루어진 군에서 선택되는 1종으로 형성한다. 상기 p형 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In)으로 이루어진 군에서 선택되는 1종으로 형성한다. The impurity may be selected from n-type or p-type. The n-type impurity is formed of one selected from the group consisting of phosphorus (P), arsenic (As), antimony (Sb), and bismuth (Bi). The p-type impurity is formed of one selected from the group consisting of boron (B), aluminum (Al), gallium (Ga), and indium (In).

이어서, 상기 게이트(330) 상부의 기판 전면에 걸쳐 층간절연막(340)을 형성한다. 상기 층간절연막(340)은 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층으로 형성할 수 있으며, 상기 PECVD 또는 LPCVD와 같은 방식을 수행하여 적층한다.Subsequently, an interlayer insulating layer 340 is formed over the entire substrate on the gate 330. The interlayer insulating film 340 may be formed of a silicon oxide film, a silicon nitride film, or a double layer thereof, and may be stacked by performing a method such as PECVD or LPCVD.

이어서, 상기 층간절연막(340) 내에 상기 소오스/드레인 영역들(310c,310a)을 각각 노출시키는 콘택홀(341)들을 제 4마스크를 이용한 식각을 통해 오픈한다.Subsequently, contact holes 341 that expose the source / drain regions 310c and 310a, respectively, are opened in the interlayer insulating layer 340 through etching using a fourth mask.

상기 콘택홀들(341) 내에 노출된 상기 소오스/드레인 영역들(310c,310a) 및 상기 층간절연막(340) 상에 금속막을 적층하고, 이를 제 5마스크를 이용하여 식각하여 패터닝함으로써 동일층에 소오스/드레인 전극들(345) 및 제 1 전극(350)을 동시에 형성한다. A metal layer is stacked on the source / drain regions 310c and 310a and the interlayer insulating layer 340 exposed in the contact holes 341, and then patterned by etching using a fifth mask to pattern the source layer. The drain electrodes 345 and the first electrode 350 are formed at the same time.

삭제delete

상기 소오스/드레인 전극(345)은 배선 저항을 줄이기 위해 저 저항 물질인 MoW, Al 또는 Al합금 및 Ti 등으로 형성하고, 이들은 2층 또는 그 이상의 다중막 구조로 형성한다. 바람직하게는 3중막으로 형성되며, 상기 3중막은 Mo/Al/Mo, MoW/Al/MoW, MoW/Al-Nd/MoW, Ti/Al-Nd/Ti 또는 Ti/Al/Ti 등의 구조 중 선택되는 하나로 형성할 수 있다.The source / drain electrodes 345 are formed of MoW, Al or Al alloy, Ti, or the like, which are low resistance materials, in order to reduce wiring resistance, and they are formed in a two-layer or more multilayer structure. It is preferably formed of a triple layer, wherein the triple layer has a structure such as Mo / Al / Mo, MoW / Al / MoW, MoW / Al-Nd / MoW, Ti / Al-Nd / Ti or Ti / Al / Ti. It can be formed into one selected.

바람직하게 본 발명에서 상기 소오스/드레인 전극(345)은 Mo/Al/Mo 구조로 이루어진 3중막으로 형성한다. In the present invention, the source / drain electrodes 345 may be formed of a triple layer having a Mo / Al / Mo structure.

상기 소오스/드레인 전극(345)은 4000Å 내지 11000Å 두께로 형성한다. 상기 소오스/드레인 전극(345) 중에서 상, 하부의 Mo은 500Å 내지 2000Å으로 형성하고, Al은 3000Å 내지 7000Å으로 형성한다. The source / drain electrodes 345 are formed to have a thickness of 4000 ns to 11000 ns. In the source / drain electrodes 345, the upper and lower Mos are formed at 500 kPa to 2000 kPa and Al is formed at 3000 kPa to 7000 kPa.

상기 소오스/드레인 전극(345)의 상, 하부에 형성된 Mo의 두께가 500Å이하일 경우에는 상기 소오스/드레인 전극 패터닝 시 Al이 드러나 갈바닉 현상이 발생할 수 있고, 2000Å이상일 경우에는 14 내지 15μΩ-cm으로 높은 비저항을 갖는 Mo에 의해 배선 저항 값이 올라가고, 재료비가 상승 및 제조 공정 시간이 길어지게 된다. 또한, Al의 두께가 3000Å이하일 경우에는 상기 소오스/드레인 전극(345)의 배선 저항의 증가로 인해 문제가 발생할 수 있고, 7000Å이상일 경우에는 소자가 두꺼워지게되고, 재료비가 상승하며, 제조 공정 시간이 길어지게 된다.When the thickness of Mo formed on the upper and lower portions of the source / drain electrodes 345 is 500 kΩ or less, Al may be revealed when the source / drain electrodes are patterned, and a galvanic phenomenon may occur. By Mo having a specific resistance, the wiring resistance value increases, the material cost increases, and the manufacturing process time becomes long. In addition, when the thickness of Al is less than 3000 GPa, a problem may occur due to an increase in the wiring resistance of the source / drain electrode 345. When the thickness of Al is more than 7000 GPa, the device becomes thick, the material cost increases, and the manufacturing process time increases. It will be longer.

바람직하게 상기 소오스/드레인 전극(345)은 4000Å 내지 6000Å 두께로 형성한다. 상기 소오스/드레인 전극(345)의 두께가 4000Å이하일 경우에는 배선 저항에 문제가 발생할 수 있고, 6000Å이상일 경우에는 재료비가 상승하고 제조 공정 시간이 길어지게 된다.Preferably, the source / drain electrodes 345 are formed to have a thickness of 4000 kPa to 6000 kPa. If the thickness of the source / drain electrodes 345 is less than or equal to 4000 kV, a problem may occur in the wiring resistance.

상기 소오스/드레인 전극(345)은 스퍼터링법이나 진공증착법으로 증착한다. The source / drain electrodes 345 are deposited by sputtering or vacuum deposition.

이 때, 상기 반도체층(310), 게이트 전극(330) 및 소오스/드레인 전극(345)은 박막트랜지스터를 구성하는 구성요소이다. In this case, the semiconductor layer 310, the gate electrode 330, and the source / drain electrode 345 are components constituting the thin film transistor.

또한, 상기 소오스/드레인 전극(345) 형성 시 동일층에 동시에 형성되는 상기 제 1 전극(350)은 상기 소오스/드레인 전극(345)의 단일막 또는 이중막으로 형성한다. 이 때, 상기 단일막 또는 이중막은 상기 소오스/드레인 전극(345) 물질과 동일한 물질 중에서 선택되는 1종 또는 2종으로 형성한다.
이때, 상기 제 1 전극(350)을 2중막으로 형성하는 경우에는 일함수(Workfunction)를 고려하여 선택하여야 한다. 이때, 상기 제 1 전극(350)은 상기 소오스/드레인 전극과 동일한 물질 중에서 선택되는 2종으로 형성할 수 있으므로, Mo/Al, MoW/Al, MoW/Al-Nd, Ti/Al-Nd 및 Ti/Al로 이루어진 군에서 선택되는 1종의 구조 중 어느 하나로 형성된다. 바람직하게 상기 제 1 전극(350)은 Mo/Al 구조로 형성한다.
이러한 구조로 형성하는 이유는, 상기 제 1 전극(350)의 상부가 Mo, MoW 또는 Ti인 경우 이들의 일함수가 높아 후속 공정에서 애노드 전극으로 형성되는 제 2 전극과의 일함수 차이가 작아져 전자-정공의 흐름이 원활하지 못하게 된다. 또한, 상기 제 1 전극을 Al으로만 형성하는 경우 상기 소오스/드레인 전극(345) 패터닝 시 갈바닉 현상으로 인한 불량이 발생할 수 있다. 반면에, 상기 제 1 전극(350)을 상부가 Al인 2중막 구조로 형성하면 상부에 형성되는 Al의 일함수가 낮기 때문에 일함수가 보정되어 후속 공정의 애노드 전극으로 제 2 전극 형성 시 전자-정공의 흐름이 원활하게 된다.
In addition, when the source / drain electrode 345 is formed, the first electrode 350 simultaneously formed on the same layer is formed as a single layer or a double layer of the source / drain electrode 345. In this case, the single layer or the double layer is formed of one or two selected from the same material as the source / drain electrode 345 material.
In this case, when the first electrode 350 is formed of a double layer, the first electrode 350 should be selected in consideration of a work function. In this case, since the first electrode 350 may be formed of two kinds selected from the same material as the source / drain electrode, Mo / Al, MoW / Al, MoW / Al-Nd, Ti / Al-Nd, and Ti It is formed of any one kind of structure selected from the group consisting of / Al. Preferably, the first electrode 350 has a Mo / Al structure.
The reason for this structure is that when the upper portion of the first electrode 350 is Mo, MoW or Ti, their work function is high and the difference in work function with the second electrode formed as the anode electrode in a subsequent process becomes small. Electron-hole flow is not smooth. In addition, when the first electrode is formed of only Al, a defect due to a galvanic phenomenon may occur when patterning the source / drain electrode 345. On the other hand, when the first electrode 350 is formed in a double layer structure having an upper portion of Al, since the work function of Al formed on the upper portion is low, the work function is corrected to form the second electrode as an anode electrode in a subsequent process. Hole flow is smooth.

삭제delete

따라서, 상기 소오스/드레인 전극(345)과 상기 제 1 전극(350)을 동일 구조로 동일한 두께로 형성하면 상부에 형성된 금속의 일함수에 때문에 제 2 전극과의 일함수에 문제가 발생해 EL의 발광 효율이 저하되므로, 상기 제 1 전극의 상부 금속을 형성하지 않으므로, 상기 소오스/드레인 전극 두께보다 낮게 형성되게 된다. Therefore, when the source / drain electrodes 345 and the first electrodes 350 are formed to have the same thickness with the same structure, a problem occurs in the work function with the second electrode due to the work function of the metal formed thereon. Since the luminous efficiency is lowered, the upper metal of the first electrode is not formed, and therefore, the light emitting efficiency is lower than the source / drain electrode thickness.

이로 인해, 상기 제 1 전극(350)은 3500Å 내지 9000Å의 두께로 형성된다. 이때, Mo은 500Å 내지 2000Å으로 형성하고, Al은 3000Å 내지 7000Å으로 형성한다. For this reason, the first electrode 350 is formed to a thickness of 3500 kPa to 9000 kPa. At this time, Mo is formed from 500 kPa to 2000 kPa, and Al is formed from 3000 kPa to 7000 kPa.

상기 제 1 전극(350)의 하부에 형성된 Mo의 두께가 500Å이하일 경우에는 상기 소오스/드레인 전극 패터닝 시 Al이 드러나 갈바닉 현상이 발생할 수 있고, 2000Å이상일 경우에는 14 내지 15μΩ-cm으로 높은 비저항을 갖는 Mo에 의해 배선 저항 값이 올라가므로 일함수를 맞추기가 어려워진다. 또한, Al의 두께가 3000Å이하일 경우에는 배선 저항의 증가로 인해 일함수에 문제가 발생할 수 있고, 7000Å이상일 경우에는 소자가 두꺼워지게되고, 재료비가 상승하며, 제조 공정 시간이 길어지게 된다.When the thickness of the Mo formed on the lower portion of the first electrode 350 is 500 kΩ or less, Al may be exposed when the source / drain electrode is patterned, and a galvanic phenomenon may occur. Since Mo increases the wiring resistance, it is difficult to match the work function. In addition, when the thickness of Al is less than or equal to 3000 kW, a problem may occur in the work function due to an increase in wiring resistance. When the thickness of Al is greater than or equal to 7000 mW, the device becomes thick, the material cost increases, and the manufacturing process time becomes long.

바람직하게 상기 제 1 전극(350)은 3500Å 내지 5500Å의 두께로 형성한다. 상기 제 1 전극(350)의 두께가 3500Å이하일 경우 배선 저항에 문제가 발생할 수 있고, 5500Å이상일 경우 상기 제 1 전극 상부에 Mo, MoW 또는 Ti가 위치하게 되므로 제 2 전극과의 일함수가 문제가 되어 EL의 발광 효율이 저하될 수 있다.Preferably, the first electrode 350 is formed to a thickness of 3500 ~ 5500Å. When the thickness of the first electrode 350 is less than or equal to 3500 mW, a problem may occur in wiring resistance. When the thickness of the first electrode 350 is greater than or equal to 5500 mW, Mo, MoW, or Ti is positioned on the first electrode. The luminous efficiency of the EL can be lowered.

상기 제 1 전극(350)은 상기 소오스/드레인 전극(345) 형성 시 Mo, Al 및 Mo 순서로 스퍼터링법이나 진공증착법을 통해 적층 후 제 5마스크를 이용하여 상기 제 1 전극이 형성될 영역까지 상기 소오스/드레인 전극(345)을 패터닝한다. 이 후, 제 6마스크를 이용하여 상기 제 1 전극이 형성될 영역의 상부 Mo을 식각함으로써 Mo/Al 구조의 제 1 전극(350)을 형성한다.When forming the source / drain electrodes 345, the first electrode 350 is stacked in the order of Mo, Al, and Mo by sputtering or vacuum deposition, and then, to the region where the first electrode is to be formed by using a fifth mask. The source / drain electrodes 345 are patterned. Thereafter, the first electrode 350 having a Mo / Al structure is formed by etching the upper Mo of the region where the first electrode is to be formed using the sixth mask.

이를 통해, 본 발명의 캐소드인 제 1 전극(350) 형성 시 상기 소오스/드레인 전극(345)과 동일층에 동시에 형성함으로써 종래의 비아홀 공정 및 제 1 전극 형성 공정을 생략하여 마스크 수를 1개 저감할 수 있다. 또한, 상기 제 1 전극(350)의 두께를 3500Å 내지 5500Å로 형성함으로써 후속 공정의 제 2 전극인 애노드 전극과의 일함수를 보정을 통해 EL의 발광 효율 저하를 막을 수 있다.As a result, the formation of the first electrode 350, which is the cathode of the present invention, is simultaneously formed on the same layer as the source / drain electrode 345, thereby eliminating the conventional via hole process and the first electrode forming process, thereby reducing the number of masks. can do. In addition, by forming the thickness of the first electrode 350 to 3500 to 5500 Å, it is possible to prevent the decrease in the luminous efficiency of the EL by correcting the work function with the anode electrode which is the second electrode in the subsequent process.

이어서, 상기 소오스/드레인 전극(345) 및 제 1 전극(350) 상부에는 기판 전면에 걸쳐 상기 캐소드 전극(350)의 표면 일부를 노출시키는 개구부를 갖는 화소정의막(370)을 적층한 후 제 7마스크를 이용한 식각을 통해 형성한다.Subsequently, a pixel definition layer 370 having an opening that exposes a portion of the surface of the cathode electrode 350 is stacked over the entire surface of the source / drain electrode 345 and the first electrode 350, and then the seventh is formed. Formed by etching using a mask.

상기 화소정의막(370)은 유기계 또는 무기계를 사용할 수 있고, 유기계로는 폴리이미드(PI), 폴리아마이드(PA), 아크릴 수지, 벤조사이클로부텐(BCB) 또는 페놀수지로 이루어진 군에서 선택되는 1종으로 형성하고, 무기계로는 SiO2로 형성한다. 상기 화소정의막(370)은 스핀 코팅법(Spin Coating)을 통해 형성한다.The pixel defining layer 370 may use an organic or inorganic type, and the organic type may be selected from the group consisting of polyimide (PI), polyamide (PA), acrylic resin, benzocyclobutene (BCB) or phenol resin. It is made of a species, and is formed of SiO 2 in the inorganic system. The pixel definition layer 370 is formed through spin coating.

이어서, 상기 개구부 내에 노출된 캐소드 전극(350) 상에 최소한 유기발광층(380c)을 포함하는 유기막층(380)이 형성된다. 상기 유기막층(380)은 상기 유기발 광층(EML;Emitting Layer)(380c)외에 상기 전자 주입층(EIL;Electron Injection Layer)(380a), 전자 수송층(ETL;Electron Transport Layer)(380b), 유기발광층(EML)(380c), 정공 수송층(HTL;Hole Transort Layer)(380d), 정공 주입층(HIL;Hole Injection Layer)(380e) 순으로 이루어진 층 중 1이상의 층을 더욱 포함할 수 있다. Next, an organic layer 380 including at least an organic light emitting layer 380c is formed on the cathode electrode 350 exposed in the opening. The organic layer 380 may include an electron injection layer (EIL) 380a, an electron transport layer (ETL) 380b, and an organic layer besides the organic emission layer (EML) 380c. The light emitting layer (EML) 380c, hole transport layer (HTL; Hole Transort Layer (380d), hole injection layer (HIL) (Hole Injection Layer) (380e) may further comprise one or more layers of the order.

상기 유기발광층으로는 저분자 물질 또는 고분자 물질 모두 가능하다. The organic light emitting layer may be a low molecular material or a high molecular material.

상기 저분자 물질은 알루니 키노륨 복합체(Alq3), 안트라센(Anthracene), 시클로펜타디엔(Cyclo pentadiene), BeBq2, ZnPBO, Balq, DPVBi, BSA-2 및 2PSP로 이루어진 군에서 선택되는 1종으로 형성된다. 바람직하게, 상기 유기발광층은 알루니 키노륨 복합체(Alq3)로 형성한다. 상기 고분자 물질은 폴리(p-페닐렌비닐렌)(PPV;poly(p-phenylenevinylene)) 및 그 유도체, 폴리티오펜(PT;polythiophene) 및 그 유도체 및 폴리페닐렌 (PPP;polyphenylene) 및 그 유도체로 이루어진 군에서 선택되는 1종으로 형성한다. The low molecular weight material is formed of one selected from the group consisting of aluminy chinolium complex (Alq3), anthracene (Anthracene), cyclopentadiene (Cyclo pentadiene), BeBq2, ZnPBO, Balq, DPVBi, BSA-2 and 2PSP . Preferably, the organic light emitting layer is formed of an aluminy chinolium composite (Alq3). The polymer material is poly (p-phenylenevinylene) (PPV; poly (p-phenylenevinylene)) and its derivatives, polythiophene (PT) and its derivatives and polyphenylene (PPP; polyphenylene) and its derivatives It is formed of one selected from the group consisting of.

상기 유기막층(380)은 진공증착, 스핀코팅, 잉크젯 프린팅, 레이저 열전사법 (LITI;Laser Induced Thermal Imaging)등의 방법으로 적층한다. 또한 상기 유기막층(380)을 패터닝하는 것은 레이저 열전사법, 새도우 마스크를 사용한 진공증착 등을 사용하여 구현할 수 있다. The organic layer 380 is deposited by vacuum deposition, spin coating, inkjet printing, or laser induced thermal imaging (LITI). In addition, the patterning of the organic layer 380 may be implemented using laser thermal transfer, vacuum deposition using a shadow mask, or the like.

이어서, 기판 전면에 걸쳐 상기 유기막층(380)을 포함하는 제 2 전극(390)이 형성된다. 상기 제 2 전극(390)은 애노드 전극으로 형성하며, 일함수가 높은 투명전극으로 형성하며, 진공증착법으로 형성한다. 바람직하게 투명전극은 ITO 또는 IZO로 형성한다. Subsequently, a second electrode 390 including the organic layer 380 is formed over the entire substrate. The second electrode 390 is formed as an anode electrode, is formed as a transparent electrode having a high work function, and is formed by a vacuum deposition method. Preferably, the transparent electrode is formed of ITO or IZO.

이어서, 상기 제 2 전극(390)까지 형성된 기판을 봉지 기판과 합착함으로써 7마스크 공정으로 이루어진 제 1 전극(캐소드)/EL/제 2 전극(애노드) 구조로 형성된 전면 발광 유기전계발광소자를 완성한다.Subsequently, the substrate formed up to the second electrode 390 is bonded to the encapsulation substrate, thereby completing a top emission organic light emitting diode having a first electrode (cathode) / EL / second electrode (anode) structure having a seven mask process. .

본 발명에서는 반도체층 상부에 게이트 전극이 형성되는 탑 게이트형(Top gate type)을 포함하는 박막트랜지스터에 관하여 설명하였으나, 이는 설명의 편의를 위함 일뿐 이에 한정되는 것은 아니며, 게이트 전극이 반도체층 하부에 형성되는 보텀 게이트형(Bottom gate type)을 포함하는 박막트랜지스터에도 적용된다.In the present invention, a thin film transistor including a top gate type in which a gate electrode is formed on a semiconductor layer has been described. However, the present invention is not limited thereto. For example, the gate electrode is disposed below the semiconductor layer. The present invention also applies to a thin film transistor including a bottom gate type.

상술한 바와 같이 본 발명에 따르면, 유기전계발광소자를 제 1 전극(캐소드)/EL/제 2 전극(애노드)으로 이루어진 역(Inverted) 구조로 바꾸어 박막트랜지스터의 소오스/드레인 전극 형성 시 제 1 전극을 동시에 형성함으로써, 비아홀(via hole) 공정 및 제 1 전극 형성 단계를 생략하여 공정 마스크 수 저감으로 인해 제조 비용을 절감할 수 있다.As described above, according to the present invention, the organic light emitting diode is converted into an inverted structure including a first electrode (cathode) / EL / second electrode (anode) to form a first electrode when forming a source / drain electrode of a thin film transistor. By simultaneously forming, the manufacturing cost can be reduced due to the reduction of the number of process masks by omitting the via hole process and the first electrode forming step.

Claims (27)

기판; Board; 상기 기판 상부에 형성되어 있는 반도체층, 게이트 전극 및 소오스/드레인 전극을 포함하는 박막트랜지스터 및 상기 소오스/드레인 전극과 동일층에 형성되어 있고, 상기 소오스/드레인 전극보다 얇은 두께를 갖는 제 1 전극;A thin film transistor including a semiconductor layer, a gate electrode, and a source / drain electrode formed on the substrate, and a first electrode formed on the same layer as the source / drain electrode and having a thickness thinner than that of the source / drain electrode; 상기 소오스/드레인 전극 및 제 1 전극 상부에 형성되어 있으며, 상기 제 1 전극의 표면 일부를 노출시키는 화소정의막;A pixel definition layer formed on the source / drain electrode and the first electrode and exposing a part of the surface of the first electrode; 상기 노출된 제 1 전극 상부에 형성되어 있으며 유기발광층을 포함하는 유기막층; 및An organic layer formed on the exposed first electrode and including an organic light emitting layer; And 상기 유기막층 상부에 형성되어 있는 제 2 전극을 포함하며, A second electrode formed on the organic layer; 상기 소오스/드레인 전극은 Mo/Al/Mo, MoW/Al/MoW, MoW/Al-Nd/MoW, Ti/Al-Nd/Ti 및 Ti/Al/Ti으로 이루어진 군에서 선택되는 1종의 구조이고, 상기 제 1 전극은 Mo/Al 또는 MoW/Al로 이루어진 것을 특징으로 하는 유기전계발광소자.The source / drain electrodes are one type of structure selected from the group consisting of Mo / Al / Mo, MoW / Al / MoW, MoW / Al-Nd / MoW, Ti / Al-Nd / Ti, and Ti / Al / Ti. And the first electrode is made of Mo / Al or MoW / Al. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 제 1 전극의 두께는 3500Å 내지 9000Å인 것을 특징으로 하는 유기전계발광소자.The organic light emitting device of claim 1, wherein the first electrode has a thickness of 3500 kPa to 9000 kPa. 제 7 항에 있어서,The method of claim 7, wherein 상기 제 1 전극의 두께는 3500Å 내지 5500Å인 것을 특징으로 하는 유기전계발광소자.The organic light emitting device of claim 1, wherein the first electrode has a thickness of 3500 kPa to 5500 kPa. 제 1 항에 있어서,The method of claim 1, 상기 제 1 전극에 사용되는 상기 Mo의 두께는 500Å 내지 2000Å이고, 상기 Al의 두께는 3000Å 내지 7000Å인 것을 특징으로 하는 유기전계발광소자.The thickness of the Mo used for the first electrode is 500 kPa to 2000 kPa, and the thickness of Al is 3000 kPa to 7000 kPa. 제 1 항에 있어서,The method of claim 1, 상기 소오스/드레인 전극의 두께는 4000Å 내지 11000Å인 것을 특징으로 하는 유기전계발광소자.The source / drain electrode has a thickness of 4000 kPa to 11000 kPa. 제 10 항에 있어서,The method of claim 10, 상기 소오스/드레인 전극의 두께는 4000Å 내지 6000Å인 것을 특징으로 하는 유기전계발광소자.The source / drain electrode has a thickness of 4000 kPa to 6000 kPa. 제 1 항 또는 제 10 항에 있어서,The method according to claim 1 or 10, 상기 소오스/드레인 전극에 사용되는 상기 상, 하부 Mo의 두께는 500Å 내지 2000Å이고, 상기 Al의 두께는 3000Å 내지 7000Å인 것을 특징으로 하는 유기전계발광소자.The thickness of the upper and lower Mo used for the source / drain electrodes is 500 kPa to 2000 kPa, and the thickness of Al is 3000 kPa to 7000 kPa. 제 1 항에 있어서,The method of claim 1, 상기 제 2 전극은 ITO 또는 IZO로 이루어진 투명전극인 것을 특징으로 하는 유기전계발광소자.The second electrode is an organic light emitting device, characterized in that the transparent electrode made of ITO or IZO. 기판을 제공하고; Providing a substrate; 상기 기판 상부에 반도체층, 게이트 전극 및 소오스/드레인 전극을 포함하는 박막트랜지스터를 형성하고 및 상기 소오스/드레인 전극과 동일층에 동시에 상기 소오스/드레인 전극보다 얇은 두께를 갖는 제 1 전극을 형성하고; Forming a thin film transistor including a semiconductor layer, a gate electrode, and a source / drain electrode on the substrate, and simultaneously forming a first electrode having a thickness thinner than the source / drain electrode on the same layer as the source / drain electrode; 상기 소오스/드레인 전극 및 제 1 전극 상부에 상기 제 1 전극의 표면 일부를 노출시키는 화소정의막을 형성하고;Forming a pixel definition layer on the source / drain electrode and the first electrode to expose a portion of the surface of the first electrode; 상기 노출된 제 1 전극 상부에 유기발광층을 포함하는 유기막층을 형성하고; 및Forming an organic layer including an organic light emitting layer on the exposed first electrode; And 상기 유기막층 상부에 제 2 전극을 형성하는 것을 포함하며, Forming a second electrode on the organic layer; 상기 소오스/드레인 전극은 Mo/Al/Mo, MoW/Al/MoW, MoW/Al-Nd/MoW, Ti/Al-Nd/Ti 및 Ti/Al/Ti으로 이루어진 군에서 선택되는 1종의 구조이고, 상기 제 1 전극은 Mo/Al 또는 MoW/Al로 이루어진 것을 특징으로 하는 유기전계발광소자의 제조 방법.The source / drain electrodes are one type of structure selected from the group consisting of Mo / Al / Mo, MoW / Al / MoW, MoW / Al-Nd / MoW, Ti / Al-Nd / Ti, and Ti / Al / Ti. The first electrode is made of Mo / Al or MoW / Al. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제 14 항에 있어서,The method of claim 14, 상기 제 1 전극의 두께는 3500Å 내지 9000Å인 것을 특징으로 하는 유기전계발광소자의 제조 방법.The thickness of the first electrode is 3500 9000 to 9000 Å manufacturing method of an organic light emitting device. 제 20 항에 있어서,The method of claim 20, 상기 제 1 전극의 두께는 3500Å 내지 5500Å인 것을 특징으로 하는 유기전계발광소자의 제조 방법.The first electrode has a thickness of 3500 kPa to 5500 kPa, the manufacturing method of the organic light emitting device. 제 14 항 또는 제 20 항에 있어서,The method of claim 14 or 20, 상기 제 1 전극에 사용되는 상기 Mo의 두께는 500Å 내지 2000Å이고, 상기 Al의 두께는 3000Å 내지 7000Å인 것을 특징으로 하는 유기전계발광소자의 제조 방법.The thickness of the Mo used for the first electrode is 500 kPa to 2000 kPa, and the thickness of Al is 3000 kPa to 7000 kPa. 제 14 항에 있어서,The method of claim 14, 상기 소오스/드레인 전극의 두께는 4000Å 내지 11000Å인 것을 특징으로 하는 유기전계발광소자의 제조 방법.The source / drain electrode has a thickness of 4000 kPa to 11000 kPa. 제 23 항에 있어서,The method of claim 23, 상기 소오스/드레인 전극의 두께는 4000Å 내지 6000Å인 것을 특징으로 하는 유기전계발광소자의 제조 방법.The source / drain electrode has a thickness of 4000 kPa to 6000 kPa. 제 14 항 또는 제 23 항에 있어서,The method of claim 14 or 23, 상기 소오스/드레인 전극에 사용되는 상기 상, 하부 Mo의 두께는 500Å 내지 2000Å이고, 상기 Al의 두께는 3000Å 내지 7000Å인 것을 특징으로 하는 유기전계발광소자의 제조 방법.The thickness of the upper and lower Mo used for the source / drain electrodes is 500 kPa to 2000 kPa, and the thickness of Al is 3000 kPa to 7000 kPa. 제 14 항에 있어서,The method of claim 14, 상기 제 1 전극 및 상기 소오스/드레인 전극은 스퍼터링법에 의해 형성하는 것을 특징으로 하는 유기전계발광소자의 제조 방법.And the first electrode and the source / drain electrode are formed by a sputtering method. 제 14 항에 있어서,The method of claim 14, 상기 제 2 전극은 ITO 또는 IZO로 이루어진 투명전극인 것을 특징으로 하는 유기전계발광소자의 제조 방법.The second electrode is a method of manufacturing an organic light emitting display device, characterized in that the transparent electrode made of ITO or IZO.
KR1020040098268A 2004-11-26 2004-11-26 Organic Electroluminenscence Device and Fabricating Method of the same KR100810630B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040098268A KR100810630B1 (en) 2004-11-26 2004-11-26 Organic Electroluminenscence Device and Fabricating Method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040098268A KR100810630B1 (en) 2004-11-26 2004-11-26 Organic Electroluminenscence Device and Fabricating Method of the same

Publications (2)

Publication Number Publication Date
KR20060059095A KR20060059095A (en) 2006-06-01
KR100810630B1 true KR100810630B1 (en) 2008-03-06

Family

ID=37156409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040098268A KR100810630B1 (en) 2004-11-26 2004-11-26 Organic Electroluminenscence Device and Fabricating Method of the same

Country Status (1)

Country Link
KR (1) KR100810630B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796599B1 (en) * 2006-08-01 2008-01-21 삼성에스디아이 주식회사 Organic electroluminescence display device and fabrication method for the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004011A (en) * 1999-06-28 2001-01-15 김영환 Method of manufacturing TFT array substrate
KR20030014928A (en) * 2001-08-13 2003-02-20 삼성에스디아이 주식회사 Method for formming active matrix type organic luminescence electro device having separator and apparatus thereby
KR20030031650A (en) * 2001-10-15 2003-04-23 삼성에스디아이 주식회사 AMOELD and Fabrication Method thereof
KR20030037451A (en) * 2001-11-05 2003-05-14 엘지.필립스 엘시디 주식회사 Top Emission Type Organic Electroluminescent Device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004011A (en) * 1999-06-28 2001-01-15 김영환 Method of manufacturing TFT array substrate
KR20030014928A (en) * 2001-08-13 2003-02-20 삼성에스디아이 주식회사 Method for formming active matrix type organic luminescence electro device having separator and apparatus thereby
KR20030031650A (en) * 2001-10-15 2003-04-23 삼성에스디아이 주식회사 AMOELD and Fabrication Method thereof
KR20030037451A (en) * 2001-11-05 2003-05-14 엘지.필립스 엘시디 주식회사 Top Emission Type Organic Electroluminescent Device

Also Published As

Publication number Publication date
KR20060059095A (en) 2006-06-01

Similar Documents

Publication Publication Date Title
JP4732140B2 (en) Organic electroluminescent device with auxiliary electrode line and method for manufacturing the same
KR100712111B1 (en) Organic Electroluminescence Display Device Having Auxiliary Electrode Line and Fabricating of the same
KR100712295B1 (en) Organic electroluminescence device and method for fabricating the same
US8283860B2 (en) Organic light emitting display device and method of fabricating the same
EP1587154B1 (en) Organic electro-luminescent display device and method of manufacturing the same
KR100731739B1 (en) Organic Electroluminescence Display Device and Fabrication Method of the same
KR100700644B1 (en) Organic Electroluminescence Display Device Having the Second Electrode Power Resources Suppling Line and Fabricating of the same
KR102116493B1 (en) Organinc light emitting display device and manufacturing method for the same
US20140175396A1 (en) Thin film transistor substrate, organic light-emitting apparatus including the same, method of manufacturing the thin film transistor substrate, and method of manufacturing the organic light-emitting apparatus
KR20150001173A (en) Thin film transistor substrate, organic light emitting apparatus comprising the same, method for manufacturing thin film transistor substrate, and method for manufacturing organic light emitting apparatus
KR20060114459A (en) Organic electroluminescence device and fabricating method of the same
KR100810630B1 (en) Organic Electroluminenscence Device and Fabricating Method of the same
KR100685803B1 (en) Fabricating Method of Organic Electroluminenscence Device
KR100700005B1 (en) Organic Electroluminescence Display Device
US20230147280A1 (en) Display device and method for producing display device
KR100669474B1 (en) Organic light emitting display and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee