KR100815567B1 - Power factor correction circuit using snubber circuit - Google Patents
Power factor correction circuit using snubber circuit Download PDFInfo
- Publication number
- KR100815567B1 KR100815567B1 KR1020060100798A KR20060100798A KR100815567B1 KR 100815567 B1 KR100815567 B1 KR 100815567B1 KR 1020060100798 A KR1020060100798 A KR 1020060100798A KR 20060100798 A KR20060100798 A KR 20060100798A KR 100815567 B1 KR100815567 B1 KR 100815567B1
- Authority
- KR
- South Korea
- Prior art keywords
- inductor
- diode
- circuit
- turn
- snubber circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/70—Regulating power factor; Regulating reactive current or power
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
도 1은 일반적인 전력변환회로의 전원계통을 나타낸 도면,1 is a view showing a power system of a general power conversion circuit;
도 2는 종래 기술에 의한 역률개선회로의 회로도,2 is a circuit diagram of a power factor improvement circuit according to the prior art;
도 3은 스위칭 소자가 턴 온될 때 발생되는 스위칭 손실을 나타낸 도면,3 is a diagram illustrating switching losses generated when a switching element is turned on;
도 4a는 출력다이오드의 역회복 특성을 나타낸 도면,4A is a view showing reverse recovery characteristics of an output diode;
도 4b는 스위칭 소자 턴 온시의 단락경로를 나타낸 도면,4B is a diagram showing a short circuit path at the time of switching on,
도 5는 본 발명에 따른 스너버회로를 이용한 역률개선회로의 회로도,5 is a circuit diagram of a power factor improvement circuit using a snubber circuit according to the present invention;
도 6a 내지 도 6e는 본 발명의 동작 모드별 전류 흐름을 실선으로 표시한 도면,6A to 6E are diagrams showing a current flow for each operation mode of the present invention in a solid line;
도 7은 본 발명의 각 동작 모드에 따른 주요 파형도,7 is a main waveform diagram according to each operation mode of the present invention;
도 8은 턴온 스너버 회로부 부가시의 스위칭 전류 파형과 그때의 턴온 스위칭 손실을 개념적으로 도시하고 있는 도면,8 is a diagram conceptually showing a switching current waveform when a turn-on snubber circuit is added and turn-on switching loss at that time;
도 9a 내지 도 9c는 턴오프 스너버 회로부가 포함된 본 발명의 역률개선회로의 회로도,9A to 9C are circuit diagrams of a power factor improvement circuit of the present invention including a turn-off snubber circuit unit;
도 10은 턴오프 스너버 회로부 부가시의 스위칭 전류 파형과 그때의 턴오프 스위칭 손실을 개념적으로 도시하고 있는 도면.10 is a diagram conceptually showing a switching current waveform when a turn-off snubber circuit portion is added and a turn-off switching loss at that time.
*도면의 주요 부호에 대한 설명** Description of Major Symbols in Drawings *
51 : 컨버터부 52 : 턴온 스너버 회로부51
53 : 턴오프 스너버 회로부 M : 스위칭 소자53: turn-off snubber circuit portion M: switching element
Do : 출력 다이오드 Co : 출력 캐패시터Do: Output Diode Co: Output Capacitor
Lm : 제 1 인덕터 Ls : 제 2 인덕터Lm: first inductor Ls: second inductor
La : 제 3 인덕터 Ds1 : 제 1 다이오드La: third inductor D s1 : first diode
Ds2 : 제 2 다이오드 Ds3 : 제 3 다이오드D s2 : second diode D s3 : third diode
Cs1 : 제 1 캐패시터 Cs2 : 제 2 캐패시터C s1 : first capacitor C s2 : second capacitor
Cs3 : 제 3 캐패시터 R : 저항C s3 : third capacitor R: resistance
본 발명은 스너버회로를 이용한 역률개선회로에 관한 것으로, 보다 상세하게는 스너버회로를 이용함으로써 스위칭 손실을 감소시키고, 다이오드의 역회복 특성을 개선하여 향상된 효율을 갖도록 하는 역률개선회로에 관한 것이다.The present invention relates to a power factor improvement circuit using a snubber circuit, and more particularly, to a power factor improvement circuit for reducing switching loss and improving the reverse recovery characteristic of a diode by using a snubber circuit to have improved efficiency. .
종래의 전원 공급 장치는 상용AC전압에서 DC전압을 얻기 위해 단순한 풀브릿지 정류기와 큰 용량의 전해 캐패시터를 사용하여 왔으나, 상용라인에 미치는 고조파전류로 인해 발생되는 문제점을 해결하기 위하여 현재 강력한 규제를 두고 있다. Conventional power supplies have used simple full bridge rectifiers and large capacity electrolytic capacitors to obtain DC voltages from commercial AC voltages, but currently have strong regulations to solve problems caused by harmonic currents on commercial lines. have.
따라서, 일반적인 전력변환회로의 전원계통은 도 1에서 도시한 바와 같이, 역률 개선단(11)과 직류전력 변환단(12)으로 구성되며, 역률 개선단(11)은 AC/DC 변환기능을 수행하는 정류기(11a)와 역률 개선(PFC: Power Factor Correction) 기능을 수행하는 PFC단(11b)으로 구성되어 약 400V의 직류 전압을 생성하게 되고, 이를 직류전력 변환단(12)에서는 부하가 요구하는 사양으로 DC/DC 전력변환을 하게 된다.Therefore, the power system of the general power conversion circuit is composed of a power
최근까지 역률개선을 위한 다양한 기술이 연구 및 개발되어져 오고 있으며, PFC를 위한 토폴로지로는 그 특성과 신뢰성이 우수한 것으로 알려져 있는 부스트(Boost) 컨버터가 주로 사용되고 있다. 그러나, 역률 개선 기능을 수행하는 부스트 컨버터의 고효율, 고신뢰성화를 위해서는 고조파 및 입출력 필터 사이즈를 저감하기 위한 높은 스위칭 주파수 운전이 필요하고 이에 따라 수반되는 스위칭 스트레스 및 손실 저감을 위한 소프트 스위칭 기법을 적용할 필요가 있다.Until recently, various technologies for improving power factor have been researched and developed. As a topology for PFC, boost converters, which are known for their excellent characteristics and reliability, are mainly used. However, high efficiency and high reliability of the boost converter that improves power factor requires high switching frequency operation to reduce harmonics and input / output filter sizes, and thus soft switching techniques to reduce the switching stress and loss. There is a need.
현재까지 여러 문헌에서 이러한 회로 기술을 제안하여 왔으며 대표적인 것이 바로 스너버회로를 이용하는 방식이다.Until now, many literatures have proposed such a circuit technique, and a typical method is to use a snubber circuit.
도 2는 종래 기술에 의한 역률개선회로의 회로도를 나타낸 것으로, PFC 컨버터로서 주로 사용되는 부스트 컨버터를 나타낸다. 2 is a circuit diagram of a power factor improvement circuit according to the related art, and shows a boost converter mainly used as a PFC converter.
도 2 회로의 동작과정을 간단해 살펴보면, 크게 에너지 저장모드(Storing mode)와 에너지 전달모드(Powering mode)의 2가지로 나눌 수 있다. Referring to the operation of the circuit of FIG. 2, the energy storage mode and the energy delivery mode may be classified into two types.
에너지 저장모드에서는 스위칭 소자(M)가 도통하며, 스위칭 소자(M) 도통시 인덕터(L)에는 입력전압(Vin)이 모두 인가되어 에너지가 전류형태로 저장된다. In the energy storage mode, the switching element M conducts, and when the switching element M conducts, all of the input voltage Vin is applied to the inductor L to store energy in the form of a current.
이후 에너지 전달모드에서는 스위칭 소자(M)가 차단되며, 스위칭 소자(M)가 차단되면 인덕터(L)에 저장된 에너지 및 입력측 에너지 모두 출력 다이오드(D)를 통해 부하단으로 전달되면서 입력전압(Vin)보다 큰 출력전압(Vo)이 생성된다.Afterwards, in the energy transfer mode, the switching element M is cut off. When the switching element M is cut off, both the energy stored in the inductor L and the input side energy are transferred to the load terminal through the output diode D, and the input voltage Vin is applied. A larger output voltage (V o ) is produced.
그러나 종래기술에 의한 역률개선회로는, 회로소자의 실제적인 특성과 회로내 존재하는 기생성분에 의해 스위칭 소자(M)가 턴 온(Turn on) 될 때 큰 스위칭 손실이 발생하게 되고, 출력다이오드(D)의 역회복 특성에 의해 순간적으로 회로가 단락되는 문제점이 있었다.However, in the power factor improvement circuit according to the prior art, a large switching loss occurs when the switching element M is turned on due to the actual characteristics of the circuit element and parasitic components present in the circuit. Due to the reverse recovery characteristic of D), there is a problem that the circuit is short-circuited momentarily.
도 3은 스위칭 소자가 턴 온 될 때 발생되는 스위칭 손실을 나타낸 도면으로, 도 4a는 출력다이오드(D)의 역회복 특성을 나타낸 도면이며, 도 4b는 스위칭 소자(M)가 턴 온 될때의 단락경로를 나타낸 도면으로서 도 3과 도 4a 및 도 4b를 참고로 하여 앞서 언급한 문제점에 대해 간단히 살펴보기로 한다.FIG. 3 is a diagram illustrating switching losses generated when the switching element is turned on. FIG. 4A is a diagram illustrating reverse recovery characteristics of the output diode D, and FIG. 4B is a short circuit when the switching element M is turned on. As a diagram illustrating a path, the above-mentioned problem will be briefly described with reference to FIGS. 3, 4A, and 4B.
먼저, 도 3에서 도시한 바와 같이, 스위칭 소자(M)가 턴 온 될 때 스위칭 전압(vds)과 전류(ids)가 교차되는 영역이 발생하게 되며, 이로 인해 스위칭 손실(switching loss)과 노이즈가 발생하게 된다.First, as shown in FIG. 3, when the switching device M is turned on, an area where the switching voltage v ds and the current i ds cross each other is generated. As a result, switching loss and Noise is generated.
이러한 점은 특히, 전원장치의 동작 주파수와 비례하므로, 이러한 주파수의 증가는 손실과 노이즈의 증가로 이어지며, 이로 인해 효율저하 및 스위치 발열이 발생하게 된다. 이는 특히 고속 스위칭 동작을 할 경우 더욱 그렇다.This is especially proportional to the operating frequency of the power supply, so this increase in frequency leads to an increase in losses and noise, resulting in reduced efficiency and switch heating. This is especially true for high speed switching operations.
한편, 도 2의 회로가 출력 다이오드(D)가 도통하고 있는 에너지 전달모드의상태에서 에너지 저장모드로의 전환을 위해서는, 스위칭 소자(M)가 턴 온 되는 순간 출력다이오드(D)가 출력전압(VO)에 의해 역바이어스되어 차단되어져야 하나, 다이오드 역회복 특성에 의해 순간적으로 차단되지 못하고, 도 4a와 같이 역방향으로 전류(iD)가 흐르게 되며, 이로 인해 도 4b와 같은 단락 경로(short path)가 형성된다. 이에 따라 각 소자에는 심각한 서지성 전류로 발생하게 되어 발열과 영구적 소손 및 심각한 EMI(Electro-Magnetic Interference)가 발생될 수 있다.On the other hand, in order for the circuit of FIG. 2 to switch to the energy storage mode in the state of the energy transfer mode in which the output diode D is conducting, the output diode D is the output voltage D at the moment when the switching element M is turned on. It should be reverse biased by V O ) but not instantaneously blocked due to diode reverse recovery characteristics, and current i D flows in the reverse direction as shown in FIG. 4A, resulting in a short circuit path as shown in FIG. 4B. path) is formed. This results in severe surge current in each device, which can generate heat, permanent burnout, and severe electro-magnetic interference (EMI).
본 발명은 상기 문제점을 해결하기 위하여 제안된 것으로, 스너버회로를 이용함으로써 스위칭 손실을 감소시키고, 다이오드의 역회복 특성을 개선하여 향상된 효율을 갖도록 하는 역률개선회로를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been proposed to solve the above problems, and an object thereof is to provide a power factor improvement circuit for reducing switching loss by using a snubber circuit and improving the reverse recovery characteristic of a diode to have improved efficiency.
본 발명의 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허청구범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.The objects and advantages of the present invention can be understood by the following description, and will be more clearly understood by the embodiments of the present invention. It will also be appreciated that the objects and advantages of the present invention may be realized by the means and combinations thereof indicated in the claims.
상기 목적을 달성하기 위한 본 발명에 따른 역률개선회로는, 전원입력단으로부터 부하사이에 연결된 제 1 인덕터와, 상기 제 1 인덕터와 부하사이에 연결된 출력 다이오드, 상기 부하에 대해 병렬로 연결된 출력 캐패시터 및 상기 전원입력단으로부터 인가되는 전원에 병렬 연결된 스위칭 소자를 포함하고, 상기 전원입력단으로부터 인가되는 전원을 해당 직류레벨의 전압으로 변환하여 출력하는 컨버터부; 및 상기 컨버터부에 연결되어 상기 스위칭 소자의 턴 온 스위칭 손실을 감소시키는 턴온 스너버 회로부;를 포함하며,According to an aspect of the present invention, there is provided a power factor improvement circuit including a first inductor connected between a power input terminal and a load, an output diode connected between the first inductor and a load, an output capacitor connected in parallel to the load, and the A converter including a switching element connected in parallel to a power applied from a power input, and converting the power applied from the power input to a voltage having a corresponding DC level; And a turn-on snubber circuit portion connected to the converter portion to reduce turn-on switching loss of the switching element.
상기 턴온 스너버 회로부는, 상기 제 1 인덕터와 그 일단이 연결된 제 2 인덕터와, 상기 제 2 인덕터와 그 일단이 연결되고 타단이 상기 출력다이오드의 애노드에 연결되는 제 1 캐패시터와, 상기 제 1 캐패시터에 병렬로 연결되고, 애노드가 상기 제 2 인덕터와 연결되고, 캐소드가 상기 출력다이오드의 애노드에 연결되는 제 1 다이오드와, 애노드가 상기 제 1 인덕터와 연결되고, 캐소드가 상기 제 1 다이오드의 캐소드에 연결되는 제 2 다이오드를 포함하는 것을 특징으로 한다.The turn-on snubber circuit unit includes: a second inductor having one end connected to the first inductor; a first capacitor having one end connected to the second inductor and the other end connected to an anode of the output diode; and the first capacitor A first diode connected in parallel, an anode connected to the second inductor, a cathode connected to the anode of the output diode, an anode connected to the first inductor, and a cathode connected to the cathode of the first diode. It characterized in that it comprises a second diode connected.
이때, 본 발명은 컨버터부에 연결되어 스위칭 소자의 턴 오프 스위칭 손실을 감소시키는 턴오프 스너버 회로부를 더 포함할 수 있다.In this case, the present invention may further include a turn-off snubber circuit unit connected to the converter unit to reduce turn-off switching loss of the switching element.
이때, 턴오프 스너버 회로부는, 그 일단이 스위칭 소자와 연결되고, 타단이 접지된 저항과, 저항과 병렬로 연결된 제 2 캐패시터를 포함한 RC 스너버로 구현할 수 있으며, In this case, the turn-off snubber circuit unit may be implemented as an RC snubber including a resistor having one end connected to a switching element and a second end connected to a ground and a second capacitor connected in parallel with the resistance.
애노드가 스위칭 소자의 일단과 연결되는 제 3 다이오드와, 제 3 다이오드의 캐소드와 그 일단이 연결되고, 타단이 접지된 저항과, 저항과 병렬로 연결된 제 3 캐패시터를 포함한 RCD 스너버로도 구현할 수 있다.It can also be implemented as an RCD snubber comprising a third diode whose anode is connected to one end of the switching element, a cathode of which is connected to one end of the third diode, a resistor having one end grounded, and a third capacitor connected in parallel with the resistance. .
또한, 본 발명은 제 1 인덕터와 상기 제 2 인덕터의 사이에 제 3 인덕터를 더 포함할 수 있다.In addition, the present invention may further include a third inductor between the first inductor and the second inductor.
이때, 제 3 인덕터는, 제 1 인덕터의 보조권선으로 형성될 수 있다.In this case, the third inductor may be formed as an auxiliary winding of the first inductor.
한편, 제 1 및 제 2 다이오드와 제 3 다이오드는 고속 회복 다이오드(fast recovery diode)로 구현할 수 있다. Meanwhile, the first and second diodes and the third diode may be implemented as fast recovery diodes.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련된 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. The above objects, features, and advantages will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, whereby those skilled in the art may easily implement the technical idea of the present invention. There will be.
또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. In addition, in describing the present invention, when it is determined that the detailed description of the known technology related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 5는 본 발명에 따른 스너버회로를 이용한 역률개선회로의 회로도로서, 도 5에서 도시한 바와 같이, 본 발명에 따른 역률개선회로는, 컨버터부(51)와 턴온 스너버 회로부(52)를 포함하고 있다.FIG. 5 is a circuit diagram of a power factor improving circuit using a snubber circuit according to the present invention. As shown in FIG. 5, the power factor improving circuit according to the present invention includes a
여기서, 컨버터부(51)는, 제 1 인덕터(Lm), 출력 다이오드(Do), 출력 캐패시터(Co), 스위칭 소자(M)를 포함하고 있으며, 전원입력단으로부터 입력되는 전원(Vin)을 해당 직류레벨의 전압(Vo)으로 변환하여 출력하는 역할을 한다.Here, the
이때, 제 1 인덕터(Lm)는 전원입력단으로부터 부하사이에 연결되어 있으며, 출력 다이오드(Do)는 제 1 인덕터(Lm)와 부하사이에 연결되어 있다.At this time, the first inductor Lm is connected between the power input terminal and the load, and the output diode Do is connected between the first inductor Lm and the load.
또한, 출력 캐패시터(Co)는 부하에 대해 병렬로 연결되어 있으며, 스위칭 소자(M)는 입력전원(Vin)에 병렬로 연결되어 있다. In addition, the output capacitor Co is connected in parallel with the load, and the switching element M is connected in parallel with the input power source Vin.
이때, 스위칭 소자(M)는 능동 소자를 이용한다. 이 능동 소자(M)는 게이트, 소오스, 및 드레인을 구비하므로, 게이트 및 소오스 간에 인가되는 전압의 크기 및 극성에 따라서, 드레인으로부터 소오스로 또는 그 역으로 흐르는 전류의 크기 및 방향이 결정되는 특성을 갖는다.In this case, the switching device M uses an active device. Since the active element M includes a gate, a source, and a drain, the magnitude and direction of the current flowing from the drain to the source or vice versa is determined according to the magnitude and polarity of the voltage applied between the gate and the source. Have
이러한 능동 소자로는 바이폴라 정션 트랜지스터(BJT), 정션 전계 효과 트랜지스터(JFET), 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET), 및 금속 반도체 전계 효과 트랜지스터(MESFET) 등이 있다.Such active devices include bipolar junction transistors (BJTs), junction field effect transistors (JFETs), metal oxide semiconductor field effect transistors (MOSFETs), and metal semiconductor field effect transistors (MESFETs).
한편, 턴온 스너버 회로부(52)는 컨버터부(51)에 연결되어 스위칭 소자(M)의 턴온 스위칭 손실을 감소시키며, 제 1 캐패시터(Cs1), 제 2 인덕터(Ls), 제 1 및 제 2 다이오드(Ds1, Ds2)를 포함한다.On the other hand, the turn-on
이때, 제 2 인덕터(Ls)는 제 1 인덕터(Lm)에 그 일단이 연결되어 있으며, 제 1 캐패시터(Cs1)는 제 2 인덕터(Ls)와 그 일단이 연결되고 타단이 출력다이오드(Do) 의 애노드에 연결된다.At this time, one end of the second inductor Ls is connected to the first inductor Lm, and the first capacitor C s1 is connected to the second inductor Ls and one end thereof, and the other end thereof is the output diode Do. Is connected to the anode.
또한, 제 1 다이오드(Ds1)는 제 1 캐패시터(Cs1)에 병렬로 연결되고, 애노드가 제 2 인덕터(Ls)와 연결되고, 캐소드가 출력다이오드(Do)의 애노드에 연결된다.In addition, the first diode D s1 is connected in parallel with the first capacitor C s1 , an anode is connected with the second inductor Ls, and a cathode is connected with the anode of the output diode Do.
또한, 제 2 다이오드(Ds2)는 애노드가 제 2 인덕터(Ls)와 연결되고, 캐소드가 제 1 다이오드(Ds1)의 캐소드에 연결된다.In addition, the second diode D s2 has an anode connected to the second inductor Ls and a cathode connected to the cathode of the first diode D s1 .
이때, 턴온 스너버 회로부(52)에서 사용될 수 있는 다이오드(Ds1 , Ds2)들은 출력 다이오드(Do)에 비해 작은 용량의 소자를 사용하는 것이 바람직한데, 이는 작은 용량의 다이오드를 사용하여 각 다이오드에 흐르는 평균 전류를 작게함으로써 도통시 손실을 줄일 수 있을 뿐 아니라, 회로 구성의 복잡도를 낮출 수 있기 때문이다.At this time, the diodes D s 1 and D s 2 that may be used in the turn-on
또한, 제 1 및 제 2 다이오드(Ds1,,Ds2)는 고속 회복 다이오드(fast recovery diode)를 사용하는 것이 바람직한데, 이는 제 1 및 제 2 다이오드(Ds1 ,,Ds2)를 고속 회복 다이오드를 사용할 경우 아주 짧은 시간동안만 도통하므로, 캐리어(carrier) 축적 효과가 작게 되어 고속 동작에 적합하기 때문이다.In addition, the first and second diodes (D s1,, D s2) is a fast recovery diode it is preferable to use the (fast recovery diode), which high-speed restore the first and second diodes (D s1,, D s2) When the diode is used for a very short time, the carrier accumulation effect is small, which is suitable for high speed operation.
한편, 본 발명에 이용되는 도선에는 어느 정도의 인덕터 성분(L)이 포함되어 있으므로 공진특성을 이용하여 역률을 개선할 수 있으나, 이러한 공진특성을 강화하기 위하여 제 1 인덕터(Lm)와 제 2 인덕터(Ls) 사이에 제 3 인덕터(La)를 추가할 수도 있으며, 이때, 제 3 인덕터(La)를 제 1 인덕터(Lm)의 보조권선으로 형성할 수 있다.On the other hand, since some of the inductor component (L) is used in the present invention, the power factor may be improved by using the resonance characteristic, but the first inductor Lm and the second inductor may be used to enhance the resonance characteristic. A third inductor La may be added between Ls, and in this case, the third inductor La may be formed as an auxiliary winding of the first inductor Lm.
이하, 도 5 내지 도 7을 참고로 하여 본 발명의 동작과정을 모드 별로 살펴보기로 한다.Hereinafter, the operation process of the present invention will be described for each mode with reference to FIGS. 5 to 7.
이때, 도 6a 내지 도 6e는 본 발명의 동작 모드별 전류 흐름을 실선으로 표시한 도면이고, 도 7은 본 발명의 각 동작 모드에 따른 주요 파형도를 나타낸다.6A to 6E are diagrams showing a current flow for each operation mode of the present invention in solid line, and FIG. 7 shows a main waveform diagram according to each operation mode of the present invention.
모드 1(t0~t1)Mode 1 (t 0 to t 1 )
도 6a는 모드 1의 전류흐름을 나타낸 도면으로, 이 모드는 컨버터부(51)의 스위칭 소자(M)가 턴 온된 상태로 입력전원 (Vin)으로부터 제 1 인덕터(Lm)에 에너지가 저장되는 구간이다. 이때, 제 1 인덕터(Lm)의 보조권선으로 제 3 인덕터(La)를 형성한 경우, 제 3 인덕터(La)에는 Vin/N(N은 권선비) 크기의 전압이 인가되어 제 3 인덕터(La)-제 2 다이오드(Ds2)-제 2 인덕터(Ls)-제 1 캐패시터(Cs1)로 구성된 폐루프를 형성하게 되며, 이 폐루프를 통해 제 1 캐패시터(Cs1)로 에너지를 전달하게 된다.6A is a diagram illustrating a current flow in
이때, 제 1 캐패시터(Cs1) 양단의 전압(VCs1)은, 제 2 다이오드(Ds2)로 흐르는 전류(iDs2)가 반주기 공진이 이루어지는 시점까지 상승하게 되며, 이 반주기 공진이 끝나는 시점에서 모드 1이 끝나게 된다. At this time, the voltage V Cs1 across the first capacitor C s1 increases until the current i Ds2 flowing through the second diode D s2 is half-period resonance, at which point the half-cycle resonance ends.
모드 2(t1~t2)Mode 2 (t 1 to t 2 )
도 6b는 모드 2의 전류흐름을 나타낸 도면으로, 이 모드는 스위칭 소자(M)가 지속적으로 턴 온 된 상태이고, 제 1 인덕터(Lm)로 흐르는 전류(iLm)는 스위칭 소자(M)에 흐르는 전류(iDs)와 같으며, 부하는 출력캐패시터(Co)로부터 전력을 공급받게 된다. 6B is a diagram illustrating a current flow in mode 2, in which the switching element M is continuously turned on, and the current i Lm flowing into the first inductor L m is the switching element M. It is equal to the current (i Ds ) flowing in, and the load is supplied with power from the output capacitor (C o ).
모드 3(t2~t3)Mode 3 (t 2 to t 3 )
도 6c는 모드 3의 전류흐름을 나타낸 도면으로, 이 모드는 스위칭 소자(M)가 턴 오프 되면 부하로 전력이 전달되기 시작하고, 제 1 인덕터(Lm)의 전류(iLm)는 제 2 다이오드(Ds2)와 제 2 인덕터(Ls)로 분산되어 흐르게 된다.FIG. 6C is a diagram illustrating a current flow in mode 3, in which power starts to be delivered to the load when the switching element M is turned off, and the current i Lm of the first inductor L m is equal to the second. The diode D s2 and the second inductor L s are distributed and flowed.
이때 모드 1에서 충전된 제 1 캐패시터(Cs1) 양단 전압(VCs1)은 감소하기 시작하며, 제 2 다이오드(Ds2)로 흐르는 전류(iDs2)가 영으로 떨어질 때 모드 3은 끝나게 된다.At this time, the voltage V Cs1 across the first capacitor C s1 charged in the
모드 4(t3~t4)Mode 4 (t 3 to t 4 )
도 6d는 모드 4의 전류흐름을 나타낸 도면으로, 이 모드는 제 2 인덕터(Ls)의 전류(iLs)와 제 1 인덕터(Lm)의 전류(iLm) 크기가 같아지는 시점부터 시작되며, 제 1 캐패시터(Cs1)에 충전되어 있던 전압이 영 전압으로 떨어질 때까지 지속된다.FIG. 6D is a diagram illustrating a current flow in mode 4, which starts from a point where the current i Ls of the second inductor L s is equal to the current i Lm of the first inductor L m . It continues until the voltage charged in the first capacitor C s1 drops to zero voltage.
모드 5(t4~t5)Mode 5 (t 4 to t 5 )
도 6e는 모드 5의 전류흐름을 나타낸 도면으로, 이 모드는 모드 4에서 제 캐패시터(Cs1)의 양단 전압(VCs1)이 영 전압으로 떨어지게 되면, 제 1 캐패시터(Cs1)와 병렬로 연결된 제 1 다이오드(Ds1)가 턴 온 되며, 이에 따라 Lm-Ls-Ds1-Do의 전류 루프가 형성되어 입력측 에너지를 출력측으로 전달하게 된다. Figure 6e is a diagram showing the current flow in mode 5, the mode when the both-end voltage (V Cs1) of the capacitor (C s1) in the mode 4, the fall to zero voltage, the first capacitor (C s1) and connected in parallel The first diode D s1 is turned on, thereby forming a current loop of L m -L s -D s1 -D o to transfer the input side energy to the output side.
이상과 같은 5개의 동작모드는 한 주기를 기준으로 나타낸 것이며 계속적으로 반복된다. The five operation modes described above are based on one cycle and are continuously repeated.
이와 같이, 턴온 스너버 회로부(52)를 이용하여 본 발명을 구현함으로써, 본 발명은 스위칭 손실을 감소시키고, 다이오드의 역회복 특성을 개선할 수 있는 이점을 가지게 되는데, 이에 대해 상세히 설명하면 다음과 같다.As such, by implementing the present invention using the turn-on
먼저, 도 8은 턴온 스너버 회로부 부가시의 스위칭 전류 파형과 그때의 턴온 스위칭 손실을 개념적으로 도시하고 있는 도면으로서, 도 8에서 도시한 바와 같이, 턴온 스너버 회로부가 부가되지 않을 경우 스위칭 전류 파형(점선으로 표시)의 상승 기울기는 크므로, 스위칭 소자 양단 전압(VDs)과 전류(iDs)가 서로 교차하는 영역이 커지게 되어 그에 따른 턴온 스위칭 손실이 매우 크다. First, FIG. 8 conceptually illustrates a switching current waveform when a turn-on snubber circuit portion is added and a turn-on switching loss at that time. As shown in FIG. 8, a switching current waveform when no turn-on snubber circuit portion is added. Since the rising slope of (indicated by the dotted line) is large, the area where the voltage V Ds across the switching element and the current i Ds cross each other becomes large, and thus the turn-on switching loss is very large.
그러나, 턴온 스너버 회로부를 부가하여 스위칭 전류(iDs)의 기울기를 낮추 는 경우 도 8에서 도시한 바와 같이, 스위칭 소자 양단 전압(VDs)과 전류(iDs)가 서로 교차하는 영역이 작아지게 되므로, 턴온 스위칭 손실을 대폭 감소시킬 수 있다.However, when the turn-on snubber circuit portion is added to lower the inclination of the switching current i Ds , as shown in FIG. 8, a region where the voltage V Ds across the switching element and the current i Ds cross each other is small. As a result, the turn-on switching losses can be greatly reduced.
따라서 본 발명은, 스위칭 소자(M) 턴온시 도통 경로상에 턴온 스너버 회로부(52), 특히 별도의 제 2 인덕터(Ls)를 부가하여 스위칭 전류(iDs)의 기울기를 낮춤으로써 턴 온 시 발생하는 스위칭 손실을 감소시킬 수 있는 이점을 가지게 된다.Therefore, in the present invention, the turn-on
또한, 앞서 언급한 바와 같이, 종래의 역률개선회로는 큰 전류가 흐르고 있는 출력 다이오드를 순간적으로 턴 오프시킬 경우 다이오드 역회복 특성에 의해 단락상황이 발생되므로, 출력 다이오드 오프시 흐르고 있던 전류를 서서히 감소시킬 필요가 있는데, 이를 보통 다이오드 영전류 스위칭이라고 한다.In addition, as mentioned above, in the conventional power factor improvement circuit, when the output diode having a large current flows off momentarily, a short circuit occurs due to the diode reverse recovery characteristic, so that the current flowing when the output diode is turned off gradually decreases. This is usually called diode zero current switching.
따라서, 이를 위해 본 발명은 턴온 스너버 회로부, 특히 별도의 제 2 인덕터(Ls)를 출력 다이오드와 직렬로 연결하여 다이오드 전류의 급격한 변화를 억제함으로써, 단락 상황으로 인해 발생될 수 있는 발열, 영구적 소손, EMI 등의 문제들을 해결할 수 있는 이점도 가지게 된다.Therefore, the present invention is connected to the turn-on snubber circuit portion, in particular a separate second inductor (Ls) in series with the output diode to suppress the sudden change of the diode current, heat generation, permanent burnout that can be caused by a short circuit situation It also has the advantage of solving problems such as EMI.
또한, 부가적으로 본 발명의 턴온 스너버 회로부(52)는 별도의 스위칭소자가 필요없는 스너버회로를 이용함으로써 능동 스위칭소자를 위한 부가적인 제어회로가 필요없게 되며 이에 따라 부가적인 손실이나 회로 영향이 없을 뿐 아니라, 작은 용량의 수동 소자로만으로 회로를 구성할 수 있어 회로를 보다 간단하게 구현할 수 있는 이점 또한 가질 수 있다. In addition, the turn-on
한편, 본 발명은 스위칭 소자(M)의 턴 오프 손실을 감소시키기 위해 턴오프 스너버 회로부를 더 포함시킬 수 있는데, 도 9a 내지 도 9c는 이러한 턴오프 스너버 회로부가 포함된 본 발명의 역률개선회로를 나타낸 것이다.On the other hand, the present invention may further include a turn-off snubber circuit portion to reduce the turn-off loss of the switching element (M), Figure 9a to 9c is a power factor improvement of the present invention including such a turn-off snubber circuit portion The circuit is shown.
도 9a에서 도시한 바와 같이, 턴오프 스너버 회로부(53)는 컨버터부의 스위칭 소자(M)에 연결되어 턴오프 스위칭 손실을 감소시킬 수 있는데, 도 9b와 같이 RC 스너버로 구현할 수 있으며, 도 9c와 같이 RCD 스너버로도 구현할 수 있다.As shown in FIG. 9A, the turn-off
도 9b의 턴오프 스너버 회로부(53)는 RC 스너버로 구현한 것으로, 그 일단이 스위칭 소자(M)와 연결되고 타단이 접지된 저항(R)과, 저항(R)과 병렬로 연결된 제 2 캐패시터(Cs2)로 구성되어 있다.The turn-off
또한, 도 9c의 턴오프 스너버 회로부(53)는 RCD 스너버로 구현한 것으로,애노드가 스위칭 소자(M)의 일단과 연결되는 제 3 다이오드(Ds3)와, 제 3 다이오드(Ds3)의 캐소드와 그 일단이 연결되고 타단이 접지된 저항(R)과, 저항(R)과 병렬로 연결된 제 3 캐패시터(Cs2)로 구성되어 있다.Further, the turn-
이때, 제 3 다이오드(Ds3)는 제 1 및 제 2 다이오드(Ds1, Ds2)와 마찬가지로 고속 동작에 적합한 고속 회복 다이오드를 사용할 수 있다.At this time, the third diode (D s3) may use a high-speed recovery diode suitable for high speed operation as in the first and second diodes (D s1, D s2).
그러나, 이러한 턴오프 스너버 회로부(53)는 RC 스너버나 RCD 스너버에 한정되는 것은 아니며, 턴오프 스위칭 손실을 감소시킬 수 있는 모든 스너버로 구현할 있다. However, the turn-
본 발명은 턴오프 스너버 회로부(53)를 부가함으로써 턴오프 스위칭 손실을 감소시키는 이점도 가질 수 있는데, 이에 대해 상세히 설명하면 다음과 같다.The present invention can also have the advantage of reducing the turn-off switching loss by adding the turn-off
먼저, 도 10은 턴오프 스너버 회로부 부가시의 스위칭 전류 파형과 그때의 턴오프 스위칭 손실을 개념적으로 도시하고 있는 도면으로서, 도 10에서 도시한 바와 같이, 턴오프 스너버 회로부가 부가되지 않을 경우 스위칭 전압 파형(점선으로 표시)의 상승 기울기는 크므로, 스위칭 소자 양단 전압(VDs)과 전류(iDs)가 서로 교차하는 영역이 커지게 되어 그에 따른 턴오프 스위칭 손실이 매우 크다. First, FIG. 10 is a diagram conceptually illustrating a switching current waveform and a turn-off switching loss at the time of adding a turn-off snubber circuit. When the turn-off snubber circuit is not added, as shown in FIG. 10. Since the rising slope of the switching voltage waveform (indicated by the dotted line) is large, the area where the voltage V Ds across the switching element and the current i Ds cross each other becomes large, and thus the turn-off switching loss is very large.
그러나, 턴오프 스너버 회로부를 부가하여 스위칭 전압(VDs)의 기울기를 낮추는 경우 도 10에서 도시한 바와 같이, 스위칭 소자 양단 전압(VDs)과 전류(iDs)가 서로 교차하는 영역이 작아지게 되므로, 턴오프 스위칭 손실을 대폭 감소시킬 수 있다.However, in the case of lowering the slope of the switching voltage V Ds by adding a turn-off snubber circuit, as shown in FIG. 10, a region where the voltage V Ds across the switching element and the current i Ds cross each other is small. As a result, the turn-off switching loss can be greatly reduced.
따라서 본 발명은, 턴오프 스너버 회로부를 통해 스위칭 소자의 턴오프시 전스위칭 전압 기울기를 낮춤으로써 스위칭 손실과 발열을 개선할 수 있는 이점을 가지게 된다.Therefore, the present invention has the advantage of improving switching loss and heat generation by lowering the pre-switching voltage slope during turn-off of the switching element through the turn-off snubber circuit.
또한, 본 발명은, 부가적으로 턴오프 스너버 회로부(53)를 통해 제 2 다이오드(Ds2) 및 출력 다이오드(Do)의 턴 온 지연 시간에 의해 도 10과 같이 순간적으로 발생될 수 있는 전압 스파이크(voltage spike)를 제거함으로써, 스위칭 소자 턴 오프시 스위칭 소자 양단 전압(VDS)이 출력전압으로 보다 원할하게 클램핑(voltage clamping) 되도록 한다.In addition, according to the present invention, a voltage that may be instantaneously generated as shown in FIG. 10 by the turn-on delay time of the second diode D s2 and the output diode Do through the turn-
특히, 역률개선 회로 내에 사용된 전력 다이오드의 개수는 기존 무손실 스너버 대비 동일하거나 적으며, 낮은 전압을 가지는 커패시터(Cs1)와 병렬로 접속된 다이오드(Ds1)의 전압 스트레스가 기존 무손실 스너버 대비 수배이상 낮으므로 저렴하고 성능이 우수한 다이오드의 사용이 가능하다.In particular, the number of power diodes used in the power factor improvement circuit is the same or less than that of the conventional lossless snubber, and the voltage stress of the diode Ds1 connected in parallel with the capacitor Cs1 having the low voltage is several times higher than that of the conventional lossless snubber. It is possible to use inexpensive and high-performance diode because it is low.
이상에서 설명한 본 발명의 바람직한 일실시예는 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이며, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.One preferred embodiment of the present invention described above is disclosed for the purpose of illustration, various substitutions, modifications and Modifications may be made and such substitutions, changes and the like should be regarded as belonging to the following claims.
상술한 바와 같이, 본 발명에 따른 스너버회로를 이용한 역률개선회로는, 스너버회로를 이용함으로써 스위칭 손실을 감소시키고, 다이오드의 역회복 특성을 개선하여 향상된 효율을 가질 수 있는 효과가 있다.As described above, the power factor improvement circuit using the snubber circuit according to the present invention has the effect of reducing switching loss and improving the reverse recovery characteristics of the diode by using the snubber circuit, thereby improving efficiency.
또한, 별도의 스위칭소자가 필요없는 스너버회로를 이용함으로써 능동 스위칭소자를 위한 부가적인 제어회로가 필요없게 되어 이로 인해 발생되는 부가적인 손실이나 회로 영향이 없을 뿐 아니라 작은 용량의 수동 소자만으로 회로를 구성할 수 있어 회로를 보다 간단하게 구현할 수 있는 효과가 있다.In addition, the use of a snubber circuit that does not require a separate switching element eliminates the need for an additional control circuit for the active switching element, so that there is no additional loss or circuit effect caused by this, and the circuit is only required with a small passive element. It can be configured, which has the effect of making the circuit simpler.
아울러, 역률개선 회로 내에 사용된 전력 다이오드의 개수가 기존 무손실 스 너버 대비 동일하거나 적으며, 낮은 전압을 가지는 커패시터(Cs1)와 병렬로 접속된 다이오드(Ds1)의 전압 스트레스가 기존 무손실 스너버 대비 수배이상 낮으므로 저렴하고 성능이 우수한 다이오드의 사용이 가능한 효과가 있다.In addition, the number of power diodes used in the power factor improvement circuit is the same or smaller than that of the conventional lossless snubber, and the voltage stress of the diode Ds1 connected in parallel with the capacitor Cs1 having the low voltage is several times higher than that of the conventional lossless snubber. Since this is low, it is possible to use a low cost and excellent diode.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060100798A KR100815567B1 (en) | 2006-10-17 | 2006-10-17 | Power factor correction circuit using snubber circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060100798A KR100815567B1 (en) | 2006-10-17 | 2006-10-17 | Power factor correction circuit using snubber circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100815567B1 true KR100815567B1 (en) | 2008-03-20 |
Family
ID=39411275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060100798A KR100815567B1 (en) | 2006-10-17 | 2006-10-17 | Power factor correction circuit using snubber circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100815567B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100999228B1 (en) | 2009-07-29 | 2010-12-07 | 엘지이노텍 주식회사 | Boost converter with high voltage gain |
CN102622037A (en) * | 2012-04-10 | 2012-08-01 | 东莞市乐科电子有限公司 | Parallel PFC (Power Factor Correction) rectifying modules and current sharing control method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5874826A (en) | 1997-10-29 | 1999-02-23 | Lucent Technologies Inc. | Encapsulated modular boost converter and method of manufacture therefor |
JP2002223561A (en) | 2001-01-26 | 2002-08-09 | Toshiba It & Control Systems Corp | Chopper circuit |
JP2006121850A (en) | 2004-10-22 | 2006-05-11 | Yuan Ze Univ | High boosting ratio converter using bidirectional magnetic circuit energy transfer of coupling inductor |
-
2006
- 2006-10-17 KR KR1020060100798A patent/KR100815567B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5874826A (en) | 1997-10-29 | 1999-02-23 | Lucent Technologies Inc. | Encapsulated modular boost converter and method of manufacture therefor |
JP2002223561A (en) | 2001-01-26 | 2002-08-09 | Toshiba It & Control Systems Corp | Chopper circuit |
JP2006121850A (en) | 2004-10-22 | 2006-05-11 | Yuan Ze Univ | High boosting ratio converter using bidirectional magnetic circuit energy transfer of coupling inductor |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100999228B1 (en) | 2009-07-29 | 2010-12-07 | 엘지이노텍 주식회사 | Boost converter with high voltage gain |
CN102622037A (en) * | 2012-04-10 | 2012-08-01 | 东莞市乐科电子有限公司 | Parallel PFC (Power Factor Correction) rectifying modules and current sharing control method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Jovanovic et al. | State-of-the-art, single-phase, active power-factor-correction techniques for high-power applications-an overview | |
AU2009101342A4 (en) | Method, circuit configuration, and bridge circuit | |
JP6180126B2 (en) | Power factor correction circuit and power factor correction control method | |
US9118259B2 (en) | Phase-shifted dual-bridge DC/DC converter with wide-range ZVS and zero circulating current | |
US5847548A (en) | Current-sharing passive snubber for parallel-connected switches and high power boost converter employing the same | |
US10707747B2 (en) | Single stage isolated AC/DC power factor corrected converter | |
US9166498B2 (en) | Power converter with non-symmetrical totem pole rectifier and current-shaping branch circuits | |
EP3174190A1 (en) | Three level converter | |
WO2017015143A1 (en) | Automatic enhanced self-driven synchronous rectification for power converters | |
CN113556029B (en) | Flying capacitor multi-level port voltage loss protection circuit | |
US20140192573A1 (en) | Power conversion circuit | |
EP1159781A1 (en) | General self-driven synchronous rectification scheme for synchronous rectifiers having a floating gate | |
US10554150B2 (en) | Three-level inverter | |
CN111869084B (en) | Power converter | |
US20120044729A1 (en) | Bridgeless coupled inductor boost power factor rectifiers | |
US11929669B2 (en) | Totem-pole bridgeless power factor correction device and power supply | |
US6999325B2 (en) | Current/voltage converter arrangement | |
Martins et al. | Self-commutated auxiliary circuit ZVT PWM converters | |
KR100834031B1 (en) | Power factor correction circuit using snubber circuit | |
KR100815567B1 (en) | Power factor correction circuit using snubber circuit | |
JP2007274818A (en) | Rectifying device | |
JP7281578B2 (en) | power converter | |
KR100808015B1 (en) | Power factor correction circuit using snubber circuit | |
JP2016208693A (en) | Power conversion device | |
JP2015228760A (en) | Switching power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131224 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |