[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100809705B1 - 반도체 소자의 패턴 예측을 위한 이미지 콘투어 형성방법 - Google Patents

반도체 소자의 패턴 예측을 위한 이미지 콘투어 형성방법 Download PDF

Info

Publication number
KR100809705B1
KR100809705B1 KR1020060093730A KR20060093730A KR100809705B1 KR 100809705 B1 KR100809705 B1 KR 100809705B1 KR 1020060093730 A KR1020060093730 A KR 1020060093730A KR 20060093730 A KR20060093730 A KR 20060093730A KR 100809705 B1 KR100809705 B1 KR 100809705B1
Authority
KR
South Korea
Prior art keywords
region
pattern
image contour
layout
linear region
Prior art date
Application number
KR1020060093730A
Other languages
English (en)
Inventor
전용진
이두열
유문현
이석주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060093730A priority Critical patent/KR100809705B1/ko
Priority to US11/589,026 priority patent/US20080076047A1/en
Application granted granted Critical
Publication of KR100809705B1 publication Critical patent/KR100809705B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

반도체 소자의 레이아웃으로부터 웨이퍼에 형성되는 패턴 이미지를 예측할 수 있는 이미지 콘투어 형성방법을 개시한다. 본 발명의 이미지 콘투어 형성방법은 반도체 소자의 패턴 예측을 위한 기초 레이아웃을 형성하는 단계; 상기 기초 레이아웃에 대하여 광근접효과보정을 하여 OPC 레이아웃을 형성하는 단계; 상기 기초 레이아웃에서 비직선영역과 직선영역을 정의하는 단계; 상기 기초 레이아웃에서 상기 비직선영역은 OPC 레이아웃을 갖고 에뮬레이션하여 비직선영역의 이미지 콘투어를 생성하는 단계; 상기 기초 레이아웃에서 상기 직선영역 부분을 직선영역의 이미지 콘투어로 삼는 단계; 및 상기 비직선영역의 이미지 콘투어와 상기 직선영역의 이미지 콘투어를 결합하여 상기 반도체 소자 전체에 대한 이미지 콘투어를 형성하는 단계를 포함한다.
이미지 콘투어, 에뮬레이션, 패터닝, 레이아웃, 광근접효과보정

Description

반도체 소자의 패턴 예측을 위한 이미지 콘투어 형성방법{Formation method of image contour for prediction of semiconductor device pattern}
도 1은 본 발명에 의한 이미지 콘투어의 생성 방법을 순서대로 도시한 흐름도이다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 의한 이미지 콘투어의 생성 방법을 T형 패턴을 예를 들어 순서대로 도시한 도면들이다.
본 발명은 반도체 소자를 형성하기 위한 반도체 레이아웃에 관한 것으로, 더욱 상세하게는 레이아웃으로부터 반도체 웨이퍼에 생성되는 패턴을 예측할 수 있는 이미지 콘투어를 생성하는 방법에 관한 것이다.
레이아웃은 전자회로를 반도체 제조 공정기술에 맞추어 실제 반도체 웨이퍼 위에 새겨 넣을 패턴으로 형상화한 것을 의미한다. 패턴 크기가 충분히 큰 경우에는 레이아웃과 동일한 형상의 패턴을 포토 마스크에 형성하고 포토 마스크를 노광 장치에 세팅하여 노광함으로써, 반도체 웨이퍼에 레이아웃과 동일한 마스크 패턴을 전사할 수 있었다.
그러나 반도체 소자의 집적도가 비약적으로 향상되어 패턴의 미세화가 급격히 이루어짐에 따라 마스크 패턴을 그 형상대로 웨이퍼에 전사하는 것은 곤란해졌다. 그 이유 중 하나는 노광광의 회절현상에 기인한다. 즉, 패턴이 서로 근접하는 미세 패턴 영역에서 근접광 사이에 간섭이 일어나 노광되어 생기는 상이 왜곡되기 때문이다. 이러한 광근접 효과(optical proximity effect)에 의하여 포토 마스크의 패턴이 정확히 전사되지 않으므로 먼저 레이아웃으로부터 광근접 효과를 보정(optical proximity correction: OPC)하여 마스크 패턴을 형성한다.
한편, 패턴의 크기가 포토리소그래피의 해상도 한계를 벗어남에 따라 포토리소그래피에 의하여 해상도 한계 내의 제1 하드마스크 패턴을 형성한 다음, 제1 하드마스크 패턴 사이에 제2 하드마스크 패턴을 형성하는 이중 패터닝(double patterning) 공정이 제안되었다. 특히 이중 패터닝 공정의 하나인 자기정렬 이중 패터닝(SADP: self aligned double patterning) 공정에서는 제1 하드마스크 패턴으로부터 자기정렬 방식으로 제2 하드마스크 패턴을 형성한다. 예를 들면, 먼저 포토레지스트 패턴을 사용하여 폴리실리콘으로 제1 하드마스크 패턴을 형성한다. 그리고 실리콘 산화막과 폴리실리콘을 연달아 증착한 후 제1 하드마스크 패턴이 드러나도록 에치백하고 에치백에 의해 노출된 실리콘 산화막 부분을 선택적으로 제거한다. 그러면 제1 하드마스크 패턴 사이에 하부의 실리콘 산화막과 상부의 폴리실리콘의 적층구조로 이루어진 제2 하드마스크 패턴이 형성된다. 따라서 제1 하드마스크 패턴과 제2 하드마스크 패턴이 모여서 제1 하드마스크 패턴보다 피치가 1/2로 줄어든 하드마스크 패턴을 형성할 수 있다.
SADP에 의해 패턴을 형성하기 위한 포토마스크는 제1 하드마스크 패턴을 형성하기 위한 것만이 필요하다. 실제로 포토마스크를 제작하기 전에 설계에서 얻은 레이아웃으로부터 광근접효과가 보정된 OPC 레이아웃을 형성하고 OPC 레이아웃을 사용하여 실제 패턴의 이미지를 예상하는 에뮬레이션(emulation) 단계를 거친다. 에뮬레이션에 의하여 레이아웃이 마스크를 통하여 노광 공정에 의하여 웨이퍼에 전사되었을 때의 패턴 이미지를 예측할 수 있는 이미지 콘투어를 형성한다. 에뮬레이션에 의하여 얻은 제1 하드마스크 패턴의 이미지 콘투어를 기초로 하여 제2 하드마스크 패턴의 이미지를 예측할 수 있다. 예측된 제1 하드마스크 패턴과 제2 하드마스크 패턴의 이미지를 형성하고자 하는 제1 하드마스크 패턴과 제2 하드마스크 패턴과 비교하여 레이아웃을 더욱더 보정해나갈 수 있다.
그런데 칩 전체의 레이아웃에 대하여 에뮬레이션하여 이미지 콘투어를 형성을 하는 데에는 시간이 많이 소요되는 문제가 있다. 제1 하드마스크 패턴의 이미지 콘투어를 형성하는데 시간이 많이 소요되면 이후의 제2 하드마스크 패턴을 예측하고 레이아웃을 보정하여 실제로 포토마스크를 제작하는데 과정에 시간이 많이 소모되므로 제품을 생산하는 턴어라운드 타임(TAT)이 길어진다.
본 발명의 목적은 반도체 소자의 레이아웃으로부터 칩 전체에 대한 웨이퍼 패턴의 이미지를 빠른 시간 내에 효과적으로 예측할 수 있는 이미지 콘투어 형성 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 일 태양에 따른 이미지 콘투어 형성방법은 반도체 소자의 패턴 예측을 위한 기초 레이아웃을 형성하는 단계; 상기 기초 레이아웃에 대하여 광근접효과보정(optical proximity effect correction: OPC)을 하여 OPC 레이아웃을 형성하는 단계; 상기 기초 레이아웃에서 비직선영역과 직선영역을 정의하는 단계; 상기 기초 레이아웃에서 상기 비직선영역은 OPC 레이아웃을 갖고 에뮬레이션하여 비직선영역의 이미지 콘투어를 생성하는 단계; 상기 기초 레이아웃에서 상기 직선영역 부분을 직선영역의 이미지 콘투어로 삼는 단계; 및 상기 비직선영역의 이미지 콘투어와 상기 직선영역의 이미지 콘투어를 결합하여 상기 반도체 소자 전체에 대한 이미지 콘투어를 형성하는 단계를 포함한다.
상기 반도체 소자는 플래시 메모리 소자일 수 있고, 상기 패턴은 게이트 패턴일 수 있다.
상기 직선영역은 상기 레이아웃의 패턴이 직선 형태를 갖는 영역이며, 상기 기초 레이아웃에서 비직선영역과 직선영역을 정의하는 단계는 이미지 툴에 의하여 비직선영역을 체크하거나 직선영역을 체크하는 단계를 포함할 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 태양에 따른 이미지 콘투어 형성방법은 제1 하드마스크 패턴과 제2 하드마스크 패턴의 형성을 포함하는 SADP(self aligned double patterning) 공정을 사용하여 형성하는 반도체 소자의 패턴 예측을 위한 이미지 콘투어 형성방법으로서, 상기 제1 하드마스크 패턴의 기초 레이아웃을 형성하는 단계; 상기 기초 레이아웃에 대하여 광근접효과보정을 하여 OPC 레이아웃을 형성하는 단계; 상기 기초 레이아웃에서 비직선영역과 직선영역을 정의하는 단 계; 상기 기초 레이아웃에서 상기 비직선영역은 OPC 레이아웃을 갖고 에뮬레이션하여 비직선영역의 이미지 콘투어를 생성하는 단계; 상기 기초 레이아웃에서 상기 직선영역 부분을 직선영역의 이미지 콘투어로 삼는 단계; 및 상기 비직선영역의 이미지 콘투어와 상기 직선영역의 이미지 콘투어를 결합하여 상기 반도체 칩 전체에 대한 제1 하드마스크 패턴의 이미지 콘투어를 형성하는 단계를 포함한다.
상기 반도체 소자는 플래시 메모리 소자일 수 있고, 상기 패턴은 게이트 패턴일 수 있다.
상기 직선영역은 상기 레이아웃의 패턴이 직선 형태를 갖는 영역이며, 상기 기초 레이아웃에서 비직선영역과 직선영역을 정의하는 단계는 이미지 툴에 의하여 비직선영역을 체크하거나 직선영역을 체크하는 단계를 포함할 수 있다.
한편, 상기 제1 하드마스크 패턴의 이미지 콘투어를 이용하여 상기 제2 하드마스크 패턴의 이미지 콘투어를 형성하는 단계를 더 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명에 의한 이미지 콘투어의 생성 방법을 순서대로 도시한 흐름 도이다. 도 1을 참조하면, 먼저 반도체 소자의 회로설계로부터 기초 레이아웃을 형성한다(S10). 기초 레이아웃은 반도체 소자의 회로를 공정에서 구현하기 위하여 패턴으로 형상화한 것이다. 이 기초레이아웃에는 포토마스크 패턴의 이미지가 노광에 의하여 웨이퍼에 전사되는 과정에서 일어나는 변형은 고려되지 않은 것이다.
생성된 기초 레이아웃에 대하여 광근접효과보정(optical proximity effect correction: OPC)을 수행하여 광근접효과가 보정된 OPC 레이아웃을 생성한다(S20). 광근접효과보정을 수행하면 노광과정에서 광근접효과에 의하여 일어나는 패턴의 변형에 대한 OPC 데이터를 얻을 수 있다. OPC 데이터를 기초로 하여 기초 레이아웃의 패턴을 수정하여 OPC 레이아웃을 생성한다.
한편, 기초 레이아웃에서 패턴이 직선형태가 아닌 부분, 즉 비직선영역을 체크하여 패턴의 비직선영역과 직선영역을 정의한다(S30). 예를 들면, 적절한 그래픽 툴을 이용하여 패턴의 끝단이나 패턴이 꺽이는 부분 등과 같이 직선형태를 벗어나는 부분을 체크할 수 있다. 또는 기초 레이아웃에서 패턴의 직선영역을 체크하여 패턴의 비직선영역과 직선영역을 정의할 수도 있다
다음으로, 기초 레이아웃에서 비직선영역에 대하여 OPC 레이아웃을 가지고 에뮬레이션하여 이미지 콘투어를 생성한다(S40). 레이아웃은 다각형으로 이루어진 반면, 이미지 콘투어는 곡선을 포함하여 패턴의 실제 이미지에 가까운 윤곽을 제공한다. 기초 레이아웃의 직선영역에 대하여는 OPC 레이아웃을 사용하여 에뮬레이션하지 않고, 기초 레이아웃의 직선영역을 곧바로 이미지 콘투어로 삼는다(S50).
마지막으로 비직선영역에 대한 이미지 콘투어와 직선영역에 대한 이미지 콘 투어를 결합하여 최종적으로 반도체 칩 전체에 대한 이미지 콘투어를 생성한다(S60). 이렇게 생성된 이미지 콘투어의 파일은 레이아웃의 파일과 동일한 확장자를 가진다.
OPC 레이아웃으로부터 반도체 칩 전체의 이미지 콘투어를 추출하는 데에는 많은 시간이 소요된다. 따라서 광근접효과에 의하여 실질적으로 레이아웃 패턴의 변형이 일어나는 부분에 대하여만 OPC 레이아웃으로부터 이미지 콘투어를 추출하고, 나머지 부분은 기초 레이아웃을 이미지 콘투어로 삼음으로써 훨씬 단축된 시간 내에 반도체 칩 전체에 대한 이미지 콘투어를 생성할 수 있다.
도 2a 내지 도 2g는 본 발명의 일 실시예에 의한 이미지 콘투어의 생성 방법을 T형 패턴을 예를 들어 순서대로 도시한 도면들이다.
도 2a는 회로설계로부터 만들어진 기초 레이아웃 중 T형 패턴을 도시한 도면이다. 기초 레이아웃의 T형 패턴은 서로 수직인 두 직선이 만나서 이루어지며 직선의 끝단과 두 직선이 만나는 부분은 비직선영역에 해당하고 그 이외의 영역은 직선영역에 해당된다고 볼 수 있다.
도 2b는 도 2a의 기초 레이아웃에 대하여 광근접효과보정(OPC)을 수행하여 얻은 OPC 레이아웃이다. 도 2b에 보이는 바와 같이 기초 레이아웃의 T형 패턴의 직선부분은 OPC 레이아웃에서도 직선형태인 반면, T형의 각 끝단과 두 직선이 만나는 부분의 OPC 레이아웃의 형태는 기초 레이아웃과 달라짐을 알 수 있다.
도 2c는 도 2a의 기초 레이아웃에서 비직선영역을 찾아 표시한 도면이다. 적절한 조건을 사용하여 그래픽 툴에서 비직선영역, 즉 직선이 아닌 부분을 찾아낼 수 있다. 패턴의 형태나 크기에 따라서 비직선영역의 범위를 조절할 수 있다.
도 2d는 도 2c에서 비직선영역으로 표시된 부분에 대하여 도 2b의 OPC 레이아웃을 가지고 에뮬레이션하여 생성한 이미지 콘투어와 해당 부분의 기초 레이아웃을 함께 도시한 도면이다. 도 2d에 보이는 바와 같이 T형 패턴의 끝단과 직선의 접점부분의 이미지 콘투어는 실제 패턴과 유사하게 둥근 윤곽을 갖는다. OPC 레이아웃으로 에뮬레이션하여 생성한 이미지 콘투어는 OPC 레이아웃의 광근접보정이 잘 이루어졌는지 확인하는 데에도 사용될 수 있다.
도 2e는 T형 패턴의 비직선영역, 즉, T형 패턴의 끝단 및 접점부분에 대하여 생성한 이미지 콘투어를 T형 패턴의 직선영역에 대한 기초 레이아웃과 결합한 것이고, 도 2f는 도 2e를 T형 패턴 전체의 이미지 콘투어로 다시 나타낸 것이다. 즉, T형 패턴의 직선영역의 이미지 콘투어는 기초 레이아웃을 그대로 채용하고, 광근접효과에 의하여 노광과정에서 패턴의 변형이 실질적으로 일어나는 부분에 대하여만 OPC 레이아웃을 갖고 에뮬레이션하여 전체 패턴의 이미지 콘투어를 생성한 것이다.
SADP에 의해 패턴을 형성하는 경우 제1 하드마스크 패턴에 대한 이미지 콘투어는 제1 하드마스크 패턴을 기초로 하여 생성되는 제2 하드마스크 패턴을 예측하는데 사용될 수 있다. 제1 하드마스크 패턴에 대한 이미지 콘투어로부터 예측되는 제2 하드마스크 패턴이 원하는 패턴과 다른 경우, 원하는 패턴을 얻을 수 있도록 패터닝에 사용하는 박막 증착 공정이나 식각 공정을 조정하거나 또는 제1 하드마스크 패턴에 대한 레이아웃을 변경할 수 있다. 따라서 제1 하드마스크 패턴에 대한 이미지 콘투어를 형성하는 시간을 절감함으로써 후속 작업을 수행하는데에 어려움 을 줄일 수 있다.
한편, 이미지 콘투어는 트랜지스터의 게이트의 패턴 형태를 예측함으로써 게이트의 패턴의 형태와 관련된 트랜지스터의 전기적 특성을 예측할 수도 있다.
플래시 메모리의 게이트 패턴의 경우 전체 패턴에서 비직선영역이 차지하는 비율은 약 3%에 불과하며 게이트 패턴의 대부분은 직선영역으로 이루어져 있다. 플래시 메모리의 게이트 패턴에 대하여 본 발명에 의한 이미지 콘투어 생성방법을 사용함으로써 이미지 콘투어를 생성하는데 소요되는 시간이 7/100으로 줄어드는 것을 확인할 수 있었다.
따라서 본 발명에 의하면 패턴 전체에 대한 이미지 콘투어를 생성하는 시간을 절감함으로써 턴 어라운드 타임(turn around time: TAT)를 줄이는데 기여할 수 있다.
본 발명에 의한 이미지 콘투어는 플래시 메모리 소자뿐만 아니라 다른 반도체 소자에 대하여도 적용가능하며, 또한, 게이트 패턴뿐만 아니라 비트라인이나 금속 배선과 같은 다른 패턴에 대하여도 적용가능하다.
이상에서 본 발명의 실시예에 대하여 상세히 설명하였지만, 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 따르면 반도체 소자의 레이아웃을 비직선영역과 직선영역으로 구분하고 비직선영역에 대하여 OPC 레이아웃을 에뮬레이션하여 이미지 콘투어를 생성하고 직선영역에 대하여 기초 레이아웃을 이미지 콘투어로 삼고 비직선 영역과 직선영역의 이미지 콘투어와 결합함으로써 칩 전체의 패턴에 대한 이미지 콘투어를 빠른 시간 내에 효과적으로 생성할 수 있다.

Claims (13)

  1. 반도체 소자의 패턴 예측을 위한 기초 레이아웃을 형성하는 단계;
    상기 기초 레이아웃에 대하여 광근접효과보정(optical proximity effect correction: OPC)을 하여 OPC 레이아웃을 형성하는 단계;
    상기 기초 레이아웃에서 비직선영역과 직선영역을 정의하는 단계;
    상기 기초 레이아웃에서 상기 비직선영역은 OPC 레이아웃을 갖고 에뮬레이션하여 비직선영역의 이미지 콘투어를 생성하는 단계;
    상기 기초 레이아웃에서 상기 직선영역 부분을 직선영역의 이미지 콘투어로 삼는 단계; 및
    상기 비직선영역의 이미지 콘투어와 상기 직선영역의 이미지 콘투어를 결합하여 상기 반도체 소자 전체에 대한 이미지 콘투어를 형성하는 단계를 포함하는 이미지 콘투어 형성방법.
  2. 제1 항에 있어서, 상기 반도체 소자는 플래시 메모리 소자인 이미지 콘투어 형성방법.
  3. 제2 항에 있어서, 상기 패턴은 게이트 패턴인 이미지 콘투어 형성방법.
  4. 제1 항에 있어서, 상기 직선영역은 상기 레이아웃의 패턴이 직선 형태를 갖는 영역인 이미지 콘투어 형성방법.
  5. 제1 항에 있어서, 상기 기초 레이아웃에서 비직선영역과 직선영역을 정의하는 단계는 이미지 툴에 의하여 비직선영역을 체크하는 단계를 포함하는 이미지 콘투어 형성방법.
  6. 제1 항에 있어서, 상기 기초 레이아웃에서 비직선영역과 직선영역을 정의하는 단계는 이미지 툴에 의하여 직선영역을 체크하는 단계를 포함하는 이미지 콘투어 형성방법.
  7. 제1 하드마스크 패턴과 제2 하드마스크 패턴의 형성을 포함하는 SADP(self aligned double patterning) 공정을 사용하여 형성하는 반도체 소자의 패턴 예측을 위한 이미지 콘투어 형성방법에 있어서,
    상기 제1 하드마스크 패턴의 기초 레이아웃을 형성하는 단계;
    상기 기초 레이아웃에 대하여 광근접효과보정을 하여 OPC 레이아웃을 형성하는 단계;
    상기 기초 레이아웃에서 비직선영역과 직선영역을 정의하는 단계;
    상기 기초 레이아웃에서 상기 비직선영역은 OPC 레이아웃을 갖고 에뮬레이션하여 비직선영역의 이미지 콘투어를 생성하는 단계;
    상기 기초 레이아웃에서 상기 직선영역 부분을 직선영역의 이미지 콘투어로 삼는 단계; 및
    상기 비직선영역의 이미지 콘투어와 상기 직선영역의 이미지 콘투어를 결합하여 상기 반도체 칩 전체에 대한 제1 하드마스크 패턴의 이미지 콘투어를 형성하는 단계를 포함하는 이미지 콘투어 형성방법.
  8. 제7 항에 있어서, 상기 반도체 소자는 플래시 메모리 소자인 이미지 콘투어 형성방법.
  9. 제8 항에 있어서, 상기 패턴은 게이트 패턴인 이미지 콘투어 형성방법.
  10. 제7 항에 있어서, 상기 직선영역은 상기 레이아웃의 패턴이 직선 형태를 갖는 영역인 이미지 콘투어 형성방법.
  11. 제7 항에 있어서, 상기 기초 레이아웃에서 비직선영역과 직선영역을 정의하는 단계는 이미지 툴에 의하여 비직선영역을 체크하는 단계를 포함하는 이미지 콘투어 형성방법.
  12. 제7 항에 있어서, 상기 기초 레이아웃에서 비직선영역과 직선영역을 정의하는 단계는 이미지 툴에 의하여 직선영역을 체크하는 단계를 포함하는 이미지 콘투 어 형성방법.
  13. 제7 항에 있어서, 상기 제1 하드마스크 패턴의 이미지 콘투어를 이용하여 상기 제2 하드마스크 패턴의 이미지 콘투어를 형성하는 단계를 더 포함하는 이미지 콘투어 형성방법.
KR1020060093730A 2006-09-26 2006-09-26 반도체 소자의 패턴 예측을 위한 이미지 콘투어 형성방법 KR100809705B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060093730A KR100809705B1 (ko) 2006-09-26 2006-09-26 반도체 소자의 패턴 예측을 위한 이미지 콘투어 형성방법
US11/589,026 US20080076047A1 (en) 2006-09-26 2006-10-27 Method of forming image contour for predicting semiconductor device pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060093730A KR100809705B1 (ko) 2006-09-26 2006-09-26 반도체 소자의 패턴 예측을 위한 이미지 콘투어 형성방법

Publications (1)

Publication Number Publication Date
KR100809705B1 true KR100809705B1 (ko) 2008-03-06

Family

ID=39225403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060093730A KR100809705B1 (ko) 2006-09-26 2006-09-26 반도체 소자의 패턴 예측을 위한 이미지 콘투어 형성방법

Country Status (2)

Country Link
US (1) US20080076047A1 (ko)
KR (1) KR100809705B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10031410B2 (en) 2015-11-12 2018-07-24 Samsung Electronics Co., Ltd. Method for fabricating mask by performing optical proximity correction
US11853660B2 (en) 2020-09-23 2023-12-26 Samsung Electronics Co., Ltd. System and method for modeling a semiconductor fabrication process

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471093B (zh) * 2021-06-08 2024-06-04 广东省大湾区集成电路与系统应用研究院 一种用于半导体器件的薄膜形貌预测方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10282635A (ja) 1997-04-09 1998-10-23 Sony Corp パターンデータ補正方法、電子線描画方法、フォトマスク及びその作製方法、露光方法、半導体装置及びその製造方法、並びにパターンデータ補正装置
JPH11307428A (ja) 1998-04-22 1999-11-05 Horon:Kk 描画パターン検査装置および記録媒体
KR20010051225A (ko) * 1999-10-25 2001-06-25 가네꼬 히사시 광근접효과 보정방법
KR20050053719A (ko) * 2002-10-01 2005-06-08 마이크로닉 레이저 시스템즈 에이비 코너 특징부 장식의 프로세스 제어를 위한 방법 및 시스템

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3406506B2 (ja) * 1997-03-24 2003-05-12 シャープ株式会社 フォトマスクのパターン補正方法およびフォトマスクのパターン補正装置
JP4251756B2 (ja) * 2000-04-10 2009-04-08 富士通マイクロエレクトロニクス株式会社 ホトマスク並びに光近接効果補正用データの処理方法及び装置
US7005218B2 (en) * 2003-04-29 2006-02-28 Synopsys, Inc. Method and apparatus for performing target-image-based optical proximity correction
TW200523524A (en) * 2003-11-05 2005-07-16 Asml Masktools Bv Eigen decomposition based OPC model
JP4229857B2 (ja) * 2004-02-26 2009-02-25 株式会社ルネサステクノロジ 半導体装置の製造方法
US7259107B2 (en) * 2005-02-22 2007-08-21 Infineon Technologies Ag Method of forming isolated features of semiconductor devices
US7396781B2 (en) * 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10282635A (ja) 1997-04-09 1998-10-23 Sony Corp パターンデータ補正方法、電子線描画方法、フォトマスク及びその作製方法、露光方法、半導体装置及びその製造方法、並びにパターンデータ補正装置
JPH11307428A (ja) 1998-04-22 1999-11-05 Horon:Kk 描画パターン検査装置および記録媒体
KR20010051225A (ko) * 1999-10-25 2001-06-25 가네꼬 히사시 광근접효과 보정방법
KR20050053719A (ko) * 2002-10-01 2005-06-08 마이크로닉 레이저 시스템즈 에이비 코너 특징부 장식의 프로세스 제어를 위한 방법 및 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10031410B2 (en) 2015-11-12 2018-07-24 Samsung Electronics Co., Ltd. Method for fabricating mask by performing optical proximity correction
US11853660B2 (en) 2020-09-23 2023-12-26 Samsung Electronics Co., Ltd. System and method for modeling a semiconductor fabrication process

Also Published As

Publication number Publication date
US20080076047A1 (en) 2008-03-27

Similar Documents

Publication Publication Date Title
JP5567248B2 (ja) ゲートパターンを形成するための二重露光二重レジスト層プロセス
US9087739B2 (en) Pattern improvement in multiprocess patterning
KR20140041344A (ko) 패턴 형성 방법
JP2008176303A (ja) マスク生成方法、マスク形成方法、パターン形成方法および半導体装置
TWI701712B (zh) 圖案化目標層的製備方法
JP5606932B2 (ja) マスクの製造方法ならびに光近接効果補正の補正方法および半導体装置の製造方法
JP2002296754A (ja) マスクの製造方法
JP2011242505A (ja) 半導体装置、半導体装置製造用マスク及び光近接効果補正方法
JP4874149B2 (ja) マスクパターン補正方法および半導体装置の製造方法
TW201504747A (zh) 設計和製造光學微影遮罩之方法及系統
US9651855B2 (en) Methods for optical proximity correction in the design and fabrication of integrated circuits using extreme ultraviolet lithography
KR100809705B1 (ko) 반도체 소자의 패턴 예측을 위한 이미지 콘투어 형성방법
JP4115615B2 (ja) マスクパターン設計方法
JP2010026420A (ja) パターン作成方法
TWI465839B (zh) 產生輔助圖案的方法
CN100592494C (zh) 修正接触孔金属覆盖层布图设计的方法
JP4961750B2 (ja) 半導体装置の製造方法及び露光方法
US8122387B2 (en) Optimizing integrated circuit chip designs for optical proximity correction
CN109935515B (zh) 形成图形的方法
JP2009271174A (ja) マスクパターン作成方法及びパターン形成方法
US7732108B2 (en) Method for OPC model generation
US20020182550A1 (en) Optical mask correction method
JP4691840B2 (ja) マスクパターン生成方法およびフォトマスク
KR100688893B1 (ko) 반도체 소자의 마스크 패턴 형성 방법
WO2009125529A1 (ja) マスクパターンの生成方法及びパターン形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee