[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100808202B1 - 공명 터널링 다이오드 및 그 제조방법 - Google Patents

공명 터널링 다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR100808202B1
KR100808202B1 KR1020060093571A KR20060093571A KR100808202B1 KR 100808202 B1 KR100808202 B1 KR 100808202B1 KR 1020060093571 A KR1020060093571 A KR 1020060093571A KR 20060093571 A KR20060093571 A KR 20060093571A KR 100808202 B1 KR100808202 B1 KR 100808202B1
Authority
KR
South Korea
Prior art keywords
pillar
resonance
tunneling diode
semiconductor
layer
Prior art date
Application number
KR1020060093571A
Other languages
English (en)
Inventor
나종호
최재완
Original Assignee
엘지전자 주식회사
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지이노텍 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060093571A priority Critical patent/KR100808202B1/ko
Application granted granted Critical
Publication of KR100808202B1 publication Critical patent/KR100808202B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66219—Diodes with a heterojunction, e.g. resonant tunneling diodes [RTD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H01L29/882—Resonant tunneling diodes, i.e. RTD, RTBD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 공명 터널링 다이오드에 관한 것으로 특히, 고효율과 고신뢰성을 가지는 공명 터널링 다이오드 및 그 제조방법에 관한 것이다. 이러한 본 발명은, 기판 상에 적어도 일부의 영역에서 전도성을 갖는 반도체로 이루어지는 제1기둥을 형성하는 단계와; 상기 제1기둥 상에, 상기 제1기둥을 이루는 반도체보다 큰 밴드갭 에너지를 가지는 적어도 두 개 이상의 장벽층과, 상기 장벽층 사이에 상기 장벽층보다 작은 밴드갭 에너지를 가지는 우물층으로 이루어지는 공명부를 형성하는 단계와; 상기 공명부 상에 적어도 일부의 영역에서 전도성을 갖는 반도체로 이루어지는 제2기둥을 형성하는 단계와; 상기 기판을 분리하는 단계와; 상기 제1기둥 및 제2기둥의 단부에 전극을 형성하는 단계를 포함하여 구성되는 것이 바람직하다.
나노, 기둥, 장벽층, 우물층, 질화물.

Description

공명 터널링 다이오드 및 그 제조방법{Resonant tunneling diode and method of making the same}
도 1 내지 도 3은 본 발명의 제조단계의 일 실시예를 나타내는 단면도로서,
도 1은 기판에 제1기둥을 형성한 단계를 나타내는 단면도이다.
도 2는 제1기둥 상에 공명부를 형성한 단계를 나타내는 단면도이다.
도 3은 공명부 상에 제2기둥을 형성한 단계를 나타내는 단면도이다.
도 4는 본 발명의 공명 터널링 다이오드의 일 실시예를 나타내는 측면도이다.
도 5는 본 발명의 공명 터널링 다이오드의 에너지 밴드를 나타내는 다이어그램이다.
도 6은 큰 직경을 갖는 공명 터널링 다이오드의 I/V 특성을 나타내는 그래프이다.
도 7은 본 발명의 공명 터널링 다이오드의 I/V 특성을 나타내는 그래프이다.
<도면의 주요 부분에 대한 간단한 설명>
10 : 기판 11 : 버퍼층
20 : 제1기둥 30 : 공명부
31 : 장벽층 32 : 우물층
40 : 제2기둥 50 : 전극
100 : 기둥 구조
본 발명은 공명 터널링 다이오드에 관한 것으로 특히, 고효율과 고신뢰성을 가지는 공명 터널링 다이오드 및 그 제조방법에 관한 것이다.
공명 터널링 다이오드(RTD : Resonant Tunneling Diode)는 양자 투과율이 양자 우물 각각에 있는 양자화된 전자의 에너지 준위들이 서로 일치할 때 전자의 흐름이 급격히 증가하게 되는 현상을 이용하여 빠른 수송 속도와 부성저항(NDR : Negative Differential Resistance) 특성을 가지고 있다.
이는 수백 GHz에서부터 수 THz(100GHz ~ 10THz)까지의 초고주파를 발진할 수 있기 때문에, 광 신호 변조에 필요한 마이크로파의 신호원으로 사용이 가능하고, 테라 bps(Tera-bps)급 전송에 이용이 가능하다.
또한, 광 소자와의 단일 기판 집적화를 통하여 초고속 집적 회로 구현이 가능하며, 우편물 등의 비파괴 검사시 이용이 가능하고, 생체에 대한 안전성으로 인하여 X-선을 대체할 수 있는 등, 검사, 의학 분야, 및 기타 여러 분야에서 응용이 가능하다.
이러한 공명 터널링 다이오드는 비소계(Asenide-based) Ⅲ-V족 반도체에서 처음 응용된 이후로, 최근 질 화합물(Nitride Compound) 반도체를 이용한 RTD 구조 들에 대한 특성이 보고 되고 있다. 질 화합물 반도체의 경우 In과 Al과의 결합을 이용하여 이종접합을 할 경우 다른 물질과 비교하여 큰 전도대 오프셋(Conduction Band Offset: CBO)을 가지므로 소자 응용에서 여러 가지 이점이 있다.
질 화합물 반도체 높은 열적 안정성과 폭넓은 밴드갭(0.8 ~ 6.2eV)을 가지고 있어, LED를 포함한 고출력 전자부품 소자 개발 분야에서 많은 주목을 받아왔다.
그러나, 잘 알려진 바와 같이, 이차원적인 이종접합 구조 성장에 있어서 질 화합물 반도체는 격자 상수와 열 팽창 계수의 차이로 인해 내부에 많은 관통 준위(Threading Dislocation)를 포함할 수 있고, 이는 모든 전자 소자로서의 응용에서 누설 전류 혹은 성능 저하를 가져오게 된다.
최근 성장 기술 중, 자발 형성되는 나노 구조(Nano Structure)는 결정 상태가 우수하고 양자 현상을 보임으로써 많은 연구가 이루어 지고 있다. 이러한 나노 구조들을 소자에 응용할 경우 소수의 전자를 이용함으로써 열 발생문제에서 자유로우며, 크기가 작아 소자의 집적도를 크게 향상할 수 있는 등의 장점이 있다.
그러나, 이러한 자발 형성된 나노 구조들은 위치, 크기, 이종접합, 결합성분비(Alloy Composition) 등의 조절에 어려움이 있어, 양자 소자로써의 응용에 걸림돌이 되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 질화물계 물질의 이종접합 형성시에 관통 준위를 비롯한 결정 결함을 감소시켜 고신뢰성을 갖는 음성 미분 저항 특성을 얻을 수 있으며, 나노 크기의 포텐셜 장벽과 우물을 이용하여 작은 수의 전자 를 이용하면서 기존 소자의 전기적 특성을 구현하고, 열 발생을 줄이며 집적도를 향상시킬 수 있는 공명 터널링 다이오드 및 그 제조방법을 제공하는데 있다.
상기 기술적 과제를 이루기 위해, 본 발명은, 기판 상에 적어도 일부의 영역에서 전도성을 갖는 반도체로 이루어지는 제1기둥을 형성하는 단계와; 상기 제1기둥 상에, 상기 제1기둥을 이루는 반도체보다 큰 밴드갭 에너지를 가지는 적어도 두 개 이상의 장벽층과, 상기 장벽층 사이에 상기 장벽층보다 작은 밴드갭 에너지를 가지는 우물층으로 이루어지는 공명부를 형성하는 단계와; 상기 공명부 상에 적어도 일부의 영역에서 전도성을 갖는 반도체로 이루어지는 제2기둥을 형성하는 단계와; 상기 기판을 분리하는 단계와; 상기 제1기둥 및 제2기둥의 단부에 전극을 형성하는 단계를 포함하여 구성되는 것이 바람직하다.
상기 제1기둥 또는 제2기둥은, AlxInyGa1-x-yN(단, 0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 형성될 수 있으며, 또한, Si으로 도핑되거나, n-형 반도체 극성을 가질 수 있다.
이때, 상기 제1기둥 또는 제2기둥은, 모듈레이션 도핑 될 수 있으며, 특히, 상기 공명부로부터 10nm 이내의 부분이 도핑될 수 있다.
상기 제1기둥, 공명부, 및 제2기둥은 MBE(molecular beam epitaxy), CVD(chemical vapor epitaxy), 및 VPE(vapor phase epitaxy) 중 어느 하나의 방법으로 형성될 수 있다.
상기 공명부는, 두 개의 장벽층과 그 사이의 하나의 우물층이 위치할 수 있으며, 상기 두 개의 장벽층은 전도성을 가질 수 있다.
상기 제1기둥, 공명부, 및 제2기둥의 직경은, 50 내지 300nm의 크기를 가지며, 상기 공명부의 장벽층 또는 우물층의 두께는, 1 내지 100nm인 것이 바람직하다.
상기 전극은, 쇼트키(schottky) 전극일 수 있다.
제 1항에 있어서, 상기 제1기둥 또는 제2기둥은, Ⅴ족 원소가 Ⅲ족 원소보다 많은 환경에서 성장되어, 기둥 구조를 이룰 수 있다.
상기 기판과 제1기둥 사이에는, AlxInyGa1-x-yN(단, 0≤x≤1, 0≤y≤1, 0≤x+y≤1) 버퍼층이 형성될 수 있다.
상기 기술적 과제를 이루기 위한 다른 관점으로서, 본 발명은, 적어도 일부의 영역에서 전도성을 갖는 반도체로 이루어지는 제1기둥과; 상기 제1기둥 상에 위치하며, 상기 제1기둥을 이루는 반도체보다 큰 밴드갭 에너지를 가지는 적어도 두 개 이상의 장벽층과, 상기 장벽층 사이에 상기 장벽층보다 작은 밴드갭 에너지를 가지는 우물층으로 이루어지는 공명부와; 상기 공명부 상에 위치하며 적어도 일부의 영역에서 전도성을 갖는 반도체로 이루어지는 제2기둥과; 상기 제1기둥 및 제2기둥의 단부에 위치하는 전극을 포함하여 구성되는 것이 바람직하다.
이때, 상기 공명부의 우물층은, 상기 제1기둥 및 제2기둥과 동일한 밴드갭 에너지를 가질 수 있다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 도면들에서 층들 및 영역들의 치수는 명료성을 위해 과장되어있다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
이러한 용어들은 도면들에서 묘사된 방향에 더하여 소자의 다른 방향들을 포함하려는 의도라는 것을 이해할 수 있을 것이다. 여기에서 사용되는 바와 같이 '및/또는'이라는 용어는 기록된 관련 항목 중의 하나 또는 그 이상의 어느 조합 및 모든 조합을 포함한다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할것이다.
도 1에서 도시하는 바와 같이, 사파이어(Sapphire), Si, SiC, GaN, 또는 LiAlO2 등의 기판(10)에 나노(Nano) 크기의 직경을 갖는 질화물계 반도체를 이용하여 제1기둥(20)을 형성한다. 이러한 나노 크기의 직경을 갖는 기둥은 기판(10) 상에 나노 컬럼을 형성한다.
이때, 도시하는 바와 같이, 필요에 따라 일정 두께의 AlxInyGa1-x-yN 층이 기둥 형성을 위한 버퍼층(11)으로 형성될 수 있다. 여기에서 x와 y는 Ⅴ족 원소인 Al과 In의 함량을 나타내며, x와 y는 각각 0과 1 사이의 값을 가지고, 그 합은 1을 넘지 않는 값(0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 가지며, 그에 따라 Ga의 함량이 달라질 수 있다.
이러한 나노 크기의 직경을 갖는 제1기둥(20)은 기판(10) 위에 질화물계 반도체의 성장시 V/Ⅲ 비율을 크게 증가시킴으로써 얻어질 수 있다. 즉, Al(알루미늄), In(인듐), 및 Ga(갈륨)과 같은 Ⅲ족 원소의 물질 중 하나 또는 전체의 양보다 V족 원소인 N(질소)의 양을 크게 증가시킴으로써 제1기둥(20)과 같이, 기둥 형상의 구조를 형성할 수 있다.
이와 같은 기둥 형상의 구조의 형성은 MBE(molecular beam epitaxy), CVD(chemical vapor epitaxy), 및 VPE(vapor phase epitaxy) 등의 방법으로 이루어질 수 있다.
특히, MBE 방법을 이용하여 보다 용이하게 형성할 수 있으며, 그 외에 HVPE(hydride vapor phase epitaxy)와 같은 방법을 이용하여 형성될 수도 있다. 상기 제1기둥(20) 상에 형성되는 이하의 구조는 모두 동일한 방법에 의하여 형성될 수 있다.
이러한 제1기둥(20)은 그 성장 중에 Si 또는 Mg과 같은 불순물이 도핑(doping)되어 전도성을 가지도록 할 수 있다. 이때, 도핑 과정은 제1기둥(20) 성장 중에 전체적으로 이루어질 수 있고, 제1기둥(20) 성장 중에 일부분에서만 이루어지는 모듈레이션 도핑(modulation doping)이 이용될 수도 있다.
상술한 도핑 과정에서 도핑 농도는 1×1017 cm-3 이상의 농도를 가지는 것이 바람직하며, 1×1019 cm-3 까지의 농도를 가질 수 있다.
상기 제1기둥(20)은 직경이 대략 50 내지 300nm가 되도록 성장될 수 있으며, 평균적으로 100nm의 직경을 가지도록 성장되는 것이 바람직하다. 이와 같이, 나노 미터(nm) 차원의 기둥 구조의 성장이 가능하며, 이러한 기둥 구조는 하나의 기판(10) 상에 배열되는 다수의 기둥(20)으로 형성될 수 있다.
이와 같이, 일정 두께의 제1기둥(20)이 성장된 후에는, 도 2에서와 같이, 공명부(30)가 형성된다.
이러한 공명부(30)는, 제1기둥(20)의 밴드갭 에너지보다 더 큰 밴드갭 에너지를 갖는 장벽층(31)과, 이들 장벽층(31) 사이에 위치하는 우물층(32)으로 이루어지며, 상기 장벽층(31)은 두 개 형성될 수 있고, 따라서 우물층(32)은 하나의 우물층(32)이 형성될 수 있다.
상기 장벽층(31)과 우물층(32)은 AlxInyGa1-x-yN과 같은 질화물계 반도체로 형성될 수 있으며, 적절한 밴드갭을 가질 수 있도록 그 성분비(x, y)가 조절될 수 있 다. 즉, 상술한 바와 같이, x와 y는 각각 0과 1 사이의 값을 가지고, 그 합은 1을 넘지 않는 값(0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 가진다.
이때, 상기 우물층(32)은 제1기둥(20)과 동일한 밴드갭을 가질 수 있다.
이때, 장벽층(31)은 제1기둥(20)과 같이, 도핑되어 전도성을 띨 수도 있으며, 이와 같이 도핑되는 경우에는 Si를 이용하여 도핑할 수 있다.
여기서 장벽층(31)의 두께는 1 내지 100nm 이하로 할 수 있으며, 이 장벽층(31)과 우물층(32)을 통하여 전자의 터널링(tunneling)이 용이하게 일어나도록 하기 위하여 상기 장벽층(31)은 1 내지 10nm, 우물층(32)의 두께는 1 내지 20nm로 형성할 수 있다.
그리고 초기에 형성되는 제1기둥(20)과 장벽층(31)으로 형성되는 물질간의 밴드갭 차이는 가능한 크게 조절하는 것이 바람직하다.
이와 같이 형성된 공명부(30) 상에는 도 3에서와 같이, 제2기둥(40)이 형성된다. 이러한 제2기둥(40)은 상기 제1기둥(20)과 동일한 밴드갭 에너지를 갖도록 형성될 수 있으며, 또한 제1기둥(20)과 동일한 길이로 형성될 수 있다.
또한, 이러한 제2기둥(40)은 그 성장 중에 Si 또는 Mg과 같은 불순물이 도핑(doping)되어 전도성을 가지도록 할 수 있다. 이때, 도핑 과정은 제2기둥(40) 성장 중에 전체적으로 이루어질 수 있고, 제2기둥(40) 성장 중에 일부분에서만 이루어지는 모듈레이션 도핑(modulation doping)이 이용될 수도 있다.
상술한 도핑 과정에서 도핑 농도는 1×1017 cm-3 이상의 농도를 가지는 것이 바람직하며, 1×1019 cm-3 까지의 농도를 가질 수 있으며, 이와 같이 제2기둥(40)의 도핑 과정은 제1기둥(20)의 도핑 과정과 동일한 방법이 이용될 수 있다.
이와 같이, 제1기둥(20) 또는/및 제2기둥(40)은 Si으로 도핑되어 n-형 반도체 극성을 갖도록 하는 것이 바람직하다.
한편, 모듈레이션 도핑을 이용하는 경우에는 제1기둥(20)과 제2기둥(40)이 상기 공명부(30)로부터 10nm 이내의 부분을 도핑하여도 충분한 전도성을 얻을 수 있다.
상술한 과정에서 성장이 완료된 각각의 기둥 구조(100)는 레이저를 이용하여 기판(10)으로 부터 분리되는 이른바 레이저 리프트 오프(laser lift-off), 습식 식각, 또은 물리적 충격에 의하여 기판(10)으로부터 제거될 수 있다. 이때, 기판(10)과 기둥 구조(100) 사이의 버퍼층(11)도 함께 제거될 수 있다.
이후, 이와 같은 과정에 의하여 기판(10)과 분리된 기둥 구조(100)를 전기가 통하지 않는 판에 배열하고 이빔(e-beam) 공정 등을 통하여, 도 4에서 도시하는 바와 같이, 기둥 구조(100)의 상단과 하단에 쇼트키(schottky) 전극(50)을 형성함으로써, 공명 터널링 다이오드를 제작한다.
즉, 제1기둥(20)의 단부와 제2기둥(40)의 단부에 Ni, Al, Au, Ti 등의 금속을 적층하고, 이후에 열처리를 수행함으로써 쇼트키 배리어를 갖는 전극(50)을 형성한다.
상술한 과정에서 제조된 공명 터널링 다이오드는 도 5와 같은 전도대 밴드 구조를 갖는다. 즉, 공명부(30)에는 적어도 두 개의 구속 레벨이 이루어질 수 있으며, 이러한 구속 레벨의 형성에 의하여, 양자 투과율이 공명부(30)에 있는 양자화된 전자의 구속 레벨(에너지 준위)이 서로 일치할 때 전자의 흐름이 급격히 증가하게 되는 현상을 이용하여 빠른 수송 속도와 부성저항(NDR : Negative Differential Resistance) 특성을 이용할 수 있다.
상술한 공명 터널링 다이오드는 스트레인(strain)으로 부터 자유로워서 결정 내부에 결함율을 감소 시킬 수 있으며, 또한 장벽층(31)을 이루는 물질과의 이종 접합에 있어서도 장벽층(31)의 두께가 매우 얇으므로, 스트레인이 이완되기 전에 다른 이종 접합 구조가 성장되므로 두 물질간의 접촉면에서도 양질의 결정이 성장될 수 있다.
이러한 공명 터널링 다이오드를 이루는 기둥 구조(100)는 직경이 300nm 이하로 매우 작으므로 결정의 질 뿐만 아니라 종래의 소자에 비교하여 소수의 캐리어만을 이용함으로 소자의 열 발생 측면에서도 유리할 수 있다.
한편, 본 발명과 같이, 공명 터널링 다이오드를 이루는 기둥 구조(100)의 직경이 상당히 작아지고, 양자 우물층(32)의 폭을 작게 하는 경우에는 이러한 양자 우물층(32)은 소위 양자 섬(Quantum Island) 또는 양자 점(Quantum Dot)과 같이 동작할 수 있다.
또한, 도 7에서 도시하는 바와 같이, 이 경우 공명 터널링 다이오드의 I/V 특성에 기인한 피크-밸리(peak to valley)의 폭은, 도 6과 같은 기존 소자에 비하여 크게 증가할 수 있다.
상기 실시예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.
이상과 같은 본 발명은 다음과 같은 효과가 있는 것이다.
첫째, 공명 터널링 다이오드를 제작함에 있어서, 결정 결함이 적은 우수한 구조를 형성할 수 있다.
둘째, 나노 미터 크기를 가지는 작은 차원의 공간 분포와 소수 캐리어를 이용함으로써 고효율 고신뢰성을 가지는 공명 터널링 다이오드를 제작할 수 있다.

Claims (13)

  1. 기판 상에 상부 10nm 이내의 부분이 도핑된 반도체로 이루어지는 제1기둥을 형성하는 단계와;
    상기 제1기둥 상에, 상기 제1기둥을 이루는 반도체보다 큰 밴드갭 에너지를 가지는 적어도 두 개 이상의 장벽층과, 상기 장벽층 사이에 상기 장벽층보다 작은 밴드갭 에너지를 가지는 우물층으로 이루어지는 공명부를 형성하는 단계와;
    상기 공명부 상에 상기 공명부로부터 10nm 이내의 부분이 도핑된 반도체로 이루어지는 제2기둥을 형성하는 단계와;
    상기 기판을 분리하는 단계와;
    상기 제1기둥 및 제2기둥의 단부에 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 공명 터널링 다이오드의 제조방법.
  2. 제 1항에 있어서, 상기 제1기둥 또는 제2기둥은, AlxInyGa1-x-yN(단, 0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 형성되는 것을 특징으로 하는 공명 터널링 다이오드의 제조방법.
  3. 제 1항에 있어서, 상기 제1기둥 또는 제2기둥은, Si으로 도핑된 것을 특징으로 하는 공명 터널링 다이오드의 제조방법.
  4. 제 1항에 있어서, 상기 제1기둥 또는 제2기둥의 도핑 농도는, 1×1017 cm-3 이상 1×1019 cm-3 이하인 것을 특징으로 하는 공명 터널링 다이오드의 제조방법.
  5. 제 1항에 있어서, 상기 제1기둥, 공명부, 및 제2기둥은 MBE(molecular beam epitaxy), CVD(chemical vapor epitaxy), 및 VPE(vapor phase epitaxy) 중 어느 하나의 방법으로 형성되는 것을 특징으로 하는 공명 터널링 다이오드의 제조방법.
  6. 제 1항에 있어서, 상기 장벽층은, 전도성 반도체층인 것을 특징으로 하는 공명 터널링 다이오드의 제조방법.
  7. 제 1항에 있어서, 상기 제1기둥, 공명부, 및 제2기둥의 직경은, 50 내지 300nm인 것을 특징으로 하는 공명 터널링 다이오드의 제조방법.
  8. 제 1항에 있어서, 상기 공명부의 장벽층 또는 우물층의 두께는, 1 내지 100nm인 것을 특징으로 하는 공명 터널링 다이오드의 제조방법.
  9. 제 1항에 있어서, 상기 전극은, 쇼트키(schottky) 전극인 것을 특징으로 하는 공명 터널링 다이오드의 제조방법.
  10. 제 1항에 있어서, 상기 기판과 제1기둥 사이에는, AlxInyGa1-x-yN(단, 0≤x≤1, 0≤y≤1, 0≤x+y≤1) 버퍼층이 형성되는 것을 특징으로 하는 공명 터널링 다이오드의 제조방법.
  11. 적어도 일부의 영역에서 전도성을 갖는 반도체로 이루어지는 제1기둥과;
    상기 제1기둥 상에 위치하며, 상기 제1기둥을 이루는 반도체보다 큰 밴드갭 에너지를 가지는 적어도 두 개 이상의 장벽층과, 상기 장벽층 사이에 상기 장벽층보다 작은 밴드갭 에너지를 가지는 우물층으로 이루어지는 공명부와;
    상기 공명부 상에 위치하며 적어도 일부의 영역에서 전도성을 갖는 반도체로 이루어지는 제2기둥과;
    상기 제1기둥 및 제2기둥의 단부에 위치하는 전극을 포함하여 구성되고,
    상기 제1기둥 또는 제2기둥은, 상기 공명부로부터 10nm 이내의 부분이 도핑된 것을 특징으로 하는 공명 터널링 다이오드.
  12. 제 11항에 있어서, 상기 공명부의 우물층은, 상기 제1기둥 및 제2기둥과 동일한 밴드갭 에너지를 갖는 것을 특징으로 하는 공명 터널링 다이오드.
  13. 제 11항에 있어서, 상기 제1기둥 또는 제2기둥은, n-형 반도체 극성을 가지는 것을 특징으로 하는 공명 터널링 다이오드.
KR1020060093571A 2006-09-26 2006-09-26 공명 터널링 다이오드 및 그 제조방법 KR100808202B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060093571A KR100808202B1 (ko) 2006-09-26 2006-09-26 공명 터널링 다이오드 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060093571A KR100808202B1 (ko) 2006-09-26 2006-09-26 공명 터널링 다이오드 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100808202B1 true KR100808202B1 (ko) 2008-02-29

Family

ID=39383574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060093571A KR100808202B1 (ko) 2006-09-26 2006-09-26 공명 터널링 다이오드 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100808202B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150921A (ja) 1998-11-05 2000-05-30 Niigata Seimitsu Kk 繰込トンネルダイオード
KR20030071915A (ko) * 2002-03-02 2003-09-13 학교법인 포항공과대학교 나노선과 이를 이용한 나노소자
KR20040000418A (ko) * 2001-03-30 2004-01-03 더 리전트 오브 더 유니버시티 오브 캘리포니아 나노구조체 및 나노와이어의 제조 방법 및 그로부터제조되는 디바이스

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150921A (ja) 1998-11-05 2000-05-30 Niigata Seimitsu Kk 繰込トンネルダイオード
KR20040000418A (ko) * 2001-03-30 2004-01-03 더 리전트 오브 더 유니버시티 오브 캘리포니아 나노구조체 및 나노와이어의 제조 방법 및 그로부터제조되는 디바이스
KR20030071915A (ko) * 2002-03-02 2003-09-13 학교법인 포항공과대학교 나노선과 이를 이용한 나노소자

Similar Documents

Publication Publication Date Title
US7531397B2 (en) Method for manufacturing a semiconductor device on GAN substrate having surface bidirectionally inclined toward &lt;1-100&gt; and &lt;11-20&gt; directions relative to {0001} crystal planes
KR101180176B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US8703512B2 (en) Light emitting device and method of manufacturing the same
US20120141799A1 (en) Film on Graphene on a Substrate and Method and Devices Therefor
US7736919B2 (en) Method of producing a light-emitting diode comprising a nanostructured PN junction and diode thus obtained
KR101031798B1 (ko) 3차원 질화물 공명 터널링 반도체 소자 및 그 제조방법
US8772831B2 (en) III-nitride growth method on silicon substrate
TWI660509B (zh) Channel field effect transistor and switching element
TWI436424B (zh) 半導體元件及其製造方法
US20120199187A1 (en) Nanowire tunnel diode and method for making the same
KR100879414B1 (ko) 저저항 옴 접촉을 구비한 ⅲα족 질화물 반도체
US20140014897A1 (en) Semiconductor light emitting device with doped buffer layer and method of manufacturing the same
CN113725296B (zh) 氮化物半导体外延叠层结构及其功率元件
JP4612671B2 (ja) 発光デバイス及び半導体装置
CN104412395B (zh) 降低或者消除ⅲ-氮化物结构中的纳米管缺陷
KR101762177B1 (ko) 반도체 소자 및 반도체 소자 제조 방법
Wang Lattice engineering: technology and applications
Sadaf et al. Structural and electrical characterization of monolithic core–double shell n-GaN/Al/p-AlGaN nanowire heterostructures grown by molecular beam epitaxy
US9315920B2 (en) Growth substrate and light emitting device comprising the same
KR100808202B1 (ko) 공명 터널링 다이오드 및 그 제조방법
JP5642418B2 (ja) 光電変換素子及びその製造方法
EP4407656A1 (en) A semiconductor structure
EP0251352B1 (en) Hot charge-carrier transistors
Park et al. Synthesis of hybrid nanowires comprising uniaxial and coaxial InGaN/GaN MQWs with a nano-cap
JP2003086508A (ja) 化合物半導体層基板およびその作製方法、並びにこの基板上に作製したデバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121205

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151216

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171212

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 12