[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100791344B1 - 반도체 집적 회로 장치의 제조 방법 - Google Patents

반도체 집적 회로 장치의 제조 방법 Download PDF

Info

Publication number
KR100791344B1
KR100791344B1 KR1020060082473A KR20060082473A KR100791344B1 KR 100791344 B1 KR100791344 B1 KR 100791344B1 KR 1020060082473 A KR1020060082473 A KR 1020060082473A KR 20060082473 A KR20060082473 A KR 20060082473A KR 100791344 B1 KR100791344 B1 KR 100791344B1
Authority
KR
South Korea
Prior art keywords
hard mask
film
mask layer
pattern
sacrificial hard
Prior art date
Application number
KR1020060082473A
Other languages
English (en)
Inventor
정승필
김동찬
강창진
박흥식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060082473A priority Critical patent/KR100791344B1/ko
Priority to US11/847,223 priority patent/US7618899B2/en
Priority to CNA2007101485546A priority patent/CN101136318A/zh
Application granted granted Critical
Publication of KR100791344B1 publication Critical patent/KR100791344B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 집적 회로 장치의 제조 방법이 제공된다. 반도체 집적 회로 장치의 제조 방법은 피식각 대상막 상에 하드마스크막을 형성하고, 하드마스크막 상에 하드마스크막을 패터닝하기 위한 희생 하드마스크막을 형성하고, 희생 하드마스크막을 제1 방향으로 평행한 라인 앤 스페이스 형태로 패터닝하여 라인 희생 하드마스크막 패턴을 형성하고, 라인 희생 하드마스크막 패턴 상에 고분자 유기물을 코팅하여 평탄화하고, 고분자 유기물 및 라인 희생 하드마스크막 패턴을 제1 방향과 평행하지 않은 제2 방향으로 라인 앤 스페이스 형태로 패터닝하고, 고분자 유기물 패턴을 제거하여 매트릭스 형태로 배열된 매트릭스 희생 하드마스크막 패턴을 형성하고, 매트릭스 희생 하드마스크막 패턴을 마스크로 하드마스크막을 패터닝하여 피식각 대상막 식각을 위한 매트릭스 형태로 배열된 하드 마스크막 패턴을 형성하고, 하드마스크막 패턴을 마스크로 하여 피식각 대상막의 일부 또는 전체를 패터닝하여 하부 패턴을 형성하는 것을 포함한다.
반도체 집적 회로 장치, 하드마스크 패턴

Description

반도체 집적 회로 장치의 제조 방법{Method of fabricating semiconductor integrated circuit device}
도 1 내지 도 13은 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법을 설명하기 위한 사시도들이다.
도 14 내지 도 24는 본 발명의 다른 실시예에 따른 반도체 집적 회로 장치의 제조 방법을 설명하기 위한 사시도들이다.
(도면의 주요부분에 대한 부호의 설명)
100: 피식각 대상막 102, 104: 하부 패턴
110a: 하드마스크막 110: 하드마스크막 패턴
120a: 희생 하드마스크막
120b: 라인 희생 하드마스크막 패턴
120: 매트릭스 희생 하드마스크막 패턴
122a: 제1 희생 하드마스크막
122: 매트릭스 제1 희생 하드마스크막 패턴
124a: 제2 희생 하드마스크막
124: 매트릭스 제2 희생 하드마스크막 패턴
126a: 제3 희생 하드마스크막
126b: 라인 제3 희생 하드마스크막 패턴
126: 매트릭스 제3 희생 하드마스크막 패턴
130a: 고분자 유기물 130b: 고분자 유기물 패턴
210: 제1 포토레지스트 패턴 220: 제2 포토레지스트 패턴
본 발명은 반도체 집적 회로 장치의 제조 방법에 관한 것으로 보다 상세하게는 생산성이 향상된 반도체 집적 회로 장치의 제조 방법에 관한 것이다.
반도체 소자의 고집적화가 요구되면서 반도체 소자의 디자인 룰(design rule)이 급속하게 감소되고 있다. 이에 따라, 보다 작은 패턴을 형성하는 것이 필요하게 되었다.
그러나, 현재 사용되는 스텝퍼(stepper) 또는 스캐너(scanner) 등의 해상도의 한계로 인하여, 작은 패턴, 특히 100nm이하의 패턴을 형성하는데 어려움이 있다.
한편, 트랜지스터의 특성 한계를 극복하고 웨이퍼 상에 형성되는 다이(die)의 수를 증가시키기 위해서 수직 트랜지스터(vertical transistor)를 반도체 공정에 적용하려는 시도가 많이 이루어지고 있다. 이러한 수직 트랜지스터를 제조 하기 위해서는 반도체 기판 상에 기둥 모양의 필러 패턴(pillar pattern)을 형성해야 한다. 그러나, 작은 디자인 룰의 필러 패턴은 한번에 패터닝하기 어렵다. 따라서, 작 은 디자인 룰의 필러 패턴을 형성하기 위하여 라인 앤 스페이스 패턴을 이용한다. 즉, 한 방향으로 라인 앤 스페이스 패턴으로 패터닝하고, 산화막 등의 막질로 스페이스 영역을 채우고, 다른 방향으로 라인 앤 스페이스 패턴으로 한번 더 패터닝하고, 패터닝된 산화막 등을 제거하여 필러 패턴을 형성한다.
그러나, 이러한 방법으로 필러 패턴을 형성하는데 있어서는, 산화막 등의 막질로 스페이스 영역을 채우기 위하여, 산화막을 증착하고 상부를 평탄화하는 CMP(Chemical Mechanical Polishing) 공정 등이 필요하다. 또한, 패터닝된 산화막 등을 제거하기 위하여 식각 공정, 클리닝 공정 등이 추가로 요구된다. 한편, LAL liftoff 시에 얼라인 키(align key) 영역의 리프트오프(liftoff)를 막기 위하여 먼저 아이 라인(I-Line) 포토 공정을 진행하고, 리프트오프를 방지할 영역을 가린 다음에 리프트오프를 진행해야 하는 문제점이 한다.
즉, 제조 공정이 복잡해지고, CMP 등의 고가의 공정이 포함되며, 포토 공정을 한번 더 진행하여야 하므로, 생산 비용이 증가되게 된다.
본 발명이 이루고자 하는 기술적 과제는, 생산성이 향상된 반도체 집적 회로 장치의 제조 방법을 제공하는 데 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법은 피식각 대상막 상에 하드마스크막을 형성하고, 상기 하드마스크막 상에 상기 하드마스크막을 패터닝하기 위한 희생 하드마스크막을 형성하고, 상기 희생 하드마스크막을 제1 방향으로 평행한 라인 앤 스페이스 형태로 패터닝하여 라인 희생 하드마스크막 패턴을 형성하고, 상기 라인 희생 하드마스크막 패턴 상에 고분자 유기물을 코팅하여 평탄화하고, 상기 고분자 유기물 및 상기 라인 희생 하드마스크막 패턴을 상기 제1 방향과 평행하지 않은 제2 방향으로 라인 앤 스페이스 형태로 패터닝하고, 상기 고분자 유기물 패턴을 제거하여 매트릭스 형태로 배열된 매트릭스 희생 하드마스크막 패턴을 형성하고, 상기 매트릭스 희생 하드마스크막 패턴을 마스크로 상기 하드마스크막을 패터닝하여 상기 피식각 대상막 식각을 위한 매트릭스 형태로 배열된 하드 마스크막 패턴을 형성하고, 상기 하드마스크막 패턴을 마스크로 하여 상기 피식각 대상막의 일부 또는 전체를 패터닝하여 하부 패턴을 형성하는 것을 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명 세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 및/또는 은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 포함한다(comprises) 및/또는 포함하는(comprising)은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하, 도 1 내지 도 13을 참조하여, 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법을 설명한다. 도 1 내지 도 13은 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법을 설명하기 위한 사시도들이다.
우선, 도 1을 참조하면, 피식각 대상막(100) 상에 하드마스크막(110a)을 형성한다.
피식각 대상막(100)은 최종적으로 식각하려는 막으로써, 예를 들어, 반도체 기판, 층간 절연막 등일 수 있다. 하드마스크막(110a)은 피식각 대상막(100)을 식각하기 위한 물질로써, 피식각 대상막과의 식각선택비를 가지는 막이 사용될 수 있다. 예를 들어, SiN막, 폴리실리콘(poly-crystaline Si)막일 수 있다.
또한, 하드마스크막(110a)과 피식각 대상막(100) 사이에 패드 산화막(미도시)이 더 형성될 수 있다.
이어서, 도 2를 참조하면, 하드마스크막(110a) 상에 제1 희생 하드마스크 막(122a), 제2 희생 하드마스크막(124a) 및 제3 희생 하드마스크막(126a)을 차례대로 형성한다.
제1 희생 하드마스크막(122a)은 하드마스크막(110a) 과 식각 선택비가 큰 물질을 사용하여, 하드마스크막(110a) 식각 시에 식각 마스크로써 사용된다. 제1 희생 하드마스크막(122a)은 예를 들어, 코팅(coating) 방법이나 화학 기상 증착(Chemical Vapor Deposition; CVD) 방법을 이용한 비정질 탄소막(amorphous carbon)일 수 있다.
제2 희생 하드마스크막(124a)은 제2 희생 하드마스크막(124a) 상부에 형성되는 제3 희생 하드마스크막(126a)을 패터닝하여 패턴을 형성하는 동안 제1 희생 하드마스크막(122a)의 손상을 방지한다. 제2 희생 하드마스크막(124a)은 400℃ 이하에서 적층이 가능한 막을 사용할 수 있다. 제2 희생 하드마스크막(124a)은 예를 들어, ALD Oxide막, PETEOS막, PE-Oxide막 등의 실리콘 산화막일 수 있다.
제3 희생 하드마스크막(126a)은 제2 희생 하드마스크막(124a)을 패터닝하기 위한 막으로써 실리콘산화막 막질과 식각 선택비가 있는, 예를 들어, PE-SiN막, SiON막 등의 SiN 계열의 막일 수 있다.
한편, 제1 희생 하드마스크막(122a)을 비정질 탄소막, 제2 희생 하드마스크막(124a)을 PE-SiN막, SiON막 등의 SiN 계열의 막, 제3 희생 하드마스크막(126a)을 ALD Oxide막, PETEOS막, PE-Oxide막 등의 실리콘 산화막으로 형성할 수도 있다.
이어서, 도 3을 참조하면, 제3 희생 하드마스크막(126a) 상부에 라인 앤 스페이스 형태의 제1 포토레지스트 패턴(210)을 형성한다.
우선, 제3 희생 하드마스크막(126a) 상부에 포토레지스트를 도포한 후, 라인 앤 스페이스 형태의 마스크를 사용하여, 제1 방향으로 평행한 라인 앤 스페이스 형태의 제1 포토레지스트 패턴(210)을 형성한다.
이어서, 도 4를 참조하면, 제1 포토레지스트 패턴(210)을 식각 마스크로 제3 희생 하드마스크막(도 3의 126a)을 패터닝하여 라인 제3 희생 하드마스크막 패턴(126b)을 형성한다.
즉, 제3 희생 하드마스크막(126a)을 제1 방향으로 평행한 라인 앤 스페이스 형태의 제1 포토레지스트 패턴(210)으로 패터닝하여, 제1 방향으로 평행한 라인 앤 스페이스 형태의 라인 제3 희생 하드마스크막 패턴(126b)을 형성한다. 이어서, 라인 제3 희생 하드마스크막 패턴(126b) 상부의 제1 포토레지스트 패턴(210)을 애싱(ashing) 및 스트립(strip) 공정을 사용하여 제거한다.
이어서, 도 5를 참조하면, 라인 제3 희생 하드마스크막 패턴(126b) 상에 고분자 유기물(130a)을 코팅하여 평탄화한다.
고분자 유기물(130a)은 플로우(flow) 타입의 물질로써, 예를 들어, 유기 ARC(Anti-Reflective Coating)막 또는 포토레지스트(photo resist; PR)일 수 있다. 고분자 유기물(130a)이 포토레지스트인 경우, Bi-layer 또는 Tri-layer로 형성할 수 있다.
고분자 유기물(130a)은 스핀 코팅 방법으로 코팅하는데, 고분자 유기물(130a)을 라인 제3 희생 하드마스크막 패턴(126b)의 높이보다 높게 형성함으로써, 고분자 유기물(130a)의 상면을 평탄화할 수 있다.
라인 제3 희생 하드마스크막 패턴(126b)의 스페이스 영역을 산화막 등으로 채울 경우에는 상면을 평탄화하기 위하여 CMP 등의 공정을 진행해야 한다. 그러나, 라인 제3 희생 하드마스크막 패턴(126b)을 고분자 유기물(130a)로 코팅하면, 코팅과 함께 상면이 평탄해진다. 따라서, CMP 등의 공정을 진행할 필요가 없어 제조 공정이 단순화 될 수 있다. 또한, 고가의 공정인 CMP 공정 등이 생략됨으로써, 비용이 줄어들 수 있다.
이어서, 도 6을 참조하면, 고분자 유기물(130a) 상부에 라인 앤 스페이스 형태의 제2 포토레지스트 패턴(220)을 형성한다.
우선, 고분자 유기물(130a) 상부에 포토레지스트를 도포한 후, 라인 앤 스페이스 형태의 마스크를 사용하여, 제1 방향과 평행하지 않은 제2 방향으로 평행한 라인 앤 스페이스 형태의 제2 포토레지스트 패턴(220)을 형성한다.
제1 방향과 제2 방향은 평행하지 않으며, 소정 각도를 가지는데 제1 방향과 제2 방향 사이의 각은 0도 ~ 90도일 수 있다. 도 7에는 제1 방향과 제2 방향이 수직인 경우가 도시되어 있다.
이어서, 도 7을 참조하면, 제2 포토레지스트 패턴(220)을 식각 마스크로 고분자 유기물(도 6의 130a) 및 라인 제3 희생 하드마스크막 패턴(도 6의 126b)을 패터닝한다.
즉, 고분자 유기물(130a) 및 라인 제3 희생 하드마스크막 패턴(126b)을 제2 방향으로 평행한 라인 앤 스페이스 형태의 제2 포토레지스트 패턴(220)으로 패터닝하여, 제2 방향으로 라인 앤 스페이스 패턴이 형성된 고분자 유기물 패턴(130b)을 형성한다. 이 때, 라인 제3 희생 하드마스크막 패턴(126b)의 밑부분까지 식각을 진행한다.
이어서, 도 8을 참조하면, 고분자 유기물 패턴(도 7의 130b)을 제거하여 매트릭스 형태로 배열된 매트릭스 제3 희생 하드마스크막 패턴(126)을 형성한다.
여기서, 고분자 유기물 패턴(130b)은 제2 포토레지스트 패턴(도 7의 220)과 구성 성분이 비슷하기 때문에, 고분자 유기물 패턴(130b)을 제거하는 것은 제2 포토레지스트 패턴(220)을 제거할 때에 함께 제거할 수 있다. 즉, 애싱(ashing) 및 스트립(strip) 공정 등을 진행하여 제2 포토레지스트 패턴(220) 및 패터닝된 고분자 유기물(130a)을 함께 제거할 수 있다.
제2 포토레지스트 패턴(220) 및 고분자 유기물 패턴(130b)을 함께 제거하게 되면, 추가로 제거 공정이나, 클리닝 공정 등이 필요하지 않으므로, 제조 공정을 보다 단순화 할 수 있어, 생산성을 증가시킬 수 있다.
이어서, 도 9를 참조하면, 매트릭스 제3 희생 하드마스크막 패턴(126)을 식각 마스크로 제2 희생 하드마스크막(도 8의 124a)을 패터닝하여 매트릭스 제2 희생 하드마스크막 패턴(124)을 형성한다.
여기서, 매트릭스 제3 희생 하드마스크막 패턴(126)을 마스크로 하여 제2 희생 하드마스크막(124a)을 패터닝하는 것은 매트릭스 제3 희생 하드마스크막 패턴(126)보다 제2 희생 하드마스크막(124a)의 식각 선택비가 큰 식각 가스를 사용하여 식각을 진행한다. 식각 가스는 예를 들어, 카본/플루오르계 가스를 포함할 수 있다. 즉, 제2 희생 하드마스크막(124a)을 패터닝하는 동안에 매트릭스 제3 희생 하드마스크막 패턴(126)의 식각율을 최소화 시킴으로써, 이후 공정에서 진행되는 식각 공정에서, 매트릭스 제3 희생 하드마스크막 패턴(126)을 식각 마스크로 계속 사용할 수 있다.
이어서, 도 10을 참조하면, 매트릭스 제2 희생 하드마스크막 패턴(124)을 식각 마스크로 하여 제1 희생 하드마스크막(도 9의 122a)을 패터닝하여 매트릭스 제1 희생 하드마스크막 패턴(122)을 형성한다.
이 때, 매트릭스 제2 희생 하드마스크막 패턴(124)을 형성하는데 식각 마스크로 사용된 매트릭스 제3 희생 하드마스크막 패턴(126)에서 남아있는 부분이 있다면, 매트릭스 제2 희생 하드마스크막 패턴(124)과 함께 제1 희생 하드마스크막(122a)을 패터닝하는 식각 마스크로 사용될 수 있다.
매트릭스 제2 희생 하드마스크막 패턴(124)을 마스크로 하여 제1 희생 하드마스크막(122a)을 패터닝하는 것은 매트릭스 제2 희생 하드마스크막 패턴(124)보다 제1 희생 하드마스크막(122a)의 식각 선택비가 큰 식각 가스를 사용하여 식각을 진행할 수 있다. 식각 가스는 예를 들어, O2 가스를 포함할 수 있다. 즉, 제1 희생 하드마스크막(122a)을 패터닝하는 동안에 매트릭스 제2 희생 하드마스크막 패턴(124)의 식각율을 최소화 시킴으로써, 이후 공정에서 진행되는 식각 공정에서, 매트릭스 제2 희생 하드마스크막 패턴(124)을 식각 마스크로 계속 사용할 수 있다.
이어서, 도 11을 참조하면, 매트릭스 제1 희생 하드마스크막 패턴(122)을 식각 마스크로 하드마스크막(도 10의 110a)을 패터닝하여 매트릭스 형태로 배열된 하 드마스크막 패턴(110)을 형성한다.
이 때, 매트릭스 제2 희생 하드마스크막 패턴(124) 및 매트릭스 제1 희생 하드마스크막 패턴(122)을 형성하는데 식각 마스크로 사용된 매트릭스 제3 희생 하드마스크막 패턴(126) 및 매트릭스 제2 희생 하드마스크막 패턴(124)에서 남아있는 부분이 있다면, 매트릭스 제1 희생 하드마스크막 패턴(122)과 함께 하드마스크막(110a) 을 패터닝하는 식각 마스크로 사용될 수 있다.
이어서, 도 12를 참조하면, 하드마스크막 패턴(110)을 마스크로 하여 피식각 대상막(도 11의 100)의 일부 또는 전체를 패터닝하여 하부 패턴(102)을 형성한다.
이 때, 매트릭스 제2 희생 하드마스크막 패턴(124), 매트릭스 제1 희생 하드마스크막 패턴(122) 및 하드마스크막 패턴(110)을 형성하는데 식각 마스크로 사용된 매트릭스 제3 희생 하드마스크막 패턴(126), 매트릭스 제2 희생 하드마스크막 패턴(124) 및 매트릭스 제1 희생 하드마스크막 패턴에서 남아있는 부분이 있다면, 하드마스크막 패턴(110)과 함께 피식각 대상막(100)을 패터닝하는 식각 마스크로 사용될 수 있다.
이어서, 도 13을 참조하면, 하부 패턴(102) 상부의 하드마스크막 패턴(도 12의 110)을 제거한다.
즉, 하부 패턴(102) 상부의 하드마스크막 패턴(110)을 제거하여 하부 패턴(102)을 완성한다. 이 때, 하드마스크막 패턴(110) 상부에 남아있는 제1 내지 제3 희생 하드마스크막 패턴들(도 12의 122, 124, 126)도 함께 제거한다.
피식각 대상막(100)이 반도체 기판인 경우, 반도체 기판의 일부가 패터닝되 어 필러가 형성될 수 있다. 이러한 경우, 필러가 형성된 반도체 기판 상에 드레인 영역, 게이트 전극, 소스 영역을 형성하여 수직형 트랜지스터를 완성할 수 있다.
본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법에 따르면, 디자인 룰이 작아 한번에 패터닝하기 어려운 패턴을 라인 앤 스페이스 패턴을 두번 사용함으로써 보다 정확하게 패터닝할 수 있다.
한편, 라인 앤 스페이스 패턴을 사용하는 공정이 보다 단순화 되어, 생산성이 증가할 수 있다. 구체적으로, 라인 제3 희생 하드마스크막 패턴(126b)을 고분자 유기물(130a)로 코팅하면, 코팅과 함께 상면이 평탄해진다. 따라서, CMP 등의 공정을 진행할 필요가 없어 제조 공정이 단순화 될 수 있다. 또한, 고가의 공정인 CMP 공정 등이 생략됨으로써, 비용이 줄어들 수 있다. 또한, 고분자 유기물(130a)을 제2 포토레지스트 패턴(220)과 함께 제거함으로써, 추가적인 제거 공정이나, 클리닝 공정 등이 필요하지 않으므로, 제조 공정을 보다 단순화 할 수 있다.
이하, 도 14 내지 도 24을 참조하여, 본 발명의 다른 실시예에 따른 반도체 집적 회로 장치에 대하여 설명한다. 도 14 내지 도 24는 본 발명의 다른 실시예에 따른 반도체 집적 회로 장치의 제조 방법을 설명하기 위한 사시도들이다.
도 1 내지 도 13과 실질적으로 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용하며, 해당 구성 요소에 대한 상세한 설명은 생략하기로 한다.
본 발명의 다른 실시예에 따른 반도체 집적 회로 장치의 제조 방법이 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법과 다른 점은, 본 발명의 다른 실시예에 따른 반도체 집적 회로 장치의 제조 방법은 하드마스크막 상부에 단일층의 희생 하드마스크막이 형성된다는 것이다. 식각하려는 피식각 대상막의 높이에 따라, 희생 하드마스크막의 개수를 조절할 수 있는데, 피식각 대상막의 높이가 높지 않은 경우, 단일층의 희생 하드마스크막을 형성하여, 하드마스크막을 패터닝할 수 있다.
우선, 도 14를 참조하면, 피식각 대상막(100) 상에 하드마스크막(110a)을 형성한다.
피식각 대상막(100)은 최종적으로 식각하려는 막으로써, 예를 들어, 반도체 기판, 층간 희생 하드마스크막 등일 수 있다. 하드마스크막(110a) 은 피식각 대상막(100)을 식각하기 위한 물질로써, 예를 들어, SiN막일 수 있다. 또한, 하드마스크막(110a) 과 피식각 대상막(100) 사이에 패드 산화막(미도시)이 더 형성될 수 있다.
이어서, 도 15를 참조하면, 하드마스크막(110a) 상에 희생 하드마스크막(120a) 을 형성한다.
희생 하드마스크막(120a) 은 하드마스크막(110a) 과 식각 선택비가 큰 물질을 사용하여, 하드마스크막(110a) 식각 시에 마스크로써 사용된다. 희생 하드마스크막(120a)은 실리콘산화막 막질과 식각 선택비가 있는 막으로써, 예를 들어, PE-SiN막, SiON막 등의 SiN 계열의 막일 수 있다.
이어서, 도 16을 참조하면, 희생 하드마스크막(120a) 상부에 라인 앤 스페이스 형태의 제1 포토레지스트 패턴(210)을 형성한다.
우선, 희생 하드마스크막(120a) 상부에 포토레지스트를 도포한 후, 라인 앤 스페이스 형태의 마스크를 사용하여, 제1 방향으로 평행한 라인 앤 스페이스 형태의 제1 포토레지스트 패턴(210)을 형성한다.
이어서, 도 17을 참조하면, 제1 포토레지스트 패턴(210)을 식각 마스크로 희생 하드마스크막(도 16의 120a)을 패터닝하여 라인 희생 하드마스크막 패턴(120b)을 형성한다.
즉, 희생 하드마스크막(120a)을 제1 방향으로 평행한 라인 앤 스페이스 형태의 제1 포토레지스트 패턴(210)으로 패터닝하여, 제1 방향으로 평행한 라인 앤 스페이스 형태의 라인 희생 하드마스크막 패턴(120b)을 형성한다. 이어서, 라인 희생 하드마스크막 패턴(120b) 상부의 제1 포토레지스트 패턴(210)을 애싱(ashing) 및 스트립(strip) 공정을 사용하여 제거한다.
이어서, 도 18을 참조하면, 라인 희생 하드마스크막 패턴(120b) 상에 고분자 유기물(130a)을 코팅하여 평탄화한다.
고분자 유기물(130a)은 플로우(flow) 타입의 물질로써, 예를 들어, 유기 ARC(Anti-Reflective Coating)막 또는 포토레지스트일 수 있다. 고분자 유기물(130a)이 포토레지스트인 경우, Bi-layer 또는 Tri-layer로 형성할 수 있다.
고분자 유기물(130a)은 스핀 코팅 방법으로 코팅하는데, 고분자 유기물(130a)을 라인 희생 하드마스크막 패턴(120b)의 높이보다 높게 형성함으로써, 고분자 유기물(130a)의 상면을 평탄화할 수 있다.
라인 희생 하드마스크막 패턴(120b)의 스페이스 영역을 산화막 등으로 채울 경우에는 상면을 평탄화하기 위하여 CMP 등의 공정을 진행해야 한다. 그러나, 라인 희생 하드마스크막 패턴(120b)을 고분자 유기물(130a)로 코팅하면, 코팅과 함께 상면이 평탄해진다. 따라서, CMP 등의 공정을 진행할 필요가 없어 제조 공정이 단순화 될 수 있다. 또한, 고가의 공정인 CMP 공정 등이 생략됨으로써, 비용이 줄어들 수 있다.
이어서, 도 19를 참조하면, 고분자 유기물(130a) 상부에 라인 앤 스페이스 형태의 제2 포토레지스트 패턴(220)을 형성한다.
우선, 고분자 유기물(130a) 상부에 포토레지스트를 도포한 후, 라인 앤 스페이스 형태의 마스크를 사용하여, 제1 방향과 평행하지 않은 제2 방향으로 평행한 라인 앤 스페이스 형태의 제2 포토레지스트 패턴(220)을 형성한다.
제1 방향과 제2 방향은 평행하지 않으며, 소정 각도를 가지는데 제1 방향과 제2 방향 사이의 각은 0도 ~ 90도일 수 있다. 도 7에는 제1 방향과 제2 방향이 수직인 경우가 도시되어 있다.
이어서, 도 20을 참조하면, 제2 포토레지스트 패턴(220)을 식각 마스크로 고분자 유기물(130a) 및 라인 희생 하드마스크막 패턴(120b)을 패터닝한다.
즉, 고분자 유기물(130a) 및 라인 희생 하드마스크막 패턴(120b)을 제2 방향으로 평행한 제2 포토레지스트 패턴(220)으로 패터닝하여, 제2 방향으로 라인 앤 스페이스 패턴이 형성된 고분자 유기물 패턴(130b)을 형성한다. 이 때, 라인 희생 하드마스크막 패턴(120b)의 밑부분까지 식각을 진행한다.
이어서, 도 21을 참조하면, 고분자 유기물 패턴(도 20의 130b)을 제거하여 매트릭스 형태로 배열된 매트릭스 희생 하드마스크막 패턴(120)을 형성한다.
여기서, 고분자 유기물 패턴(130b)은 제2 포토레지스트 패턴(도 20의 220)과 구성 성분이 비슷하기 때문에, 고분자 유기물 패턴(130b)을 제거하는 것은 제2 포토레지스트 패턴(220)을 제거할 때에 함께 제거할 수 있다. 즉, 애싱(ashing) 및 스트립(strip) 공정 등을 진행하여 제2 포토레지스트 패턴(220) 및 고분자 유기물 패턴(130b)을 함께 제거할 수 있다.
제2 포토레지스트 패턴(220) 및 고분자 유기물 패턴(130b)을 함께 제거하게 되면, 추가로 제거 공정이나, 클리닝 공정 등이 필요하지 않으므로, 제조 공정을 보다 단순화 할 수 있어, 생산성을 증가시킬 수 있다.
이어서, 도 22를 참조하면, 매트릭스 희생 하드마스크막 패턴(120)을 식각 마스크로 하드마스크막(도 21의 110a)을 패터닝하여 매트릭스 형태로 배열된 하드마스크막 패턴(110)을 형성한다.
이어서, 도 23을 참조하면, 하드마스크막 패턴(110)을 식각 마스크로 하여 피식각 대상막(도 22의 100)의 일부 또는 전체를 패터닝하여 하부 패턴(104)을 형성한다.
이어서, 도 24를 참조하면, 하부 패턴(104) 상부의 하드마스크막 패턴(도 23의 110)을 제거한다.
즉, 하부 패턴(104) 상부의 하드마스크막 패턴(110)을 제거하여 하부 패턴(104)을 완성한다. 이 때, 하드마스크막 패턴(110) 상부에 남아있는 희생 하드마스크막 패턴(120)도 함께 제거한다.
피식각 대상막(100)이 반도체 기판인 경우, 반도체 기판의 일부가 패터닝되 어 필러가 형성될 수 있다. 이러한 경우, 필러가 형성된 반도체 기판 상에 드레인 영역, 게이트 전극, 소스 영역을 형성하여 수직형 트랜지스터를 완성할 수 있다.
이상 첨부된 도면을 참고하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 반도체 집적 회로 장치의 제조 방법에 따르면 다음과 같은 효과가 하나 혹은 그 이상 있다.
첫째, 디자인 룰이 작아 한번에 패터닝하기 어려운 패턴을 라인 앤 스페이스 패턴을 두번 사용하여 보다 정확하게 패터닝할 수 있다.
둘째, 반도체 집적 회로 장치의 제조 공정이 단순화 되고, 비용이 감소됨에 따라, 생산성이 증가할 수 있다.

Claims (27)

  1. 피식각 대상막 상에 하드마스크막을 형성하고,
    상기 하드마스크막 상에 상기 하드마스크막을 패터닝하기 위한 희생 하드마스크막을 형성하고,
    상기 희생 하드마스크막을 제1 방향으로 평행한 라인 앤 스페이스 형태로 패터닝하여 라인 희생 하드마스크막 패턴을 형성하고,
    상기 라인 희생 하드마스크막 패턴 상에 고분자 유기물을 코팅하여 평탄화하고,
    상기 고분자 유기물 및 상기 라인 희생 하드마스크막 패턴을 상기 제1 방향과 평행하지 않은 제2 방향으로 라인 앤 스페이스 형태로 패터닝하고,
    상기 고분자 유기물 패턴을 제거하여 매트릭스 형태로 배열된 매트릭스 희생 하드마스크막 패턴을 형성하고,
    상기 매트릭스 희생 하드마스크막 패턴을 마스크로 상기 하드마스크막을 패터닝하여 상기 피식각 대상막 식각을 위한 매트릭스 형태로 배열된 하드 마스크막 패턴을 형성하고,
    상기 하드마스크막 패턴을 마스크로 하여 상기 피식각 대상막의 일부 또는 전체를 패터닝하여 하부 패턴을 형성하는 것을 포함하는 반도체 집적 회로 장치의 제조 방법.
  2. 제 1항에 있어서,
    상기 피식각 대상막은 반도체 기판이고, 상기 하부 패턴은 필러인 반도체 집적 회로 장치의 제조 방법.
  3. 제 2항에 있어서,
    상기 필러가 형성된 반도체 기판 상에 수직형 트랜지스터를 형성하는 것을 더 포함하는 반도체 집적 회로 장치의 제조 방법.
  4. 제 1항에 있어서,
    상기 하드마스크막은 SiN막 및 폴리실리콘(poly-crystaline Si)막을 포함하는 그룹에서 선택된 하나 또는 그 조합인 반도체 집적 회로 장치의 제조 방법.
  5. 제 1항에 있어서,
    상기 고분자 유기물은 스핀 코팅 방법으로 코팅하는 반도체 집적 회로 장치의 제조 방법.
  6. 제 1항에 있어서,
    상기 고분자 유기물의 평탄화된 높이는 상기 희생 하드마스크막 패턴의 높이보다 높은 반도체 집적 회로 장치의 제조 방법.
  7. 제 1항에 있어서,
    상기 고분자 유기물은 유기 ARC막인 반도체 집적 회로 장치의 제조 방법.
  8. 제 1항에 있어서,
    상기 고분자 유기물은 포토레지스트(photo resist)인 반도체 집적 회로 장치의 제조 방법.
  9. 제 8항에 있어서,
    상기 포토레지스트는 Bi-layer 또는 Tri-layer로 형성하는 반도체 집적 회로 장치의 제조 방법.
  10. 제 1항에 있어서,
    상기 희생 하드마스크막은 상기 하드마스크막과 식각 선택비가 큰 물질인 반도체 집적 회로 장치의 제조 방법.
  11. 제 10항에 있어서,
    상기 희생 하드마스크막은 PE-SiN막 및 SiON막을 포함하는 그룹에서 선택된 하나 또는 그 조합인 반도체 집적 회로 장치의 제조 방법.
  12. 제 1항에 있어서,
    상기 희생 하드마스크막은 차례대로 적층된 제1 희생 하드마스크막, 제2 희생 하드마스크막 및 제3 희생 하드마스크막을 포함하고,
    상기 매트릭스 희생 하드마스크막 패턴을 형성하는 것은 상기 제3 희생 하드마스크막 만을 패터닝하여 매트릭스 제3 희생 하드마스크막 패턴을 형성하는 것인 반도체 집적 회로 장치의 제조 방법.
  13. 제 12항에 있어서,
    상기 매트릭스 제3 희생 하드마스크막 패턴을 형성한 후에, 하드마스크막 패턴을 형성하는 것은,
    상기 매트릭스 제3 희생 하드마스크막 패턴을 마스크로 하여 상기 제2 희생 하드마스크막을 패터닝하여 매트릭스 제2 희생 하드마스크막 패턴을 형성하고,
    상기 매트릭스 제2 희생 하드마스크막 패턴을 마스크로 하여 상기 제1 희생 하드마스크막을 패터닝하여 매트릭스 제1 희생 하드마스크막 패턴을 형성하고,
    상기 매트릭스 제1 희생 하드마스크막 패턴을 마스크로 상기 하드마스크막을 패터닝하여 매트릭스 형태로 배열된 하드마스크막 패턴을 형성하는 것을 포함하는 반도체 집적 회로 장치의 제조 방법.
  14. 제 13항에 있어서,
    상기 제2 희생 하드마스크막은 상기 제3 희생 하드마스크막 패턴을 형성하는 동안 상기 제1 희생 하드마스크막의 손상을 방지하는 반도체 집적 회로 장치의 제조 방법.
  15. 제 12항에 있어서,
    제3 희생 하드마스크막은 PE-SiN막 및 SiON막을 포함하는 그룹에서 선택된 하나 또는 그 조합인 반도체 집적 회로 장치의 제조 방법.
  16. 제 15항에 있어서,
    상기 제2 희생 하드마스크막은 실리콘 산화막인 반도체 집적 회로 장치의 제조 방법.
  17. 제 16항에 있어서,
    매트릭스 제3 희생 하드마스크막 패턴을 마스크로 하여 상기 제2 희생 하드마스크막을 패터닝하는 것은 상기 매트릭스 제3 희생 하드마스크막 패턴보다 상기 제2 희생 하드마스크막의 식각 선택비가 큰 식각 가스를 사용하여 식각을 진행하는 반도체 집적 회로 장치의 제조 방법.
  18. 제 17항에 있어서,
    상기 식각 가스는 카본/플루오르계 가스를 포함하는 반도체 집적 회로 장치의 제조 방법.
  19. 제 16항에 있어서,
    매트릭스 제2 희생 하드마스크막 패턴을 마스크로 하여 상기 제1 희생 하드마스크막을 패터닝하는 것은 상기 매트릭스 제2 희생 하드마스크막 패턴보다 상기 제1 희생 하드마스크막의 식각 선택비가 큰 식각 가스를 사용하여 식각을 진행하는 반도체 집적 회로 장치의 제조 방법.
  20. 제 19항에 있어서,
    상기 제1 희생 하드마스크막은 비정질 탄소막(amorphous carbon)인 반도체 집적 회로 장치의 제조 방법.
  21. 제 20항에 있어서,
    매트릭스 제2 희생 하드마스크막 패턴을 마스크로 하여 상기 제1 희생 하드마스크막을 패터닝할 때에 사용되는 식각 가스는 O2 가스를 포함하는 반도체 집적 회로 장치의 제조 방법.
  22. 제 13항에 있어서,
    상기 제1 희생 하드마스크막은 상기 하드마스크막과 식각 선택비가 큰 물질인 반도체 집적 회로 장치의 제조 방법.
  23. 제 12항에 있어서,
    상기 제3 희생 하드마스크막은 실리콘 산화막인 반도체 집적 회로 장치의 제조 방법.
  24. 제 23항에 있어서,
    상기 제2 희생 하드마스크막은 PE-SiN막 및 SiON막을 포함하는 그룹에서 선택된 하나 또는 그 조합인 반도체 집적 회로 장치의 제조 방법.
  25. 제 24항에 있어서,
    상기 제1 희생 하드마스크막은 비정질 탄소막인 반도체 집적 회로 장치의 제조 방법.
  26. 제 1항에 있어서,
    상기 하드마스크막과 상기 피식각 대상막 사이에 패드 산화막을 형성하는 것을 더 포함하는 반도체 집적 회로 장치의 제조 방법.
  27. 제 1항에 있어서,
    상기 제1 방향과 상기 제2 방향은 수직인 반도체 집적 회로 장치의 제조 방법.
KR1020060082473A 2006-08-29 2006-08-29 반도체 집적 회로 장치의 제조 방법 KR100791344B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060082473A KR100791344B1 (ko) 2006-08-29 2006-08-29 반도체 집적 회로 장치의 제조 방법
US11/847,223 US7618899B2 (en) 2006-08-29 2007-08-29 Method of patterning a matrix into a substrate via multiple, line-and-space, sacrificial, hard mask layers
CNA2007101485546A CN101136318A (zh) 2006-08-29 2007-08-29 用于制造半导体集成电路器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060082473A KR100791344B1 (ko) 2006-08-29 2006-08-29 반도체 집적 회로 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR100791344B1 true KR100791344B1 (ko) 2008-01-03

Family

ID=39152239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060082473A KR100791344B1 (ko) 2006-08-29 2006-08-29 반도체 집적 회로 장치의 제조 방법

Country Status (3)

Country Link
US (1) US7618899B2 (ko)
KR (1) KR100791344B1 (ko)
CN (1) CN101136318A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090008633A1 (en) * 2007-04-25 2009-01-08 Samsung Electronics Co., Ltd. Nonvolatile memory device using conductive organic polymer having nanocrystals embedded therein and method of manufacturing the nonvlatile memory device
US8084366B2 (en) * 2008-04-11 2011-12-27 Sandisk 3D Llc Modified DARC stack for resist patterning
KR100968414B1 (ko) * 2008-08-29 2010-07-07 주식회사 하이닉스반도체 반도체 장치 제조 방법
KR101658492B1 (ko) * 2010-08-13 2016-09-21 삼성전자주식회사 미세 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
JP2012253056A (ja) * 2011-05-31 2012-12-20 Toshiba Corp 半導体装置の製造方法
CN102231362A (zh) * 2011-06-28 2011-11-02 上海宏力半导体制造有限公司 半导体器件刻蚀方法以及半导体器件
KR101926418B1 (ko) * 2012-05-16 2018-12-10 삼성전자주식회사 반도체 소자의 제조 방법
US20140070359A1 (en) * 2012-09-13 2014-03-13 Shian-Jyh Lin Semiconductor memory array structure
US9764950B2 (en) * 2013-08-16 2017-09-19 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement with one or more semiconductor columns
CN104766817B (zh) * 2014-01-08 2018-06-19 中国科学院微电子研究所 一种Fin-FET的沟槽隔离的形成方法
US9613850B2 (en) * 2014-12-19 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lithographic technique for feature cut by line-end shrink
KR102257031B1 (ko) * 2015-03-13 2021-05-27 삼성전자주식회사 반도체 집적 회로 설계 방법
WO2018075755A1 (en) * 2016-10-20 2018-04-26 Tokyo Electron Limited Method of reducing overlay error in via to grid patterning
US20230258747A1 (en) * 2022-02-14 2023-08-17 Headway Technologies, Inc. Composite Hard Masks For Ultra-Thin Magnetic Sensors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5336630A (en) 1991-11-15 1994-08-09 Goldstar Electron Co., Ltd. Method of making semiconductor memory device
KR19980069969A (ko) * 1997-01-22 1998-10-26 포만제프리엘 반도체 소자 및 그 제조 방법
KR20070071104A (ko) * 2005-12-29 2007-07-04 주식회사 하이닉스반도체 스토리지노드컨택 형성을 위한 포토마스크 및 이를 이용한스토리지노드컨택 형성방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4954423A (en) * 1985-08-06 1990-09-04 Texas Instruments Incorporated Planar metal interconnection for a VLSI device
KR980011891A (ko) 1996-07-24 1998-04-30 김광호 반도체 소자의 패턴 형성 방법
US5700732A (en) * 1996-08-02 1997-12-23 Micron Technology, Inc. Semiconductor wafer, wafer alignment patterns and method of forming wafer alignment patterns
US5936274A (en) * 1997-07-08 1999-08-10 Micron Technology, Inc. High density flash memory
KR20020046489A (ko) 2000-12-14 2002-06-21 박종섭 이중노광에 의한 미세패턴 제조방법
JP2003078000A (ja) 2001-08-31 2003-03-14 Sony Corp 半導体装置の製造方法
US7476933B2 (en) * 2006-03-02 2009-01-13 Micron Technology, Inc. Vertical gated access transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5336630A (en) 1991-11-15 1994-08-09 Goldstar Electron Co., Ltd. Method of making semiconductor memory device
KR19980069969A (ko) * 1997-01-22 1998-10-26 포만제프리엘 반도체 소자 및 그 제조 방법
KR20070071104A (ko) * 2005-12-29 2007-07-04 주식회사 하이닉스반도체 스토리지노드컨택 형성을 위한 포토마스크 및 이를 이용한스토리지노드컨택 형성방법

Also Published As

Publication number Publication date
CN101136318A (zh) 2008-03-05
US20080057733A1 (en) 2008-03-06
US7618899B2 (en) 2009-11-17

Similar Documents

Publication Publication Date Title
KR100791344B1 (ko) 반도체 집적 회로 장치의 제조 방법
US7312158B2 (en) Method of forming pattern
US20200027735A1 (en) Semiconductor structure and method for forming same
US7919414B2 (en) Method for forming fine patterns in semiconductor device
US7855148B2 (en) Methods of isolating array features during pitch doubling processes and semiconductor device structures having isolated array features
KR101004691B1 (ko) 반도체 소자의 미세패턴 형성방법
CN109817527A (zh) 制造半导体装置的方法及其结构
US12108679B2 (en) Multiply spin-coated ultra-thick hybrid hard mask for sub 60nm MRAM devices
US20180061658A1 (en) Self-Aligned Patterning Process Utilizing Self-Aligned Blocking and Spacer Self-Healing
US8304175B2 (en) Patterning method
TW202109618A (zh) 圖案化半導體裝置的方法
US20190259940A1 (en) Metal/Dielectric/Metal Hybrid Hard Mask to Define Ultra-Large Height Top Electrode for Sub 60nm MRAM Devices
US11183395B2 (en) Semiconductor device and fabrication method thereof
US20120276745A1 (en) Method for fabricating hole pattern in semiconductor device
CN114334619A (zh) 半导体结构的形成方法
CN109494149B (zh) 半导体结构的制作方法
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
US8524608B1 (en) Method for fabricating a patterned structure of a semiconductor device
CN114388352A (zh) 半导体结构及其形成方法
US20110130008A1 (en) Method to control critical dimension
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
US8329522B2 (en) Method for fabricating semiconductor device
US10943819B2 (en) Semiconductor structure having a plurality of capped protrusions
TWI553739B (zh) 一種形成開口的方法
US20180108563A1 (en) Method of fabricating isolation structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 7