[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100798288B1 - 유전체 막 및 이의 제조방법 - Google Patents

유전체 막 및 이의 제조방법 Download PDF

Info

Publication number
KR100798288B1
KR100798288B1 KR1020060083407A KR20060083407A KR100798288B1 KR 100798288 B1 KR100798288 B1 KR 100798288B1 KR 1020060083407 A KR1020060083407 A KR 1020060083407A KR 20060083407 A KR20060083407 A KR 20060083407A KR 100798288 B1 KR100798288 B1 KR 100798288B1
Authority
KR
South Korea
Prior art keywords
dielectric film
metal
precursor layer
heating
layer
Prior art date
Application number
KR1020060083407A
Other languages
English (en)
Other versions
KR20070026186A (ko
Inventor
유키 미야모토
히토시 사이타
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20070026186A publication Critical patent/KR20070026186A/ko
Application granted granted Critical
Publication of KR100798288B1 publication Critical patent/KR100798288B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1216—Metal oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1229—Composition of the substrate
    • C23C18/1241—Metallic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1283—Control of temperature, e.g. gradual temperature increase, modulation of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Laminated Bodies (AREA)
  • Inorganic Insulating Materials (AREA)
  • Insulating Bodies (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

금속 층 위에 형성된 전구체 층을 가열하여 유전체 막을 형성하는 소성 공정을 구비하며, 금속 층이 Cu, Ni, Al, 스테인레스 강 및 인코넬로 이루어진 그룹으로부터 선택된 1종 이상의 금속을 함유하며, 소성 공정 중 적어도 일부에서, 감압 분위기하에 전구체 층을 가열하는, 유전체 막의 제조방법.
유전체 막, 소성 공정, 전구체 층, 유전율

Description

유전체 막 및 이의 제조방법{Dielectric membranes and a process for preparing the same}
도 1은 본 발명에 의한 유전체 막의 제조방법의 제1 실시 형태를 도시한 흐름도이다.
도 2는 본 발명의 제1 실시 형태로서의 유전체 막을 구비하는 콘덴서를 도시한 단면도이다.
본 발명은 유전체 막 및 이의 제조방법에 관한 것이다.
금속 층 위에 티탄산바륨스트론튬(BST) 등의 금속 산화물을 함유하는 유전체 막을 형성하는 방법으로서, 용액법이 공지되어 있다. 용액법에 있어서는, 소정의 원료를 함유하는 용액을 금속 층 위에 도포하고, 이를 건조시켜 형성시킨 전구체 층을 소성함으로써, 유전체 막을 형성시킨다. 그러나, 금속 층을 구성하는 금속이 Cu, Ni 등의 산화되기 쉬운 금속인 경우, 소성시 금속 층이 산화되어 도전성이 저 하되는 문제가 있다. 금속이 산화되면, 예를 들면, 유전체 층 자체의 유전율이 높아졌다고 해도 콘덴서의 용량이 충분히 커지지 않는다는 문제가 생긴다. 그래서, 금속 층의 산화를 방지하기 위해서, 금속 층 위에 완충층을 마련하는 방법[문헌 참조: W. Fan et. al, Journal of Applied Physics, Vol.94, No.9, p.6192] 또는 소성을 H2O/H2 혼합 가스 등의 환원 분위기하에 실시하는 방법이 시도되고 있다[문헌 참조: Brian Laughlin et. al., 2003 MRS Fall Meeting, Symposium C, 2003년, p.70; Jeff Dawley et. al., 2003 MRS Fall Meeting, Symposium C, 2003년, p.70; R.J. Ong, J. Mater. Res., 2003년, Vol.18, No.10, p.2310].
기타 문헌[참조: Jon-Paul Maria et. al., J. Am. Ceram. Soc., 84권, 10호, p.2436; Y. Fujisaki et. al., Jpn. J Appl. Phys., 2003년, Vol.42, p.L267; Y. Fujisaki et. al., Jpn. J Appl. Phys., 2002년, Vol.41, p.L1164] 및 일본 특허 제3188179호도 유전체 막의 형성에 관련되는 것이다.
그러나, 종래 방법의 경우, 소성시 Cu 등의 금속의 산화는 방지될 수 있지만, 수득되는 유전체 막을 충분히 높은 유전율의 것으로 할 수 없었다. 또한, 누설 특성의 점에서도 만족할 수 있는 수준의 유전체 막을 수득할 수 없었다.
그래서, 본 발명은 유전율이 충분히 높고, 누설 특성도 우수한 유전체 막을, 금속 층의 산화를 방지하면서 형성시키는 것이 가능한 유전체 막의 제조방법을 제공하는 것을 목적으로 한다. 또한, 본 발명은 유전율이 충분히 높고, 누설 특성도 우수한 유전체 막을 제공하는 것을 목적으로 한다.
본 발명은 금속 층 위에 형성된 전구체 층을 가열하여 유전체 막을 형성하는 소성 공정을 구비하며, 금속 층이 Cu, Ni, Al, 스테인레스 강 및 인코넬로 이루어진 그룹으로부터 선택된 1종 이상의 금속을 함유하며, 소성 공정의 적어도 일부에서, 감압 분위기하에 전구체 층을 가열하는, 유전체 막의 제조방법이다.
이러한 방법에 의해서, 유전율이 충분히 높고, 누설 특성도 우수한 유전체 막을, 금속 층의 산화를 방지하면서 형성시키는 것이 가능해졌다. 이러한 방법에 있어서는, 감압 분위기하에 가열을 실시함으로써, 소성 중에 산소가 금속 층에 충돌하는 빈도가 현저히 감소되는 결과, 금속 층의 산화가 방지되는 것으로 생각된다. 한편, 감압 분위기하에 가열하면, 유전체 막 중에서 산소 결손이 생겨 유전율의 저하를 초래하는 것도 예상되었지만, 본 발명자 등에 의한 검토 결과, 수득되는 유전체 막의 유전율은 오히려 높아지고, 또한 누설 특성도 개선되는 것이 분명해졌다.
상기 방법에 있어서, 소성 공정이 전구체 층을 300 내지 500℃로 가열하는 가소성 공정과 가소성 공정 후의 전구체 층을 400 내지 1,200℃로 가열하여 유전체 막을 형성하는 본소성 공정을 포함하고, 가소성 공정 및 본소성 공정 중의 어느 한 공정에 있어서, 감압 분위기하에 전구체 층을 가열하는 것이 바람직하다. 이에 의해, 수득되는 유전체 막이 유전율 및 누설 특성 등의 점에서 더욱 개선된다. 또한, 본소성 공정은 가소성 공정에 이어서 연속적으로 실시될 필요는 반드시 없다. 예를 들면, 소성 공정은, 400 내지 1,200℃로 가열하는 본소성 공정 전 또는 후에, 1회 또는 수 회의 별도의 가열공정을 추가로 포함하고 있어도 양호하다.
상기 소성 공정 중 적어도 일부에 있어서는, 압력이 200Pa 이하로 되도록 형성된 감압 분위기하에 전구체 층을 가열하는 것이 바람직하다. 이에 의해, 상기와 같은 본 발명의 효과를 보다 한층 현저한 것으로 할 수 있다.
특히, 금속 층이 Cu로 이루어지고, 소성 공정 중 적어도 일부에서, 압력이 O.O1 내지 100Pa로 되도록 형성된 감압 분위기하에 전구체 층을 가열하는 것이 바람직하다. 또는, 금속 층이 Ni로 이루어지고, 소성 공정의 적어도 일부에서, 압력이 O.OO1 내지 10Pa로 되도록 형성된 감압 분위기하에 전구체 층을 가열하는 것이 바람직하다. 이에 의해, 소성시 금속의 증발을 억제하면서, 고유전율로 누설 특성이 우수한 유전체 막이 수득된다.
본 발명의 유전체 막은, 상기 본 발명의 유전체 막의 제조방법으로 수득되는 유전체 막이다. 이러한 유전체 막은 유전율이 충분히 높고, 누설 특성도 우수하다.
이하, 본 발명의 적합한 실시 형태에 관해서 상세하게 설명한다. 단, 본 발명은 이하의 실시 형태에 한정되는 것이 아니다.
도 1은, 본 발명에 의한 유전체 막의 제조방법의 제1 실시 형태를 도시한 흐름도이다. 도 1에 도시한 본 실시 형태의 제조방법은, 금속 화합물 용액의 제조(S1), 금속 화합물 용액 막의 형성(S2), 금속 화합물 용액 막의 건조(S3) 및 소 성(S4)의 각 공정을 구비하고 있다. 바꿔 말하면, 본 실시 형태의 제조방법은, 금속 층 위에 금속 화합물 용액 막을 형성시키는 공정(S1, S2), 당해 금속 화합물 용액 막으로부터 용매를 제거하여 금속 화합물을 함유하는 전구체 층을 형성시키는 공정(S3) 및 금속 층 위에 형성된 전구체 층을 가열하여 유전체 막을 형성하는 소성 공정(S4)을 구비하고 있다. 또한, 소성 공정(S4)은, 가소성 공정(S41) 및 본소성 공정(S42)으로 구성되어 있다. 이와 같이, 유전체 막의 전구체로서의 금속 화합물의 용액을 사용하여 유전체 막을 수득하는 방법은, 일반적으로 화학 용액법이라고 불리는 경우가 있다.
금속 화합물 용액 중의 금속 화합물로서는, 소성에 의해 금속 산화물 등의 유전체를 생성하는 화합물이 사용된다. 금속 화합물로서는, 금속염, 금속 알콕사이드 등이 적합하게 사용된다. 금속염으로서는, 2-에틸헥산산염, 트리플루오로아세트산염 등의 유기산염이 바람직하지만, 무기염을 사용할 수도 있다. 보다 구체적으로는, 유전체인 티탄산바륨스트론튬의 전구체가 되는 금속 화합물로서는, 예를 들면, Ba, Sr 및 Ti 각각의 유기산염을 소정의 비율로 혼합한 혼합물이 사용된다.
금속 화합물 용액은, 이들 금속 화합물을 용매에 용해 또는 분산시켜 제조된다(S1). 용매로서는, 아세트산이소아밀, 아밀알콜, 알콜계 용매, 톨루엔, 크실렌 등이 적합하게 사용된다. 또한, 유전체를 생성시키기 위한 금속 화합물 용액은, 시판중인 시약을 용이하게 입수할 수 있다.
금속 화합물 용액을 금속 층 위에 도포하는 것 등에 의해, 금속 화합물 용액 막이 형성된다(S2). 도포 방법은 특별히 한정되지 않지만, 예를 들면, 분무 도포 법을 들 수 있다. 도포량은, 소성 후의 유전체 막의 두께가 0.1 내지 2.0㎛로 되는 양의 금속 산화물을 포함하는 양으로 하는 것이 바람직하다. 또한, 금속 화합물 용액 막은, 금속 층 위에 직접 형성시키는 대신, 금속 층과 금속 화합물 용액 막 사이에 완충층을 마련한 상태에서 형성시켜도 양호하다. 이 경우, 완충층은 질화알루미늄 등으로 형성된다.
금속 층은, Cu, Ni, Al, 스테인레스 강 및 인코넬로 이루어진 그룹으로부터 선택된 1종 이상의 금속을 함유한다. 이 중에서도, 금속 층은 Cu 또는 Ni를 함유하는 것이 바람직하다. 이들 금속은 산화되기 쉽고, 종래의 방법에서는 이러한 금속을 함유하는 금속 층 위에 고유전율로 누설 특성도 우수한 유전체 박막을 형성하는 것이 매우 곤란하였다. 그러나, 본 실시 형태에 의하면, 이러한 금속을 사용한 경우에도, 금속 층의 산화를 방지하면서 고유전율로 누설 특성도 우수한 유전체 박막을 형성시키는 것이 가능하다.
금속 화합물 용액 막으로부터, 가열 등에 의해 막 중의 용매를 제거하면, 금속 화합물의 막이 전구체 층으로서 형성된다(S3). 이때, 용매의 대부분이 제거되어 있으면 양호하며, 완전히 제거될 필요는 반드시 없다. 또한, 전구체 층 중에 금속 산화물이 일부 생성되어 있어도 양호하다. 가열에 의해 건조시키는 경우, 가열의 조건은 용매의 종류나 막 두께 등에 따라 적절하게 조정하면 양호하지만, 통상적으로 100 내지 300℃에서 5 내지 30분의 가열이 바람직하다. 또한, 대기 중에서 가열해도 양호하며, 감압하에서 가열해도 양호하다. 또한, 공정(S3)은 통상적으로는 여기에 이어지는 소성 공정(S4)과는 별도로 이루어지지만, 이러한 공정과 연속적으로 또는 동시에 실시할 수도 있다.
건조 후의 전구체 층은 가소성 공정(S41)과 본소성 공정(S42)을 거쳐서 유전체 막이 된다(S4). 가소성 공정에 있어서는, 가열에 의해 금속 화합물이 분해되는 등하여, 금속 산화물이 생성되는 동시에, 유기산염의 경우에는 유기 성분이 분해되어 제거된다. 즉, 가소성 공정 후의 전구체 층은, 주로 비정질 상태의 금속 산화물로 구성되어 있다. 단, 가소성 공정 후, 금속 산화물의 일부가 결정화되어 있어도 양호하다. 가소성 공정에 있어서의 가열 조건은, 전구체로부터의 금속 산화물의 생성이 충분히 진행되도록, 금속 화합물의 종류 등에 따라 적절하게 조정된다. 구체적으로는, 가소성 공정에서는, 금속 산화물의 생성을 효율적으로 충분히 진행시키기 위해서, 전구체 층을 250 내지 550℃로 가열하는 것이 바람직하고, 300 내지 500℃로 가열하는 것이 보다 바람직하다. 이러한 온도가 300℃ 미만이거나 500℃보다 높으면, 원료액 중의 탄소가 많이 잔류하기 때문에, 금속 산화물의 생성이 충분히 진행되지 않게 되는 경향이 있다. 가소성 공정의 가열시간은 5 내지 30분 정도가 바람직하다.
계속해서, 가소성 공정 후의 전구체 층을 본소성 공정에 있어서 추가로 가열한다. 이에 의해, 금속 산화물의 결정화가 진행되어, 높은 유전율을 갖는 유전체 막이 수득된다. 결정화를 충분히 진행시키기 위해서, 본소성 공정에 있어서는, 전구체 층을 400 내지 1,200℃로 가열하는 것이 바람직하고, 600 내지 900℃로 가열하는 것이 보다 바람직하다. 이러한 온도가 400℃ 미만이면 결정화가 충분히 진행되지 않게 되는 경향이 있으며, 1,200℃를 초과하면 금속 층으로부터의 금속의 증 발량이 많아지는 경향이 있다. 본소성 공정의 가열시간은 5 내지 60분 정도가 바람직하다. 또한, 본 실시 형태와 같이 가소성 공정 및 본소성 공정을 각각 실시하는 대신, 건조 후의 전구체 층으로부터 일체적인 소성 공정에 의해 유전체 막을 직접적으로 형성시킬 수도 있다. 또한, 본 실시 형태와 같이 가소성 공정(S1) 및 본소성 공정(S2)을 계속하여 실시하는 대신, 가소성 공정(S1)과 본소성 공정(S2) 사이에 1회 또는 수 회의 별도의 가열공정을 추가로 가해도 양호하다.
본 실시 형태의 경우, 가소성 공정 또는 본소성 공정에 있어서, 1기압 미만으로 감압된 감압 분위기하에 가열이 이루어진다. 가열할 때의 감압 분위기는, 바람직하게는 200Pa 이하, 보다 바람직하게는 100Pa 이하가 되도록 형성된다. 200Pa 이하로 되도록 형성된 감압 분위기하에 가열함으로써, 수득되는 유전체 막의 유전율이 특히 높아지는 동시에, 누설 전류도 더욱 억제된다. 특히, 금속 층이 주로 Cu로 이루어진 경우에는, 감압 분위기의 압력의 범위는, 바람직하게는 0.01Pa 이상, 보다 바람직하게는 O.1Pa 이상이고, 또한, 바람직하게는 100Pa 이하, 보다 바람직하게는 50Pa 이하이다. 한편, 금속 층이 주로 Ni로 이루어진 경우에는, 감압 분위기의 압력의 범위는, 바람직하게는 0.001Pa 이상, 보다 바람직하게는 0.01Pa 이상이고, 또한, 바람직하게는 10Pa 이하, 보다 바람직하게는 1Pa 이하이다. 압력을 이러한 범위내로 함으로써, 소성시 금속의 증발을 충분히 억제하면서, 높은 유전율의 유전체 막을 보다 효율적으로 형성시킬 수 있다. 또한, 상기 압력의 값은, 압력계를 사용하여 측정된 로(爐)내의 압력이다.
감압 분위기는, 예를 들면, 밀폐된 가열로 내를 진공 펌프 등의 통상의 설비 를 사용하여 형성할 수 있다. 보다 구체적인 순서로서는, 예를 들면, 상온에 있어서 소정의 압력(바람직하게는 10Pa 이하)이 되도록 감압 분위기를 형성하고, 형성된 감압 분위기하에 소정의 온도까지 승온시킴으로써, 감압 분위기하에의 가열을 실시할 수 있다. 또는, 이와는 반대로, 상압에서 소정의 온도까지 가열시키고 나서 가열로 속에서 감압 분위기를 형성시켜도 양호하다.
또한, 가소성 공정 및 본소성 공정을 포함하는 소성 공정은, 감압되어 있지 않은 분위기하에 가열하는 과정을 일부 포함하고 있어도 양호하다. 예를 들면, 본 실시 형태와 같이 가소성 공정 및 본소성 공정의 양쪽에서 감압하는 대신, 가소성 공정에서는 대기 중에서 가열하고, 본소성 공정에서 감압 분위기하에 가열할 수도 있다.
도 2는 본 발명의 제1 실시 형태로서의 유전체 막을 구비하는 콘덴서를 도시한 단면도이다. 도 2에 도시한 콘덴서(100)는, 유전체 막(1)과 당해 유전체 막(1)을 끼워 대향하도록 마련된 제1 전극(2) 및 복수의 제2 전극(3)을 구비한다. 제1 전극(2) 및 제2 전극(3)이 대치하는 부분에 있어서, 콘덴서로서의 기능이 수득된다.
유전체 막(1)은, 금속 층으로 이루어진 제1 전극(2) 위에, 상술의 제조방법에 의해서 형성된 것이다. 유전체 막(1)은 소위 박막인 것이 바람직하다. 보다 구체적으로는, 유전체 막(1)의 두께는 0.1 내지 2.0㎛인 것이 바람직하다.
유전체 막(1)을 구성하는 유전체로서는, 티탄산바륨, 티탄산스트론튬, 티탄산바륨스트론튬, 티탄산지르콘산연 등의 금속 산화물이 적합하게 사용된다. 이 중 에서도, 유전체 막(1)은 티탄산바륨, 티탄산스트론튬 및 티탄산바륨스트론튬으로 이루어진 그룹으로부터 선택된 1종 이상의 화합물을 함유하는 것이 바람직하다.
제1 전극(2)은, 상술한 바와 같이, Cu, Ni, Al, 스테인레스 강 및 인코넬로 이루어진 그룹으로부터 선택된 1종 이상의 금속을 함유한다. Cu 박, Ni 박 등의 금속박을 제1 전극(2)으로서 적합하게 사용할 수 있다. 한편, 제2 전극(3)은, 이러한 금속으로부터 형성되어 있어도 양호하며, Pt 등의 귀금속을 함유하는 것이라도 양호하다. 제2 전극(3)은 스퍼터링법 등의 물리적 기상 성장법에 의해 적합하게 형성시킬 수 있다.
본 발명의 유전체 막은, 상기 실시 형태와 같은 박막 콘덴서 이외에, DRAM, FeRAM, 필터 등의 각종 소자에 있어서의 유전체 막으로서 사용할 수 있다.
이하, 실시예를 들어 본 발명에 관해서 보다 구체적으로 설명한다. 단, 본 발명은 이하의 실시예에 한정되는 것은 아니다.
실시예 1
Ba, Sr 및 Ti를 포함하는 금속 알콕사이드, 아세트산이소아밀 및 아밀알콜을 질량비 20:70:10의 비율로 혼합하여 용해시킨 전구체 용액을, 하부 전극으로서의 구리 박(Nilaco사 제조, 100㎛ 두께, 압연 박) 위에 스핀 도포(3,000rpm, 15초)로 도포하였다. 도포 후, 대기 중, 열판 위에서 150℃에서 10분 동안 가열함으로써 도막을 건조시키고, 구리 박 위에 전구체 층을 형성시켰다.
계속해서, 구리 박 및 전구체 층으로 이루어진 적층체를 적외선 가열로 속에 넣고, 실온에 있어서 압력계로 실측되는 압력이 O.1Pa로 되도록 진공 펌프를 사용하여 로 내에 감압 분위기를 형성시켰다. 그리고, 진공 펌프에 의한 감압을 계속하면서 로 내부 온도를 400℃까지 승온시키고, 그 상태로 30분 동안 가열하였다(가소성). 동일한 도포, 건조 및 가소성을, 전구체 층이 소정의 두께가 되도록 4회 또는 6회 반복하였다. 그 후, 가소성과 동일하게 O.1Pa로 되도록 감압된 적외선 가열로 속에서 700 내지 800℃에서 30분 동안 추가로 가열하여 유전체 막을 형성시켰다(본소성). 이어서, 유전체 막 위에 스퍼터링에 의해 상부 전극으로서의 Pt 전극을 형성시켰다. 제작된 유전체 막에 관해서, 유전 특성 및 누설 전류를 측정하였다.
유전율의 측정은, 하부 전극-상부 전극간의 임피던스를, 임피던스 애널라이저[아지렌트테크놀로지 제조, 「YHP-4194」(상품명)]를 사용하여 실온(RT)에서 측정함으로써 실시하였다. 누설 전류는, 하부 전극-상부 전극간의 전류에 관해서, 반도체 파라미터 애널라이저(아지렌트테크놀로지 제조, 「4156C」상품명)를 사용하여 실온(RT)에서 측정함으로써 평가하였다.
실시예 2
Ba, Sr 및 Ti 각각의 2-에틸헥산산염을 금속 산화물의 전구체로서 함유하는 전구체 용액을, 하부 전극으로서의 Ni 박(Nilaco사 제조, 100㎛ 두께, 압연 박) 위에 스핀 도포(3,000rpm, 20초)로 도포하였다. 도포 후, 대기 중, 열판 위에서 150℃에서 10분 동안 가열함으로써 도막을 건조시키고, 전구체 층을 니켈 박 위에 형 성시켰다. 계속해서, 대기 중, 열판 위에서, 전구체 층을 400℃에서 10분 동안 가열하였다(가소성). 동일한 도포, 건조 및 가소성을, 전구체 층이 소정의 두께가 되도록 10회 반복하였다. 그 후, 실시예 1과 동일한 방법으로 0.05Pa로 되도록 감압된 적외선 가열로 속에서 800℃에서 30분 동안 추가로 가열하여 유전체 막을 형성시켰다(본소성). 이어서, 유전체 막 위에 스퍼터링에 의해 상부 전극으로서의 Pt 전극을 형성시켰다. 제작된 유전체 막에 관해서, 실시예 1과 동일하게 하여 유전 특성 및 누설 전류를 측정하였다.
비교예
본소성에 있어서, 감압하지 않고, 대기압 중, 800℃에서, 수소 및 질소의 혼합 가스(산소 분압: 1.013 ×10-14Pa)라는 Ni가 산화되지 않은 분위기하에 30분 동안 가열하여 유전체 막을 형성한 것 이외에는 실시예 2와 동일하게 하여, 유전체 막을 제작하였다. 제작한 유전체 막에 관해서, 실시예 1과 동일하게 하여 유전 특성 및 누설 전류를 측정하였다.
층 수 두께 (㎚) Osc = 1V, 실온, 100kHz 누설 전류, 실온 전계 강도 100kV/㎝
C/A(μF/㎠) tanδ(%)
실시예 1 4 200 3 1.5 9.8 ×10-9
6 364 1.9 3.6 1.2 ×10-9
실시예 2 10 328 1.9 1.4 2.0 ×10-5
비교예 10 417 0.7 6.9 2.6 ×10-2
표 1에 기재한 바와 같이, 감압하에서의 소성을 거쳐 제작한 실시예 1, 실시예 2의 유전체 막은 용량(C/A)이 큰 콘덴서를 제공하는 것이 확인되었다. 또한, 누설 전류도 충분히 낮은 것이 확인되었다. 이에 대하여, 대기압하에서 본소성을 실시한 비교예의 유전체 막은 100kHz에서의 용량이 실시예보다도 현저히 낮으며, 누설 전류의 값이 컸다. 즉, 본 발명에 의하면, 유전율이 충분히 높고, 누설 특성도 우수한 유전체 막이 제공되는 것이 확인되었다.
본 발명의 유전체 막의 제조방법에 의하면, 유전율이 충분히 높고, 누설 특성도 우수한 유전체 막을, 금속 층의 산화를 방지하면서 형성시키는 것이 가능하다. 또한, 이러한 제조방법의 경우, 금속 층의 산화를 방지하기 위한 완충층을 반드시 마련하지 않아도 양호하기 때문에, 공정을 보다 간략화하여 제조 비용의 삭감을 도모하는 것도 가능하다. 또한, 종래 기술과 같이 H2를 포함하는 환원 분위기를 사용하는 제조공정의 경우, 특수한 설비를 필요로 하기 때문에, 제조 비용의 상승을 초래하는 경향이 있지만, 본 발명에 의하면 환원 분위기를 사용하지 않고 충분한 특성의 유전체 막을 수득하는 것이 가능하고, 이 점에서도 본 발명은 유리하다.

Claims (6)

  1. 금속 층 위에 형성된 전구체 층을 가열하여 유전체 막을 형성하는 소성 공정을 구비하며, 상기 금속 층이, Cu, Ni, Al, 스테인레스 강 및 인코넬로 이루어진 그룹으로부터 선택된 1종 이상의 금속을 함유하며, 상기 소성 공정 전부 또는 일부에서, 1기압 미만으로 감압된 감압 분위기하에 상기 전구체 층을 가열하는, 유전체 막의 제조방법.
  2. 제1항에 있어서, 상기 소성 공정이 상기 전구체 층을 300 내지 500℃로 가열하는 가소성 공정과 가소성 공정 후의 전구체 층을 400 내지 1,200℃로 가열하여 유전체 막을 형성하는 본소성 공정을 포함하며, 상기 가소성 공정 및 상기 본소성 공정 중의 어느 한 공정에 있어서, 감압 분위기하에 전구체 층을 가열하는, 유전체 막의 제조방법.
  3. 제1항에 있어서, 상기 소성 공정 전부 또는 일부에 있어서, 압력이 200Pa 이하로 되도록 형성된 감압 분위기하에 상기 전구체 층을 가열하는, 유전체 막의 제조방법.
  4. 제1항에 있어서, 상기 금속 층이 Cu로 이루어지고, 상기 소성 공정 전부 또는 일부에 있어서, 압력이 0.01 내지 100Pa로 되도록 형성된 감압 분위기하에 상기 전구체 층을 가열하는, 유전체 막의 제조방법.
  5. 제1항에 있어서, 상기 금속 층이 Ni로 이루어지고, 상기 소성 공정 전부 또는 일부에 있어서, 압력이 O.OO1 내지 10Pa로 되도록 형성된 감압 분위기하에 상기 전구체 층을 가열하는, 유전체 막의 제조방법.
  6. 제1항 내지 제5항 중의 어느 한 항에 따르는 유전체 막의 제조방법으로 수득한 유전체 막.
KR1020060083407A 2005-08-31 2006-08-31 유전체 막 및 이의 제조방법 KR100798288B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00252435 2005-08-31
JP2005252435A JP4956939B2 (ja) 2005-08-31 2005-08-31 誘電体膜及びその製造方法

Publications (2)

Publication Number Publication Date
KR20070026186A KR20070026186A (ko) 2007-03-08
KR100798288B1 true KR100798288B1 (ko) 2008-01-28

Family

ID=37685196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083407A KR100798288B1 (ko) 2005-08-31 2006-08-31 유전체 막 및 이의 제조방법

Country Status (6)

Country Link
US (1) US7713877B2 (ko)
EP (1) EP1780305B1 (ko)
JP (1) JP4956939B2 (ko)
KR (1) KR100798288B1 (ko)
CN (1) CN100466194C (ko)
TW (1) TW200715319A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090202738A1 (en) * 2008-02-13 2009-08-13 E. I. Du Pont De Nemours And Company Process for making capacitors by direct heating of electrodes
JP5218113B2 (ja) * 2008-03-31 2013-06-26 Ｔｄｋ株式会社 誘電体素子の製造方法
JP2010218098A (ja) * 2009-03-16 2010-09-30 Ricoh Co Ltd 情報処理装置、情報処理方法、制御プログラム及び記録媒体
JP5267265B2 (ja) 2009-03-25 2013-08-21 Ｔｄｋ株式会社 誘電体素子及び誘電体素子の製造方法
US8391017B2 (en) * 2009-04-28 2013-03-05 Georgia Tech Research Corporation Thin-film capacitor structures embedded in semiconductor packages and methods of making
US8088658B2 (en) 2009-04-28 2012-01-03 E. I. Du Pont De Nemours And Company Thin film capacitor and method of fabrication thereof
US8409963B2 (en) * 2009-04-28 2013-04-02 CDA Procesing Limited Liability Company Methods of embedding thin-film capacitors into semiconductor packages using temporary carrier layers
WO2012169078A1 (ja) * 2011-06-07 2012-12-13 株式会社ユーテック 強誘電体膜、成膜方法及び強誘電体膜の製造方法
JP2014177359A (ja) * 2013-03-13 2014-09-25 Ricoh Co Ltd 複合酸化物、薄膜容量素子、液滴吐出ヘッド、複合酸化物の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970059323A (ko) * 1996-01-30 1997-08-12 김광호 박막 증착 장치 및 이를 이용한 박막 증착 방법
JP2000164460A (ja) 1998-11-23 2000-06-16 Microcoating Technologies Inc 薄膜コンデンサの形成法
KR20050058210A (ko) * 2003-12-11 2005-06-16 세이코 엡슨 가부시키가이샤 유전체막의 제조 방법 및 액체 분사 헤드의 제조 방법

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4091418T1 (de) 1989-08-24 1997-07-31 Murata Manufacturing Co Mehrschichtkondensator und Verfahren zu seiner Herstellung
JPH0528866A (ja) * 1991-07-17 1993-02-05 Nec Corp 誘電体の成膜方法
JPH05112895A (ja) 1991-08-23 1993-05-07 Nippon Steel Corp 金属基板と誘電体よりなる複合体及びその製造方法
JP3523280B2 (ja) * 1991-12-28 2004-04-26 Ｔｄｋ株式会社 多層セラミック部品の製造方法
JPH06120020A (ja) * 1992-10-02 1994-04-28 Matsushita Electric Ind Co Ltd 複合材料とその製造方法
US5635741A (en) * 1994-09-30 1997-06-03 Texas Instruments Incorporated Barium strontium titanate (BST) thin films by erbium donor doping
JP3188179B2 (ja) * 1995-09-26 2001-07-16 シャープ株式会社 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
US6169049B1 (en) 1997-04-28 2001-01-02 John P. Witham Solution coated hydrothermal BaTiO3 for low-temperature firing
JPH11163273A (ja) * 1997-12-01 1999-06-18 Tokyo Ohka Kogyo Co Ltd 誘電体薄膜、誘電体キャパシタの製造方法、および誘電体メモリ
JP3225913B2 (ja) * 1998-01-28 2001-11-05 日本電気株式会社 半導体装置の製造方法
JP2000100802A (ja) * 1998-09-17 2000-04-07 Hitachi Ltd 半導体装置の製造方法
US6207522B1 (en) * 1998-11-23 2001-03-27 Microcoating Technologies Formation of thin film capacitors
US6576546B2 (en) * 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
JP2002003702A (ja) * 2000-06-21 2002-01-09 Matsushita Electric Works Ltd エポキシ樹脂組成物、絶縁フィルム、樹脂付き金属箔及び多層プリント配線板
US6541137B1 (en) 2000-07-31 2003-04-01 Motorola, Inc. Multi-layer conductor-dielectric oxide structure
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
US6960538B2 (en) * 2002-08-21 2005-11-01 Micron Technology, Inc. Composite dielectric forming methods and composite dielectrics
US6984592B2 (en) * 2002-08-28 2006-01-10 Micron Technology, Inc. Systems and methods for forming metal-doped alumina
US7101813B2 (en) * 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
US20040175585A1 (en) * 2003-03-05 2004-09-09 Qin Zou Barium strontium titanate containing multilayer structures on metal foils
JP4366456B2 (ja) 2003-03-20 2009-11-18 国立大学法人山梨大学 誘電体材料およびその製造方法
US7029971B2 (en) 2003-07-17 2006-04-18 E. I. Du Pont De Nemours And Company Thin film dielectrics for capacitors and methods of making thereof
JP4523299B2 (ja) * 2003-10-31 2010-08-11 学校法人早稲田大学 薄膜コンデンサの製造方法
JP2005159038A (ja) * 2003-11-26 2005-06-16 Kyocera Corp 低温焼成セラミック基板の製造方法
US7256980B2 (en) 2003-12-30 2007-08-14 Du Pont Thin film capacitors on ceramic
JP4654673B2 (ja) * 2004-11-30 2011-03-23 Ｔｄｋ株式会社 印刷用誘電体ペーストの製造方法および積層セラミック部品の製造方法
US7539005B2 (en) * 2005-07-29 2009-05-26 Tdk Corporation Dielectric film production process and capacitor
US7393736B2 (en) * 2005-08-29 2008-07-01 Micron Technology, Inc. Atomic layer deposition of Zrx Hfy Sn1-x-y O2 films as high k gate dielectrics

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970059323A (ko) * 1996-01-30 1997-08-12 김광호 박막 증착 장치 및 이를 이용한 박막 증착 방법
JP2000164460A (ja) 1998-11-23 2000-06-16 Microcoating Technologies Inc 薄膜コンデンサの形成法
KR20050058210A (ko) * 2003-12-11 2005-06-16 세이코 엡슨 가부시키가이샤 유전체막의 제조 방법 및 액체 분사 헤드의 제조 방법

Also Published As

Publication number Publication date
JP2007066754A (ja) 2007-03-15
KR20070026186A (ko) 2007-03-08
TWI333662B (ko) 2010-11-21
EP1780305A3 (en) 2014-12-24
TW200715319A (en) 2007-04-16
US20070049026A1 (en) 2007-03-01
EP1780305A2 (en) 2007-05-02
EP1780305B1 (en) 2018-01-03
JP4956939B2 (ja) 2012-06-20
CN100466194C (zh) 2009-03-04
CN1925115A (zh) 2007-03-07
US7713877B2 (en) 2010-05-11

Similar Documents

Publication Publication Date Title
KR100798288B1 (ko) 유전체 막 및 이의 제조방법
US7205056B2 (en) Ceramic film and method of manufacturing the same, ferroelectric capacitor, semiconductor device, and other element
KR100938073B1 (ko) 커패시터용 동시소성 전극을 갖는 박막 유전체 및 그의제조 방법
KR20060005342A (ko) 금속 포일상의 바륨 스트론튬 티탄산염 함유 다층 구조물
KR101248792B1 (ko) 유전체 소자 및 이의 제조방법
KR100839810B1 (ko) 유전체막의 제조방법 및 콘덴서
JP5861278B2 (ja) 薄膜キャパシタの製造方法及び該方法により得られた薄膜キャパシタ
US20080171230A1 (en) Thin Film Ferroelectric Composites, Method of Making and Capacitor Comprising the Same
US20060269762A1 (en) Reactively formed integrated capacitors on organic substrates and fabrication methods
US20140212576A1 (en) Dielectric thin film-forming composition and method of forming dielectric thin film using the same
JP2009540602A (ja) 化学溶液堆積誘電体薄膜のガラスフラックスを補助とした焼結
JP2007184622A (ja) 高キャパシタンス薄膜キャパシタの製造方法
JP4488661B2 (ja) 強誘電体キャパシタの製造方法
CN1790569A (zh) 电介质薄膜、薄膜电介质元件及其制造方法
JP2007180398A (ja) コンデンサの製造方法
US7223665B2 (en) Method for manufacturing dielectric thin film capacitor
JP2007126354A (ja) 高誘電性薄膜用コーティング溶液及びこれを用いた誘電薄膜の製造方法、並びにこの製造方法により製造される誘電薄膜およびこの誘電薄膜を含むエンベッディドキャパシタ
JP4245116B2 (ja) セラミックスの原料液、セラミックス膜および強誘電体メモリ装置
Abothu et al. Development of high-k embedded capacitors on printed wiring board using sol-gel and foil-transfer processes
JP2008053281A (ja) 高誘電体膜とその形成方法
JP4911659B2 (ja) 誘電体薄膜キャパシタの製造方法
JP3427795B2 (ja) 薄膜の製造方法及びそれを用いた薄膜キャパシタの製造方法
JP4014932B2 (ja) 半導体メモリ素子の製造方法
Abothu et al. Low-cost embedded capacitor technology with hydrothermal and sol-gel processes
JP2008004576A (ja) 誘電体薄膜形成用基板の前処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161221

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 13