KR100797107B1 - 프로세서 디버깅을 위한 레지스터 스캔 셀 - Google Patents

Abstract

본 발명은 실시간으로 프로세서의 레지스터를 디버깅하는데 사용되는 레지스터 스캔 셀에 관한 것으로, 특히 레지스터 스캔 셀에 사용되는 플립플롭의 수를 줄여 하드웨어적으로 구현이 용이하게 하는 것을 목적으로 한다. 이를 위해 본 발명은 비트를 저장하는 다수의 레지스터와; 상기 레지스터에 병렬로 연결되어 상기 비트의 이진수를 스캔하는 레지스터 스캔 셀과; 상기 레지스터에 병렬로 연결된 각각의 레지스터 스캔 셀에서 출력된 데이터와 이전 레지스터에서 출력된 데이터를 디버그 모드에 따라 다중화하는 다중화기로 구성된 것을 특징으로 한다. 따라서, 단일 플립플롭과 단일 클럭을 사용하는 레지스터 스캔 셀을 사용하므로 하드웨어적으로 구현이 용이한 효과가 있다.

Description

프로세서 디버깅을 위한 레지스터 스캔 셀{REGISTER SCAN CELL FOR DEBUGGING PROCESSOR}

도 1은 종래의 JTAG(Joing Test Action Group)를 응용한 실시간 디버깅을 위해 레지스터와 레지스터 스캔 셀간의 신호선 연결을 보인 예시도.

도 2는 도 1의 레지스터 스캔 셀의 구성을 보인 블록도.

도 3은 JTAG의 유한 상태기(Finite State Machine)를 도시한 순서도.

도 4는 본 발명 JTAG를 응용한 실시간 디버깅을 위해 레지스터와 레지스터 스캔 셀간의 신호선 연결을 보인 예시도.

도 5는 도 4의 레지스터 스캔 셀의 구성을 보인 블록도.

도 6은 도 4의 레지스터와 레지스터 스캔 셀간의 신호 다이어그램을 도시한 예시도.

**도면의 주요부분에 대한 부호의 설명**

15~18 : 레지스터 스캔 셀 19~22 : 레지스터

23~26, 27, 28, 30 : 다중화기 29 : 캡처/업데이트플립플롭

본 발명은 실시간으로 프로세서의 디버깅을 가능하게 하는 레지스터 스캔 셀에 관한 것으로, 프로세서에 내장된 레지스터의 내용을 추출하고 변환하기 위해 사용되는 프로세서 디버깅을 위한 레지스터 스캔 셀에 관한 것이다.

최근 프로세서는 하드웨어적인 측면에서 비약적으로 발전하고 있다. 또한, 소프트웨어는 이러한 프로세서를 동작시키는 다양한 종류의 프로그램이므로 이 소프트웨어를 개발하는 시간을 단축하기 위해 소프트웨어를 디버깅하는 기술의 지원은 중요한 작업이 되고 있다.

따라서, 최근 개발된 프로세서는 소프트웨어의 개발을 지원하기 위해 실시간 디버깅 기능을 탑재하고 있는 것이 현재의 추세이다.

상기 실시간 디버깅 기능을 위해 HPI(Host Port Interface)등의 새로운 추가적인 모듈을 지원하는 방식과 기판 수준의 테스팅을 지원하기 위한 모듈인 JTAG등을 이용하는 방식으로 크게 나눌 수 있다.

도 1은 종래의 JTAG(Joing Test Action Group)를 응용한 실시간 디버깅을 위해 레지스터와 레지스터 스캔 셀간의 신호선 연결을 보인 예시도로서, 비트를 저장하는 다수의 레지스터(1, 6, 3, 8)와; 상기 레지스터의 홀수 열(1, 3)로 연결되어 상기 비트의 이진수를 스캔하는 짝수 열의 레지스터 스캔 셀(2, 4)과; 상기 레지스터의 짝수 열(6, 8)에 직렬로 연결되어 상기 비트의 이진수를 스캔하는 홀수 열의 레지스터 스캔 셀(5, 7)로 구성된다.

상기 레지스터 스캔 셀(5, 2, 7, 4)은 도 2에 도시된 바와 같이, 레지스터에 저장된 데이터와 이전 레지스터 스캔 셀의 출력을 TAP CONTROL 1에 따라 다중화하는 입력 다중화기(9)와; 상기 입력 다중화기(9)에서 출력된 데이터를 CAPTURE CLK의 변이에 따라 저장하는 캡처플립플롭(10)과; 상기 캡처플립플롭(10)에서 출력된 데이터를 RELEASE CLK의 변이에 따라 저장하고 다음 레지스터 스캔 셀에 출력하는 릴리스플립플롭(13)과; 상기 캡처플립플롭(10)에서 출력된 데이터를 UPDATE CLK의 변이에 따라 저장하는 업데이트플립플롭(11)과; 상기 레지스터에 저장된 데이터와 상기 업데이트플립플롭(11)에서 출력된 데이터를 TAP CONTROL 2에 따라 다중화하는 출력다중화기(12)로 구성된 종래의 레지스터와 레지스터 스캔 셀간의 동작을 설명하면 다음과 같다.

먼저, 레지스터(6)에 저장된 데이터를 읽을 경우 레지스터 스캔 셀(7)은 TAP CONTROL 1에 의해 상기 레지스터(6)를 선택하고 TAP CONTROL 2에 의해 상기 레지스터(6)를 선택한다. 이를 상세히 설명하면 다음과 같다.

TAP CONTROL 1을 입력받은 레지스터 스캔 셀(7)의 입력다중화기(9)는 레지스터(6)의 출력 데이터(DATA IN)를 캡처플립플롭(10)에 출력한다.

또한, TAP CONTROL 2를 입력받은 레지스터 스캔 셀(7)의 출력다중화기(12)는 상기 레지스터(6)의 출력 데이터(DATA IN)를 다음 레지스터 스캔 셀(8)에 출력한다.

따라서, 레지스터 6번, 레지스터 스캔 셀 7번 및 레지스터 8번은 직렬로 연 결된다.

이후, 캡처플립플롭(10)은 CAPTURE CLK의 변이에 따라 레지스터(6)에서 출력된 데이터를 저장한다.

이때, 레지스터 스캔 셀(7)의 입력다중화기(9)는 TAP CONTROL 1에 따라 SCAN IN을 선택하고 다수의 레지스터 스캔 셀(5, 2, 7, 4)로 구성된 스캔 체인(scan chain)이 만들어진다.

이후, 상기 스캔 체인을 이용하여 레지스터 스캔 셀에 저장된 데이터를 원하는 만큼 시프트시켜 데이터는 얻어진다. 그리고 레지스터 스캔 셀(7)의 업데이트플립플롭(11)은 UPDATE CLK의 변이에 따라 캡처플립플롭(10)에서 출력된 데이터를 저장한다.

여기서, 레지스터 스캔 셀(7)의 출력다중화기(12)는 TAP CONTROL 2에 따라 레지스터(6)를 선택하고 있으므로 레지스터(8)의 데이터는 업데이트 되지 않는다.

다른 경우로 레지스터(6)에 저장된 데이터를 업데이트하기 위해 레지스터 스캔 셀(5)은 TAP CONTROL 1에 따라 SCAN IN을 선택하고 TAP CONTROL 2에 따라 상기 레지스터(6)을 선택한다.

JTAG에 따른 제어를 수행하는 호스트는 레지스터(6)에 저장할 데이터를 시프트시켜 레지스터 스캔 셀(5)의 업데이트 플립플롭(11)에 저장한다.

이후, 레지스터 스캔 셀(5)의 출력다중화기(12)는 TAP CONTROL 2에 따라 상기 레지스터 스캔 셀(5)의 업데이트 플립플롭(11)을 선택하여 레지스터(6)의 데이터를 업데이트한다.

도 3은 상기 동작 순서를 나타내는 JTAG의 유한 상태기(Finite State Machine)를 도시한 순서도로서, 이를 설명하면 다음과 같다.

JTAG의 TAP(Test Access Port) 제어기(Controller)는 TMS(Test Mode Signal), TCK(Test Clock), TDI(Test Data In), TDO(Test Data Out)로 구성된 TAP에서 TMS와 TCK를 입력받아 TDI와 TDO의 신호선에 실리는 데이터를 제어한다.

여기서, 상기 유한 상태기는 TAP의 TMS와 TCK에 따른 상대 변이를 나타낸 것으로 TCK의 변이에 따라 TMS에 입력되는 이진수에 의해 상기 TAP 제어기의 동작 상태가 변화함을 보여주고 있다.

따라서, 상기 레지스터와 레지스터 스캔 셀로 구성된 구조는 일반적인 기판 수준의 테스팅 방법에서 사용하는 바운더리 스캔 셀(Boundary Scan Cell)의 구조를 응용하여 이루어진 것으로써 추가적인 모듈 설계가 필요 없고, 그 운용면에서 쉽게 접근할 수 있는 장점이 있다.

그러나, 하나의 레지스터를 제어하기 위해 3개의 플립플롭으로 구성된 레지스터 스캔 셀 혹은 릴리스 플립플롭을 생략한 2개의 플립플롭으로 구성된 레지스터 스캔 셀이 필요함에 따라 플립플롭의 숫자가 3배 혹은 2배로 증가되는 문제점이 있다.

또한, 종래의 레지스터 스캔 셀을 동작시키기 위해 클럭이 2개 혹은 3개가 필요한 문제점이 있다.

따라서, 본 발명은 상기와 같은 문제점을 감안하여 창안한 것으로, 하나의 플립플롭을 사용하여 하나의 레지스터를 제어하는 프로세서 디버깅을 위한 레지스터 스캔 셀을 제공함에 그 목적이 있다.

또한, 본 발명은 단일 클럭을 사용하여 하나의 레지스터를 제어하는 프로세서 디버깅을 위한 레지스터 스캔 셀을 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명은, 이전 레지스터 스캔 셀에서 출력된 데이터와 병렬로 배열된 레지스터에서 출력된 데이터를 시프트 명령에 따라 다중화하여 출력하는 제1다중화기와; 상기 제1다중화기에서 출력된 데이터와 다음 레지스터 스캔 셀로 출력되는 데이터를 디버그 모드와 캡처 명령의 곱에 따라 다중화하여 출력하는 제2다중화기와; 상기 제2다중화기에서 출력된 데이터를 디버그 클럭의 변이에 따라 저장하고 상기 다음 레지스터 스캔 셀로 출력하는 캡처/업데이트플립플롭과; 상기 캡처/업데이트플립플롭에서 출력된 데이터와 상기 레지스터에서 출력된 데이터를 업데이트 명령에 따라 다중화하여 출력하는 제3다중화기로 구성한 것을 특징으로 한다.

이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 4는 본 발명 JTAG(Joing Test Action Group)를 응용한 실시간 디버깅을 위해 레지스터와 레지스터 스캔 셀간의 신호선 연결을 보인 예시도로서, 비트를 저장하는 다수의 레지스터(15~18)와; 상기 레지스터(15~18)에 병렬로 연결되어 상기 비트의 이진수를 스캔하는 레지스터 스캔 셀(19~22)과; 상기 레지스터에 병렬로 연 결된 각각의 레지스터 스캔 셀에서 출력된 데이터와 이전 레지스터에서 출력된 데이터를 debug_mode에 따라 다중화하는 다중화기(23~26)로 구성된다.

상기 레지스터 스캔 셀(19~22)은 도 5에 도시된 바와 같이, 이전 레지스터 스캔 셀에서 출력된 데이터와 병렬로 배열된 레지스터에서 출력된 데이터를 shift_dr에 따라 다중화하여 출력하는 다중화기(27)와; 상기 다중화기(27)에서 출력된 데이터와 다음 레지스터 스캔 셀로 출력되는 데이터를 debug_mode&capture_dr에 따라 다중화하여 출력하는 다중화기(28)와; 상기 다중화기(28)에서 출력된 데이터를 debug_clk의 변이에 따라 저장하고 상기 다음 레지스터 스캔 셀로 출력하는 캡처/업데이트플립플롭(29)과; 상기 캡처/업데이트플립플롭(29)에서 출력된 데이터와 상기 레지스터에서 출력된 데이터를 update_dr에 따라 다중화하여 출력하는 다중화기(30)로 구성된 일실시예를 설명하면 다음과 같다.

먼저, 종래의 레지스터 스캔 셀과 본 발명의 레지스터 스캔 셀을 비교해 보면 종래의 레지스터 스캔 셀은 2, 3개의 플립플롭과 2, 3개의 클럭으로 구성되었으나 본 발명 레지스터 스캔 셀은 단일 클럭과 단일 플립플롭으로 구성된다.

또한, 종래기술의 장점인 기판 수준의 테스팅 방법과 동일하게 운용할 수 있으며, 종래기술은 레지스터와 레지스터 스캔 셀이 직렬로 연결되었지만 본 발명은 레지스터와 레지스터 스캔 셀이 병렬로 연결되어 모듈화하는데 용이한 장점이 있다.

기판 수준 테스팅 방법에서 유한 상태기(FSM: Finite State Machine)는 캡처(capture), 시프트(shift), 업데이트(update)순으로 동작한다. 이를 상세히 설 명하면 다음과 같다.

먼저, 레지스터에 저장된 데이터를 캡처하기 위해 상기 레지스터에 병렬로 연결된 레지스터 스캔 셀은 상기 레지스터에서 출력된 데이터를 입력받는다.

이때, shift_dr은 0이 되어 다중화기(27)는 상기 레지스터에서 출력된 데이터를 선택하고 다음 다중화기(28)에 출력한다.

이후, debug_mode&capture_dr은 1이 되어 상기 다중화기(28)는 상기 다중화기(27)에서 출력된 데이터를 선택하고 캡처/업데이트플립플롭(29)에 출력한다.

이때, debug_clk는 0에서 1로 전이하여 상기 캡처/업데이트플립플롭(29)은 상기 레지스터에 저장된 데이터를 저장한다.

다른 경우로, 다수의 레지스터 스캔 셀(15~18)에 저장된 데이터를 시프트하기 위해 shift_dr은 1이 되고 debug_mode&capture_dr은 1이 된다.

이후, debug_clk가 0에서 1로 전이할 때마다 각각의 레지스터 스캔 셀(15~18)에 저장된 데이터는 한 비트씩 시프트된다.

마지막으로, 레지스터에 저장된 데이터를 업데이트하기 위해 update_dr은 1이 된다.

따라서, 캡처/업데이트플립플롭(29)에 저장된 데이터는 다중화기(30)을 거쳐 다중화기(23)에 입력된다.

이때, debug_mode가 1이 되고 debug_clk가 0에서 1로 전이되어 레지스터 (19)에 상기 캡처/업데이트플립플롭(29)에서 출력된 데이터가 저장된다.

이러한 상기 과정은 도 3에 도시된 유한 상태기의 동작 순서를 따른다. 이 유한 상태기는 IEEE 1149.1에 정의된 표준으로써 모든 기판 수준 테스팅에서 사용되는 것이며, 종래 기술에서도 상기의 유한 상태기는 이용되고 있다.

또한, 본 발명은 상기 유한 상태기에서 항시 업데이트(update) 상태를 지나는 것에 착안하여 업데이트 상태에서 레지스터의 내용을 피드백(feedback)시킴으로써 종래의 캡처플립플롭과 업데이트플립플롭을 하나의 캡처/업데이트플립플롭으로 합치는 것이 특징이다.

도 6은 본 발명 레지스터와 레지스터 스캔 셀간의 신호 다이어그램을 도시한 예시도로서, 프로세서의 레지스터를 디버깅하기 위해 제공되는 디버그 클럭(debug_clk)과; 레지스터 스캔 셀을 제어하는 다수의 제어 신호(debug_mode, capture_dr, shift_dr, update_dr)와; 상기 다수의 제어 신호(debug_mode, capture_dr, shift_dr, update_dr)에 따라 변화하는 캡처/업데이트플립플롭에 저장된 데이터(capture/update F/F)와; 상기 다수의 제어 신호(debug_mode, capture_dr, shift_dr, update_dr)에 따라 변화하는 레지스터에 저장된 데이터(register)의 관계를 보여준다.

이상, 상세히 설명한 레지스터 스캔 셀은 상기 신호 다이어그램과 같이 레지스터에 저장된 데이터를 추출하거나 변환함을 알 수 있다.

레지스터에 저장된 데이터를 호스트에 전달하기 위해서는 시프트 상태가 필요하다.

이 시프트의 횟수는 프로세서의 스캔 체인(scan-chain) 수에 의존적이다.

예를 들어, 만약 레지스터에 저장된 데이터를 변경할 필요가 없다면 시프트 횟수는 전체 레지스터 스캔 셀이 N개라면 N+1혹은 최대 2N만큼 필요하다.

또한, 데이터 변경이 필요하다면 N만큼의 시프트 횟수가 필요하다. 호스트가 시프트 횟수를 통제하고 또한 레지스터에 저장된 데이터를 통제하므로 시프트 횟수는 호스트의 통제방식에 따라 달라질 수 있다.

이상에서 상세히 설명한 바와 같이, 본 발명은 프로세서의 레지스터를 실시간으로 디버깅하는 기술에서 단일 플립플롭과 단일 클럭을 사용하는 레지스터 스캔 셀을 사용하므로 하드웨어적으로 구현이 용이한 효과가 있다.

Claims (2)

1. 이전 레지스터 스캔 셀에서 출력된 데이터와 병렬로 배열된 레지스터에서 출력된 데이터를 시프트 명령에 따라 다중화하여 출력하는 제1다중화기와; 상기 제1다중화기에서 출력된 데이터와 다음 레지스터 스캔 셀로 출력되는 데이터를 디버그 모드와 캡처 명령의 곱에 따라 다중화하여 출력하는 제2다중화기와; 상기 제2다중화기에서 출력된 데이터를 디버그 클럭의 변이에 따라 저장하고 상기 다음 레지스터 스캔 셀로 출력하는 캡처/업데이트플립플롭과; 상기 캡처/업데이트플립플롭에서 출력된 데이터와 상기 레지스터에서 출력된 데이터를 업데이트 명령에 따라 다중화하여 출력하는 제3다중화기로 구성된 것을 특징으로 하는 프로세서 디버깅을 위한 레지스터 스캔 셀.
2. 제1항에 있어서, 상기 병렬로 배열된 레지스터는 제3다중화기에서 출력된 데이터와 이전 레지스터에서 출력된 데이터를 디버그 모드에 따라 다중화하여 출력하는 다중화기를 더 포함하여 구성된 것을 특징으로 하는 프로세서 디버깅을 위한 레지스터 스캔 셀.

Images