KR100783462B1

KR100783462B1 - 전자 소자 내장형 인쇄회로기판 및 그 제조방법

Info

Publication number: KR100783462B1
Application number: KR1020060051009A
Authority: KR
Inventors: 조석현; 조한서; 고영관; 조지홍; 서해남; 김병문
Original assignee: 삼성전기주식회사
Priority date: 2006-06-07
Filing date: 2006-06-07
Publication date: 2007-12-07

Abstract

전자 소자 내장형 인쇄회로기판 및 그 제조방법이 개시된다. (a) 표면에 금속층이 적층된 코어 기판에 관통홀을 천공하는 단계, (b) 코어 기판 일면에 시트를 부착하여 관통홀을 차폐하는 단계, (c) 관통홀 내부의 시트에 전극이 형성된 전자 소자를 부착하는 단계, 및 (d) 관통홀 내부의 시트에 전기 전도층을 형성하여, 전극을 금속층과 전기적으로 연결시키는 되도록 상기 관통홀 내부의 상기 시트에 도금층을 적층하는 단계를 포함하는 전자 소자 내장형 인쇄회로기판의 제조 방법은 전자 소자의 전극과 회로 패턴을 전기적으로 연결하기 위한 무전해 도금공정을 거치지 않고 바로 전기 도금을 적용하기 때문에 공정 비용 및 불량을 줄일 수 있다.

시트(sheet), 전기 전도층, 관통홀, 전자 소자, 전도성 물질

Description

전자 소자 내장형 인쇄회로기판 및 그 제조방법{Electronic components embedded PCB and the method for manufacturing thereof}

도 1은 본 발명의 바람직한 제1 실시예에 따른 전자 소자 내장형 인쇄회로기판의 제조 순서도.

도 2는 본 발명의 바람직한 제1 실시예에 따른 전자 소자 내장형 인쇄회로기판의 제조 공정도.

도 3은 본 발명의 바람직한 제2 실시예에 따른 전자 소자 내장형 인쇄회로기판의 제조 공정도.

도 4는 본 발명의 바람직한 제3 실시예에 따른 전자 소자 내장형 인쇄회로기판의 제조 공정도.

도 5는 본 발명의 바람직한 제4 실시예에 따른 전자 소자 내장형 인쇄회로기판의 제조 순서도.

도 6은 본 발명의 바람직한 제4 실시예에 따른 전자 소자 내장형 인쇄회로기판의 제조 공정도.

<도면의 주요 부분에 대한 부호의 설명>

20: 코어 기판 21: 절연층

22: 금속층 23: 관통홀

24: 시트 25: 전자 소자

26a: 전도성 물질 26b: 전기 전도층

27: 절연 물질 28: 회로 패턴

본 발명은 인쇄회로기판에 관한 것으로, 보다 상세하게는 전자 소자 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다.

휴대용 전자기기의 소형화에 따라 전자 부품의 실장면적 또한 감소하고 있다. IC패키지에서는 수동소자와의 동시 실장을 통한 SIP(System In Package)로 모듈화되고 있으며 패키지의 고밀도화의 필요성에 의해 능동소자나 수동소자를 위로 쌓아 올리는 3D패키지가 실장면적 감소에 효과적이다.

그러나 표면 실장으로는 소형화에 한계가 있으므로 능동형이나 수동형 전자 소자의 기판 내 내장을 통해 더 높은 소형 고밀도화를 구현할 수 있다. 전자 소자 내장 기판을 제조하는 대표적인 방법을 설명하면 다음과 같다.

우선 동박적층판에 전자 소자가 내장될 위치에 관통홀을 천공한다. 이후 관통홀 일면을 시트로 부착하고, 관통홀 내부에 노출된 시트의 접착면에 전자 소자를 부착한다. 다음으로 관통홀의 나머지 부분을 충진재로 충진하고, 충진재가 경화되면 시트를 제거한다. 시트가 제거된 면에는 전자 소자의 전기 접점이 노출되는 데, 이러한 노출된 전기 접점과 회로 패턴을 연결하기 위해서 무전해 도금 및 전해 도 금의 과정을 거친다. 무전해 도금은 충진재가 비전도성이기 때문에 추가되는 공정이다. 도금 공정이 끝나면 회로 패턴 형성공정이 진행된다.

그러나 상기 공정에서 관통홀에 전자 소자를 삽입한 뒤 충진재로 관통홀을 채우는 방법은 전자 소자의 위치가 유동적인 충진재의 변형으로 변화될 수 있어 미세 회로 패턴의 형성에 어려움이 있다. 또한, 회로 패턴 형성과 동시에 전자 소자의 전기 접점과 회로 패턴을 연결하는 공정은 공정을 단순하게 할 수 있어서 효과적이나, 기판 표면에 드러난 비전도성의 충진재 표면을 무전해 도금을 한 뒤에 다시 전해 도금을 하는 공정을 거쳐야 하기 때문에 공정이 복잡해지는 문제가 있다.

본 발명은 전자소자를 간편한 공정으로 신뢰성 있게 인쇄회로기판 내부에 실장할 수 있는 전자 소자 내장형 인쇄회로기판의 제조 방법을 제공하고자 한다.

본 발명의 일 측면에 따르면, (a) 표면에 금속층이 적층된 코어 기판에 관통홀을 천공하는 단계, (b) 코어 기판 일면에 시트를 부착하여 관통홀을 차폐하는 단계, (c) 관통홀 내부의 시트에 전극이 형성된 전자 소자를 부착하는 단계, 및 (d) 관통홀 내부의 시트에 전기 전도층을 형성하여, 전극을 금속층과 전기적으로 연결시키는 되도록 상기 관통홀 내부의 상기 시트에 도금층을 적층하는 단계를 포함하는 전자 소자 내장형 인쇄회로기판의 제조 방법이 제공된다.

단계 (c)와 단계 (d) 사이에는 관통홀 내부의 시트 상에 전도성 물질을 도포 적층하는 단계를 더 포함할 수 있다. 전도성 물질은 전기 전도층을 형성하기 위한 시드층 역할을 한다.

한편, 단계 (d) 이후에, (e) 시트를 박리하는 단계, 및 (f) 금속층의 일부를을 제거하여 회로 패턴을 형성하는 단계를 더 포함할 수 있다. 회로 패턴은 서브트렉티브 공법으로 형성될 수 있다.

또한, 단계 (d)와 단계 (e) 사이에, 관통홀에 절연 물질을 충진하는 단계를 더 포함할 수도 있다. 절연 물질가 충진 되면 전자소자를 밀착 고정한다.

상기 단계 (a)와 상기 단계 (b) 사이에, 관통홀의 내주면벽에 무전해 도금층을 형성하는 단계를 더 포함하고, 단계 (d) 이후에 무전해 도금층을 제거하는 단계를 더 포함할 수 있다. 이러한 무전해 도금층을 제거할 때 표면에 부착된 전도성 물질이 함께 제거된다.

본 발명의 다른 측면은, (a) 코어 기판의 관통홀에 전자 소자를 삽입하고, 관통홀에 절연물질을 충진하여 전자 소자를 고정하는 단계, (b) 코어 기판의 표면에 회로 패턴이 형성될 부분에 전도성 물질을 부착하는 단계, (c) 전기 도금으로 회로 패턴을 형성하는 단계를 포함하는 전자 소자 내장형 인쇄회로기판의 제조 방법이 제공된다. 상기 전도성 물질은 흑연 가루인 것이 바람직하다. 흑연 가루는 에칭액이 스며들 수 있어서, 흑연 가루가 부착된 금속층을 제거할 수 있다.

이하, 본 발명에 따른 전자 소자 내장형 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 1은 본 발명의 바람직한 제1 실시예에 따른 전자 소자 내장형 인쇄회로기판의 제조 순서도이며, 도 2는 본 발명의 바람직한 제1 실시예에 따른 전자 소자 내장형 인쇄회로기판의 제조 공정도이다. 도 2를 참조하면, 코어 기판(20), 절연층(21), 금속층(22), 관통홀(23), 시트(sheet, 24), 전자 소자(25), 전도성 물질(26a), 전기 전도층(26b), 절연 물질(27), 회로 패턴(28)이 도시되어 있다.

도 1의 S11은 표면에 금속층(22)이 적층된 코어 기판(20)에 관통홀(23)을 천공하는 단계이며, 도 1의 S12는 코어 기판(20) 일면에 시트(24)를 부착하여 관통홀(23)을 차폐하는 단계로서, 도 2의 (a), (b)는 이에 상응하는 공정이다.

도 2의 (a)는 코어 기판(20)을 준비하는 공정이다. 코어 기판(20)은 절연층(21) 양면에 금속층(22)이 적층된 형태이다. 이러한 코어 기판(20)으로 동박적층판이 적합하다.

도 2의 (b)는 코어 기판(20)에 관통홀(23)을 형성하고, 코어 기판(20)의 일 면에 시트(24)를 부착하는 공정이다. 관통홀(23)은 전자 소자(25)가 내장될 공간으로, 필요 이상으로 크게 형성하지 않도록 한다. 시트(24)의 일면은 접착 물질이 도포되어 있어 코어 기판(20)과의 접착이 용이하다.

도 1의 S13은 관통홀(23) 내부의 시트(24)에 전극(25a)이 형성된 전자 소자(25)를 부착하는 단계로서 도 2의 (c)는 이에 상응하는 공정이다. 도 2의 (c)와 같이 전극(25a)이 형성되어 있는 전자 소자(25)를 관통홀(23) 내부의 시트(24)에 부착한다. 이후 전극(25a)과 금속층(22)을 연결하는 전도성 물질(26a)을 시트(24)에 부착한다. 전도성 물질(26a)은 금속성 또는 비금속성일 수도 있다. 비금속성 물질의 예로는 흑연이 있다. 이러한 전도성 물질(26a)은 스퍼터(sputter)를 이용하여 관통홀(23) 내부의 시트(24)에 도포한다.

한편, 전자 소자(25)를 부착하기 전에, 먼저 전도성 물질(26a)을 관통홀(23) 내부의 시트(24)에 스퍼터링 할 수도 있다. 이 경우 전자 소자(25)의 두 전극(25a)이 전기적으로 연결되기 때문에, 후에 단락되도록 전도성 물질(26a) 일부 제거하여야 한다.

도 1의 S14는 관통홀(23) 내부의 시트(24)에 전기 전도층(26b)을 형성하여, 전극을 금속층(22)과 전기적으로 연결시키는 되도록 상기 관통홀 내부의 상기 시트에 도금층을 적층하는 단계로서, 도 2의 (d)는 이에 상응하는 공정이다. 전도성 물질(26a)은 일종의 시드층의 역할을 한다. 따라서, 신뢰성 있게 전극(25a)과 금속층(22)을 전기적으로 연결하기 위하여 전기 도금을 필요로 한다. 도금 공정이 충분히 진행되면 전기 전도층(26b)은 금속층(22)과 전극(25a)을 연결하며, 전자 소 자(25)를 관통홀(23) 내부에서 단단하게 고정된다.

도 2의 (e)는 절연 물질(27)을 충진하는 공정이다. 절연 물질(27)은 전자 소자(25)가 내장되고 남은 관통홀(23) 내부 공간을 충진한다. 절연 물질(27)이 관통홀(23) 내부에 충진됨으로써, 전자 소자(25)는 더욱더 견고히 고정된다. 그러나, (e) 공정은 전기 전도층(26b)에 의하여 충분히 전자 소자(25)가 고정된다면 생략할 수 있는 공정이다.

도 2의 (f)는 금속층(22)을 제거하여 회로 패턴(28)을 형성하는 공정이다. 회로 패턴(28)은 서브트렉티브(subtractive) 공법으로 형성된다. 한편, 회로 패턴(28)을 형성하기 전에 절연 물질(27)을 연마하는 공정을 진행하는 것이 바람직하다. 연마 공정을 통해 절연 물질(27)의 표면을 평탄화 한다. 한편, 회로 패턴(28)은 전극(25a)과 전기적으로 연결 된다.

도 3은 본 발명의 바람직한 제2 실시예에 따른 전자 소자 내장형 인쇄회로기판의 제조 공정도이다. 도 3을 참조하면, 코어 기판(30), 절연층(31), 금속층(32), 관통홀(33), 시트(sheet, 34), 전자 소자(35), 전도성 물질(36a), 전기 전도층(36b), 시드층(seed layer, 36c), 절연 물질(37), 회로 패턴(38)이 도시되어 있다.

본 실시예는 도 2의 실시예와 전체적으로 유사하다. 따라서 차이점 위주로 설명하면, 도 3의 (b)와 같이 코어 기판(30)에 관통홀(33)을 천공한 뒤, 관통홀(33) 내벽에 무전해 도금으로 시드층(36c)을 적층한다. 그후, 코어 기판(30)의 일면에 시트(34)를 부착한다.

도 3의 (c)는 관통홀(33) 내부의 시트(34)에 전도성 물질(36a)을 스퍼터링(sputtering)하는 공정이다. 이때, 전도성 물질(36a)은 관통홀(33) 내벽의 시드층(36c)에 부착될 수도 있다. 관통홀(33) 내벽의 전도성 물질(36a)이 부착될 경우 상하의 금속층(32)을 전기적으로 연결할 수 있기 때문에 인쇄회로기판의 신뢰성에 문제가 된다. 따라서, 이를 방지하기 위해서 스퍼터링이 끝난 후, 에칭으로 시드층(36c)을 제거한다. 시드층(36c)을 제거할 경우, 시드층(36c) 표면에 부착된 전도성 물질(36a)도 함께 떨어지게 된다. 결과적으로, 상하 금속층(32)은 전기적으로 연결되지 않게 된다.

도3의 (d)는 시트(34)에 전자 소자(35)를 부착하는 공정이다. 전자 소자(35)가 시트(34)에 부착되면 전자 소자(35)의 전극(35a)은 전도성 물질(36a)과 전기적으로 연결된다. 전도성 물질(36a)은 금속층(32)과 전기적으로 연결되므로, 결과적으로 전자 소자(35)의 전극(35a)과 금속층(32)은 전기적으로 연결된다. 한편, 전자 소자(35)의 두 전극(35a)도 전기적으로 연결되므로 이후의 공정에서 두 전극(35a) 사이의 전도성 물질(36a)을 제거하는 공정을 더 진행하여야 한다.

한편, 도 3의 (d)공정과 같이 전자 소자(35)를 시트(34)에 부착하는 공정은 (b)공정이 진행된 후에 바로 진행될 수도 있다. 이 경우, 전도성 물질(36a)은 전자 소자(35)가 부착된 상태에서 스퍼터링 된다.

도 3의 (e)는 전기 도금으로 전기 전도층(36b)를 형성하는 공정이다. 전자 소자(35)의 전극(35a)과 전도성 물질(36a)을 외부로 노출 시키고, 나머지 부분은 드라이 필름으로 차단한다. 이후 전기 도금으로 전기 전도층(36b)을 형성한다. 전기 전도층(36b)은 전극(35a)과 금속층(32)을 전기적으로 연결할 뿐만 아니라, 관통홀(33) 내부에서 전자 소자(35)를 고정하는 역할도 한다.

도 3의 (f)공정은 절연 물질(37)을 충진하는 공정이며, (g)는 절연 물질(37)을 경화하고, 시트(34)를 제거한 뒤, 절연 물질(37) 표면을 연마하고, 금속층(32)을 제거하여 회로 패턴(38)을 형성하는 공정이다.

이후 추가적으로 적층공정을 진행하여 다층의 인쇄회로기판이 제작된다. 적층공정이 끝난 후로는 마무리 공정으로 솔더 레지스트 공정 및 표면처리 공정을 진행한다.

도 4는 본 발명의 바람직한 제3 실시예에 따른 전자 소자 내장형 인쇄회로기판의 제조 공정도이다. 도 4를 참조하면, 코어 기판(40), 절연층(41), 금속층(42), 관통홀(43), 시트(sheet, 44), 전자 소자(45), 전기 전도층(46), 절연 물질(47), 회로 패턴(48)이 도시되어 있다.

도 4의 (b)와 같이 관통홀(43)이 형성된 코어 기판(30)의 일면에 시트(44)를 부착한다. 시트(44)의 일면에는 접착제가 도포되어 있으며, 접착제에는 전도성 물질을 함유하고 있다.

도 4의 (c)는 전자 소자(45)를 시트(44)에 부착하는 공정이다. 전자 소자(45)의 전극(45a)은 전도성 물질로 이루어진 시트(44)의 접착제에 의해 금속층(42)과 전기적으로 연결된다. 따라서, 도 3의 실시예와 같이 전도성 물질을 별도 로 스퍼터링할 필요가 없다. 한편, 시트(44) 자체가 전도성일 수도 있다.

본 실시예의 이후 공정은 도 4의 (d)에서 (f)는 도 2와 도 3의 실시예서 설명한 바와 동일하므로 상세한 설명은 생략한다.

도 5는 본 발명의 바람직한 제4 실시예에 따른 전자 소자 내장형 인쇄회로기판의 제조 순서도이며, 도 6은 본 발명의 바람직한 제4 실시예에 따른 전자 소자 내장형 인쇄회로기판의 제조 공정도이다. 도 6을 참조하면, 코어 기판(60), 절연층(61), 금속층(62), 관통홀(63), 시트(sheet, 64), 전도성 물질(65), 감광성 필름(66), 절연 물질(67), 에칭 레지스트(68), 회로 패턴(69), 전자소자(70), 전극(71)이 도시되어 있다.

도 5의 S51은 코어 기판의 관통홀에 전자 소자를 삽입하고, 관통홀 내부에 절연 물질을 충진하여 전자 소자를 고정하는 단계로서, 도 6의 (a), (b) 공정은 이에 상응한다. 도 6의 (a)에 도시된 바와 같이, 코어 기판(60)에 드릴로 관통홀(63)을 천공한다. 이후 관통홀(63) 일면에 시트(64)를 부착하고, 전자소자(70)를 삽입하여 시트(64)에 고정한다. 도 6의 (b)에서는 관통홀(63) 내부를 절연 물질(67)로 충진하여 고정하는 공정이다. 절연 물질(67)은 에폭시 수지를 사용한다. 절연 물질(67)이 경화되면 시트(64)를 제거한다.

도 5의 S52는 코어 기판 표면에서 회로 패턴이 형성될 부분에 전도성 물질을 부착하는 단계로서, 도 6의 (c)는 이에 상응하는 공정이다. 전도성 물질(65)은 금속성 또는 비금속성일 수 있다. 본 실시예에서는 전도성 물질(65)로 흑연 가루를 사용한다.

본 공정을 보다 자세히 설명하면, 우선 회로 패턴(69)이 형성될 부분만 제외하고 나머지 부분은 감광성 필름(66)을 부착한다. 이러한 방법은 감광성 필름(66)을 코어 기판(60) 표면에 부착한 후, 노광 및 현상 공정을 진행시킴으로써 가능하다. 이후, 접착력 있는 전도성 물질(65)를 뿌려 회로 패턴(69)이 형성될 부분의 코어 기판(60) 표면에 부착시킨다.

도 5의 S53은 전해도금으로 회로 패턴(69)을 형성하는 단계로서, 도 6의 (d), (e)는 이에 상응하는 공정이다. 도 6의 (c)공정이 끝난 후에 에칭공정으로 도 6의 (c)에 도시된 금속층(62) 상면의 전도성 물질(65)를 제거한다. 전도성 물질(65)은 알갱이로 이루어져 있어, 에칭액이 스며들 경우 내부의 금속층(62)이 에칭되면서 전도성 물질(65)도 함께 제거된다. 그러나, 절연 물질(67) 상면의 전도성 물질(65)은 절연 물질(67)이 에칭되지 않기 때문에 도 6의 (d)와 같이 그대로 존재하게 된다. 이후 전해도금으로 도금층을 형성할 경우, 감광성 필름(66)을 제외한 부분에는 회로 패턴(69)이 형성된다. 이후의 공정에서 잔존하는 감광성 필름(66)을 제거할 경우 도 6의 (d)와 같이 회로 패턴(69)이 형성된 코어 기판(60)이 완성된다. 그러나, 아직 기존의 금속층(62)이 제거되지 않았으므로 회로 패턴(69)은 완전한 회로의 기능을 할 수 없다. 따라서, 외부로 노출된 금속층(62)을 제거하여야 한다.

도 6의 (e)은 회로 패턴(69)이 될 부분을 제외한 금속층(62)을 제거하는 공정이다. 회로 패턴(69) 상면에는 에칭 레지스트(68)를 도포하고, 이후 에칭 공정을 진행하면, 도 6의 (e)와 같이 코어 기판(60)의 금속층(62)이 제거되어 완전한 회로 패턴(69)이 된다. 이후 일반적인 인쇄회로기판 제조 공정을 추가적으로 진행할 수 있다.

본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같은 구성을 갖는 본 실시예에 의하면, 전자 소자의 전극과 회로 패턴을 전기적으로 연결하기 위한 무전해 도금공정을 거치지 않고 바로 전기 도금을 적용하여 공정 비용 및 불량을 줄일 수 있다. 또한, 비전기전도성 물질 위에 도금하는 것보다 밀착력이 우수하다.

비록 실시예에서는 절연 물질를 충진재로 사용하였지만, 경우에 따라서 전기 전도층이 전자 소자를 고정하는 역할을 하기 때문에, 절연 물질와 같은 충진재를 별도로 사용하지 않을 수도 있다.

Claims

(a) 표면에 금속층이 적층된 코어 기판에 관통홀을 천공하는 단계;

(b) 상기 코어 기판 일면에 시트를 부착하여 상기 관통홀을 차폐하는 단계;

(c) 상기 관통홀 내부의 상기 시트에 전극이 형성된 전자 소자를 부착하는 단계; 및

(d) 상기 관통홀 내부의 상기 시트에 전기 전도층을 형성하여, 상기 전극을 상기 금속층과 전기적으로 연결시키는 되도록 상기 관통홀 내부의 상기 시트에 도금층을 적층하는 단계를 포함하는 전자 소자 내장형 인쇄회로기판의 제조 방법.
제1항에 있어서,

상기 단계 (c)와 상기 단계 (d) 사이에는,

상기 관통홀 내부의 상기 시트 상에 전도성 물질을 도포적층하는 단계를 더 포함하는 전자 소자 내장형 인쇄회로기판의 제조 방법.
제1항에 있어서,

상기 단계 (d) 이후에,

(e) 상기 시트를 박리하는 단계; 및

(f) 상기 금속층의 일부를 제거하여 회로 패턴을 형성하는 단계를 더 포함하는 전자 소자 내장형 인쇄회로기판의 제조 방법.
제3항에 있어서,

상기 단계 (d)와 상기 단계 (e) 사이에,

상기 관통홀에 절연 물질을 충진하는 단계를 더 포함하는 전자 소자 내장형 인쇄회로기판의 제조 방법.
제1항에 있어서,

상기 단계 (a)와 상기 단계 (b) 사이에,

상기 관통홀의 내주면벽에 무전해 도금층을 형성하는 단계를 더 포함하고,

상기 단계 (d) 이후에,

상기 무전해 도금층을 제거하는 단계를 더 포함하는 전자 소자 내장형 인쇄회로기판의 제조 방법.
제1항에 있어서,

상기 단계 (b)는 상기 시트에는 전도성 접착제를 사용하여 상기 시트를 상기 코어기판에 부착하는 방법으로 이루어지는 것을 특징으로 하는 전자 소자 내장형 인쇄회로기판의 제조 방법.
삭제
(a) 코어 기판의 관통홀에 전자 소자를 삽입하고, 상기 관통홀에 절연물질을 충진하여 상기 전자 소자를 고정하는 단계

(b) 상기 코어 기판의 표면에 회로 패턴이 형성될 부분에 전도성 물질을 부착하는 단계;

(c) 전기 도금으로 상기 회로 패턴을 형성하는 단계를 포함하는 전자 소자 내장형 인쇄회로기판의 제조 방법.
제8항에 있어서,

상기 전도성 물질은 흑연 가루인 것을 특징으로 하는 전자소자 내장형 인쇄회로기판의 제조 방법.