[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100782104B1 - Inverter circuit for scanning backlight - Google Patents

Inverter circuit for scanning backlight Download PDF

Info

Publication number
KR100782104B1
KR100782104B1 KR1020060082437A KR20060082437A KR100782104B1 KR 100782104 B1 KR100782104 B1 KR 100782104B1 KR 1020060082437 A KR1020060082437 A KR 1020060082437A KR 20060082437 A KR20060082437 A KR 20060082437A KR 100782104 B1 KR100782104 B1 KR 100782104B1
Authority
KR
South Korea
Prior art keywords
half bridge
bridge circuit
circuit
leg
scanning backlight
Prior art date
Application number
KR1020060082437A
Other languages
Korean (ko)
Inventor
유동욱
김종현
류명효
백주원
민병덕
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020060082437A priority Critical patent/KR100782104B1/en
Application granted granted Critical
Publication of KR100782104B1 publication Critical patent/KR100782104B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Circuit Arrangements For Discharge Lamps (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

An inverter circuit for a scanning backlight is provided to reduce the number of switches to a half in comparison with a conventional full bridge circuit by basically using a half bridge circuit driven by two switches and constituting a full bridge circuit with the other half bridge circuit. In an inverter circuit for a scanning backlight, a half bridge circuit(10) has two switching devices(11,13) connected in series. A first side of a transformer(Np) and a capacitor(Cb) are serially connected to intermediate points(A,B,C,D,E) between the two switching devices. The half bridge circuits are connected to DC power(Vi) in parallel as many as the division number of a light source. Each half bridge circuit is used two times during the whole cycle. The half bridge circuit is used once as a lead leg and once as a lag leg.

Description

스캐닝 백라이트용 인버터 회로{inverter circuit for scanning backlight}Inverter circuit for scanning backlight

도 1은 종래의 대표적인 스캐닝 백라이트(scanning backlight)용 인버터 회로의 구성도이다.1 is a block diagram of a typical representative inverter circuit for scanning backlight (scanning backlight).

도 2a는 본 발명의 실시예에 따른 스캐닝 백라이트(scanning backlight)용 인버터 회로의 구성도이다.2A is a block diagram of an inverter circuit for a scanning backlight according to an embodiment of the present invention.

도 2b는 본 발명의 실시예에 따른 구동부의 분할 구동 신호와 부분 인버터 출력 파형도이다.2B is a diagram illustrating a divided drive signal and a partial inverter output waveform of a driving unit according to an exemplary embodiment of the present invention.

도 3은 본 발명의 다른 실시예에 따른 스캐닝 백라이트(scanning backlight)용 인버터 회로의 구성도이다.3 is a block diagram of an inverter circuit for a scanning backlight according to another embodiment of the present invention.

본 발명은 스캐닝 백라이트(scanning backlight)용 인버터 회로에 관한 것으로, 특히 하프 브릿지 회로를 연속적으로 연결하고, 구동 시에는 인접하는 두개의 하프 브릿지 회로를 하나의 풀 브릿지 회로로 구성하여 구동함으로써, 스위칭 소자의 수를 반으로 감소시킬 수 있는 스캐닝 백라이트용 인버터 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter circuit for scanning backlight, and in particular, by connecting half bridge circuits in series, and driving two adjacent half bridge circuits as one full bridge circuit when driving. An inverter circuit for a scanning backlight which can reduce the number of times by half.

LCD 디스플레이(display) 소자는 자체 발광 소자인 CRT, PDP 디스플레이(display) 소자와는 달리 백라이트(backlight)에서 빛을 발광하고 LCD 패널이 그 빛을 통과시키거나 막아서 영상을 표현하는 디스플레이(display) 소자이다. Unlike CRT and PDP display devices, which are self-luminous devices, LCD display devices emit light in the backlight and display devices that display images by passing or blocking the LCD panel. to be.

따라서 LCD 패널의 응답속도, 즉 빛을 통과시키거나 막는 속도가 매우 중요하다. 하지만, 기존의 LCD TV는 LCD 패널의 느린 응답속도로 인해 잔상이 남는 단점을 가지고 있었다. 이러한 잔상효과는 특히 빠른 동영상을 볼 때 확연하게 나타났다. Therefore, the response speed of the LCD panel, that is, the speed of passing or blocking light is very important. However, conventional LCD TVs have the disadvantage of remaining afterimages due to the slow response speed of LCD panels. This afterimage effect was particularly evident when watching fast videos.

이러한 LCD TV의 단점을 극복하기 위해 LCD 패널의 응답속도를 증가시키는 노력을 하였으나 이는 물리적으로 한계를 가지고 있기에, 최근에는 LCD 패널의 ㅂ백라이트(backlight)를 계속 켜지 않고, LCD TV의 주사 신호에 맞추어 TV의 주사 시간에만 켜고 나머지 시간에서는 끄는 백라이트(backlight) 방식 즉, 스캐닝 백라이트(scanning backlight) 방식을 채택하여 LCD 패널의 잔상효과를 없애 화질을 개선하려는 시도를 하고 있다. In order to overcome the shortcomings of LCD TVs, efforts have been made to increase the response speed of LCD panels. However, this has physical limitations. It is attempting to improve image quality by eliminating the afterimage effect of the LCD panel by adopting a backlight method, that is, a scanning backlight method, which is turned on only during the scanning time of the TV and turned off during the rest of the time.

도 1은 기존의 스캐닝 백라이트(scanning backlight)용 인버터 회로의 구성도이다. 도 1에 도시된 바와 같이, 기존의 스캐닝 백라이트(scanning backlight)용 인버터 회로는 풀 브릿지(full bridge) 컨버터를 이용하여 구성된다.1 is a configuration diagram of an inverter circuit for a conventional scanning backlight. As shown in FIG. 1, the conventional inverter circuit for scanning backlight is configured using a full bridge converter.

도 1에 도시된 바와 같이, 광원을 5부분으로 분할하고 각각을 순차적으로 구동한다고 가정할 경우, 종래에는 5개의 풀 브릿지(full bridge) 컨버터가 필요하고 이에 따라 20개의 스위칭소자와 구동부가 필요하게 되었다. As shown in FIG. 1, assuming that the light source is divided into five parts and each of which is driven sequentially, five full bridge converters are conventionally required, and thus, 20 switching elements and a driving part are required. It became.

이를 위한 스위치의 구동 로직(logic)은 아래와 같다.The driving logic of the switch is as follows.

Q1 = AX1, Q2 = BX1, Q3 = DX1, Q4 = CX1 Q1 = AX1, Q2 = BX1, Q3 = DX1, Q4 = CX1

Q5 = AX2, Q6 = BX2, Q7 = DX2, Q8 = CX2, Q5 = AX2, Q6 = BX2, Q7 = DX2, Q8 = CX2,

Q9 = AX3, Q10 = BX3, Q11 = DX3, Q12 = CX3 Q9 = AX3, Q10 = BX3, Q11 = DX3, Q12 = CX3

Q13 = AX4, Q14 = BX4, Q15 = DX4, Q16= CX4Q13 = AX4, Q14 = BX4, Q15 = DX4, Q16 = CX4

Q17 = AX5, Q18 = BX5, Q19 = DX5, Q20 = CX5Q17 = AX5, Q18 = BX5, Q19 = DX5, Q20 = CX5

여기서 A, B, C, D 신호는 기존의 phase shift full bridge의 구동 신호이고 X1, X2 , X3 , X4 , X5는 각각의 풀 브릿지(full bridge) 컨버터가 동작하는 시간이다. 따라서 최종 구동신호 로직(logic)은 기존 구동 신호 A, B, C, D에 컨버터가 동작하는 시간( X1 , X2 , X3 , X4 , X5 )의 논리곱(AND)으로 구해진다. 따라서 종래의 풀 브릿지(full bridge) 컨버터를 이용하여 5부분으로 분할된 광원을 구동할 경우 20개의 스위칭소자와 구동부 그리고 이들을 제어하기 위한 5개의 각각의 제어부가 필요하다.Here, the A, B, C, and D signals are driving signals of the conventional phase shift full bridge, and X1, X2 , X3 , X4 , and X5 are times when each full bridge converter operates. Thus is obtained as the final drive signal logic (logic) is a logical product (AND) of the time (X1, X2, X3, X4 , X5) of the converter operation to an existing drive signals A, B, C, D. Therefore, when driving a light source divided into five parts using a conventional full bridge converter, 20 switching elements, a driving unit, and five respective control units for controlling them are required.

상기에서 살펴본 바와 같이, 기존의 풀 브릿지(full bridge) 컨버터를 이용하여 스캐닝 백라이트(scanning backlight) 구동용 인버터를 구성할 경우에는 분할하고자 하는 수에 4를 곱한 만큼의 스위칭소자와 구동부 그리고 각각의 제어부가 필요하다. 즉, 필요 이상으로 많은 스위칭 소자 등이 필요하기 때문에, 그 사용되는 수를 줄일 필요가 있는데, 아직까지 제안되는 바가 없다.As described above, in the case of configuring an inverter for driving a scanning backlight using a conventional full bridge converter, the number of switching elements, the driving unit, and each controller are multiplied by 4 to be divided. Is needed. That is, since more switching elements or the like are required than necessary, the number of the switching elements needs to be reduced, but there is no proposal up to now.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 창안된 것으 로, 하프 브릿지 회로를 연속적으로 연결하고, 구동 시에는 인접하는 두개의 하프 브릿지 회로를 하나의 풀 브릿지 회로로 구성하여 구동함으로써, 스위칭 소자의 수를 반으로 감소시킬 수 있는 스캐닝 백라이트용 인버터 회로를 제공하는 것을 그 목적으로 한다.The present invention was devised to solve the above problems of the prior art, by connecting half bridge circuits continuously, and driving two adjacent half bridge circuits as one full bridge circuit when driving, It is an object to provide an inverter circuit for a scanning backlight which can reduce the number of switching elements in half.

상기와 같은 기술적 과제를 달성하기 위하여 제안된 본 발명인 스캐닝 백라이트(scanning backlight)용 인버터 회로를 이루는 구성수단은, 두 개의 스위치 소자가 직렬로 연결되고, 상기 두 개의 스위치 소자 사이의 중간점에 변압기 1차측과 커패시터가 직렬로 연결되어 구성되는 하프 브릿지(half bridge) 회로가 광원의 분할 수만큼 DC 전원에 병렬 연결되어 구성되는 것을 특징으로 한다.In order to achieve the above technical problem, a constituent means constituting an inverter circuit for a scanning backlight according to the present invention, two switch elements are connected in series, and a transformer 1 at an intermediate point between the two switch elements. A half bridge circuit, in which the difference side and the capacitor are connected in series, is configured to be connected in parallel to the DC power supply by the number of divisions of the light source.

또한, 상기 각각의 하프 브릿지 회로는 전 주기 동안 두 번씩 사용되는 것을 특징으로 하고, 상기 하프 브릿지 회로는 리드 레그(lead leg)와 래그 레그(lag leg)로 각각 한번씩 사용되는 것을 특징으로 한다.In addition, each half bridge circuit is characterized in that it is used twice during the entire period, the half bridge circuit is characterized in that each used once as a lead leg (lead leg) and lag leg (lag leg).

또한, 상기 하프 브릿지 회로들은 인접하는 회로들끼리 하나의 풀 브릿지(full bridge) 회로를 구성하여 순차적으로 구동되되, 각각의 하프 브릿지 회로가 리드 레그(lead leg)와 래그 레그(lag leg)로 연속해서 사용되지 않도록 격순으로 구동되는 것을 특징으로 한다.In addition, the half bridge circuits are sequentially driven by forming a full bridge circuit between adjacent circuits, and each half bridge circuit is continuously connected to a lead leg and a lag leg. It is characterized by being driven in order not to be used.

또한, 상기 하프 브릿지 회로들은 인접하는 회로들끼리 하나의 풀 브릿지(full bridge) 회로를 구성하여 순서대로 구동되되, 각각의 하프 브릿지 회로가 리드 레그(lead leg)와 래그 레그(lag leg)로 연속해서 사용되도록 순차로 구동되는 것을 특징으로 한다.In addition, the half bridge circuits are driven in sequence by forming a full bridge circuit between adjacent circuits, and each half bridge circuit is continuously connected to a lead leg and a lag leg. It is characterized in that it is sequentially driven to be used.

이하, 첨부된 도면을 참조하여 상기와 같은 구성수단으로 이루어져 있는 본 발명인 스캐닝 백라이트용 인버터 회로에 관한 바람직한 실시예를 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the inverter circuit for a scanning backlight of the present invention consisting of the above configuration means.

도 2a는 본 발명의 실시예에 따른 스캐닝 백라이트용 인버터 회로의 구성도이다.2A is a block diagram of an inverter circuit for a scanning backlight according to an embodiment of the present invention.

도 2a에 도시된 바와 같이, 본 발명의 실시예에 따른 스캐닝 백라이트용 인버터 회로는 두 개의 스위치 소자(11, 13)가 직렬로 연결되고, 상기 두 개의 스위치 소자(11, 13) 사이의 중간점(A, B, C, D, E)에 변압기 1차측(Np)과 커패시터(Cb)가 직렬로 연결되어 구성되는 하프 브릿지(half bridge) 회로(10)가 광원의 분할 수만큼 서로 병렬 연결된다. 상기 광원의 분할 수만큼 서로 병렬 연결되는 하프 브릿지 회로(10)들은 DC 전원(Vi)에 병렬 연결되어 구성된다.As shown in FIG. 2A, in the inverter circuit for a scanning backlight according to an embodiment of the present invention, two switch elements 11 and 13 are connected in series, and an intermediate point between the two switch elements 11 and 13 is shown. A half bridge circuit 10 formed by connecting a transformer primary side N p and a capacitor C b in series to ( A, B, C, D, E ) is parallel to each other by the number of divisions of the light source. Connected. Dividing number by the half bridge circuit 10 to be parallel to each other of the light sources are configured in parallel is connected to the DC power source (V i).

즉, 본 발명에서는 2개의 스위치 소자(11, 13)로 구동된 하프 브릿지(half bridge) 회로(10)를 기본으로 이들을 DC link와 병렬로 구성하고 하프 브릿지(half bridge) 회로의 중간점들(A, B, C, D, E) 사이 즉, A-B, B-C, C-D, D-E, E-A 사이를 변압기 1차와 커패시터로 직렬 연결하여 풀 브릿지(full bridge)를 구성하고 변압기 2차측(Ns)에서 백라이트(backlight)를 구동한다. That is, in the present invention, based on the half bridge circuit 10 driven by the two switch elements 11 and 13, they are configured in parallel with the DC link and the intermediate points of the half bridge circuit ( A, B, C, D, E ), i.e., AB, BC, CD, DE, EA, in series with the transformer primary and capacitor to form a full bridge and on the transformer secondary (N s ) Drive a backlight.

상기 각각의 하프 브릿지 회로(10)는 전 주기(T) 동안 두 번씩 사용된다. 즉, 상기 하프 브릿지 회로(10) 내의 스위치 소자(11, 13)은 전 주기 동안 두번씩 동작하게 된다. 상기 전 주기 동안 두번씩 사용되는 하프 브릿지 회로는 리드 레그(lead leg)와 래그 레그(lag leg)로 각각 한번씩 사용된다.Each half bridge circuit 10 is used twice during the entire period T. In other words, the switch elements 11 and 13 in the half bridge circuit 10 operate twice during the entire period. The half bridge circuit used twice during the entire period is used once each as a lead leg and a lag leg.

상기 하프 브릿지 회로(10)들은 인접하는 회로들끼리 하나의 풀 브릿지(full bridge) 회로를 구성하여 순차적으로 구동된다. 즉, 두 개의 인접하는 하프 브릿지 회로(10)들이 하나의 풀 브릿지 회로를 구성하여 순서대로 구동된다. 여기서, 리드 레그는 인접한 하프 브릿지 회로(10)들이 하나의 풀 브릿지(full bridge) 회로를 구성할 때, 앞에 위치한 하프 브릿지 회로를 의미하고, 래그 레그는 인접한 하프 브릿지 회로(10)들이 하나의 풀 브릿지(full bridge) 회로를 구성할 때, 뒷에 위치한 하프 브릿지 회로를 의미한다.The half bridge circuits 10 are sequentially driven by forming a full bridge circuit between adjacent circuits. That is, two adjacent half bridge circuits 10 constitute one full bridge circuit and are driven in order. Here, the lead leg refers to a half bridge circuit located in front of each other when adjacent half bridge circuits 10 constitute one full bridge circuit, and the lag leg refers to one full bridge of adjacent half bridge circuits 10. When constructing a full bridge circuit, it refers to a half bridge circuit located behind.

이 때, 구동 방법은 두 가지로 나뉠 수 있다. 첫번 째는 도 2a에 도시된 바와 같이, 각각의 하프 브릿지 회로가 리드 레그(lead leg)와 래그 레그(lag leg)로 연속해서 사용되지 않도록 격순으로 구동되는 방식(격순 구동 방식)이고, 두번 째는 도 3에 도시된 바와 같이 각각의 하프 브릿지 회로가 리드 레그(lead leg)와 래그 레그(lag leg)로 연속해서 사용되도록 순차로 구동되는 방식(순차 구동 방식)이다.At this time, the driving method may be divided into two types. First, as shown in FIG. 2A, each half bridge circuit is driven in a sequential order so that each half bridge circuit is not used successively as a lead leg and a lag leg. 3 is a method in which each half bridge circuit is sequentially driven so that each half bridge circuit is used in succession as a lead leg and a lag leg (sequential driving method).

정리하면, 2개의 스위치로 구동된 하프 브릿지(half bridge) 회로(10)를 기본으로 이들을 순차적으로 구성하고 전 주기에서 2번씩 사용한다.즉, 한번은 풀 ㅂ브릿지(full bridge) 컨버터의 리드 레그(lead leg)로 사용하고 다른 한번은 래그 레그(lag leg)로 사용한다. 구동 순서에 있어서는 풀 브릿지(full bridge) 회로를 A-B, B-C, C-D, D-E, E-A 순서로 순차적으로 동작시키는 순차 구동 방법과 A-B, C-D, E-A, B-C, D-E 순서로 하나씩 건너뛰면서 구동하여 서로간의 간섭을 차단하는 격순 구동 방법을 모두 구현할 수 있다.In summary, the half bridge circuit 10 driven by the two switches is sequentially configured and used twice in every cycle, i.e., once the lead leg of a full bridge converter ( Use it as a lead leg and the other as a lag leg. In the driving sequence, a sequential driving method for operating a full bridge circuit sequentially in the order of AB, BC, CD, DE, and EA, and driving by skipping one by one in the order of AB, CD, EA, BC, and DE, and interfering with each other. It can implement all the contradictory driving method to block.

먼저 도 2a 및 도 2b를 참조하여 A-B, C-D, E-A, B-C, D-E 순서로 하나씩 건너 뛰면서 구동하여 서로간의 간섭을 차단하는 격순 구동 방법에 대하여 설명하면 다음과 같다.First, referring to FIGS. 2A and 2B, a contradictory driving method of blocking interference between driving by skipping one by one in order of AB, CD, EA, BC, and DE will be described below.

도 2a 및 도 2b에 도시된 방법은 서로 간의 구동 간섭을 피하기 위해 구동 순서에 있어서는 풀 브릿지(full bridge) 회로를 A-B, B-C, C-D, D-E, E-A 순서로 순차적으로 동작시키지 않고, A-B, C-D, E-A, B-C, D-E 순서로 하나씩 건너뛰면서 구동하는 방법이다. 전 주기(T) 중 X1의 시간 동안은 Q1, Q2, Q3, Q4의 스위치를 이용하여 풀 브릿지(full bridge) 회로를 구성한다. 이때 스위치의 스위칭 로직(logic)은 각각 Q1 =A, Q2 =B, Q3 =D, Q4 =C와 같이 phase shift 방식으로 구동하였다. 2A and 2B do not operate a full bridge circuit sequentially in the order AB, BC, CD, DE, EA in the driving order in order to avoid driving interference between each other . It runs by skipping one by one in order of EA, BC, and DE . During the period of X1 of the entire period T , a full bridge circuit is configured by using the switches of Q1 , Q2 , Q3 , and Q4 . At this time, the switching logic of the switch was driven by a phase shift method such as Q1 = A, Q2 = B, Q3 = D, and Q4 = C , respectively.

상기 X1의 시간 이후에 첫 번째 광원이 꺼지고, 데드 타임(dead-time) Td 시간 이후에, 두 번째 광원이 X2의 시간 동안 Q5, Q6, Q7, Q8의 스위치를 이용하여 풀 브릿지(full bridge) 회로를 구성한다. 이때 스위칭의 스위칭 로직(logic)은 각각 Q5 =A, Q6 =B, Q7 =D, Q8 =C와 같다. After the time of X1 , the first light source is turned off, and after the dead-time Td time, the second light source is full bridge using the switches Q5 , Q6 , Q7 , Q8 during the time of X2 . Configure the circuit. At this time, the switching logic of the switching is equal to Q5 = A, Q6 = B, Q7 = D, and Q8 = C , respectively.

상기 X2의 시간 이후에 두 번째 광원이 꺼지고, 데드 타임(dead-time) Td 시간 이후에, 세 번째 광원이 X3의 시간 동안 Q9, Q10 , Q1, Q2의 스위치를 이용하여 풀 브릿지(full bridge) 회로를 구성한다. 이때 스위칭의 스위칭 로직(logic)은 각각 Q9=A, Q10 =B, Q1 =D, Q2 =C와 같다. It turns off and the second light source after the X2 time, the dead time (dead-time) after Td time, and the third light source pool by the use of X3 time during switch of Q9, Q10, Q1, Q2 of the bridge (full bridge) Configure the circuit. At this time, the switching logic of the switching is equal to Q9 = A, Q10 = B, Q1 = D, and Q2 = C , respectively.

상기 X3의 시간 이후에 세 번째 광원이 꺼지고, 데드타임(dead-time) Td 시간 이후에, 네 번째 광원이 X4의 시간 동안 Q3, Q4 , Q5, Q6의 스위치를 이용하여 풀 브릿지(full bridge) 회로를 구성한다. 이때 스위칭의 스위칭 logic은 각각 Q3 =A, Q4=B, Q5 =D, Q6 =C와 같다. Turns off the third light source after the X3 time, the dead time (dead-time) for after Td time, the fourth light source the time of the X4 Q3, Q4, Q5, the switch full-bridge (full bridge) using the Q6 Configure the circuit. At this time, the switching logic of the switching is equal to Q3 = A, Q4 = B, Q5 = D, and Q6 = C , respectively.

상기 X4의 시간 이후에 네 번째 광원이 꺼지고, 데드타임(dead-time) Td 시간 이후에, 다섯 번째 광원이 X5의 시간 동안 Q7, Q8 , Q9, Q10의 스위치를 이용하여 풀 브릿지(full bridge) 회로를 구성한다. 이때 스위칭의 스위칭 로직(logic)은 각각 Q7 =A, Q8 =B, Q9=D, Q10 =C와 같다. After the time of X4 , the fourth light source is turned off, and after the dead-time Td time, the fifth light source is full bridge using the switches of Q7 , Q8 , Q9 , Q10 for the time of X5 . Configure the circuit. At this time, the switching logic of the switching is equal to Q7 = A, Q8 = B, Q9 = D, and Q10 = C , respectively.

상기에서 살펴 본 바와 같이, 각각의 하프 브릿지(half bridge)는 리드 레그(lead leg)와 래그 레그(lag leg)에 각각 한번 씩 전 주기에 있어서 2번 사용되고 있다. 따라서 각각에 사용된 스위치도 2번씩 사용된다. As described above, each half bridge is used twice in the entire cycle, once for each of the lead leg and the lag leg. Therefore, each switch used is also used twice.

즉 Q1의 스위치를 예를 들어보면 Q1은 X1의 시간 동안은 phase shift full bridge 변환기의 리드 레그(lead leg)의 A logic 기능을 수행하고, X3의 시간 동안은 phase shift full bridge 변환기의 래그 레그(lag leg)의 D logic 기능을 수행한다. I.e. lag leg of look, for example, the Q1 of switch Q1 during for a period of time X1 performs A logic function of a lead leg (lead leg) of the phase shift full bridge converter, and time of X3 is phase shift full bridge converter ( D logic function of lag leg).

마찬가지로 같은 레그(leg)의 Q2의 스위치를 예를 들어보면 Q2 는 X1의 시간 동안은 phase shift full bridge 변환기의 B logic의 기능을 수행하고, X3의 시간 동안은 phase shift full bridge 변환기의 C logic의 기능을 수행한다. 이러한 Q1과 Q2의 기능을 수식으로 표현하면 다음과 같다.Similarly, looking at the Q2 of the switch in the same leg (leg), for example Q2 is for a time of X1 will carry out the functions of B logic of phase shift full bridge converter, and during the time of X3 is phase shift full bridge converter C logic Perform the function. The function of Q1 and Q2 is expressed as an expression as follows.

Q1Q1 =  = AX1AX1 +  + DX3DX3 , , Q2Q2 =  = BX1BX1 +  + CX3CX3

도 2a를 참조하여 분할 구동된 인버터의 출력을 위한 10개의 스위치 소자의 게이트 신호 로직(logic)은 다음과 같다.Referring to FIG. 2A, the gate signal logic of the ten switch elements for the output of the divided drive is as follows.

Q1Q1 =  = AX1AX1 +  + DX3DX3 , , Q2Q2 =  = BX1BX1 +  + CX3CX3 , , Q3Q3 =  = AX4AX4 +  + DX1DX1 , , Q4Q4 =  = BX4BX4 +  + CX1CX1 , , Q5Q5 = AX2 +  = AX2 + DX4DX4 , , Q6Q6 =  = BX2BX2 +  + CX4CX4 , , Q7Q7 =  = AX5AX5 +  + DX2DX2 , , Q8Q8 =  = BX5BX5 +  + CX2CX2 , , Q9Q9 =  = AX3AX3 +  + DX5DX5 , Q10 = , Q10 = BX3BX3 +  + CX5CX5

도 3은 도 2a 및 도 2b를 참조하여 설명한 실시예와 다른 실시예를 설명하기 위한 스캐닝 백라이트용 인버터 회로의 구성도이다. 도 3에 도시된 스캐닝 백라이트용 인버터 회로는 구동 순서에서만 상기 도 2a 및 도 2b에 도시된 인버터 회로와 차이가 있다. 즉, 도 3에 도시된 스캐닝 백라이트용 인버터 회로는 A-B, B-C, C-D, D-E, E-A 순서로 동작시키는 순차 구동 방법으로 구동될 뿐, 하프 브릿지(half bridge) 회로를 전 주기 동안 리드 레그(lead leg)와 래그 레그(lag leg)로 각각 한번 씩 총 2번 사용하는 방법은 같다. 3 is a configuration diagram of an inverter circuit for a scanning backlight for explaining an embodiment different from the embodiment described with reference to FIGS. 2A and 2B. The inverter circuit for the scanning backlight shown in FIG. 3 differs from the inverter circuit shown in FIGS. 2A and 2B only in the driving sequence. That is, the inverter circuit for the scanning backlight shown in FIG. 3 is driven by a sequential driving method that operates in the order of AB, BC, CD, DE, and EA , and leads the half bridge circuit to the lead leg for the entire period. ) And lag leg (two times each) are the same.

따라서, 도 3에 도시된 인버터 회로의 동작 설명은 동작 순서를 제외하고 상기 도 2a 및 도 2b에 도시된 인버터 회로의 동작과 동일하므로 생략한다.Therefore, the description of the operation of the inverter circuit shown in FIG. 3 is the same as that of the inverter circuit shown in FIGS. 2A and 2B except for the operation sequence, and thus the description thereof is omitted.

상기와 같은 구성 및 바람직한 실시예를 가지는 본 발명인 스캐닝 백라이트용 인버터 회로에 의하면, 2개의 스위치로 구동된 하프 브릿지(half bridge) 회로를 기본으로 이용하고 사용되지 않는 다른 쪽의 하프 브릿지(half bridge) 회로를 이용하여 풀 브릿지(full bridge) 회로를 구성하는 효과를 얻을 수 있기 때문에, 기존 풀 브릿지(full bridge) 회로에 비해 스위치의 수를 1/2로 줄일 수 있는 장점이 있다.According to the scanning circuit inverter circuit of the present invention having the configuration and the preferred embodiment as described above, the other half bridge (half bridge) that is not used and basically used a half bridge circuit driven by two switches Since the effect of configuring the full bridge circuit using the circuit can be obtained, there is an advantage that the number of switches can be reduced by 1/2 compared to the existing full bridge circuit.

Claims (5)

스캐닝 백라이트(scanning backlight)용 인버터 회로에 있어서,In the inverter circuit for scanning backlight, 두 개의 스위치 소자가 직렬로 연결되고, 상기 두 개의 스위치 소자 사이의 중간점에 변압기 1차측과 커패시터가 직렬로 연결되어 구성되는 하프 브릿지(half bridge) 회로가 광원의 분할 수만큼 DC 전원에 병렬 연결되어 구성되고, 상기 각각의 하프 브릿지 회로는 전 주기 동안 두 번씩 사용되는 것을 특징으로 하는 스캐닝 백라이트용 인버터 회로.Two switch elements are connected in series, and a half bridge circuit, in which a transformer primary side and a capacitor are connected in series at the midpoint between the two switch elements, is connected in parallel to the DC power supply by the number of divisions of the light source. And each of the half bridge circuits is used twice during the entire period. 삭제delete 청구항 1에 있어서,The method according to claim 1, 상기 하프 브릿지 회로는 리드 레그(lead leg)와 래그 레그(lag leg)로 각각 한번씩 사용되는 것을 특징으로 하는 스캐닝 백라이트용 인버터 회로.And said half bridge circuit is used once each as a lead leg and a lag leg. 청구항 3에 있어서,The method according to claim 3, 상기 하프 브릿지 회로들은 인접하는 회로들끼리 하나의 풀 브릿지(full bridge) 회로를 구성하여 순차적으로 구동되되, 각각의 하프 브릿지 회로가 리드 레그(lead leg)와 래그 레그(lag leg)로 연속해서 사용되지 않도록 격순으로 구동되는 것을 특징으로 하는 스캐닝 백라이트용 인버터 회로.The half bridge circuits are driven sequentially by forming a full bridge circuit between adjacent circuits, and each half bridge circuit is continuously used as a lead leg and a lag leg. Inverter circuit for scanning backlight, characterized in that driven in order not to be. 청구항 3에 있어서,The method according to claim 3, 상기 하프 브릿지 회로들은 인접하는 회로들끼리 하나의 풀 브릿지(full bridge) 회로를 구성하여 순서대로 구동되되, 각각의 하프 브릿지 회로가 리드 레그(lead leg)와 래그 레그(lag leg)로 연속해서 사용되도록 순차로 구동되는 것을 특징으로 하는 스캐닝 백라이트용 인버터 회로.The half bridge circuits are driven in sequence by forming a full bridge circuit between adjacent circuits, and each half bridge circuit is continuously used as a lead leg and a lag leg. Inverter circuit for scanning backlight, characterized in that driven sequentially.
KR1020060082437A 2006-08-29 2006-08-29 Inverter circuit for scanning backlight KR100782104B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060082437A KR100782104B1 (en) 2006-08-29 2006-08-29 Inverter circuit for scanning backlight

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060082437A KR100782104B1 (en) 2006-08-29 2006-08-29 Inverter circuit for scanning backlight

Publications (1)

Publication Number Publication Date
KR100782104B1 true KR100782104B1 (en) 2007-12-04

Family

ID=39139602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060082437A KR100782104B1 (en) 2006-08-29 2006-08-29 Inverter circuit for scanning backlight

Country Status (1)

Country Link
KR (1) KR100782104B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011074908A2 (en) * 2009-12-17 2011-06-23 부경대학교 산학협력단 Multiple, parallel zero-voltage-switching full-bridge dc/dc converter and a control method therefor
KR101813778B1 (en) * 2015-01-06 2018-01-02 단국대학교 산학협력단 Hybride type LED Power Supply

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000092864A (en) 1998-09-14 2000-03-31 Matsushita Electric Works Ltd Inverter
JP2000125572A (en) 1998-10-15 2000-04-28 Matsushita Electric Works Ltd Inverter device
US6531835B2 (en) 2000-12-18 2003-03-11 Ambit Microsystems Corporation Back lighting source module for liquid crystal display
US20050062436A1 (en) 2003-09-09 2005-03-24 Xiaoping Jin Split phase inverters for CCFL backlight system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000092864A (en) 1998-09-14 2000-03-31 Matsushita Electric Works Ltd Inverter
JP2000125572A (en) 1998-10-15 2000-04-28 Matsushita Electric Works Ltd Inverter device
US6531835B2 (en) 2000-12-18 2003-03-11 Ambit Microsystems Corporation Back lighting source module for liquid crystal display
US20050062436A1 (en) 2003-09-09 2005-03-24 Xiaoping Jin Split phase inverters for CCFL backlight system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011074908A2 (en) * 2009-12-17 2011-06-23 부경대학교 산학협력단 Multiple, parallel zero-voltage-switching full-bridge dc/dc converter and a control method therefor
KR101073598B1 (en) * 2009-12-17 2011-10-14 부경대학교 산학협력단 Multi-parallel Zero-Voltage Switching DC-DC converter and control method therefor
WO2011074908A3 (en) * 2009-12-17 2011-10-27 부경대학교 산학협력단 Multiple, parallel zero-voltage-switching full-bridge dc/dc converter and a control method therefor
KR101813778B1 (en) * 2015-01-06 2018-01-02 단국대학교 산학협력단 Hybride type LED Power Supply

Similar Documents

Publication Publication Date Title
EP3414755B1 (en) Gate driving circuit, display panel and display apparatus having the same, and driving method thereof
KR102276329B1 (en) Liquid crystal display
US8149204B2 (en) Gate driver with error blocking mechanism, method of operating the same, and display device having the same
US20130063331A1 (en) Gate driving circuit having improved tolerance to gate voltage ripple and display device having the same
KR101432717B1 (en) Display apparaturs and method for driving the same
US9711089B2 (en) Scan driving circuit and display device
JPH08129359A (en) Electroluminescence display device
KR20130012381A (en) Display device and driving method thereof
JP2009188135A (en) Led driver and electronic equipment
US20160366383A1 (en) Electro-optic apparatus and control method thereof
KR100782104B1 (en) Inverter circuit for scanning backlight
CN111158527A (en) Display panel driving method and display panel
KR20150043863A (en) Scan driver and driving method thereof
JP4175058B2 (en) Display drive circuit and display device
JP2018013575A (en) Display control device and display panel module
WO2006077545A2 (en) Color-sequential display device
CN100533537C (en) Driving device for increasing bit and method
KR100569024B1 (en) Signal circuit, display apparatus including same, and method for driving data line
KR102568911B1 (en) Display device and method for driving the same
WO2020224409A1 (en) Backlight driving system, backlight driving method, and display device
KR20060132122A (en) Liquid crystal display and driving method thereof
US20130257829A1 (en) Liquid crystal display and method of driving the same
KR101100879B1 (en) Display device and driving method for the same
KR100806247B1 (en) Method of driving lcd panels
US20040222961A1 (en) Time-sharing multiplexing driving method and framework for image signal

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121106

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131105

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141201

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee