[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100770445B1 - Ｃｍｌ 씨모스 컨버터 - Google Patents

Ｃｍｌ 씨모스 컨버터 Download PDF

Info

Publication number
KR100770445B1
KR100770445B1 KR1020060075092A KR20060075092A KR100770445B1 KR 100770445 B1 KR100770445 B1 KR 100770445B1 KR 1020060075092 A KR1020060075092 A KR 1020060075092A KR 20060075092 A KR20060075092 A KR 20060075092A KR 100770445 B1 KR100770445 B1 KR 100770445B1
Authority
KR
South Korea
Prior art keywords
voltage
switching means
cml
turned
inverter
Prior art date
Application number
KR1020060075092A
Other languages
English (en)
Inventor
김유신
문정호
정무일
이창석
양창수
박상규
이광두
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060075092A priority Critical patent/KR100770445B1/ko
Priority to US11/831,348 priority patent/US7405600B2/en
Priority to CN2007101438723A priority patent/CN101123431B/zh
Application granted granted Critical
Publication of KR100770445B1 publication Critical patent/KR100770445B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 CML 씨모스 컨버터에 관한 것으로, 본 발명의 목적은 CML 씨모스 컨버터의 출력전압을 인가받아 동작하는 인버터와 동일한 인버터를 이용하여 상기 인버터의 문턱전압을 조절함으로써 하이 레벨에서 로우 레벨까지 풀스윙할 수 있는 CML 씨모스 컨버터를 제공하는데 있다.
상기 목적을 이루기 위한 본 발명은, 외부로부터 입력전원을 인가받아 온/오프되는 입력단; 일정전압을 출력하는 전압제어수단; 상기 입력단 및 전압제어수단과 연결되고, 상기 전압제어수단으로부터 인가되는 일정전압에 의해 온/오프되는 제1 스위칭 수단; 및 상기 입력단과 연결되고, 상기 입력단으로부터 인가되는 신호에 의해 온/오프되는 제2 스위칭 수단을 포함한다.
CML 씨모스 컨버터, 디퍼런셜 신호, 스윙(swing), 문턱전압

Description

ＣＭＬ 씨모스 컨버터{CURRENT MODE LOGIC - COMPLIMENTARY METAL OXIDE SEMICONDUCTOR CONVERTER}
도 1은 종래 기술에 의한 CML 씨모스 컨버터의 회로도.
도 2는 종래 기술에 의한 CML 씨모스 컨버터의 출력전압을 나타낸 그래프.
도 3은 종래 기술에 의한 CML 씨모스 컨버터의 출력전압에 의해 동작하는 인버터의 출력전압을 나타낸 그래프.
도 4는 본 발명에 따른 CML 씨모스 컨버터를 간략하게 나타낸 회로도.
도 5는 본 발명에 따른 CML 씨모스 컨버터의 출력전압을 나타낸 그래프.
도 6은 본 발명에 따른 CML 씨모스 컨버터의 출력전압에 의해 동작하는 인버터의 출력전압을 나타낸 그래프.
< 도면의 주요부분에 대한 부호의 설명 >
110 : 입력단 120 : 전압제어수단
M1 : 제1 스위칭 수단 M2 : 제2 스위칭 수단
M3 : 제3 스위칭 수단 M4 : 스위칭 수단
본 발명은 CML 씨모스 컨버터에 관한 것으로서, 보다 상세하게는 높은 입력전원이 인가되는 경우에도 하이 레벨에서 로우 레벨까지 풀스윙(Full Swing)하는 CML 씨모스 컨버터에 관한 것이다.
일반적으로, 통신을 하기 위해서는 송신부와 수신부가 필요하며, 송신부는 수신부로 정보를 보내기 위해 서로 약속된 코드(code)를 송신함으로써 보내고자하는 정보의 전송 시작시점을 수신부에 알려주게 된다.
이때, 정보의 전송 시작시점을 알리는 코드에는 PN 코드(Pseudo noise code)가 사용된다. PN 코드를 발생시키기 위한 PN 발생기는, 주로 D-플립플롭(D-Flip Flop)으로 구성되는 스위치로 이루어지며, 이러한 스위치를 정상적으로 동작시키기 위해서는 하이 레벨의 전압 또는 로우 레벨의 전압이 PN 발생기의 스위치로 인가되어야 하는데, 스위치로 인가되는 하이 또는 로우 레벨의 전압은 CML 씨모스 컨버터(CML_CMOS converter)에 의해 생성된다.
그럼, 이하 관련도면을 참조하여 종래 기술의 CML 씨모스 컨버터에 대하여 상세히 설명한다.
도 1은 종래 기술에 의한 CML 씨모스 컨버터의 회로도이고, 도 2는 종래 기술에 의한 CML 씨모스 컨버터의 출력전압을 나타낸 그래프이며, 도 3은 종래 기술 에 의한 CML 씨모스 컨버터의 출력전압에 의해 동작하는 인버터의 출력전압을 나타낸 그래프이다.
먼저, 도 1에 도시한 바와 같이, 종래 기술에 의한 CML 씨모스 컨버터는, 게이트로 직류전원(Voffset)과 디퍼런셜 신호(differencial signal)의 신호성분이 포함된 입력전원(Vin+)을 인가받아 온/오프되는 제1 엔모스 트랜지스터(M1)와, 게이트로 상기 직류전원(Voffset)과 디퍼런셜 신호의 역신호성분이 포함된 입력전원(Vin-)을 인가받아 온/오프되는 제2 엔모스 트랜지스터(M2)와, 게이트가 상기 제1 엔모스 트랜지스터(M1)의 드레인과 연결되고 소스로 외부로부터 인가되는 구동전원(VDD)을 인가받으며 드레인이 게이트와 연결된 제1 피모스 트랜지스터(P1)와, 게이트가 상기 제1 피모스 트랜지스터(P1)의 게이트와 연결되고, 소스로 상기 구동전원(VDD)을 인가받으며 드레인이 상기 제2 엔모스 트랜지스터(M2)의 드레인과 연결된 제2 피모스 트랜지스터(P2) 및 게이트가 상기 제1과 제2 피모스 트랜지스터(P1, P2)의 게이트와 연결되고 소스가 상기 제1과 제2 상기 제2 엔모스 트랜지스터(M2)의 소스와 연결되며 소스가 접지연결된 제3 엔모스 트랜지스터(M3)로 구성된다.
이러한 구성으로 이루어진 CML 씨모스 컨버터의 동작은, 입력으로 하이 레벨의 신호성분이 포함된 입력전원(Vin+)이 상기 제1 엔모스 트랜지스터(M1)의 게이트로 인가되면 상기 제1 엔모스 트랜지스터(M1)는 턴 온되고, 상기 제1 피모스 트랜지스터(P1)와 제1 엔모스 트랜지스터(M1)와의 접합점인 제1 노드(N1)는 로우 레벨을 유지하게 된다.
상기 제1 및 제2 피모스 트랜지스터(P1. P2)의 게이트와 상기 제1 노드(N1)의 접합점인 제2 노드(N2)는 상기 로우 레벨을 갖는 제1 노드(N1)에 의해 로우 레벨을 유지하게 된다. 또한, 상기 제1 및 제2 피모스 트랜지스터(P1, P2)는 상기 제2 노드(N2)에 의해 턴 온되어 상기 구동전원(VDD)을 드레인으로 인가한다.
이때, 상기 제2 피모스 트랜지스터(P2)가 턴 온되어 상기 구동전원(VDD)을 출력하게 됨으로써, 상기 CML 씨모스 컨버터의 출력전압(Vout)은 하이레벨의 구동전원(VDD)이 출력된다.
또한, 상기 제2 엔모스 트랜지스터(M2)는 로우 레벨의 역신호성분이 포함된 입력전원(Vin-)을 게이트로 인가받아 턴 오프되고, 상기 제3 엔모스 트랜지스터(M3)는 상기 제2 노드(N2)와 게이트가 연결되어 로우 레벨을 인가받아 턴 오프됨으로써, 상기 CML 씨모스 컨버터의 출력전압(Vout)이 접지연결되지 않고 하이 레벨을 유지할 수 있도록 한다.
만약, 입력으로 하이 레벨의 역신호성분이 포함된 입력전원(Vin-)을 상기 제2 엔모스 트랜지스터(M2)가 인가받게 되면 상기 제2 엔모스 트랜지스터(M2)는 턴 온된다.
이때, 상기 제1 엔모스 트랜지스터(M2)는 로우 레벨의 신호성분이 포함된 입력전원(Vin+)을 인가받게 되어 턴 오프되고, 상기 제1 및 제2 노드(N1, N2)는 하이 레벨을 유지하게 된다. 이에 따라, 상기 제1 및 제2 피모스 트랜지스터(P1, P2)는 턴 오프되어 상기 직류전원(VDD)을 차단시킨다.
또한, 상기 제2 및 제3 엔모스 트랜지스터(M2, M3)는 하이 레벨의 입력전원(Vin-)과 제2 노드(N2)의 전압을 인가받아 턴 온되어 상기 제2 피모스 트랜지스터(P2)의 드레인을 접지시킴으로써, 로우 레벨의 출력전압(Vout)을 출력한다.
상술한 바와 같이 상기 CML 씨모스 컨버터는 신호성분이 포함된 입력전원(Vin+)과 역신호성분이 포함된 입력전원(Vin-)을 입력신호로 인가받아 하이 또는 로우 레벨의 출력전압(Vout)을 출력함으로써, 상기 CML 씨모스 컨버터의 출력전압(Vout)을 입력전압으로 사용하는 인버터(미도시함)를 제어하게 된다.
그러나, 도 2에 도시한 바와 같이, 상기 종래 기술에 의한 CML 씨모스 컨버터는 항상 하이 또는 로우 레벨의 출력전압(Vout)을 출력하는 것이 아니라, CML 씨모스 컨버터를 구성하는 엔모스 및 피모스 트랜지스터의 공정 특성에 따라 상기 출력전압(Vout)이 0V의 로우 레벨까지 떨어지지 않는 문제점이 있었다.
즉, 도 2의 A그래프는 입력전원의 직류전원(Voffset)이 0.8V일 경우의 출력전압(Vout)을 나타낸 그래프이고, B그래프는 입력전원의 직류전원(Voffset)이 1.4V일 경우의 출력전압(Vout)을 나타낸 그래프이다. 이때, 상기 A그래프는 정상적으로 하이 레벨(1.8V)에서 로우 레벨(0V)까지 변하지만, B그래프는 로우 레벨이 0V가 아닌 0.5V까지만 변하게 된다.
이는, 도 3에 도시한 바와 같이, 상기 CML 씨모스 컨버터의 출력전압(Vout)을 입력전압으로 이용하여 동작하는 인버터가 'C'와 같이 하이 또는 로우 레벨의 출력전압(Vo)을 출력하는 정상동작을 하게되면 바람직하지만, 만약 로우 레벨의 출 력전압(Vout)을 인가받아야 할 경우 도 2의 B그래프와 같이 0V가 아닌 0.5V의 출력전압(Vout)을 인가받게 되면, 'D'와 같은 하이 레벨이 아닌 출력전압(Vo)을 출력함으로써, 오동작하는 문제점이 있었다.
본 발명은 상기한 문제점을 해결하기 위하여 이루어진 것으로서, 본 발명의 목적은, CML 씨모스 컨버터의 출력전압을 인가받아 동작하는 인버터와 동일한 인버터를 이용하여 상기 출력전압을 조절함으로써, 하이 레벨에서 로우 레벨까지 풀스윙할 수 있는 CML 씨모스 컨버터를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 CML 씨모스 컨버터는, 외부로부터 입력전원을 인가받아 온/오프되는 입력단; 일정전압을 출력하는 전압제어수단; 상기 입력단 및 전압제어수단과 연결되고, 상기 전압제어수단으로부터 인가되는 일정전압에 의해 온/오프되는 제1 스위칭 수단; 및 상기 입력단과 연결되고, 상기 입력단으로부터 인가되는 신호에 의해 온/오프되는 제2 스위칭 수단을 포함한다.
또한, 본 발명에 따른 CML 씨모스 컨버터에 있어서, 상기 입력단은, 게이트로 직류전원과 디퍼런셜 신호의 신호성분이 포함된 입력전원을 인가받고 드레인으로 구동전원을 인가받으며, 상기 입력전원에 의해 온/오프되는 제3 스위칭 수단; 및 게이트로 상기 직류전원과 디퍼런셜 신호의 역신호성분이 포함된 입력전원을 인 가받고 드레인으로 구동전원을 인가받으며, 상기 입력전원에 의해 온/오프되는 제4 스위칭 수단을 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 CML 씨모스 컨버터에 있어서, 상기 제3 및 제4 스위칭 수단은 엔모스 트랜지스터인 것을 특징으로 한다.
그리고, 본 발명에 따른 CML 씨모스 컨버터에 있어서, 상기 전압제어수단은 인버터이며, 상기 인버터는 입력단자가 출력단자와 연결된 것을 특징으로 한다. 또한, 상기 인버터는, 상기 CML 씨모스 컨버터의 출력전압을 입력전압으로 사용하는 인버터와 동일한 인버터인 것을 특징으로 한다.
또한, 본 발명에 따른 CML 씨모스 컨버터에 있어서, 상기 제1 스위칭 수단은, 게이트가 상기 전압제어수단과 연결되고 드레인이 상기 제3 스위칭 수단의 소스와 연결되며 소스가 접지연결된 것을 특징으로 한다.
또한, 본 발명에 따른 CML 씨모스 컨버터에 있어서, 상기 제2 스위칭 수단은, 게이트가 상기 제3 스위칭 수단의 소스와 연결되고 드레인이 상기 제4 스위칭 수단의 소스와 연결되며 소스가 접지연결된 것을 특징으로 한다.
이때, 상기 제1 및 제2 스위칭 수단은 엔모스 트랜지스터인 것을 특징으로 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련된 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다.
그럼, 이하 관련도면을 참조하여 본 발명에 따른 CML 씨모스 컨버터에 대하여 상세히 설명한다.
도 4는 본 발명에 따른 CML 씨모스 컨버터를 간략하게 나타낸 회로도이고, 도 5는 본 발명에 따른 CML 씨모스 컨버터의 출력전압을 나타낸 그래프이며, 도 6은 본 발명에 따른 CML 씨모스 컨버터의 출력전압에 의해 동작하는 인버터의 출력전압을 나타낸 그래프이다.
우선, 도 4에 도시한 바와 같이, 본 발명에 따른 CML 씨모스 컨버터는, 외부로부터 입력전원(Vin+, Vin-)을 인가받아 온/오프되는 입력단(110)과, 일정전압을 출력하는 전압제어수단(120)과, 상기 입력단(110) 및 전압제어수단(120)과 연결되고, 상기 전압제어수단(120)으로부터 인가되는 일정전압에 의해 온/오프되는 제1 스위칭 수단(M1) 및 상기 입력단(110)과 연결되고, 상기 입력단(110)으로부터 인가되는 신호에 의해 온/오프되는 제2 스위칭 수단(M2)으로 구성된다.
여기서, 상기 입력단(110)은, 게이트로 외부로부터 인가되는 직류전원(Voffset)과 디퍼런셜 신호의 신호성분이 포함된 입력전원(Vin+)을 인가받고 드레인으로 구동전원(VDD)을 인가받으며 상기 입력전원(Vin+)에 의해 온/오프되는 제3 스위칭 수단(M3) 및 게이트로 상기 직류전원(Voffset)과 디퍼런셜 신호의 역신호성분이 포함된 입력전원(Vin-)을 인가받고 드레인으로 구동전원(VDD)을 인가받으며 상기 입력전원(Vin-)에 의해 온/오프되는 제4 스위칭 수단(M4)으로 구성된다.
이때, 상기 제3 및 제4 스위칭 수단(M3, M4)은 엔모스 트랜지스터로 구성되는 것이 바람직하다.
또한, 상기 전압제어수단(120)은, 상기 CML 씨모스 컨버터의 출력전압(Vout)을 입력전압으로 사용하는 인버터(미도시함)와 동일한 인버터로 구성되며, 출력단자가 입력단자와 연결되어 출력신호를 피드백받음으로써 항상 일정전압을 갖는 인버터의 문턱전압(Threshold voltage)을 출력하게 된다.
또한, 상기 제1 스위칭 수단(M1)은, 게이트가 상기 전압제어수단(120)의 출력단자와 연결되고 드레인이 상기 제3 스위칭 수단(M3)의 소스와 연결되며 소스가 접지연결되어, 상기 전압제어수단(110)으로부터 인가되는 일정전압에 의해 턴 온되어 상기 구동전원(VDD)을 접지시킨다.
또한, 상기 제2 스위칭 수단(M2)은, 게이트가 상기 제3 스위칭 수단(M3)의 소스와 연결되고 드레인이 상기 제4 스위칭 수단(M4)의 소스와 연결되며 소스가 접지연결되어, 상기 제3 스위칭 수단(M3)으로부터 출력되는 신호에 의해 턴 온/오프된다.
이때, 상기 제1 및 제2 스위칭 수단(M1, M2)은 엔모스 트랜지스터로 구성되는 것이 바람직하다.
한편, 상기 제1 내지 제4 스위칭 수단(M1, M2, M3, M4)은 설명을 보다 용이하게 하기 위해 엔모스 트랜지스터를 사용하는 것에 대하여 설명하였지만, 이는 이에 한정되지 않고 피모스 트랜지스터 또는 엔모스 트랜지스터와 피모스 트랜지스터를 혼합하여 구성될 수 있다.
상기와 같은 구성으로 이루어진 CML 씨모스 컨버터의 동작은, 입력으로 하이 레벨의 디퍼런셜 신호의 신호성분이 포함된 입력전원(Vin+)이 상기 제3 스위칭 수단(M3)의 게이트로 인가되면, 상기 제3 스위칭 수단(M3)는 턴 온되어 상기 구동전원(VDD)에서 상기 제3 스위칭 수단(M3)의 게이트-소스간 전압 VGS3을 뺀 나머지 전압이 소스단으로 인가된다.
또한, 상기 제1 스위칭 수단(M1)는 상기 전압제어수단(120)으로부터 상기 전압제어수단(120)의 문턱전압(Threshold voltage)을 인가받게 되어 턴 온됨으로써, 상기 제3 스위칭 수단(M3)를 통해 인가되는 구동전원(VDD)을 접지연결시킨다. 이때, 상기 제1 스위칭 수단(M3)의 게이트-소스간 전압 VGS1는 하기 [수학식 1]과 같이 나타낼 수 있다.
Figure 112006056910539-pat00001
이때, 상기 인버터(inv)는, 상기 CML 씨모스 컨버터의 출력전압을 입력전압 으로 이용하여 동작하는 인버터(미도시함)와 동일한 소자를 사용하며, 상기 인버터(inv)는 출력단자가 입력단자와 연결되어 항상 상기 인버터(inv)의 문턱전압을 출력한다.
또한, 상기 제1 엔모스 트랜지스터(M1)에 흐르는 전류와 상기 제3 엔모스 트랜지스터(M3)에 흐르는 전류가 제1 전류(I1)로 동일하게 흐르므로, 상기 제1 엔모스 트랜지스터(M1)의 게이트-소스간 전압 VGS1은 상기 제3 엔모스 트랜지스터(M3)의 게이트-소스간 전압 VGS3과 같다. 이에 따라, 상기 제1 엔모스 트랜지스터(M1)의 게이트-소스간 전압 VGS1은 하기 [수학식 2]와 같이 나타낼 수 있다.
Figure 112006056910539-pat00002
상기 제4 스위칭 수단(M4)은 게이트로 로우 레벨의 디퍼런셜 신호의 역신호성분이 포함된 입력전원(Vin-)을 인가받아 턴 오프된다.
한편, 상기 제3 스위칭 수단(M3)의 소스와 제1 스위칭 수단(M1)의 접합점인 노드(N1)와 게이트가 연결된 제2 스위칭 수단(M2)은, 상기 제3 스위칭 수단(M3)을 통해 인가되는 구동전원(VDD)에 의해 턴 온되어 상기 출력전압(Vout)을 접지시켜 출력한다.
이때, 상기 제2 스위칭 수단(M2)의 게이트로 인가되는 전압은 상기 구동전 원(VDD)에서 상기 제3 스위칭 수단(M3)의 게이트-소스간 전압 VGS3을 뺀 전압이 된다.
따라서, 상기 제2 스위칭 수단(M2)의 게이트-소스간 전압 VGS2 은 하기 [수학식 3]과 같이 나타낼 수 있다.
Figure 112006056910539-pat00003
또한, 상기 제4 스위칭 수단(M4)을 통해 출력되는 출력전압(Vout)은 상기 제4 스위칭 수단(M4)의 게이트로 인가되는 입력전원(Vin-)에서 상기 제4 스위칭 수단(M4)의 게이트-소스간 전압 VGS4을 뺀 전압이 출력전압(Vout)으로 출력된다. 이는 하기 [수학식 4]와 같이 나타낼 수 있다.
Figure 112006056910539-pat00004
즉, 상기 [수학식 4]에 나타난 것과 같이, 본 발명에 따른 CML 씨모스 컨버터의 출력전압(Vout)은 입력전원(Vin+, Vin-)과 상기 전압제어수단(120)의 일정전압의 계산식에 의해 결정될 수 있다는 것을 알 수 있다.
특히, 도 5에 도시한 바와 같이, 출력전압(vout)을 0.0V에서부터 1.8V까지 변화시켜 출력하는 것이 아니라, 상기 제3 및 제4 스위칭 수단(M3, M4)의 게이트로 인가되는 입력전원(Vin+, Vin-)에 따라 상기 CML 씨모스 컨버터의 출력전압(Vout)을 입력전압으로 사용하여 동작하는 인버터의 문턱전압보다 크거나 또는 작게 출력함으로써, 상기 인버터로부터 출력되는 출력전압이 하이 또는 로우 레벨을 유지할 수 있도록 한다.
예를 들어, 만약, 도 5의 E그래프와 같이 직류전원(Voffset)이 0.8V이고 신호성분 및 역신호성분이 0V에서 ±0.3V까지 변한다고 가정할 때, 상기 신호성분이 +0.1V이고 역신호성분이 -0.1V인 시점에 상기 입력전원(Vin+, Vin-)이 각각 인가되었다면, 출력신호 Vout = -(0.9 - 0.7) + 0.6 = 0.4V로 도 5의 디퍼런셜 신호(Vdiff)가 -0.2V일때 0.4V의 출력전압(Vout)을 출력하게 된다.
이때, 상기 0.4V의 출력전압(Vout)을 인가받은 인버터는 이의 문턱전압 0.6V보다 낮은 전압을 인가받게 됨으로써, 로우 레벨의 신호가 인가되었다고 판단하여 하이 레벨의 출력전압을 출력한다.
또한, 신호성분이 -0.1V이고 역신호성분이 0.1V인 시점에 상기 입력전원(Vin+, Vin-)이 각각 인가되었다면, 출력신호 Vout = -(0.7 -0.9) + 0.6 = 0.8V로 도 5의 디퍼런셜 신호(Vdiff)가 0.2V일때 0.8V의 출력전압(Vout)을 출력하게 된다.
이에 따라, 상기 0.8V의 출력전압(Vout)을 인가받은 인버터는 이의 문턱전압 0.6V보다 높은 전압을 인가받게 됨으로써, 하이 레벨의 신호가 인가되었다고 판단하여 로우 레벨의 출력전압을 출력한다.
즉, 도 6에 도시한 바와 같이, 상기 CML 씨모스 컨버터의 출력전압(Vout)을 입력전원으로 사용하는 인버터의 출력전압(Vo)은 공정 특성이 변하여도 앞서 설명한 도 3의 D와 같이 오동작을 하지 않고, 항상 하이 또는 로우 레벨을 출력할 수 있다.
이상에서 설명한 본 발명의 바람직한 일실시예는 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이며, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
상술한 바와 같이 본 발명에 따른 CML 씨모스 컨버터는, CML 씨모스 컨버터의 출력전압을 인가받아 동작하는 인버터와 동일한 인버터를 이용하여 상기 출력전압을 상기 인버터의 문턱전압보다 낮거나 또는 높게 출력함으로써, 하이 레벨에서 로우 레벨까지 풀스윙할 수 있는 효과가 있다.

Claims (10)

  1. 외부로부터 입력전원을 인가받아 온/오프되는 입력단;
    일정전압을 출력하는 전압제어수단;
    상기 입력단 및 전압제어수단과 연결되고, 상기 전압제어수단으로부터 인가되는 일정전압에 의해 온/오프되는 제1 스위칭 수단; 및
    상기 입력단과 연결되고, 상기 입력단으로부터 인가되는 신호에 의해 온/오프되는 제2 스위칭 수단;
    을 포함하는 CML 씨모스 컨버터.
  2. 제1항에 있어서,
    상기 입력단은,
    게이트로 직류전원과 디퍼런셜 신호의 신호성분이 포함된 입력전원을 인가받고 드레인으로 구동전원을 인가받으며, 상기 입력전원에 의해 온/오프되는 제3 스위칭 수단; 및
    게이트로 상기 직류전원과 디퍼런셜 신호의 역신호성분이 포함된 입력전원을 인가받고 드레인으로 구동전원을 인가받으며, 상기 입력전원에 의해 온/오프되는 제4 스위칭 수단;
    을 포함하는 것을 특징으로 하는 CML 씨모스 컨버터.
  3. 제2항에 있어서,
    상기 제3 및 제4 스위칭 수단은 엔모스 트랜지스터인 것을 특징으로 하는 CML 씨모스 컨버터.
  4. 제1항에 있어서,
    상기 전압제어수단은 인버터인 것을 특징으로 하는 CML 씨모스 컨버터.
  5. 제4항에 있어서,
    상기 인버터는 입력단자가 출력단자와 연결된 것을 특징으로 하는 CML 씨모스 컨버터.
  6. 제5항에 있어서,
    상기 인버터는, 상기 CML 씨모스 컨버터의 출력전압을 입력전압으로 사용하는 인버터와 동일한 인버터인 것을 특징으로 하는 CML 씨모스 컨버터.
  7. 제2항에 있어서,
    상기 제1 스위칭 수단은, 게이트가 상기 전압제어수단과 연결되고 드레인이 상기 제3 스위칭 수단의 소스와 연결되며 소스가 접지연결된 것을 특징으로 하는 CML 씨모스 컨버터.
  8. 제2항에 있어서,
    상기 제2 스위칭 수단은, 게이트가 상기 제3 스위칭 수단의 소스와 연결되고 드레인이 상기 제4 스위칭 수단의 소스와 연결되며 소스가 접지연결된 것을 특징으로 하는 CML 씨모스 컨버터.
  9. 제7항에 있어서,
    상기 제1 스위칭 수단은 엔모스 트랜지스터인 것을 특징으로 하는 CML 씨모스 컨버터.
  10. 제8항에 있어서,
    상기 제2 스위칭 수단은 엔모스 트랜지스터인 것을 특징으로 하는 CML 씨모 스 컨버터.
KR1020060075092A 2006-08-09 2006-08-09 Ｃｍｌ 씨모스 컨버터 KR100770445B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060075092A KR100770445B1 (ko) 2006-08-09 2006-08-09 Ｃｍｌ 씨모스 컨버터
US11/831,348 US7405600B2 (en) 2006-08-09 2007-07-31 Current mode logic-CMOS converter
CN2007101438723A CN101123431B (zh) 2006-08-09 2007-08-03 电流型逻辑-cmos转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060075092A KR100770445B1 (ko) 2006-08-09 2006-08-09 Ｃｍｌ 씨모스 컨버터

Publications (1)

Publication Number Publication Date
KR100770445B1 true KR100770445B1 (ko) 2007-10-26

Family

ID=38815948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060075092A KR100770445B1 (ko) 2006-08-09 2006-08-09 Ｃｍｌ 씨모스 컨버터

Country Status (3)

Country Link
US (1) US7405600B2 (ko)
KR (1) KR100770445B1 (ko)
CN (1) CN101123431B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100912964B1 (ko) * 2007-09-04 2009-08-20 주식회사 하이닉스반도체 Ｃｍｌ－ｃｍｏｓ 변환기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213065A (en) 1977-03-15 1980-07-15 Hughes Microelectronics Limited Device for providing a selectively variable proportion of an electrical signal
US5140195A (en) 1989-11-09 1992-08-18 Nec Corporation Level converting circuit with a bypass transistor
JPH07312092A (ja) * 1994-05-03 1995-11-28 Sgs Thomson Microelettronica Spa ヒステリシスを有するセンス増幅器
JPH09186564A (ja) * 1995-10-02 1997-07-15 Northern Telecom Ltd Ｃｍｏｓディジタル制御ｃｌｍ／ｅｃｌクロック移相器
US5825229A (en) 1995-01-31 1998-10-20 Co. Ri. M.Me--Consorzio Per la Ricera Sulla Microelectronica Nel Mezzogiorno Electronically tunable voltage level shifter and amplifier therefor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4409453A1 (de) * 1994-03-18 1995-09-21 Thomson Brandt Gmbh BiCMOS-Pegelwandler ECL-CMOS
JP3003625B2 (ja) 1997-06-05 2000-01-31 日本電気株式会社 Ｃｍｌｃｍｏｓ変換回路
US5942917A (en) * 1997-12-29 1999-08-24 Intel Corporation High speed ratioed CMOS logic structures for a pulsed input environment
KR20030078334A (ko) 2002-03-29 2003-10-08 주식회사 하이닉스반도체 반도체 소자의 차동증폭형 입력 버퍼
JP3976665B2 (ja) * 2002-11-20 2007-09-19 富士通株式会社 バッファ回路装置
US7224189B1 (en) * 2005-01-14 2007-05-29 National Semiconductor Corporation AC/DC coupling input network with low-power common-mode correction for current-mode-logic drivers
US20080024172A1 (en) * 2006-07-26 2008-01-31 Parade Technologies, Ltd. Actively Compensated Buffering for High Speed Current Mode Logic Data Path

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213065A (en) 1977-03-15 1980-07-15 Hughes Microelectronics Limited Device for providing a selectively variable proportion of an electrical signal
US5140195A (en) 1989-11-09 1992-08-18 Nec Corporation Level converting circuit with a bypass transistor
JPH07312092A (ja) * 1994-05-03 1995-11-28 Sgs Thomson Microelettronica Spa ヒステリシスを有するセンス増幅器
US5825229A (en) 1995-01-31 1998-10-20 Co. Ri. M.Me--Consorzio Per la Ricera Sulla Microelectronica Nel Mezzogiorno Electronically tunable voltage level shifter and amplifier therefor
JPH09186564A (ja) * 1995-10-02 1997-07-15 Northern Telecom Ltd Ｃｍｏｓディジタル制御ｃｌｍ／ｅｃｌクロック移相器

Also Published As

Publication number Publication date
US20080036496A1 (en) 2008-02-14
CN101123431A (zh) 2008-02-13
US7405600B2 (en) 2008-07-29
CN101123431B (zh) 2010-09-01

Similar Documents

Publication Publication Date Title
JP3152867B2 (ja) レベルシフト半導体装置
KR101652824B1 (ko) 와이드 전압 레인지용 출력 드라이버
US6791391B2 (en) Level shifting circuit
US20050174158A1 (en) Bidirectional level shifter
EP1326342B1 (en) Level shift circuit for transmitting signal from leading edge to trailing edge of input signal
TW201742378A (zh) 半導體裝置
JP2006279517A (ja) 電圧レベル変換回路及び半導体集積回路装置
US6906552B2 (en) System and method utilizing a one-stage level shift circuit
JP4027936B2 (ja) 半導体装置
US9660651B2 (en) Level shift circuit
WO2018055666A1 (ja) インターフェース回路
CN106712765B (zh) 一种基于cmos工艺的pecl发送器接口电路
KR100770445B1 (ko) Ｃｍｌ 씨모스 컨버터
CN110581648B (zh) 电压转换器电路和用于电压转换的系统
JP4958434B2 (ja) 電圧選択回路
US8860461B2 (en) Voltage level shifter, decoupler for a voltage level shifter, and voltage shifting method
JP4774287B2 (ja) 出力回路
JP2788890B2 (ja) レベルシフト回路
US7746146B2 (en) Junction field effect transistor input buffer level shifting circuit
JP4588436B2 (ja) レベルシフタ回路
US10763849B2 (en) Semiconductor integrated circuit
US8503136B2 (en) Protecting circuit and control circuit for reducing leakage current
KR20050011650A (ko) 레벨 다운 회로를 포함하는 인터페이스 회로
US20100295576A1 (en) Circuit Arrangement and Method for Shifting a Voltage Level
TWM528035U (zh) 電位轉換器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 12