[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100764369B1 - ESD protection circuit and tuner having same - Google Patents

ESD protection circuit and tuner having same Download PDF

Info

Publication number
KR100764369B1
KR100764369B1 KR1020060077584A KR20060077584A KR100764369B1 KR 100764369 B1 KR100764369 B1 KR 100764369B1 KR 1020060077584 A KR1020060077584 A KR 1020060077584A KR 20060077584 A KR20060077584 A KR 20060077584A KR 100764369 B1 KR100764369 B1 KR 100764369B1
Authority
KR
South Korea
Prior art keywords
esd protection
terminal
bias voltage
signal
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020060077584A
Other languages
Korean (ko)
Inventor
윤현필
박성동
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060077584A priority Critical patent/KR100764369B1/en
Application granted granted Critical
Publication of KR100764369B1 publication Critical patent/KR100764369B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0067—Devices for protecting against damage from electrostatic discharge
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/06—Driving or adjusting arrangements; combined with other driving or adjusting arrangements, e.g. of gain control
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0064—Earth or grounding circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 입력되는 양의 정전기 방전 및 음의 정전기 방전 모두로부터 연결된 기기 또는 회로 등을 보호할 수 있는 ESD 보호회로와 이를 구비하는 튜너에 관한 것이다.The present invention relates to an ESD protection circuit and a tuner having the same that can protect a connected device or circuit from both positive and negative static discharges.

본 발명은, 신호입력단과 신호출력단이 접속되는 제1 접속노드에서 접지로 연결되어, 상기 신호입력단으로부터 입력되는 양의 정전기를 접지로 바이패스하는 제1 ESD 보호부 및 상기 제1 접속노드에서 접지로 연결되어, 상기 신호입력단으로부터 입력되는 음의 정전기를 접지로 바이패스하는 제2 ESD 보호부를 포함하는 ESD 보호회로와 이를 구비하는 튜너를 제공한다.The present invention is connected to ground at a first connection node to which a signal input terminal and a signal output terminal are connected, and the first ESD protection unit for bypassing the positive static electricity input from the signal input terminal to the ground and the ground at the first connection node. Is connected to, and provides an ESD protection circuit including a second ESD protection unit for bypassing the negative static electricity input from the signal input to the ground and a tuner having the same.

본 발명에 따르면, 정전기가 신호입력단을 통하여 유입되는 경우, 상기 정전기의 종류에 관계없이 연결된 기기 또는 회로 등을 보호할 수 있다.According to the present invention, when static electricity flows through the signal input terminal, it is possible to protect the connected device or the circuit, etc. regardless of the type of static electricity.

Description

ＥＳＤ 보호회로 및 이를 구비하는 튜너{ESD PROTECTION CIRCUIT AND TUNER WITH THE SAME}ESD protection circuit and tuner having the same {ESD PROTECTION CIRCUIT AND TUNER WITH THE SAME}

도 1은 종래기술에 따른 ESD 보호회로를 구비한 튜너의 블럭도.1 is a block diagram of a tuner having an ESD protection circuit according to the prior art.

도 2는 본 발명의 실시형태에 따른 ESD 보호회로 및 이를 구비하는 튜너의 블럭도.2 is a block diagram of an ESD protection circuit and a tuner having the same according to an embodiment of the present invention.

도 3은 도 2의 ESD 보호회로의 입력신호와 출력신호의 관계를 도시하는 그래프.3 is a graph showing a relationship between an input signal and an output signal of the ESD protection circuit of FIG.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100: ESD 보호회로 1000: 튜너100: ESD protection circuit 1000: tuner

110: 제1 ESD 보호부 111: 제1 다이오드110: first ESD protection unit 111: first diode

112: 제너 다이오드 113: 인덕터112: zener diode 113: inductor

114, 115: 저항 120: 제2 ESD 보호부114, 115: Resistor 120: Second ESD Protection

121: 제2 다이오드 130: 입력 커플링 커패시터121: second diode 130: input coupling capacitor

140: 입력 커플링 커패시터 200: 튜너부140: input coupling capacitor 200: tuner portion

V1 : 제1 바이어스 전압 V2: 제2 바이어스 전압V1: first bias voltage V2: second bias voltage

본 발명은 정전기 방전(ESD: ElectroStatic Discharge) 보호회로와 이를 구비하는 튜너에 관한 것으로, 더욱 상세하게는, 입력되는 양의 정전기 방전 및 음의 정전기 방전 모두로부터 연결된 기기 또는 회로 등을 보호할 수 있는 ESD 보호회로와 이를 구비하는 튜너에 관한 것이다.The present invention relates to an electrostatic discharge (ESD) protection circuit and a tuner having the same, and more particularly, to protect a connected device or a circuit from both positive and negative static discharges. An ESD protection circuit and a tuner having the same.

일반적으로, 정전기가 인체 또는 기계에 모이기 시작하여 정전기에 의하여 전위차가 상승하다가 정전기가 갑자기 전위가 낮은 곳으로 흐르는 현상을 정전기 방전(ElecroStatic Discharge, 이하 'ESD'라 함)이라 한다. ESD는 수 kV에서 수십 kV 정도의 높은 전압을 가지며, 수 μS의 짧은 시간 동안 방전하는 특징이 있다.In general, a phenomenon in which static electricity starts to collect in a human body or a machine, and a potential difference increases due to static electricity, and then the static electricity suddenly flows to a low potential is called an electrostatic discharge (ESD). ESD has a high voltage from several kV to several tens of kV and discharges for a short time of several μS.

이러한 ESD에 의한 영향을 받을 수 있는 장치에는 ESD에 대하여 내성을 갖도록 ESD에 대한 보호회로를 구비하여야 하며, 예를 들어, 튜너 등과 같은 장치에서 안테나를 통해서 ESD에 의한 고전압이 입력되는 경우에는, 상기 ESD에 의한 전압이 튜너 내부의 회로 소자의 내압보다 훨씬 높기 때문에 튜너 내부의 회로가 파괴되어 고장을 초래하므로, 이를 방지하기 위한 ESD 보호회로를 추가하여야 한다.A device that may be affected by the ESD should be provided with a protection circuit for ESD to be resistant to the ESD, for example, when a high voltage by the ESD is input through the antenna in the device, such as a tuner, Since the voltage caused by the ESD is much higher than the breakdown voltage of the circuit elements inside the tuner, the circuit inside the tuner is destroyed and causes a failure, so an ESD protection circuit must be added to prevent this.

도 1은 종래기술에 따른 ESD 보호회로를 구비한 튜너의 블럭도이다.1 is a block diagram of a tuner having an ESD protection circuit according to the prior art.

도 1을 참조하면, 종래기술에 따른 ESD 보호회로를 구비한 튜너(10)는, 안테나(ANT)와 튜너부(12) 사이에 연결되어 상기 안테나(ANT)에서 입력되는 신호의 직 류 성분을 차단하는 커패시터(11a)와, 상기 커패시터(11a)와 상기 튜너부(12)의 연결단에 연결된 캐소드 및 접지에 연결된 애노드를 갖는 다이오드(11b)를 포함한다.Referring to FIG. 1, a tuner 10 having an ESD protection circuit according to the related art is connected between an antenna ANT and a tuner unit 12 to determine a direct current component of a signal input from the antenna ANT. And a capacitor 11a for blocking, and a diode 11b having a cathode connected to the connection terminal of the capacitor 11a and the tuner unit 12 and an anode connected to ground.

상기 다이오드(11b)에 음의 정전기가 유입되면, 상기 다이오드(11b)는 캐소드가 애노드보다 더 낮은 전위를 가지므로, 상기 음의 정전기는 접지쪽으로 바이패스되어 상기 튜너부(12)를 보호한다. When negative static electricity flows into the diode 11b, since the cathode of the diode 11b has a lower potential than the anode, the negative static electricity is bypassed toward the ground to protect the tuner portion 12.

그런데, 상기 다이오드(11b)에 양의 정전기가 유입되면, 상기 다이오드(11b)는 캐소드가 애노드보다 더 높은 전위를 가지므로, 상기 다이오드(11b)는 턴오프 상태가 된다. 따라서, 상기 양의 정전기는 접지쪽으로 바이패스하지 못하고 상기 튜너부(12)에 유입되어 상기 튜너부(12)의 손상을 야기하는 문제점이 있다.However, when positive static electricity flows into the diode 11b, the diode 11b has a higher potential than the anode, so the diode 11b is turned off. Therefore, there is a problem that the positive static electricity is not bypassed toward the ground and flows into the tuner 12 to cause damage to the tuner 12.

본 발명에 따른 실시형태는 상술한 종래 기술의 문제를 해결하기 위한 것으로서, 그 목적은 음의 정전기 방전 뿐만 아니라 양의 정전기 방전 모두로부터 연결된 기기 또는 회로 등을 보호할 수 있는 ESD 보호회로와 이를 구비하는 튜너를 제공하는 데 있다.Embodiment according to the present invention is to solve the above-described problems of the prior art, the object of which is provided with an ESD protection circuit that can protect not only negative electrostatic discharge but also connected devices or circuits from both positive electrostatic discharge and the like To provide a tuner.

상기한 기술적 과제를 달성하기 위해서, 신호입력단과 신호출력단이 접속되는 제1 접속노드에서 접지로 연결되어, 상기 신호입력단으로부터 입력되는 양의 정전기를 접지로 바이패스하는 제1 ESD 보호부 및 상기 제1 접속노드에서 접지로 연 결되어, 상기 신호입력단으로부터 입력되는 음의 정전기를 접지로 바이패스하는 제2 ESD 보호부를 포함하는 ESD 보호회로를 제공한다.In order to achieve the above technical problem, the first ESD protection unit and the first is connected to the ground from the first connection node to which the signal input terminal and the signal output terminal is connected, and bypasses the positive static electricity input from the signal input terminal to ground; 1 is connected to ground at a connection node, and provides an ESD protection circuit including a second ESD protection unit for bypassing negative static electricity input from the signal input terminal to ground.

상기 제1 ESD 보호부는, 상기 제1 접속노드 및 제2 바이어스 전압단에 연결된 애노드(anode)와 제1 바이어스 전압단에 연결된 캐소드(cathode)를 갖는 제1 다이오드 및 상기 제1 다이오드의 캐소드와 상기 제1 바이어스 전압단이 연결되는 제2 접속노드에 연결된 캐소드와 상기 접지에 연결된 애노드를 갖는 제너 다이오드를 포함하는 것을 특징으로 한다.The first ESD protection unit may include a first diode having an anode connected to the first connection node and a second bias voltage terminal, a cathode connected to a first bias voltage terminal, and a cathode of the first diode and the cathode; And a Zener diode having a cathode connected to the second connection node to which the first bias voltage terminal is connected, and an anode connected to the ground.

상기 제2 ESD 보호부는, 상기 제1 접속노드에 연결된 캐소드와 접지에 연결된 애노드를 갖는 제2 다이오드를 포함하는 것을 특징으로 한다.The second ESD protection unit may include a second diode having a cathode connected to the first connection node and an anode connected to ground.

상기 제2 바이어스 전압은 상기 제1 바이어스 전압보다 낮게 설정되는 것을 특징으로 한다.The second bias voltage may be set lower than the first bias voltage.

상기 제1 ESD 보호부는, 상기 제너 다이오드의 애노드와 상기 접지 사이에 연결되는 인덕터를 더 포함하는 것을 특징으로 한다.The first ESD protection unit may further include an inductor connected between the anode of the zener diode and the ground.

상기 제2 바이어스 전압단과 상기 제1 접속노드 사이에 연결되어, 상기 신호입력단에서 상기 제2 바이어스 전압단으로 유입되는 신호를 차단하는 저항을 더 포함하는 것을 특징으로 한다.And a resistor connected between the second bias voltage terminal and the first connection node to block a signal flowing from the signal input terminal to the second bias voltage terminal.

상기 제1 바이어스 전압단과 상기 제2 접속노드 사이에 연결되어, 상기 신호입력단에서 상기 제1 바이어스 전압단으로 유입되는 정전기를 차단하는 저항을 더 포함하는 것을 특징으로 한다.And a resistor connected between the first bias voltage terminal and the second connection node to block static electricity flowing from the signal input terminal to the first bias voltage terminal.

상기 신호입력단과 상기 제1 접속노드 사이에 연결되어, 상기 신호입력단에 서 입력되는 신호를 커플링하는 입력 커플링 커패시터 및 상기 신호출력단과 상기 제1 접속노드 사이에 연결되어, 상기 신호출력단으로 출력되는 신호를 커플링하는 출력 커플링 커패시터를 더 포함하는 것을 특징으로 한다.An input coupling capacitor connected between the signal input terminal and the first connection node, the input coupling capacitor coupling a signal input from the signal input terminal, and connected between the signal output terminal and the first connection node and outputted to the signal output terminal. It further comprises an output coupling capacitor for coupling the signal to be.

또한, 본 발명은, 신호입력단과 신호출력단이 접속되는 제1 접속노드에서 접지로 연결되어, 상기 신호입력단으로부터 입력되는 양의 정전기를 접지로 바이패스하는 제1 ESD 보호부 및 상기 제1 ESD 보호부의 신호출력단에서 입력되는 신호를 튜닝하여 출력하는 튜너부를 포함하는 튜너를 제공한다.The present invention also provides a first ESD protection unit and a first ESD protection unit connected to ground at a first connection node to which a signal input terminal and a signal output terminal are connected to bypass positive static electricity input from the signal input terminal to ground. Provided is a tuner including a tuner unit for tuning and outputting a signal input from a negative signal output terminal.

상기 제1 접속노드에서 접지로 연결되어, 상기 신호입력단으로부터 입력되는 음의 정전기를 상기 접지로 바이패스하는 제2 ESD 보호부를 더 포함하는 것을 특징으로 한다.And a second ESD protection unit connected to the ground at the first connection node to bypass negative static electricity input from the signal input terminal to the ground.

상기 제1 ESD 보호부는, 상기 제1 접속노드 및 제2 바이어스 전압단에 연결된 애노드와 제1 바이어스 전압단에 연결된 캐소드를 갖는 제1 다이오드 및 상기 제1 다이오드의 캐소드와 상기 제1 바이어스 전압단이 연결되는 제2 접속노드에 연결된 캐소드와 상기 접지에 연결된 애노드를 갖는 제너 다이오드를 포함하는 것을 특징으로 한다.The first ESD protection unit may include a first diode having an anode connected to the first connection node and a second bias voltage terminal, a cathode connected to a first bias voltage terminal, and a cathode of the first diode and the first bias voltage terminal. And a zener diode having a cathode connected to the second connection node to be connected and an anode connected to the ground.

상기 제2 ESD 보호부는, 상기 제1 접속노드에 연결된 캐소드와 접지에 연결된 애노드를 갖는 제2 다이오드를 포함하는 것을 특징으로 한다.The second ESD protection unit may include a second diode having a cathode connected to the first connection node and an anode connected to ground.

상기 제2 바이어스 전압은 상기 제1 바이어스 전압보다 낮게 설정되는 것을 특징으로 한다.The second bias voltage may be set lower than the first bias voltage.

상기 제1 ESD 보호부는, 상기 제너 다이오드의 애노드와 상기 접지 사이에 연결되는 인덕터를 더 포함하는 것을 특징으로 한다.The first ESD protection unit may further include an inductor connected between the anode of the zener diode and the ground.

상기 제2 바이어스 전압단과 상기 제1 접속노드 사이에 연결되어, 상기 신호입력단에서 상기 제2 바이어스 전압단으로 유입되는 신호를 차단하는 저항을 더 포함하는 것을 특징으로 한다.And a resistor connected between the second bias voltage terminal and the first connection node to block a signal flowing from the signal input terminal to the second bias voltage terminal.

상기 제1 바이어스 전압단과 상기 제2 접속노드 사이에 연결되어, 상기 신호입력단에서 상기 제1 바이어스 전압단으로 유입하는 정전기를 차단하는 저항을 더 포함하는 것을 특징으로 한다.And a resistor connected between the first bias voltage terminal and the second connection node to block static electricity flowing from the signal input terminal to the first bias voltage terminal.

상기 신호입력단과 상기 제1 접속노드 사이에 연결되어, 상기 신호입력단에서 입력되는 신호를 커플링하는 입력 커플링 커패시터 및 상기 신호출력단과 상기 제1 접속노드 사이에 연결되어, 상기 신호출력단으로 출력되는 신호를 커플링하는 출력 커플링 커패시터를 더 포함하는 것을 특징으로 한다.An input coupling capacitor connected between the signal input terminal and the first connection node, the input coupling capacitor coupling a signal input from the signal input terminal, and connected between the signal output terminal and the first connection node and outputted to the signal output terminal. And an output coupling capacitor for coupling the signal.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시형태를 더욱 상세하게 설명한다. Hereinafter, various embodiments of the present invention will be described in more detail with reference to the accompanying drawings.

도 2는 본 발명의 실시형태에 따른 ESD 보호회로 및 이를 구비하는 튜너의 블럭도이다.2 is a block diagram of an ESD protection circuit and a tuner having the same according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 실시형태에 따른 ESD 보호회로를 구비하는 튜너(1000)는, 상기 신호입력단과 신호출력단이 접속되는 제1 접속노드와 접지 사이 에 연결되어 상기 신호입력단으로부터 입력되는 양의 정전기를 상기 접지로 바이패스하는 제1 ESD 보호부(110), 상기 제1 접속노드와 접지 사이에 연결되어 상기 신호입력단으로부터 입력되는 음의 정전기를 상기 접지로 바이패스하는 제2 ESD 보호부(120), 상기 신호입력단과 상기 제1 접속노드 사이에 연결된 입력 커플링 커패시터(130) 및 상기 신호출력단과 상기 제1 접속노드 사이에 연결된 출력 커플링 커패시터(140)를 포함하는 ESD 보호회로(100)와, 상기 ESD 보호회로(100)의 신호출력단에 연결되어 상기 신호출력단에서 입력되는 신호를 튜닝하여 출력하는 튜닝부(200)를 구비한다.Referring to FIG. 2, a tuner 1000 including an ESD protection circuit according to an embodiment of the present invention is connected between a first connection node to which the signal input terminal and a signal output terminal are connected, and is input from the signal input terminal. A first ESD protection unit 110 for bypassing positive static electricity to the ground; a second ESD protection connected between the first connection node and the ground to bypass negative static electricity input from the signal input terminal to the ground; ESD protection circuit including a unit 120, an input coupling capacitor 130 connected between the signal input terminal and the first connection node and an output coupling capacitor 140 connected between the signal output terminal and the first connection node. And a tuning unit 200 connected to the signal output terminal of the ESD protection circuit 100 to tune and output a signal input from the signal output terminal.

상기 제1 ESD 보호부(110)는 상기 제1 접속노드에 연결된 애노드와 제1 바이어스 전압(V1)단에 연결된 캐소드를 갖는 제1 다이오드(111)와, 상기 제1 바이어스 전압(V1)단과 상기 제1 다이오드(111)의 캐소드가 접속되는 제2 접속노드에 연결된 캐소드 및 접지에 연결된 애노드를 구비하는 제너 다이오드(112)를 포함하며, 상기 제1 접속노드는 제2 바이어스 접압(V2)단에 연결된다.The first ESD protection unit 110 includes a first diode 111 having an anode connected to the first connection node and a cathode connected to a first bias voltage V1, the first bias voltage V1, and the first bias voltage V1. And a Zener diode 112 having a cathode connected to the second connection node to which the cathode of the first diode 111 is connected, and an anode connected to the ground, wherein the first connection node is connected to the second bias voltage V2. Connected.

또한, 상기 제1 ESD 보호부(110)는 상기 제너 다이오드(112)의 애노드와 접지 사이에 연결되는 인덕터(113), 상기 제2 바이어스 전압(V1)단과 상기 제1 접속노드 사이에 연결된 저항(114), 상기 제1 바이어스 전압(V1)단과 상기 제2 접속노드 사이에 연결된 저항(115)을 더 포함한다.In addition, the first ESD protection unit 110 may include an inductor 113 connected between the anode of the zener diode 112 and the ground, a resistor connected between the second bias voltage V1 terminal and the first connection node. 114) and a resistor 115 connected between the first bias voltage V1 terminal and the second connection node.

한편, 상기 제2 ESD 보호부(120)는 상기 제1 접속노드에 연결된 캐소드와 접지에 연결된 애노드를 구비한 제2 다이오드(121)를 포함한다.Meanwhile, the second ESD protection part 120 includes a second diode 121 having a cathode connected to the first connection node and an anode connected to ground.

도 3은 도 2의 ESD 보호회로의 입력신호와 출력신호의 관계를 도시하는 그래프이다.FIG. 3 is a graph illustrating a relationship between an input signal and an output signal of the ESD protection circuit of FIG. 2.

도 3은 도 2의 신호입력단에서 입력되는 신호의 전압레벨에 따라 도 2의 신호출력단에서 출력되는 신호의 전압레벨 관계를 도시한다.FIG. 3 illustrates a relationship between voltage levels of signals output from the signal output terminal of FIG. 2 according to voltage levels of signals input from the signal input terminal of FIG. 2.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태에 따른 작용 및 효과에 대하여 더욱 상세하게 설명한다. Hereinafter, with reference to the accompanying drawings will be described in more detail with respect to the operation and effect according to the embodiment of the present invention.

먼저, 신호입력단으로부터의 신호 입력이 없는 경우, 본 발명의 실시형태에 따른 ESD 보호회로의 상태를 도 2를 참조하여 설명한다.First, when there is no signal input from the signal input terminal, the state of the ESD protection circuit according to the embodiment of the present invention will be described with reference to FIG.

도 2에서, 제1 바이어스 전압(V1)과 제2 바이어스 전압(V2)은 모두 양의 전압을 가지며, 또한, 상기 제2 바이어스 전압(V2)이 제1 바이어스 전압(V1)보다 낮은 값을 가지도록 설정된다.In FIG. 2, both the first bias voltage V1 and the second bias voltage V2 have positive voltages, and the second bias voltage V2 has a lower value than the first bias voltage V1. It is set to.

이에 따라, 상기 제1 ESD 보호부(110)의 제1 다이오드(111)는 캐소드가 상기 제1 바이어스 전압(V1)단에 연결되고 애노드가 상기 제2 바이어스 전압(V2)단에 연결되므로 캐소드의 전압이 애노드의 전압보다 높아 턴오프 상태를 유지한다.Accordingly, since the cathode is connected to the first bias voltage V1 terminal and the anode is connected to the second bias voltage V2 terminal, the first diode 111 of the first ESD protection unit 110 is connected to the cathode of the cathode. The voltage is higher than the voltage of the anode to keep it turned off.

그리고, 제1 ESD 보호부(110)의 제너 다이오드(112)는 캐소드가 상기 제1 바이어스 전압(V1)단에 연결되고 애노드가 접지에 연결되므로, 캐소드의 전압이 애노드의 전압보다 높아 턴오프 상태를 유지한다.In addition, since the cathode is connected to the first bias voltage V1 and the anode is connected to ground, the zener diode 112 of the first ESD protection unit 110 is turned off because the voltage of the cathode is higher than that of the anode. Keep it.

또한, 상기 제2 ESD 보호부(120)의 제2 다이오드(121)는 캐소드가 상기 제2 바이어스 전압(V2)단에 연결되고 애노드가 접지에 연결되므로, 캐소드의 전압이 애노드의 전압보다 높아 턴오프 상태를 유지한다.In addition, since the cathode is connected to the second bias voltage (V2) terminal and the anode is connected to ground, the second diode 121 of the second ESD protection unit 120 is turned higher than the voltage of the anode. Keep off.

즉, 신호입력단에 신호가 입력되지 않는 경우, 상기 다이오드들(111, 112, 121)은 턴오프 상태에 있다.That is, when no signal is input to the signal input terminal, the diodes 111, 112, and 121 are turned off.

다음으로, 정상적인 신호가 신호입력단으로부터 입력되는 경우, 본 발명의 실시형태에 따른 ESD 보호회로의 동작을 설명한다.Next, when a normal signal is input from the signal input terminal, the operation of the ESD protection circuit according to the embodiment of the present invention will be described.

상기 신호가 튜너와 같은 기기에서 안테나에서 수신되는 RF 신호인 경우, 대략 -15dBmV ~ 15dBmV(1.8mV ~ 5.8mV)의 전압레벨을 갖는다. 따라서, 이와 같은 전압레벨을 갖는 신호가 신호입력단으로 입력되면, 상기 신호는 입력 커플링 커패시터(130)를 통하여 커플링되어 상기 제1 ESD 보호부(110) 및 상기 제2 ESD 보호부(120)에 전달된다.When the signal is an RF signal received from an antenna in a device such as a tuner, the signal has a voltage level of approximately -15 dBmV to 15 dBmV (1.8 mV to 5.8 mV). Therefore, when a signal having such a voltage level is input to the signal input terminal, the signal is coupled through the input coupling capacitor 130 to the first ESD protection unit 110 and the second ESD protection unit 120. Is passed on.

상기 제1 ESD 보호부(110)의 제1 다이오드(111)의 아노드에 상기 신호가 입력되어도, 상기 제1 다이오드(111)의 캐소드가 제1 바이어스 전압(V1)이 인가되어 있고 애노드가 제2 바이어스 전압(V2)이 인가되어 있으므로, 상기 제1 바이어스 전압(V1)이 상기 제2 바이어스 전압(V2)보다 상기 신호의 전압레벨 이상 더 크게 설정되어 있다면, 상기 제1 다이오드(111)는 턴오프 상태를 유지한다.Even when the signal is input to the anode of the first diode 111 of the first ESD protection unit 110, the cathode of the first diode 111 is applied with the first bias voltage V1 and the anode is made of the anode. Since the second bias voltage V2 is applied, if the first bias voltage V1 is set to be greater than or equal to the voltage level of the signal than the second bias voltage V2, the first diode 111 is turned on. Keep off.

또한, 상기 제2 ESD 보호부(120)의 제2 다이오드(121)의 캐소드에 상기 신호가 입력되어도, 상기 제2 다이오드(121)의 캐소드가 제2 바이어스 전압(V2)이 인가되어 있으므로, 상기 제2 바이어스 전압(V2)이 상기 신호의 전압레벨보다 더 크게 설정되어 있다면, 상기 제2 다이오드(121)는 턴오프 상태를 유지한다.Further, even when the signal is input to the cathode of the second diode 121 of the second ESD protection unit 120, the cathode of the second diode 121 is applied with the second bias voltage V2. If the second bias voltage V2 is set to be greater than the voltage level of the signal, the second diode 121 maintains a turn-off state.

따라서, 상기 다이오드(111, 121)가 모두 턴오프 상태에 있으므로, 상기 제1 ESD 보호부(110) 및 상기 제2 ESD 보호부(120)는 접지쪽으로 전류 경로를 형성하지 않으며, 이에 따라 상기 신호는 제1 ESD 보호부(110) 및 제1 ESD 보호부(120)에서 손실없이 튜너부(200)로 공급된다.Therefore, since the diodes 111 and 121 are both turned off, the first ESD protection unit 110 and the second ESD protection unit 120 do not form a current path toward the ground, and thus the signal Is supplied to the tuner unit 200 without loss from the first ESD protection unit 110 and the first ESD protection unit 120.

이와 같은 동작을 위하여, 제2 바이어스 전압(V2)과 제1 바이어스 전압(V1)은 정상적인 신호에 의해 상기 다이오드(111, 121)가 턴온되지 않도록 상기 정상적인 신호의 전압레벨을 고려하여 적절하게 설정된다.For this operation, the second bias voltage V2 and the first bias voltage V1 are appropriately set in consideration of the voltage level of the normal signal so that the diodes 111 and 121 are not turned on by the normal signal. .

그리고, 본 발명의 실시형태에 따른 ESD 보호회로(100)는 상기 제2 바이어스 전압(V2)단과 상기 제1 다이오드(111)의 애노드 사이에 연결된 저항(114)을 더 포함하며, 상기 저항(114)은 상기 제2 바이어스 전압(V2)단으로 상기 신호가 유입하는 것을 차단함으로써, 상기 신호의 손실을 방지한다.In addition, the ESD protection circuit 100 according to the embodiment of the present invention further includes a resistor 114 connected between the second bias voltage V2 terminal and the anode of the first diode 111. ) Prevents the loss of the signal by blocking the flow of the signal to the second bias voltage (V2) terminal.

또한, 본 발명의 실시형태에 따른 ESD 보호회로(100)는 상기 제2 바이어스 전압(V2)단과 상기 신호출력단 사이에 커패시터(140)를 더 포함하여 상기 신호출력단으로부터의 신호를 커플링한다.In addition, the ESD protection circuit 100 according to an embodiment of the present invention further includes a capacitor 140 between the second bias voltage V2 terminal and the signal output terminal to couple the signal from the signal output terminal.

한편, 상기 제1 ESD 보호부(110)의 제너 다이오드(112)는 일반적인 다이오드보다 큰 내부 커패시턴스(C)를 가진다. 정상적인 신호에 대하여 상기 제1 다이오 드(111)가 턴오프되어 있으므로, 상기 제너 다이오드(112)의 내부 커패시턴스(C)가 상기 신호에 영향을 주는 것이 방지된다. 그러나, 상기 제1 다이오드(111)는 턴오프상태에서도 미량의 전류가 흐르므로, 상기 제너 다이오드(112)의 내부 커패시턴스(C)의 상기 신호에 대한 영향을 완전히 제거하지 못한다.Meanwhile, the zener diode 112 of the first ESD protection unit 110 has a larger internal capacitance C than the general diode. Since the first diode 111 is turned off with respect to the normal signal, the internal capacitance C of the zener diode 112 is prevented from affecting the signal. However, since a small amount of current flows even in the turn-off state, the first diode 111 does not completely remove the influence of the internal capacitance C of the zener diode 112 on the signal.

이와 같은 제너 다이오드(112)의 내부 커패시턴스(C)에 의한 영향을 최소화하기 위하여 본 발명의 실시형태에 따른 ESD 보호회로(100)는 상기 제너 다이오드(112)와 접지 사이에 연결되는 인덕터(113)를 더 구비한다.In order to minimize the influence of the internal capacitance C of the zener diode 112 as described above, the ESD protection circuit 100 according to the embodiment of the present invention is connected to the zener diode 112 and the ground inductor 113. It is further provided.

상기 인덕터(113)는 소정의 인덕턴스(L)을 가지며 상기 제너 다이오드(112)와의 직렬연결된다. 이에 따라, 상기 인덕터(113)와 상기 제너 다이오드(112)에 의한 임피던스의 리액턴스 성분은 ωL-1/ω 가 된다.The inductor 113 has a predetermined inductance L and is connected in series with the zener diode 112. Accordingly, the reactance component of the impedance by the inductor 113 and the zener diode 112 is ωL-1 / ω.

상기 리액턴스 성분의 크기가 클수록 상기 신호의 손상이 더 커지므로, 상기 인덕터(113)의 인덕턴스(L)를 상기 리액턴스 성분의 크기가 최소가 되는 인덕턴스로 설정한다. 상기 제너 다이오드(112)의 내부 커패시턴스(C)는 사용되는 제너 다이오드의 제품에 따라 사전에 설정되어 있는 값이므로, 상기 인덕터(113)의 인덕턴스(L)는 상기 신호의 주파수대역을 고려하여 적절하게 설정된다.The greater the magnitude of the reactance component, the greater the damage of the signal, so that the inductance L of the inductor 113 is set to an inductance of which the magnitude of the reactance component is minimum. Since the internal capacitance C of the zener diode 112 is a value set in advance according to the product of the zener diode used, the inductance L of the inductor 113 is appropriately considered in consideration of the frequency band of the signal. Is set.

따라서, 상기 인덕터(113)를 상기 제너 다이오드(112)와 접지 사이에 연결함으로써, 상기 신호는 상기 제너 다이오드(112)의 내부 커패시턴스에 의한 신호의 손상 없이 신호출력단으로 출력될 수 있다.Therefore, by connecting the inductor 113 between the zener diode 112 and the ground, the signal can be output to the signal output terminal without damaging the signal by the internal capacitance of the zener diode 112.

이와 같이, 본 발명의 실시형태에 따른 ESD 보호회로는 정상적인 신호가 신 호입력단으로부터 입력되는 경우, 상기 신호를 손실과 손상 없이 신호출력단을 통해 튜너부로 출력할 수 있다.As such, when the normal signal is input from the signal input terminal, the ESD protection circuit according to the embodiment of the present invention may output the signal to the tuner unit through the signal output terminal without loss and damage.

다음으로, 정전기가 신호입력단으로 유입하는 경우, 본 발명의 실시형태에 따른 ESD 보호회로(100)의 동작을 설명한다.Next, when the static electricity flows into the signal input terminal, the operation of the ESD protection circuit 100 according to the embodiment of the present invention will be described.

상기 정전기는 입력 커플링 커패시터(130)를 통해 상기 제1 ESD 보호부(110) 및 상기 제2 ESD 보호부(120)로 유입된다.The static electricity flows into the first ESD protection unit 110 and the second ESD protection unit 120 through an input coupling capacitor 130.

먼저, 양의 정전기가 상기 신호입력단으로부터 유입되는 경우에는, 양의 정전기에 의해 양의 고전압을 갖는 신호가 상기 신호입력단으로 입력된다. 따라서, 상기 제2 ESD 보호부(120)의 제2 다이오드(121)는 캐소드의 전압이 애노드의 전압보다 높아져 상기 제2 다이오드(121)가 역바이어스가 걸리며, 상기 제1 ESD 보호부(110)의 제1 다이오드(111)는 캐소드의 전압이 애노드의 전압보다 낮아 순바이어스가 걸린다.First, when positive static electricity flows in from the signal input terminal, a signal having a positive high voltage is input to the signal input terminal by positive static electricity. Therefore, the voltage of the cathode of the second diode 121 of the second ESD protection unit 120 is higher than that of the anode, so that the second diode 121 is reverse biased, and the first ESD protection unit 110 is applied. The first diode 111 of the cathode has a forward bias because the voltage of the cathode is lower than the voltage of the anode.

이에 따라, 상기 제2 ESD 보호부(120)의 제2 다이오드(121)는 턴오프 상태를 유지하며, 상기 제1 ESD 보호부(110)의 제1 다이오드(111)는 턴오프 상태에서 턴온 상태로 전환된다. 따라서, 상기 양의 정전기는 상기 제1 다이오드(111)를 통하여 상기 신호입력단으로부터 제너 다이오드(112)로 바이패스되고, 상기 제너 다이오드(112)는 항복전압보다 더 높은 역방향 전압이 걸리게 되어 상기 양의 정전기를 접지쪽으로 바이패스한다.Accordingly, the second diode 121 of the second ESD protection unit 120 maintains a turn-off state, and the first diode 111 of the first ESD protection unit 110 is turned on in a turn-off state. Is switched to. Accordingly, the positive static electricity is bypassed from the signal input terminal to the zener diode 112 through the first diode 111, and the zener diode 112 is subjected to a reverse voltage higher than the breakdown voltage, thereby providing the positive voltage. Bypass static electricity to ground.

즉, 상기 제1 다이오드(111)는 턴온 상태로 전환하며, 상기 제너 다이오드(112)는 제너 다이오드의 항복전압보다 높은 전압이 역방향 전압이 걸려 상기 제1 다이오드(111)에서 상기 제너 다이오드(112)를 통해 접지쪽으로의 전류 경로가 형성되고, 상기 양의 정전기가 상기 전류 경로에 따라 접지로 바이패스된다.That is, the first diode 111 is turned on, and the zener diode 112 has a voltage higher than the breakdown voltage of the zener diode in reverse direction so that the zener diode 112 is moved from the first diode 111. A current path to ground is formed through and the positive static electricity is bypassed to ground along the current path.

이와 같은 동작을 통하여, 상기 제1 ESD 보호부(110)는 유입되는 양의 정전기를 접지로 바이패스하여 ESD로부터 튜너부(200)를 보호한다.Through this operation, the first ESD protection unit 110 protects the tuner unit 200 from ESD by bypassing the amount of static electricity flowing into the ground.

다음으로, 음의 정전기가 상기 신호입력단으로부터 유입되는 경우에는, 음의 정전기에 의해 음의 고전압을 갖는 신호가 상기 신호입력단으로 입력된다. 따라서, 상기 제2 ESD 보호부(120)의 제2 다이오드(121)는 캐소드의 전압이 애노드의 전압보다 낮아 상기 제2 다이오드(121)가 순바이어스가 걸리며, 상기 제1 ESD 보호부(110)의 제1 다이오드(111)는 캐소드의 전압이 애노드의 전압보다 높아 역바이어스가 걸린다.Next, when negative static electricity flows in from the signal input terminal, a signal having a negative high voltage is input to the signal input terminal by negative static electricity. Therefore, the second diode 121 of the second ESD protection unit 120 has a lower voltage than the voltage of the anode, so that the second diode 121 is forward biased, and the first ESD protection unit 110 is applied. The first diode 111 of the reverse bias is applied because the voltage of the cathode is higher than the voltage of the anode.

이에 따라, 상기 제2 ESD 보호부(120)의 제2 다이오드(121)는 턴오프 상태에서 턴온 상태로 전환되며, 상기 제1 ESD 보호부(110)의 제1 다이오드(111)는 턴오프상태를 유지한다. 따라서, 상기 제2 다이오드(121)를 통하여 접지로의 전류 경로가 형성되며, 상기 음의 정전기는 상기 전류 경로에 따라 접지로 바이패스된다.Accordingly, the second diode 121 of the second ESD protection unit 120 is turned from a turn off state to a turn on state, and the first diode 111 of the first ESD protection unit 110 is turned off. Keep it. Thus, a current path to ground is formed through the second diode 121, and the negative static electricity is bypassed to ground along the current path.

이와 같이, 음의 정전기가 유입되는 경우 제2 ESD 보호부(120)를 통하여 상기 음의 정전기가 접지로 바이패스되므로, ESD로부터 튜너부(200)를 보호할 수 있다.As such, when negative static electricity flows in, the negative static electricity is bypassed to the ground through the second ESD protection unit 120, thereby protecting the tuner unit 200 from ESD.

한편, 상기 제1 바이어스 전압(V1)단과 상기 제1 다이오드(111)의 캐소드 사이에 연결된 저항(115)을 더 포함할 수 있으며, 이 경우 상기 저항(115)은 상기 제1 다이오드(111)를 바이패스한 양의 정전기가 상기 제1 바이어스 전압(V1)단으로 유입하는 것을 방지한다.Meanwhile, the resistor 115 may further include a resistor 115 connected between the terminal of the first bias voltage V1 and the cathode of the first diode 111. In this case, the resistor 115 may further include the first diode 111. Bypassing the amount of static electricity is prevented from entering the first bias voltage (V1) stage.

본 발명에 따른 ESD 보호회로(200)는 도 2에서 튜너부(200)에 연결되어 튜너부(200)를 ESD로부터 보호하는 것이 도시되어 있지만, 이에 한정되지 않으며, ESD에 의하여 영향을 받을 수 있는 기구, 장치, 회로 등과 연결되어, 상기 기구, 장치, 회로 등을 ESD로부터 보호할 수 있다.The ESD protection circuit 200 according to the present invention is connected to the tuner 200 in FIG. 2 to protect the tuner 200 from ESD, but the present invention is not limited thereto and may be affected by ESD. Connected to instruments, devices, circuits, and the like, the instruments, devices, circuits, and the like can be protected from ESD.

다음으로, 도 2에 도시된 본 발명에 따른 ESD 보호회로의 입력신호와 출력신호와의 관계를 도 2 및 도 3을 참조하여 자세히 설명한다.Next, the relationship between the input signal and the output signal of the ESD protection circuit according to the present invention shown in Fig. 2 will be described in detail with reference to Figs.

도 3은 도 2에서 제2 바이어스 전압(V2)을 2.5V로, 제1 바이어스 전압(V1)을 5V로 설정하는 경우의 실시예에 따라 입출력하는 신호의 전압레벨을 도시한다.3 illustrates a voltage level of a signal input and output according to an exemplary embodiment in which the second bias voltage V2 is set to 2.5V and the first bias voltage V1 is set to 5V in FIG. 2.

이 경우, 제1 ESD 보호부(110)의 제1 다이오드(111)는 신호입력이 없을 때 2.5V의 역방향 전압이 걸려있고, 턴온이 되기 위해서는 순방향 전압이 0.7V 이상 인가되어야 하므로, 신호입력단으로부터 입력되는 신호의 전압레벨이 3.2V 이상인 경우에 턴온되며, 3.2V 이하인 경우에는 턴오프를 유지한다.In this case, the first diode 111 of the first ESD protection unit 110 has a reverse voltage of 2.5V when there is no signal input, and forward voltage must be applied 0.7V or more to turn on, so that the first diode 111 of the first ESD protection unit 110 If the voltage level of the input signal is 3.2V or more, it is turned on. If it is 3.2V or less, it is turned off.

또한, 제2 ESD 보호부(120)의 제2 다이오드(121)는 신호입력이 없을 때 2.5V의 역방향 전압이 걸려있고, 턴온이 되기 위해서는 순방향 전압이 0.7V 이상 인가 되어야 하므로, 신호입력단으로부터 입력되는 신호의 전압레벨이 -3.2V 이하인 경우에 턴온되며, -3.2V 이상인 경우에는 턴오프를 유지한다.In addition, when the second diode 121 of the second ESD protection unit 120 has no signal input, a reverse voltage of 2.5V is applied, and in order to turn on, a forward voltage must be applied at least 0.7V, so the input from the signal input terminal is performed. If the voltage level of the signal is less than -3.2V, it is turned on, and if it is above -3.2V, it is kept turned off.

따라서, 상기 신호입력단으로부터 입력되는 신호의 전압레벨이 -3.2V 이하인 경우에는(구간 Ｉ) 상기 제2 ESD 보호부(120) 제2 다이오드(121)가 턴온되어 상기 신호가 상기 제2 다이오드(121)를 통해 접지로 바이패스되어 신호출력단에서 출력되는 신호의 전압레벨은 0V가 된다.Therefore, when the voltage level of the signal input from the signal input terminal is -3.2V or less (section I), the second diode 121 of the second ESD protection unit 120 is turned on and the signal is turned on to the second diode 121. The voltage level of the signal output from the signal output terminal bypassed to ground is 0V.

또한, 상기 신호의 전압레벨이 3.2V 이상이 경우에는(구간 Ⅲ) 상기 제1 ESD 보호부(110) 제1 다이오드(111)가 턴온되어 상기 신호가 상기 제1 다이오드(111)를 통해 바이패스되어 상기 신호출력단에서 출력되는 신호의 전압레벨은 0V가 된다.In addition, when the voltage level of the signal is 3.2V or more (section III), the first ESD protection unit 110 and the first diode 111 are turned on so that the signal is bypassed through the first diode 111. Thus, the voltage level of the signal output from the signal output terminal is 0V.

그리고, 상기 신호의 전압레벨이 -3.2V에서 3.2V 사이인 경우에는(구간 Ⅱ) 상기 제2 ESD 보호부(120)의 제2 다이오드(121)와 상기 제1 ESD 보호부(110)의 제1 다이오드(111)가 모두 턴오프되므로 입력된 신호가 그대로 출력된다.When the voltage level of the signal is between -3.2V and 3.2V (section II), the second diode 121 of the second ESD protection part 120 and the first ESD protection part 110 are formed. Since all one diode 111 is turned off, the input signal is output as it is.

즉, 정상적인 신호가 입력되는 경우에는 정상적인 신호의 전압레벨이 -15dBmV ~ 15dBmV(대략 1.8mV ~ 5.8mV)이므로 구간 Ⅱ에 해당하여, 입력되는 신호가 그대로 출력된다.That is, when a normal signal is input, since the voltage level of the normal signal is -15 dBmV to 15 dBmV (about 1.8 mV to 5.8 mV), the input signal is output as it is in section II.

그리고, 양의 정전기가 입력되는 경우, 그 전압의 크기가 수kV이므로 구간 Ⅲ에 해당하여 상기 양의 정전기는 제1 ESD 보호부(110)의 제1 다이오드(111)를 통해 접지로 바이패스되고, 튜너부(200)로 출력되는 신호는 0V가 되어 ESD로부터 튜 너부(200)를 보호한다.When the positive static electricity is input, since the magnitude of the voltage is several kV, the positive static electricity is bypassed to the ground through the first diode 111 of the first ESD protection unit 110 in the period III. The signal output to the tuner unit 200 becomes 0V to protect the tuner unit 200 from ESD.

마지막으로, 음의 정전기가 입력되는 경우, 그 전압의 크기가 수kV이므로 구간 Ｉ에 해당하여 상기 음의 정전기는 제2 ESD 보호부(120)의 제2 다이오드(121)를 통해 접지로 바이패스되고, 튜너부(200)로 출력되는 신호는 0V가 되어 ESD로부터 튜너부(200)를 보호한다.Lastly, when negative static electricity is input, since the magnitude of the voltage is several kV, the negative static electricity is bypassed to the ground through the second diode 121 of the second ESD protection unit 120 in the period I. The signal output to the tuner unit 200 becomes 0V to protect the tuner unit 200 from ESD.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.The present invention is not limited by the above-described embodiment and the accompanying drawings, but by the appended claims. Therefore, it will be apparent to those skilled in the art that various forms of substitution, modification, and alteration are possible without departing from the technical spirit of the present invention described in the claims, and the appended claims. Will belong to the technical spirit described in.

상술한 바와 같이, 본 발명에 따르면, 정전기가 신호입력단을 통하여 유입되는 경우, 정전기의 종류에 관계없이 상기 정전기를 접지로 바이패스하여, ESD로부터 연결되는 기기 또는 회로 등을 보호할 수 있다.As described above, according to the present invention, when static electricity flows through the signal input terminal, the static electricity may be bypassed to ground regardless of the type of static electricity, thereby protecting a device or a circuit connected to the ESD.

Claims (17)

신호입력단과 신호출력단이 접속되는 제1 접속노드에서 접지로 연결되어, 상기 신호입력단으로부터 입력되는 양의 정전기를 접지로 바이패스하는 제1 ESD 보호부; 및A first ESD protection unit connected to ground at a first connection node to which a signal input terminal and a signal output terminal are connected, and bypassing a positive amount of static electricity input from the signal input terminal to ground; And 상기 제1 접속노드에서 접지로 연결되어, 상기 신호입력단으로부터 입력되는 음의 정전기를 접지로 바이패스하는 제2 ESD 보호부A second ESD protection unit connected to the ground at the first connection node and bypassing negative static electricity input from the signal input terminal to ground; 를 포함하는 ESD 보호회로.ESD protection circuit comprising a. 제1항에 있어서, 상기 제1 ESD 보호부는,The method of claim 1, wherein the first ESD protection unit, 상기 제1 접속노드 및 제2 바이어스 전압단에 연결된 애노드(anode)와 제1 바이어스 전압단에 연결된 캐소드(cathode)를 갖는 제1 다이오드; 및A first diode having an anode connected to the first connection node and a second bias voltage terminal and a cathode connected to the first bias voltage terminal; And 상기 제1 다이오드의 캐소드와 상기 제1 바이어스 전압단이 연결되는 제2 접속노드에 연결된 캐소드와 상기 접지에 연결된 애노드를 갖는 제너 다이오드A Zener diode having a cathode connected to a cathode of the first diode and a second connection node connected to the first bias voltage terminal, and an anode connected to the ground. 를 포함하는 것을 특징으로 하는 ESD 보호회로.ESD protection circuit comprising a. 제2항에 있어서, 상기 제2 ESD 보호부는,The method of claim 2, wherein the second ESD protection unit, 상기 제1 접속노드에 연결된 캐소드와 접지에 연결된 애노드를 갖는 제2 다 이오드를 포함하는 것을 특징으로 하는 ESD 보호회로.And a second diode having a cathode connected to the first connection node and an anode connected to ground. 제2항에 있어서,The method of claim 2, 상기 제2 바이어스 전압은 상기 제1 바이어스 전압보다 낮게 설정되는 것을 특징으로 하는 ESD 보호회로.And the second bias voltage is set lower than the first bias voltage. 제3항에 있어서, 상기 제1 ESD 보호부는, The method of claim 3, wherein the first ESD protection unit, 상기 제너 다이오드의 애노드와 상기 접지 사이에 연결되는 인덕터를 더 포함하는 것을 특징으로 하는 ESD 보호회로.And an inductor connected between the anode of the zener diode and the ground. 제3항에 있어서,The method of claim 3, 상기 제2 바이어스 전압단과 상기 제1 접속노드 사이에 연결되어, 상기 신호입력단에서 상기 제2 바이어스 전압단으로 유입되는 신호를 차단하는 저항을 더 포함하는 것을 특징으로 하는 ESD 보호회로.And a resistor connected between the second bias voltage terminal and the first connection node to block a signal flowing from the signal input terminal to the second bias voltage terminal. 제3항에 있어서,The method of claim 3, 상기 제1 바이어스 전압단과 상기 제2 접속노드 사이에 연결되어, 상기 신호입력단에서 상기 제1 바이어스 전압단으로 유입되는 정전기를 차단하는 저항을 더 포함하는 것을 특징으로 하는 ESD 보호회로.And a resistor connected between the first bias voltage terminal and the second connection node to block static electricity flowing from the signal input terminal to the first bias voltage terminal. 제3항에 있어서,The method of claim 3, 상기 신호입력단과 상기 제1 접속노드 사이에 연결되어, 상기 신호입력단에서 입력되는 신호를 커플링하는 입력 커플링 커패시터; 및An input coupling capacitor connected between the signal input terminal and the first connection node to couple a signal input from the signal input terminal; And 상기 신호출력단과 상기 제1 접속노드 사이에 연결되어, 상기 신호출력단으로 출력되는 신호를 커플링하는 출력 커플링 커패시터An output coupling capacitor connected between the signal output terminal and the first connection node to couple a signal output to the signal output terminal 를 더 포함하는 것을 특징으로 하는 ESD 보호회로.ESD protection circuit further comprising. 신호입력단과 신호출력단이 접속되는 제1 접속노드에서 접지로 연결되어, 상기 신호입력단으로부터 입력되는 양의 정전기를 접지로 바이패스하는 제1 ESD 보호부; 및A first ESD protection unit connected to ground at a first connection node to which a signal input terminal and a signal output terminal are connected, and bypassing a positive amount of static electricity input from the signal input terminal to ground; And 상기 제1 ESD 보호부의 신호출력단에서 입력되는 신호를 튜닝하여 출력하는 튜너부Tuner unit for tuning and output the signal input from the signal output terminal of the first ESD protection unit 를 포함하는 튜너.Tuner including. 제9항에 있어서,The method of claim 9, 상기 제1 접속노드에서 접지로 연결되어, 상기 신호입력단으로부터 입력되는 음의 정전기를 상기 접지로 바이패스하는 제2 ESD 보호부를 더 포함하는 것을 특징으로 하는 튜너.And a second ESD protection unit connected to the ground at the first connection node and bypassing negative static electricity input from the signal input terminal to the ground. 제10항에 있어서, 상기 제1 ESD 보호부는,The method of claim 10, wherein the first ESD protection unit, 상기 제1 접속노드 및 제2 바이어스 전압단에 연결된 애노드와 제1 바이어스 전압단에 연결된 캐소드를 갖는 제1 다이오드; 및A first diode having an anode connected to the first connection node and a second bias voltage terminal and a cathode connected to the first bias voltage terminal; And 상기 제1 다이오드의 캐소드와 상기 제1 바이어스 전압단이 연결되는 제2 접속노드에 연결된 캐소드와 상기 접지에 연결된 애노드를 갖는 제너 다이오드A Zener diode having a cathode connected to a cathode of the first diode and a second connection node connected to the first bias voltage terminal, and an anode connected to the ground. 를 포함하는 것을 특징으로 하는 튜너.Tuner comprising a. 제11항에 있어서, 상기 제2 ESD 보호부는,The method of claim 11, wherein the second ESD protection unit, 상기 제1 접속노드에 연결된 캐소드와 접지에 연결된 애노드를 갖는 제2 다이오드를 포함하는 것을 특징으로 하는 튜너.And a second diode having a cathode connected to the first connection node and an anode connected to ground. 제11항에 있어서,The method of claim 11, 상기 제2 바이어스 전압은 상기 제1 바이어스 전압보다 낮게 설정되는 것을 특징으로 하는 튜너.The second bias voltage is set lower than the first bias voltage. 제12항에 있어서, 상기 제1 ESD 보호부는, The method of claim 12, wherein the first ESD protection unit, 상기 제너 다이오드의 애노드와 상기 접지 사이에 연결되는 인덕터를 더 포함하는 것을 특징으로 하는 튜너.And an inductor connected between the anode of the zener diode and the ground. 제12항에 있어서,The method of claim 12, 상기 제2 바이어스 전압단과 상기 제1 접속노드 사이에 연결되어, 상기 신호입력단에서 상기 제2 바이어스 전압단으로 유입되는 신호를 차단하는 저항을 더 포함하는 것을 특징으로 하는 튜너.And a resistor connected between the second bias voltage terminal and the first connection node to block a signal flowing from the signal input terminal to the second bias voltage terminal. 제12항에 있어서,The method of claim 12, 상기 제1 바이어스 전압단과 상기 제2 접속노드 사이에 연결되어, 상기 신호입력단에서 상기 제1 바이어스 전압단으로 유입하는 정전기를 차단하는 저항을 더 포함하는 것을 특징으로 하는 튜너.And a resistor connected between the first bias voltage terminal and the second connection node to block static electricity flowing from the signal input terminal to the first bias voltage terminal. 제12항에 있어서,The method of claim 12, 상기 신호입력단과 상기 제1 접속노드 사이에 연결되어, 상기 신호입력단에서 입력되는 신호를 커플링하는 입력 커플링 커패시터; 및 An input coupling capacitor connected between the signal input terminal and the first connection node to couple a signal input from the signal input terminal; And 상기 신호출력단과 상기 제1 접속노드 사이에 연결되어, 상기 신호출력단으로 출력되는 신호를 커플링하는 출력 커플링 커패시터An output coupling capacitor connected between the signal output terminal and the first connection node to couple a signal output to the signal output terminal 를 더 포함하는 것을 특징으로 하는 튜너.Tuner, characterized in that it further comprises.
KR1020060077584A 2006-08-17 2006-08-17 ESD protection circuit and tuner having same Active KR100764369B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060077584A KR100764369B1 (en) 2006-08-17 2006-08-17 ESD protection circuit and tuner having same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060077584A KR100764369B1 (en) 2006-08-17 2006-08-17 ESD protection circuit and tuner having same

Publications (1)

Publication Number Publication Date
KR100764369B1 true KR100764369B1 (en) 2007-10-08

Family

ID=39419385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060077584A Active KR100764369B1 (en) 2006-08-17 2006-08-17 ESD protection circuit and tuner having same

Country Status (1)

Country Link
KR (1) KR100764369B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101942512B1 (en) 2011-10-17 2019-01-28 엘지이노텍 주식회사 Esd protection circuit
CN115443055A (en) * 2022-08-15 2022-12-06 上海移为通信技术股份有限公司 Static protection circuit and electronic equipment

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980059897A (en) * 1996-12-31 1998-10-07 문정환 Electrostatic (EDS) Protection Circuit
KR19980066467A (en) * 1997-01-24 1998-10-15 문정환 ESD protection circuit
JPH11150235A (en) 1997-11-19 1999-06-02 Mitsumi Electric Co Ltd Electrostatic protective device
KR100206870B1 (en) 1995-11-28 1999-07-01 구본준 Electrostatic Discharge and Latch-Up Protection Circuit
JP2001160748A (en) 1999-09-20 2001-06-12 Denso Corp Electric load drive circuit
JP2001237372A (en) 2000-02-21 2001-08-31 Hitachi Ltd Semiconductor integrated circuit device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100206870B1 (en) 1995-11-28 1999-07-01 구본준 Electrostatic Discharge and Latch-Up Protection Circuit
KR19980059897A (en) * 1996-12-31 1998-10-07 문정환 Electrostatic (EDS) Protection Circuit
KR19980066467A (en) * 1997-01-24 1998-10-15 문정환 ESD protection circuit
JPH11150235A (en) 1997-11-19 1999-06-02 Mitsumi Electric Co Ltd Electrostatic protective device
JP2001160748A (en) 1999-09-20 2001-06-12 Denso Corp Electric load drive circuit
JP2001237372A (en) 2000-02-21 2001-08-31 Hitachi Ltd Semiconductor integrated circuit device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101942512B1 (en) 2011-10-17 2019-01-28 엘지이노텍 주식회사 Esd protection circuit
CN115443055A (en) * 2022-08-15 2022-12-06 上海移为通信技术股份有限公司 Static protection circuit and electronic equipment

Similar Documents

Publication Publication Date Title
JP4484564B2 (en) Electrostatic protection circuit and high-frequency circuit device including the same
US8792218B2 (en) Electrostatic discharge protection circuit and method for radio frequency semiconductor device
CN101796639B (en) Common gate connected high voltage transient blocking unit
JP2011519488A (en) Multi-voltage electrostatic discharge protection
US7423855B2 (en) Active protection circuit arrangement
JP2549741B2 (en) Electrostatic discharge protection circuit for CMOS integrated circuits
JP2005093497A (en) Semiconductor device having protective circuit
US20040264084A1 (en) Polarity protection implemented with a mosfet
KR100249162B1 (en) Esd protection circuit
US8582273B2 (en) Surge absorbing circuit and electric device using the same
KR100764369B1 (en) ESD protection circuit and tuner having same
US20190287960A1 (en) Semiconductor ESD Protection Device and Method
US8243404B2 (en) ESD protection circuit with merged triggering mechanism
US20110279934A1 (en) Overvoltage protection structure for a differential link
EP0704974B1 (en) Off-chip driver circuit
US9263882B2 (en) Output circuits with electrostatic discharge protection
KR20050109544A (en) Radio frequency clamping circuit
US7518844B1 (en) Over-voltage tolerant ESD protection circuit
US6628490B2 (en) Circuit arrangement
US20220320849A1 (en) Electrostatic discharge (esd) circuit and method to protect internal circuit from esd current
US9762052B2 (en) Circuit and method of electrically decoupling nodes
US20190363077A1 (en) Electrostatic discharge protection circuit
US20070183105A1 (en) Electrostatic discharge protection circuit
KR20020027053A (en) Rf receiver having surge protection circuit
CN112055923B (en) Circuit arrangement for protecting electronic components

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060817

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070831

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070928

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070928

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100701

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110711

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120710

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120710

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130624

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee