KR100752016B1 - 인쇄회로기판의 제조방법 - Google Patents

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 보다 상세하게는 동박수지층의 표면에 회로패턴을 형성하고, 접속 패드가 되는 회로패턴을 제외한 부분에 솔더 레지스트를 도포하며, 접속 패드가 되는 회로패턴에 플래시 에칭 공정을 함으로써 파인 피치를 구현할 수 있는 인쇄회로기판의 제조방법에 관한 것이며, 이를 위하여 일반적인 인쇄회로기판의 공정에서 접속 패드가 될 일부 회로패턴을 제외한 회로패턴에 솔더 레지스트를 도포하고, 노출된 회로패턴에 황산 부식액을 이용한 플래시 에칭을 수행함으로써, 회로패턴의 상면의 폭을 확대하여 파인 피치를 구현할 수 있으며, 사용자가 원하는 스펙을 맞출 수 있다.

플래시 에칭, 황산 부식액. 파인 피치, 회로패턴, 인쇄회로기판

Description

인쇄회로기판의 제조방법{Method for manufacturing printed circuit board}

도 1a 내지 도 1g는 종래의 일례에 따른 인쇄회로기판의 제조방법을 도시한 공정도;

도 2는 본 발명에 따른 인쇄회로기판의 제조공정을 나타낸 순서도; 및

도 3a 내지 도 3h는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 도시한 공정도이다.

< 도면의 주요부분에 대한 부호의 설명>

300 : 인쇄회로기판 210 : 동박수지층

212 : 절연층 214 : 동박

216 : 비아홀 220 : 도금층

230 : 에칭 레지스트 240 : 에칭액

250 : 회로패턴 260 : 솔더 레지스트

270 : 표면처리층 280 : 플래시 에칭액

본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 보다 상세하게는 접속 패드가 되는 회로패턴에 플래시 에칭 공정을 함으로써 파인 피치를 구현할 수 있는 인쇄회로기판의 제조방법에 관한 것이다.

최근 전자산업은 전자기기의 소형화, 박형화를 위해 부품 실장시 고밀도화, 고정도화, 고집적화가 가능한 인쇄회로기판을 이용한 실장기술을 채용하고 있는 추세이다. 이러한 인쇄회로기판을 이용하고 있는 분야로는 공장자동화(FA)기기, 사무실 자동화(OA)기기, 통신 기기, 방송 기기, 휴대형 컴퓨터 등 많은 분야가 있다. 특히, 전자제품이 소형화, 고밀도화, 패키지(package)화 및 개인휴대화로 경박 단소화되는 추세에 따라 인쇄회로기판 역시 소형화 및 고밀도화가 동시에 진행되고 있다. 또한, 최근 BGA(Ball Grid Array), TCP(Tape Carrier Package)등의 CSP(Chip Size Package)기술의 발달에 의해 칩을 실장 할 수 있는 고밀도 인쇄회로기판에 대한 관심도 점점 증가하고 있는 실정이다.

도 1a 내지 도 1g는 종래의 일례에 따른 인쇄회로기판의 제조방법을 도시한 공정도이다.

도 1a에 도시된 바와 같이, 절연층(12)의 양면에 동박층(14)을 입힌 동박수지층(10)을 제공하며, 도 1b에 도시된 바와 같이, 동박수지층(10)에 드릴링을 이용하여 비아홀(16)을 형성한다.

다음으로, 도 1c에 도시된 바와 같이, 동박수지층(10)의 상부 및 하부의 표면에 도금을 수행하여 도금층(20)을 형성한다. 도금층은 동박과 같은 구리이며, 동박수지층에 도포된 동박의 두께가 얇기 때문에 동박의 표면에 도금을 수행함으로써 소정의 두께를 갖는 도금층을 형성시킨다.

이후, 도 1d에 도시된 바와 같이, 에칭 레지스트 패턴(30)을 형성한다.

여기서, 에칭 레지스트 패턴(30)을 형성하기 위하여 도금층(20)에 드라이 필름을 도포하고, 소정의 패턴이 인쇄된 아트워크 필름을 드라이 필름 위에 밀착시킨 후 자외선을 조사한다. 동박수지층(10)을 에칭액(40)에 담가주면, 에칭 레지스트 패턴(30)이 형성되지 않은 영역의 도금층(20)이 제거되고, 도 1e에 도시된 바와 같이 소정의 회로패턴(50)이 형성된다.

다음으로, 도 1f에 도시된 바와 같이, 회로패턴(50) 중 외부 단자와 연결되는 영역을 제외하고 나머지 회로패턴(50)을 보호하기 위한 솔더 레지스트 패턴(60)을 형성하고, 마지막으로, 도 1g에 도시된 바와 같이, 솔더 레지스트 패턴(60)이 형성되지 않은 회로패턴(50) 상면에 표면처리층(70)을 형성함으로써, 인쇄회로기판(100)을 완성한다.

그러나 종래의 인쇄회로기판은 동박수지층의 표면에 도금을 수행하기 때문에 구리의 두께가 두꺼우며, 필요없는 도금층을 에칭시 구리의 두께 때문에 에칭시간을 길게 오래 두어야 에칭이 된다. 따라서 에칭 후 회로패턴이 도 1e에 확대된 회로패턴처럼 사다리꼴 모양으로 에칭이 되기 때문에, 파인 피치(fine pitch) 구현이 힘들며, 사용자가 원하는 스펙을 맞추기가 힘든 문제점이 있었다.

본 발명은 상술한 종래기술의 문제점을 해결하기 위하여 창안한 것으로, 동박수지층에 회로패턴을 형성하고, 솔더 레지스트를 도포한 후, 노출된 회로패턴에 플래시 에칭(flash etching)을 수행하여 노출된 회로패턴의 도금층의 일부가 제거 하고, 표면처리를 함으로써, 파인 피치를 구현할 수 있으며, 사용자가 원하는 스펙을 맞출 수 있는 인쇄회로기판의 제조방법을 제공한다.

이러한 목적을 달성하기 위하여 본 발명은 (A) 절연층의 적어도 한 면에 동박을 입힌 동박수지층을 제공하는 단계; (B) 동박수지층의 표면을 도금하여 도금층을 형성하는 단계; (C) 도금층에 에칭 레지스트 패턴을 형성하는 단계; (D) 에칭 레지스트 패턴이 형성되지 않은 도금층을 에칭으로 제거하여 회로패턴을 형성하는 단계; (E) 회로패턴의 상면에 일부 회로패턴이 노출되도록 솔더 레지스트를 도포하는 단계; (F) 일부 노출된 회로패턴에 플래시 에칭을 수행하는 단계; 및 (G) 일부 노출된 회로패턴에 표면처리층을 형성하는 단계; 를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법을 제공한다.

본 발명에 있어서, (F) 단계의 플래시 에칭은 황산 부식액을 이용하는 것을 특징으로 한다.

또한, 본 발명에 있어서, (F) 단계의 플래시 에칭은 (D) 단계의 에칭 시간보다 짧은 시간 동안 이루어지는 것을 특징으로 한다.

또한, 본 발명에 있어서, (F) 단계의 플래시 에칭에 의해 일부 노출된 회로패턴의 도금층의 일부가 제거되는 것을 특징으로 한다.

또한, 본 발명에 있어서, (B) 단계 이전에, (H) 동박수지층의 상부와 하부를 연결하는 비아홀을 형성하는 단계; 를 더 포함하는 것을 특징으로 한다.

또한, 본 발명에 있어서, (B) 단계의 도금은 무전해 동도금 및 전해 동도금 인 것을 특징으로 한다.

또한, 본 발명에 있어서, (C) 단계의 에칭 레지스트 패턴은 드라이 필름인 것을 특징으로 한다.

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.

도 2는 본 발명에 따른 인쇄회로기판의 제조공정을 나타낸 순서도이다.

본 발명에 따른 인쇄회로기판의 제조방법은 다음과 같은 단계들을 통해 수행될 수 있다.

먼저, 절연층의 적어도 한면에 동박을 입힌 동박수지층을 제공하고(S110), 동박수지층에 기계적 및 레이저 드릴을 사용하여 비아홀을 형성한 후 동박수지층의 표면에 무전해 및 전해 동도금을 수행하여 도금층을 형성하며(S120), 도금층에 에칭레지스트 패턴을 형성한다(S130).

이후 에칭레지스트 패턴이 형성되지 않은 도금층을 에칭액을 사용하여 제거함으로써 회로패턴을 형성하고(S140), 일부 회로패턴이 노출되도록 회로패턴 상면에 솔더 레지스트를 도포하며(S150), 노출된 회로패턴에 플래시 에칭을 수행한 후(S160), 노출된 회로패턴에 표면처리층을 형성한다(S170). 이러한 공정에서 나타난 바와 같이, 본 발명의 특징은 플래시 에칭을 함으로써 접속 패드가 되는 회로패턴의 공간을 확보하여 파인 피치(fine pitch)를 구현할 수 있다는 것이다. 이에 대한 설명은 다음 실시예를 설명하면서 자세히 기술한다.

도 3a 내지 도 3h는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 도시한 공정도이다.

도 3a에 도시된 바와 같이, 절연층(212)의 양면에 동박층(214)이 개재된 동박수지층(210)을 제공한다.

여기서, 절연층(212)은 보강기재와 수지가 혼합된 재료로, 수지는 전기적인 특성은 뛰어나지만, 기계적 강도가 불충분하고 온도에 의한 치수변화가 크다는 단점이 있기 때문에, 이 단점을 보완하기 위한 보강기재가 포함되는 것이 바람직하다.

도 3b에 도시된 바와 같이, 동박수지층(210)에 드릴링을 이용하여 비아홀(216)을 형성한다.

비아홀(216)은 절연층(212)의 양면에 형성될 회로패턴을 서로 전기적으로 연결시키기 위한 것으로, 예컨대, 레이저 및 기게 드릴링으로 형성할 수 있다.

다음으로, 도 3c에 도시된 바와 같이, 동박수지층(210)의 상부 및 하부의 표면에 도금을 수행하여 도금층(220)을 형성한다. 도금층은 동박(214)과 같은 구리이며, 동박수지층에 도포된 동박의 두께가 얇기 때문에 동박의 표면에 도금을 수행함으로써 소정의 두께를 갖는 도금층을 형성시킨다.

여기서, 비아홀(216)의 내벽이 절연체로 되어 있어 전기분해에 의한 전해 도금을 수행할 수 없다. 따라서, 절연층에 도전성을 부여하기 위하여 석출반응에 의한 무전해 동도금을 실시하며, 절연층에 도전성을 부여하였으므로 전기분해를 이용한 전해 동도금을 수행한다.

이후, 도 3d에 도시된 바와 같이, 에칭 레지스트 패턴(230)을 형성한다.

여기서, 에칭 레지스트 패턴(230)은 드라이 필름으로써, 도금층(220)이 형성 된 동박층(220)의 상면에 감광성 물질을 도포하고 패턴이 형성된 아트워크 필름을 밀착시킨 후, 노광 및 현상 공정을 수행하여 에칭 레지스트 패턴을 형성하고, 에칭 공정을 수행하여 에칭 레지스트 패턴이 형성되지 않은 영역의 도금층이 제거되며, 도 3e에 도시된 바와 같이 소정의 회로패턴(250)이 형성된다.

여기서, 에칭 공정에서의 에칭액(240)은 염화철, 염화동을 사용하는 것이 바람직하며, 도금층의 두께가 두껍게 도금이 되기 때문에, 오랜 시간 동안 에칭을 수행하게 되며, 그로 인해 도 3e에 도시된 확대도와 같이 회로패턴(250)이 사다리꼴의 형태로 형성된다.

다음으로, 도 3f에 도시된 바와 같이, 회로패턴(250) 중 외부 단자와 연결되는 영역을 제외하고 나머지 회로패턴(250)을 보호하기 위한 솔더 레지스트 패턴(260)을 형성한다.

여기서, 솔더 레지스트 패턴(260)은 내열성 수지로 만들어진 PSR(Photo imageable solder resist ink)과 같은 솔더 레지스트용 잉크를 사용하는 것이 바람직하다.

도 3g에 도시된 바와 같이, 노출되는 회로패턴(250)에 플래시 에칭을 수행한다.

여기서, 회로패턴(250)을 플래시 에칭액(280)에 담그면, 노출되는 회로패턴(250)의 일부가 제거되고, 따라서, 도 3e의 회로패턴의 윗면의 폭 d보다 더 넓은 d'의 회로패턴의 폭으로 확대된다.

도 3e에서 수행하는 에칭의 에칭액은 염화동 및 염화철인데 반해 플래시 에 칭에 사용되는 에칭액은 황산 부식액을 사용하는 것이 바람직하며, 도 3e에 수행되는 에칭의 시간보다 플래시 에칭의 에칭 시간을 더 짧게 하는 것이 바람직하다. 황산 부식액은 과산화수소와 적정량의 안정제를 포함한다. 반응중에 용해된 동 이온에 의하여 과산화수소의 자기분해 반응이 일어나며, 과산화수소의 자기분해를 억제하기 위하여 안정제를 첨가한다.

마지막으로, 도 3h에 도시된 바와 같이, 솔더 레지스트 패턴(260)이 형성되지 않고 노출된 회로패턴(250)의 상면에 표면처리층(270)을 형성함으로써, 인쇄회로기판(300)을 완성한다.

표면처리는 노출된 회로패턴(150)의 동박이 산화되는 것을 방지한 것으로, 무전해 니켈/금도금 및 무전해 팔라디움(Pd) 도금 등의 방법으로 수행하는 것이 바람직하다.

무전해 니켈/금도금은 금의 접착성을 높이기 위하여 먼저 니켈을 도금하고 이어서 금을 도금하는 방식이며, 무전해 팔라디움 도금은 니켈을 사용하지 않고 동박위에 직접 도금하는 것이 가능하며 표면처리와 단자도금용으로 동시에 사용할 수 있다.

위에 설명된 바에 따르면, 일반적인 인쇄회로기판의 공정에서 솔더 레지스트를 도포한 후 노출된 회로패턴에 플래시 에칭을 수행함으로써, 종래의 솔더 레지스트 도포 후 바로 표면처리 한 경우에 비하여 노출된 인쇄회로기판의 폭을 확대할 수 있으며, 사용자가 원하는 스펙을 맞출 수 있다.

이처럼, 본 발명에서는 접속 패드가 될 일부 회로패턴을 제외한 회로패턴에 솔더 레지스트를 도포한 후 접속 패드가 될 회로패턴에 플래시 에칭 공정을 수행하여 회로패턴의 상면의 폭을 확대하여 파인 피치를 구현할 수 있다는 점에 특징이 있다.

본 발명의 인쇄회로기판의 제조방법에 따르면, 일반적인 인쇄회로기판의 공정에서 접속 패드가 될 일부 회로패턴을 제외한 회로패턴에 솔더 레지스트를 도포하고, 노출된 회로패턴에 황산 부식액을 이용한 플래시 에칭을 수행함으로써, 회로패턴의 상면의 폭을 확대하여 파인 피치를 구현할 수 있으며, 사용자가 원하는 스펙을 맞출 수 있다.

Claims (7)

1. (A) 절연층의 적어도 한 면에 동박을 입힌 동박수지층을 제공하는 단계;

   (B) 상기 동박수지층의 표면을 도금하여 도금층을 형성하는 단계;

   (C) 상기 도금층에 에칭 레지스트 패턴을 형성하는 단계;

   (D) 상기 에칭 레지스트 패턴이 형성되지 않은 도금층을 에칭으로 제거하여 회로패턴을 형성하는 단계;

   (E) 상기 회로패턴의 상면에 일부 회로패턴이 노출되도록 솔더 레지스트를 도포하는 단계;

   (F) 일부 노출된 상기 회로패턴에 플래시 에칭을 수행하는 단계; 및

   (G) 일부 노출된 상기 회로패턴에 표면처리층을 형성하는 단계

   를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
2. 제 1 항에 있어서, 상기 (F) 단계의 플래시 에칭은 황산 부식액을 이용하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
3. 제 1 항에 있어서, 상기 (F) 단계의 플래시 에칭은 상기 (D) 단계의 에칭 시간보다 짧은 시간 동안 이루어지는 것을 특징으로 하는 인쇄회로기판의 제조방법.
4. 제 1 항에 있어서, 상기 (F) 단계의 플래시 에칭에 의해 일부 노출된 상기 회로패턴의 일부가 제거되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
5. 제 1 항에 있어서, 상기 (B) 단계 이전에,

   (H) 상기 동박수지층의 상부와 하부를 연결하는 비아홀을 형성하는 단계; 를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
6. 제 1 항에 있어서, 상기 (B) 단계의 도금은 무전해 동도금 및 전해 동도금인 것을 특징으로 하는 인쇄회로기판의 제조방법.
7. 제 1 항에 있어서, 상기 (C) 단계의 에칭 레지스트 패턴은 드라이 필름인 것을 특징으로 하는 인쇄회로기판의 제조방법.

Images