[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100749592B1 - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR100749592B1
KR100749592B1 KR1020060048602A KR20060048602A KR100749592B1 KR 100749592 B1 KR100749592 B1 KR 100749592B1 KR 1020060048602 A KR1020060048602 A KR 1020060048602A KR 20060048602 A KR20060048602 A KR 20060048602A KR 100749592 B1 KR100749592 B1 KR 100749592B1
Authority
KR
South Korea
Prior art keywords
wiring
base substrate
eutectic alloy
electrode
semiconductor device
Prior art date
Application number
KR1020060048602A
Other languages
English (en)
Other versions
KR20060128655A (ko
Inventor
다츠히로 우루시도
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060128655A publication Critical patent/KR20060128655A/ko
Application granted granted Critical
Publication of KR100749592B1 publication Critical patent/KR100749592B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/091—Locally and permanently deformed areas including dielectric material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 신뢰성이 높은 반도체 장치 및 그 제조방법을 제공한다.
반도체 장치의 제조방법은 베이스 기판(12)과 베이스 기판(12) 상에 형성된 배선(14)을 갖는 배선 기판(10)에, 전극(25)을 갖는 반도체 칩(20)을 탑재하고 배선(14)과 전극(25)을 접촉시키고, 다시 이들을 가열·가압하여 공융(共融) 합금(30)을 형성하는 것을 포함한다. 여기서, 공정 합금(30)을 일부가 배선(14)과 베이스 기판(12) 사이에 들어가도록 형성한다.

Description

반도체 장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명을 적용한 실시형태에 따른 반도체 장치의 제조방법에 관해서 설명하기 위한 도면이다.
도 2는 본 발명을 적용한 실시형태에 따른 반도체 장치의 제조방법에 관해서 설명하기 위한 도면이다.
도 3A 및 도 3B는 본 발명을 적용한 실시형태에 따른 반도체 장치의 제조방법에 관해서 설명하기 위한 도면이다.
도 4A 내지 도 4C는 본 발명을 적용한 실시형태에 따른 반도체 장치의 제조방법에 관해서 설명하기 위한 도면이다.
도 5는 본 발명을 적용한 실시형태에 따른 반도체 장치의 제조방법에 관해서 설명하기 위한 도면이다.
도 6은 본 발명을 적용한 실시형태에 따른 반도체 장치의 제조방법에 관해서 설명하기 위한 도면이다.
도 7은 본 발명을 적용한 실시형태에 따른 반도체 장치의 제조방법에 관해서 설명하기 위한 도면이다.
도 8은 본 발명을 적용한 실시형태에 따른 반도체 장치의 제조방법에 관해서 설명하기 위한 도면이다.
도 9는 본 발명을 적용한 실시형태의 변형예에 따른 반도체 장치에 관해서 설명하기 위한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 배선 기판 12 : 베이스 기판,
14 : 배선 15 : 박리부,
16 : 코어 패턴 18 : 도금층,
20 : 반도체 칩 21 : 집적 회로,
25 : 전극 30 : 공융 합금,
40 : 밀봉 수지
본 발명은 반도체 장치 및 그 제조방법에 관한 것이다.
배선 기판에 반도체 칩을 탑재하고, 배선과 전극을 접촉시켜 전기적으로 접속시키는 것이 알려져 있다. 이 때에, 배선과 전극에 의해서 공융 합금을 형성하는 것이 알려져 있다. 이, 공융 합금이 형성되는 영역을 제어할 수 있으면, 신뢰성이 높은 반도체 장치를 제조할 수 있다.
본 발명의 목적은 신뢰성이 높은 반도체 장치 및 그 제조방법을 제공하는 것에 있다.
[특허문헌 1] 일본 공개 특허 공보 평5-335309호
(1) 본 발명에 따른 반도체 장치의 제조방법은, 베이스 기판과 상기 베이스 기판 상에 형성된 배선을 갖는 배선 기판에 전극을 갖는 반도체 칩을 탑재하고, 상기 배선과 상기 전극을 가열·가압하여 공융 합금을 형성하는 것을 포함하고,
상기 공융 합금의 일부가, 상기 배선과 상기 베이스 기판 사이에 들어가도록 상기 공융 합금을 형성한다. 본 발명에 의하면, 배선 기판(베이스 기판) 상의 좁은 영역 내에 공융 합금을 형성할 수 있다. 그 때문에, 공융 합금에 의해서, 이웃하는 2개의 배선의 절연 저항이 저하되는 것을 방지할 수 있다. 즉, 이 반도체 장치의 제조방법에 의하면, 전기적인 신뢰성이 높은 반도체 장치를 제조할 수 있다.
(2) 이 반도체 장치의 제조방법에 있어서,
상기 배선 기판에 상기 반도체 칩을 탑재하는 공정에서 상기 배선의 일부를 상기 베이스 기판으로부터 박리시켜 박리부를 형성하고,
상기 공융 합금을 상기 박리부와 상기 베이스 기판 사이에 들어가도록 형성해도 좋다.
(3) 이 반도체 장치의 제조방법에 있어서,
상기 공융 합금을 상기 배선과 상기 베이스 기판 사이에서의 상기 전극과 오버랩하는 영역을 피하여 형성해도 좋다.
(4) 본 발명에 따른 반도체 장치는 베이스 기판과 상기 베이스 기판 상에 형성된 배선을 갖는 배선 기판과,
전극을 갖고 상기 전극이 상기 배선과 대향하도록 상기 배선 기판에 탑재된 반도체 칩과,
상기 전극에 접촉하도록 형성된 공융 합금을 포함하고,
상기 공융 합금은 일부가, 상기 배선과 상기 베이스 기판 사이에 배치되어 이루어진다. 이것에 의하면, 배선에서의 베이스 기판과 대향하는 면을 공융 합금과 접촉시킬 수 있다. 그 때문에, 공융 합금과 배선의 접촉 면적을 넓게 할 수 있다. 그리고, 공융 합금은 전극과 접촉하도록 형성되어 이루어진다. 그 때문에, 본 발명에 의하면 배선과 전극을 안정되고 전기적으로 접속시킬 수 있다. 즉, 본 발명에 의하면, 전기적인 접속 신뢰성이 높은 반도체 장치를 제공할 수 있다.
(5) 이 반도체 장치에 있어서,
상기 공융 합금은 상기 배선과 상기 베이스 기판 사이에서의 상기 전극과 오버랩하는 영역을 피하여 형성되어 있어도 좋다.
이하, 본 발명을 적용한 실시형태에 관해서 도면을 참조하여 설명한다. 단, 본 발명은 이하의 실시형태에 한정되는 것은 아니다.
도 1∼도 7은 본 발명을 적용한 실시형태에 따른 반도체 장치의 제조방법에 관해서 설명하기 위한 도면이다.
본 실시형태에 따른 반도체 장치의 제조방법은, 배선 기판(10)을 준비하는 것을 포함하고 있어도 좋다. 이하, 도 1 및 도 2를 이용하여 배선 기판(10)의 구성에 관해서 설명한다. 한편, 도 1은 배선 기판(10)의 위에서 본 도면이고, 도 2 는 도 1의 II-II선 단면의 일부 확대도이다.
배선 기판(10)은 베이스 기판(12)을 갖는다. 베이스 기판(12)의 재료나 구조는 특별히 한정되지 않고, 이미 공지로 되어 있는 어느 하나의 기판을 이용해도 좋다. 베이스 기판(12)은 플렉시블 기판이라도 좋고, 리지드 기판이라도 좋다. 혹은, 베이스 기판(12)은 테이프 기판이라도 좋다. 베이스 기판(12)은 적층형의 기판이라도 좋고, 혹은 단층의 기판이라도 좋다. 또한, 베이스 기판(12)의 외형도 특별히 한정되는 것이 아니다. 또한, 베이스 기판(12)의 재료에 관해서도 특별히 한정되는 것이 아니다. 베이스 기판(12)은 유기계 또는 무기계의 어느 하나의 재료로 형성되어 있어도 좋고, 이들의 복합 구조를 이루고 있어도 좋다. 베이스 기판(12)은, 예컨대, 수지 기판이라도 좋다. 베이스 기판(12)으로서, 예컨대 폴리에틸렌테레프탈레이트(PET)로 이루어지는 기판 또는 필름을 사용해도 좋다. 혹은, 베이스 기판(12)으로서 폴리이미드 수지로 이루어지는 플렉시블 기판을 사용해도 좋다. 플렉시블 기판으로서 FPC(Flexible Printed Circuit)나, TAB(Tape Automated Bonding) 기술에서 사용되는 테이프를 사용해도 좋다. 또한, 무기계의 재료로 형성된 베이스 기판(12)으로서, 예컨대 세라믹 기판이나 글래스 기판을 들 수 있다. 유기계 및 무기계의 재료의 복합 구조로서, 예컨대 글래스 에폭시 기판을 들 수 있다. 베이스 기판(12)으로서 관통구멍(소위 디바이스 홀)을 갖지 않는 기판을 이용해도 좋다. 단, 베이스 기판(12)은 도시하지 않은 관통구멍(디바이스 홀)을 갖는 기판이라도 좋다.
배선 기판(10)은 배선(14)을 갖는다. 배선(14)은 베이스 기판(12) 상에 형 성되어 이루어진다. 배선(14)은 베이스 기판(12)의 표면에 형성되어 있어도 좋다. 배선(14)은 베이스 기판(12)의 표면에 직접 설치되어 있어도 좋다. 혹은, 배선(14)은 도시하지 않은 접착제를 통해 베이스 기판(12)에 점착되어 있어도 좋다. 배선(14)의 구조는 특별히 한정되는 것은 아니다. 배선(14)은 복수층으로 구성되어 있어도 좋다. 예컨대, 배선(14)은 코어 패턴(16)에 도금층(18)이 형성된 구조를 이루고 있어도 좋다. 코어 패턴(16)은 단일의 금속층으로 형성되어 있어도 좋다. 이 때, 코어 패턴(16)은 구리에 의해서 형성되어 있어도 좋다. 혹은, 코어 패턴(16)은 복수의 금속층으로 형성되어 있어도 좋다. 이 때, 코어 패턴(16)은, 예컨대, 구리(Cu), 크롬(Cr), 티탄(Ti), 니켈(Ni), 티탄 텅스텐(Ti-W) 중 어느 하나가 적층된 구조를 이루고 있어도 좋다. 또한, 도금층(18)은 주석층이어도 좋다.
배선(14)(코어 패턴(16))을 형성하는 방법은 특별히 한정되지 않고, 이미 공지로 되어 있는 어느 하나의 방법을 적용해도 좋다. 예컨대, 스퍼터링에 의해서 베이스 기판(12)에 제1 금속층을 형성하고, 도금 공정에 의해서 제1 금속층 상에 제2 금속층을 형성하며, 그 후, 제1 및 제2 금속층을 패터닝함으로써 코어 패턴(16)을 형성해도 좋다. 이것에 의하면 2층의 코어 패턴이 형성된다. 혹은, 베이스 기판(12)에 동박을 점착하고, 그 후, 이것을 패터닝함으로써 코어 패턴(16)을 형성해도 좋다. 이들의 코어 패턴(16)에 도금층(18)을 형성함으로써 배선(14)을 형성해도 좋다. 혹은, 베이스 기판(12)에 제1 금속층을 형성하고, 제1 금속층 상에 패터닝된 솔더 레지스트를 형성하며, 도금 공정에 의해서 제1 금속층 상에 1층 혹은 복수층의 금속 패턴을 형성하고, 그 후 제1 금속층을 패터닝함으로써 배선 (14)을 형성해도 좋다.
배선 기판(10)은 베이스 기판(12)의 내부를 지나는 내부 배선을 갖고 있어도 좋다(도시하지 않음). 또한, 배선 기판(10)은 도시하지 않은 수지층을 갖고 있어도 좋다. 수지층을 솔더 레지스트라 칭해도 좋다. 수지층은 배선(14)을 부분적으로 덮도록 형성되어 있어도 좋다.
본 실시형태에 따른 반도체 장치의 제조방법은, 반도체 칩(20)을 준비하는 것을 포함하고 있어도 좋다(도 3A 참조). 반도체 칩(20)에는 집적 회로(21)가 형성되어 있어도 좋다. 집적 회로(21)의 구성은 특별히 한정되지 않지만, 예컨대, 트랜지스터 등의 능동 소자나, 저항, 코일, 콘덴서 등의 수동 소자를 포함하고 있어도 좋다. 반도체 칩(20)은 전극(25)을 갖는다. 전극(25)은 반도체 칩(20)의 내부와 전기적으로 접속되어 있어도 좋다. 혹은 반도체 칩(20)의 내부와 전기적으로 접속되어 있지 않은 전극을 포함하여 전극(25)이라 칭해도 좋다. 전극(25)의 표면은, 예컨대, 금에 의해서 형성되어 있어도 좋다. 전극(25)은, 예컨대, 패드와 상기 패드 상에 형성된 범프를 포함하고 있어도 좋다. 이 때, 범프는 금 범프라도 좋다. 혹은, 범프는 니켈 범프에 금 도금이 이루어진 구조를 이루고 있어도 좋다. 또한, 반도체 칩(20)은 도시하지 않은 패시베이션막을 가져도 좋다. 패시베이션막은, 예컨대, SiO2, SiN, 폴리이미드 수지 등으로 형성해도 좋다.
본 실시형태에 따른 반도체 장치의 제조방법은, 도 3A 및 도 3B에 도시하는 바와 같이, 배선 기판(10)에 반도체 칩(20)을 탑재하고, 배선(14)과 전극(25)을 접 촉시키며, 또한 이들을 가열·가압하여 공융 합금(30)을 형성하는 것을 포함한다. 본 공정은, 예컨대, 반도체 칩(20)을 배선 기판(10)의 위쪽에 배치하고, 배선(14)과 전극(25)이 오버랩하도록 위치 맞춤하며(도 3A 참조), 반도체 칩(20)을 배선 기판(10)을 향하여 가압하여 반도체 칩(20)을 배선 기판(10)에 탑재하는 것을 포함하고 있어도 좋다(도 3B 참조).
본 공정에서는, 공융 합금(30)을 일부가 베이스 기판(12)과 배선(14) 사이에 들어가도록 형성한다. 배선 기판(10)에 반도체 칩(20)을 탑재할 때에, 배선(14)의 일부를 베이스 기판(12)으로부터 박리시켜 박리부(15)를 형성하고, 공융 합금(30)을 베이스 기판(12)과 배선(14)(박리부(15)) 사이에 들어가도록 형성해도 좋다. 이하, 도 4A∼도 4C를 참조하여 공융 합금(30)이 형성되는 과정의 일례를 설명한다. 한편, 공융 합금(30)은, 예컨대, 금과 주석의 공융 합금이라도 좋다.
처음에, 도 4A에 도시하는 바와 같이, 반도체 칩(20)의 전극(25)과 배선 기판(10)의 배선(14)을 접촉시킨다. 그리고, 배선 기판(10)과 반도체 칩(20)을 가압하여, 도 4B에 도시하는 바와 같이, 배선(14)의 일부를 베이스 기판(12)으로부터 박리시킨다. 배선(14)에서의 베이스 기판(12)으로부터 박리한 부분을, 박리부(15)라 칭해도 좋다. 전극(25)을 배선(14) 상으로부터 베이스 기판(12)에 가압함으로써 배선 기판(10)을 변형시키고(베이스 기판(12)을 소성 변형시키고), 배선(14)의 일부를 박리시켜도 좋다. 자세하게는, 전극(25)을 배선 기판(10)에 가압하여 배선 기판(10)을 변형시킴으로써 베이스 기판(12)과 배선(14)의 경계에 힘을 발생시켜, 베이스 기판(12)과 배선(14)을 박리시켜도 좋다. 특히, 베이스 기판(12)이 수지 기판인 경우, 베이스 기판(12)은 배선(14)보다도 크게 연장될 수 있다. 그 때문에, 용이하게 베이스 기판(12)으로부터 배선(14)의 일부를 박리시킬 수 있다.
그리고, 배선(14)과 전극(25)에 의해서 공융 합금(30)을 형성한다. 본 실시형태에 따른 반도체 장치의 제조방법에서는, 공융 합금(30)을, 도 4C에 도시하는 바와 같이 배선(14)(박리부(15))과 베이스 기판(12)의 사이에 들어가도록 형성한다. 이 때, 공융 합금(30)을 베이스 기판(12)과 배선(14) 사이에서의 전극(25)과 오버랩하는 영역을 피하여 형성해도 좋다. 전극(25)을 배선 기판(10)을 향해서 가압한 상태로 공융 합금(30)을 형성함으로써, 베이스 기판(12)과 배선(14) 사이에서의 전극(25)과 오버랩하는 영역에 들어가지 않도록 공융 합금(30)을 형성할 수 있다.
한편, 본 공정에서는 배선(14)에서의 전극(25)과 오버랩하는 영역이 베이스 기판(12)으로부터 박리하지 않도록 반도체 칩(20)을 탑재해도 좋다. 예컨대, 전극(25)에 의해서, 배선(14)을 베이스 기판(12)을 향해서 가압함으로써 전극(25)과 오버랩하는 영역에서, 베이스 기판(12)과 배선(14)을 압접하여 박리를 방지해도 좋다. 그리고, 도 4C 및 도 5에 도시하는 바와 같이, 공융 합금(30)을 배선(14)과 베이스 기판(12) 사이에서의 전극(25)과 오버랩하는 영역을 피하여 형성해도 좋다. 한편, 도 5는 도 4C의 V-V선 단면도이다.
본 공정은 가열 환경 하에서 행해도 좋다. 또한, 본 공정은 배선 기판(10)및 반도체 칩(20)의 적어도 한 쪽에 초음파 진동을 가하면서 행해도 좋다. 이에 따라, 효율적으로 공융 합금(30)을 형성할 수 있는 동시에, 베이스 기판(12)과 배 선(14)을 박리시키기 쉬워진다. 그 때문에, 공융 합금(30)을 확실히 베이스 기판(12)과 배선(14) 사이에 들어가도록 형성할 수 있다.
본 실시형태에 따른 반도체 장치의 제조방법은, 도 6에 도시하는 바와 같이 밀봉 수지(40)를 형성하는 것을 포함하고 있어도 좋다. 이에 따라, 반도체 칩(20)의 에지와 배선(14)(박리부(15)) 및 공융 합금(30) 사이에서 전기적인 쇼트가 발생하는 것을 방지할 수 있다. 그리고, 검사 공정이나 펀칭 공정을 다시 거쳐, 도 7에 나타내는 반도체 장치(1)를 형성해도 좋다.
앞서 설명한 바와 같이, 본 실시형태에 따른 반도체 장치의 제조방법에서는, 공융 합금(30)을 일부가, 베이스 기판(12)과 배선(14) 사이에 들어가도록 형성한다. 이것에 의하면, 베이스 기판(12)의 표면에서의 공융 합금(30)이 형성되는 영역을 작게 할 수 있다. 즉, 공융 합금(30)의 일부가 베이스 기판(12)과 배선(14) 사이에 들어가기 때문에, 베이스 기판(12)의 표면에 나타나는 공융 합금(30)의 양을 적게 할 수 있다. 그 때문에, 공융 합금(30)이 베이스 기판(12)의 표면을 따라 크게 넓어지는 것을 방지할 수 있다. 이에 따라, 이웃하는 배선 사이에서 절연 저항을 확보할 수 있다. 즉, 공융 합금(30)을 원인으로 하는, 전기적인 신뢰성의 저하를 방지할 수 있다. 또한, 공융 합금(30)이 배선(14)과 베이스 기판(12) 사이에 들어가기 때문에, 공융 합금(30)을 배선(14)에서의 베이스 기판(12)과 대향하는 면과 접촉시킬 수 있다. 그 때문에, 공융 합금(30)과 배선(14)의 접촉 면적이 넓고, 전기적인 신뢰성이 높은 반도체 장치를 제조할 수 있다.
본 발명을 적용한 실시형태에 따른 반도체 장치(1)는 배선 기판(10)을 포함 한다. 배선 기판(10)은 베이스 기판(12)과 베이스 기판(12) 상에 형성된 배선(14)을 갖는다. 반도체 장치(1)는 반도체 칩(20)을 포함한다. 반도체 칩(20)은 전극(25)을 갖고, 전극(25)이 배선(14)과 대향하도록 배선 기판(10)에 탑재되어 이루어진다. 배선 기판(10)은 전극(25)에 접촉하도록 형성된 공융 합금(30)을 포함한다. 공융 합금(30)은, 일부가 베이스 기판(12)과 배선(14) 사이에 배치되어 이루어진다. 이것에 의하면, 공융 합금(30)을 배선(14)에서의 베이스 기판(12)과 대향하는 면과 접촉시킬 수 있다. 그 때문에, 공융 합금(30)이 형성되는 영역을 크게 하지 않고, 공융 합금(30)과 배선(14)의 접촉 면적을 크게 할 수 있다. 공융 합금(30)과 배선(14)의 접촉 면적이 커지면, 공융 합금(30)과 배선(14)의 전기적인 접속 신뢰성이 높아진다. 그리고, 공융 합금(30)은 전극(25)과 접촉하도록 형성되어 이루어진다. 그 때문에, 공융 합금(30)에 의하면 배선(14)과 전극(25)의 전기적인 접속 신뢰성을 높일 수 있다. 즉, 반도체 장치(1)에 의하면, 이웃하는 배선(14) 사이에서의 절연 저항이 높고, 또한, 배선(14)과 전극(25)의 전기적인 접속 신뢰성이 높은 반도체 장치를 제공할 수 있다. 또한, 공융 합금(30)이 부분적으로, 배선(14)과 베이스 기판(12) 사이에 들어가고 있기 때문에, 공융 합금(30)을 배선(14)으로부터 빠지기 어렵게 할 수 있다.
한편, 반도체 장치(1)에서는 공융 합금(30)은, 도 4C 및 도 5에 도시하는 바와 같이, 배선(14)과 베이스 기판(12) 사이에서의 전극(25)과 오버랩하는 영역을 피하여 형성되어 있어도 좋다.
또한, 반도체 장치(1)에서는, 배선(14)은, 도 8에 도시하는 바와 같이, 배선 (14)이 연장되는 방향과 직교하는 평면에서 절단한 단면이, 베이스 기판(12)과 비접촉이 되는 부분을 갖고 있어도 좋다. 이 때, 공융 합금(30)은 배선(14)의 일부(박리부(15)의 적어도 일부)를 둘러싸도록 형성되어 있어도 좋다. 즉, 배선(14)은 공융 합금(30)에 의해서 둘러싸인 부분을 갖고 있어도 좋다. 한편, 도 8은 도 4C의 VIII-VIII선 단면도이다.
단, 본 실시형태에 따른 반도체 장치는 이것에 한정되는 것은 아니다. 배선(14)은 도 9에 도시하는 바와 같이, 배선(14)이 연장되는 방향과 직교하는 평면에서 절단한 단면이, 베이스 기판(12)과 비접촉이 되는 부분을 갖지 않도록 형성되어 있어도 좋다. 바꾸어 말하면, 배선(14)은 도 9에 도시하는 바와 같이, 저변의 적어도 일부가 베이스 기판(12)과 접촉하는 단면이 연속하는 형상을 하고 있어도 좋다. 예컨대, 배선(14)이 연장되는 방향과 직교하는 평면에서 절단한 단면의 바닥부의 중앙부는, 항상, 베이스 기판(12)과 접촉하고 있어도 좋다. 그리고, 공융 합금(30)은 배선(14)의 단면의 저변의 단부와 베이스 기판 사이에만 들어가도록 형성되어 있어도 좋다.
한편, 본 발명은 전술한 실시형태에 한정되는 것이 아니고, 여러 가지 변형이 가능하다. 예컨대, 본 발명은 실시형태에서 설명한 구성과 실질적으로 동일한 구성(예컨대, 기능, 방법 및 결과가 동일한 구성, 혹은 목적 및 효과가 동일한 구성)을 포함한다. 또한, 본 발명은 실시형태에서 설명한 구성의 본질적이지 않은 부분을 치환한 구성을 포함한다. 또한, 본 발명은 실시형태에서 설명한 구성과 동일한 작용효과를 나타내는 구성 또는 동일한 목적을 달성할 수 있는 구성을 포함한 다. 또한, 본 발명은 실시형태에서 설명한 구성에 공지 기술을 부가한 구성을 포함한다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 전기적인 접속 신뢰성이 높은 반도체 장치 및 그 제조방법을 제공할 수 있다.

Claims (5)

  1. 베이스 기판과 상기 베이스 기판 상에 형성된 배선을 갖는 배선 기판에, 전극을 갖는 반도체 칩을 탑재하고, 상기 배선과 상기 전극을 접촉시켜 가열·가압하여 공융 합금을 형성하는 것을 포함하고,
    상기 공융 합금의 일부가 상기 배선과 상기 베이스 기판 사이에 들어가도록 상기 공융 합금을 형성하는 반도체 장치의 제조방법.
  2. 청구항 1에 있어서,
    상기 배선 기판에 상기 반도체 칩을 탑재하는 공정에서 상기 배선의 일부를 상기 베이스 기판으로부터 박리시켜 박리부를 형성하고,
    상기 공융 합금을 상기 박리부와 상기 베이스 기판 사이에 들어가도록 형성하는 반도체 장치의 제조방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 공융 합금을 상기 배선과 상기 베이스 기판 사이에서 상기 전극과 오버랩하는 영역을 피하여 형성하는 반도체 장치의 제조방법.
  4. 베이스 기판과 상기 베이스 기판 상에 형성된 배선을 갖는 배선 기판과,
    전극을 갖고 상기 전극이 상기 배선과 대향하도록 상기 배선 기판에 탑재된 반도체 칩과,
    상기 전극에 접촉하도록 형성된 공융 합금을 포함하고,
    상기 공융 합금은 일부가, 상기 배선과 상기 베이스 기판 사이에 배치되어 이루어지는 반도체 장치.
  5. 청구항 4에 있어서,
    상기 공융 합금은 상기 배선과 상기 베이스 기판 사이에서 상기 전극과 오버랩하는 영역을 피하여 형성되어 이루어지는 반도체 장치.
KR1020060048602A 2005-06-09 2006-05-30 반도체 장치 및 그 제조방법 KR100749592B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005169340A JP4491380B2 (ja) 2005-06-09 2005-06-09 半導体装置の製造方法
JPJP-P-2005-00169340 2005-06-09

Publications (2)

Publication Number Publication Date
KR20060128655A KR20060128655A (ko) 2006-12-14
KR100749592B1 true KR100749592B1 (ko) 2007-08-14

Family

ID=37510192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060048602A KR100749592B1 (ko) 2005-06-09 2006-05-30 반도체 장치 및 그 제조방법

Country Status (4)

Country Link
US (3) US7566977B2 (ko)
JP (1) JP4491380B2 (ko)
KR (1) KR100749592B1 (ko)
CN (1) CN100499054C (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5708692B2 (ja) * 2013-03-28 2015-04-30 Tdk株式会社 電子デバイス用の接合構造及び電子デバイス
CN108149292A (zh) * 2016-12-02 2018-06-12 臻鼎科技股份有限公司 铜箔基板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335309A (ja) * 1992-05-27 1993-12-17 Matsushita Electric Ind Co Ltd 半導体装置
JP2002368038A (ja) 2001-06-07 2002-12-20 Fuji Electric Co Ltd フリップチップ実装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057294B2 (en) * 2001-07-13 2006-06-06 Rohm Co., Ltd. Semiconductor device
JP3915546B2 (ja) 2002-02-26 2007-05-16 セイコーエプソン株式会社 Ｃｏｆ用テープ、その製造方法、半導体装置及びその製造方法
JP2005203558A (ja) * 2004-01-15 2005-07-28 Seiko Epson Corp 半導体装置及びその製造方法
JP2005203598A (ja) 2004-01-16 2005-07-28 Seiko Epson Corp 半導体装置及びその製造方法
JP4146826B2 (ja) * 2004-09-14 2008-09-10 カシオマイクロニクス株式会社 配線基板及び半導体装置
US7420282B2 (en) * 2004-10-18 2008-09-02 Sharp Kabushiki Kaisha Connection structure for connecting semiconductor element and wiring board, and semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335309A (ja) * 1992-05-27 1993-12-17 Matsushita Electric Ind Co Ltd 半導体装置
JP2002368038A (ja) 2001-06-07 2002-12-20 Fuji Electric Co Ltd フリップチップ実装方法

Also Published As

Publication number Publication date
US7566977B2 (en) 2009-07-28
US20060281293A1 (en) 2006-12-14
JP4491380B2 (ja) 2010-06-30
CN1877803A (zh) 2006-12-13
US20100320615A1 (en) 2010-12-23
KR20060128655A (ko) 2006-12-14
US20090258461A1 (en) 2009-10-15
CN100499054C (zh) 2009-06-10
US8102055B2 (en) 2012-01-24
JP2006344780A (ja) 2006-12-21
US7811856B2 (en) 2010-10-12

Similar Documents

Publication Publication Date Title
JP2825083B2 (ja) 半導体素子の実装構造
KR20090092326A (ko) 칩 커패시터 내장 ｐｗｂ
JP5151158B2 (ja) パッケージ、およびそのパッケージを用いた半導体装置
TW201815240A (zh) 元件埋入式電路板結構及其製造方法
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
KR100749592B1 (ko) 반도체 장치 및 그 제조방법
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP4638657B2 (ja) 電子部品内蔵型多層基板
JP2001203229A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH0982751A (ja) デバイスの実装構造
JP4692720B2 (ja) 配線基板、半導体装置及びその製造方法
JP4692719B2 (ja) 配線基板、半導体装置及びその製造方法
JP3889311B2 (ja) プリント配線板
JP4009872B2 (ja) 半導体装置の製造方法
JP5098204B2 (ja) 半導体装置及びその製造方法、並びに、電子機器
JP2008109024A (ja) 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法
US7413935B2 (en) Semiconductor device and method of fabricating the same
JP4110421B2 (ja) 半導体装置の製造方法
JP3692810B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4442426B2 (ja) 半導体装置及びその製造方法
JP2008171942A (ja) 電子デバイス及びその製造方法
JP2008187021A (ja) 半導体装置及び電子デバイス、並びに、それらの製造方法
JP5299626B2 (ja) 半導体装置およびその製造方法、並びに、電子デバイスの製造方法
JP2005020031A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005191188A (ja) フィルム基板を用いたパッケージ構造の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee