[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100744005B1 - 반도체 소자의 금속 패턴 형성방법 - Google Patents

반도체 소자의 금속 패턴 형성방법 Download PDF

Info

Publication number
KR100744005B1
KR100744005B1 KR1020060059745A KR20060059745A KR100744005B1 KR 100744005 B1 KR100744005 B1 KR 100744005B1 KR 1020060059745 A KR1020060059745 A KR 1020060059745A KR 20060059745 A KR20060059745 A KR 20060059745A KR 100744005 B1 KR100744005 B1 KR 100744005B1
Authority
KR
South Korea
Prior art keywords
film
metal
forming
semiconductor device
pattern
Prior art date
Application number
KR1020060059745A
Other languages
English (en)
Inventor
양기홍
진규안
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060059745A priority Critical patent/KR100744005B1/ko
Priority to US11/647,770 priority patent/US20080003831A1/en
Priority to CNB200710002435XA priority patent/CN100527366C/zh
Priority to JP2007167518A priority patent/JP2008010873A/ja
Application granted granted Critical
Publication of KR100744005B1 publication Critical patent/KR100744005B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 금속 패턴 형성시 금속에 의한 난반사를 방지하여 감광막 패턴의 패턴 불량을 억제하면서 그 제조공정을 단순화할 수 있는 반도체 소자의 금속 패턴 형성방법을 제공하기 위한 것으로, 이를 위해 본 발명은 금속 패턴용 금속층이 증착된 반도체 기판을 제공하는 단계와, 산화현상이 유발되도록 세정공정을 실시하여 상기 금속층 상부 표면에 절연물질로 이루어진 난반사 방지막을 형성하는 단계와, 상기 난반사 방지막 상에 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 통해 노출된 상기 난반사 방지막 및 상기 금속층을 식각하여 상기 금속 패턴을 형성하는 단계를 포함하는 반도체 소자의 금속 패턴 형성방법을 제공한다.
세정공정, 산화현상, 난반사 방지막, 금속 패턴, 감광막 패턴

Description

반도체 소자의 금속 패턴 형성방법{METHOD FOR FORMING OF METAL PATTERN IN SEMICONDUCTOR DEVICE}
도 1 내지 도 3은 본 발명의 실시예에 따른 반도체 소자의 금속 패턴 형성방법을 도시한 공정 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
10 : 층간절연막
11 : 확산방지막
12 : 금속층
13 : ARC막
14 : 세정공정
15 : 난반사 방지막
17 : 감광막 패턴
12A : 금속 패턴
본 발명은 반도체 소자 제조 기술에 관한 것으로, 특히 반도체 소자의 금속 패턴 형성방법에 관한 것이다.
반도체 장치의 집적도가 급속히 증가함에 따라 소자, 예컨대 트랜지스터 또는 캐패시터의 크기가 매우 작아지고 있다. 이에 따라 상기 소자들을 서로 연결시켜주는 금속 패턴 또한 그 크기를 작게 형성하여야 한다. 이러한 미세 금속 패턴은 평탄도가 좋지 않은 부분에 형성될 때 패턴 불량이 자주 발생한다. 예를 들면 단차 차이가 많이 발생된 부위 상에 금속 패턴을 형성할 경우 사진공정시 금속으로 이루어진 금속층 표면에서 난반사가 심하게 발생하여 감광막 패턴의 패턴 불량이 발생한다.
이러한 감광막 패턴의 패턴 불량으로는 스트레이션(stration), 패턴 붕괴(pattern collapse) 및 패턴 라인의 이상 선폭(line width) 변화-패턴 라인이 지나치게 가늘거나 두꺼워짐- 등이 있다. 따라서, 최근에는 이러한 난반사 문제를 해결하기 위하여 반도체 소자의 금속 패턴 형성시 금속층 상부에 SiON막 또는 BARC(Bottom Anti Reflective Coating)막을 추가로 증착하는 기술이 제안되었다. 그러나, 이와 같은 기술에 따르면 SiON막 또는 BARC막을 별도로 증착하기 위한 공정을 별도로 진행해야 하므로 금속 패턴 형성을 위한 제조공정이 복잡해지는 문제가 있다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 반도체 소자의 금속 패턴 형성시 금속에 의한 난반사를 방지하여 감광막 패턴의 패턴 불량을 억제하면서 그 제조공정을 단순화할 수 있는 반도체 소자의 금속 패턴 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 금속 패턴용 금속층이 증착된 반도체 기판을 제공하는 단계와, 상기 금속층 표면에서 산화현상이 유발되도록 세정공정을 실시하여 상기 금속층 상부 표면에 난반사 방지막을 형성하는 단계와, 상기 난반사 방지막 상에 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 통해 노출된 상기 난반사 방지막 및 상기 금속층을 식각하여 상기 금속 패턴을 형성하는 단계를 포함하는 반도체 소자의 금속 패턴 형성방법을 제공한다.
본 발명은 반도체 소자의 금속 패턴 형성을 위한 사진공정시 금속에 의한 난반사로 인해 감광막 패턴의 패턴 불량이 야기되는 것을 방지하기 위하여, 금속 패턴용 금속층을 증착한 후 산화현상을 유발하는 세정공정을 실시하여 금속층 상부 표면에 산화막 계열의 절연물질로 이루어진 난반사 방지막을 자동 형성한다. 특히, 상기 세정공정시에는 산화현상이 유발되도록 H2SO4, H2O2, 탈이온수(Deionized Water, DIW) 및 HF를 혼합하여 이루어지는 DSP 케미컬(Dilute Sulfuric acid/hydrogen Peroxide chemical)을 이용하여 산화막 계열의 절연물질로 이루어진 난반사 방지막을 형성한다. 따라서, 사진공정시 금속에 의한 난반사가 억제되면서 기존에 실시하던 별도의 난반사 방지용 SiON막 또는 BARC막을 증착하기 위한 증착공정이 필요가 없게 된다. 이를 통해, 반도체 소자의 금속 패턴 형성을 위한 사진공정시 난반사에 의한 감광막 패턴의 패턴 불량을 방지하면서 공정을 단순화할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
실시예
도 1 내지 도 3은 본 발명의 실시예에 따른 반도체 소자의 금속 패턴 형성방법을 설명하기 위하여 도시한 공정 단면도이다.
먼저, 도 1에 도시된 바와 같이, 트랜지스터와 같은 소정의 반도체 소자 제조공정이 완료된 반도체 기판(미도시) 상부에 층간절연막(10)을 형성한다. 이때, 층간절연막(10) 내에는 반도체 기판과 후속 공정을 통해 형성될 컨택 플러그(미도시)가 개재되어 있다.
이어서, 층간절연막(10) 상에 확산방지막(11)을 증착한다. 예컨대, 확산방지막(11)으로는 Ti/TiN 적층막을 증착한다. 이후, 확산방지막(11) 상에 금속층(12)을 증착한다. 예컨대, 금속층(12)으로는 텅스텐(W) 또는 알루미늄(Al)을 증착한다.
이어서, 금속층(12) 상에 ARC(Anti Reflective Coating)막(13)을 형성한다. ARC막(13)으로는 Ti/TiN 적층막, Ti 단일막 또는 TiN 단일막을 증착한다. 이러한 ARC막(13)은 필요에 따라 생략할 수도 있다. 이는, ARC막(13) 또한 금속으로 이루어져 있어, ARC막(13)에 의한 난반사가 발생할 수 있기 때문이다.
이어서, 산화현상을 유발하는 세정공정(14)을 실시하여 ARC막(13) 표면 상에 절연물질로 이루어진 난반사 방지막(15)을 형성한다. 특히, 이러한 세정공정(14) 시에는 산화현상을 유발하기 위해 DSP 케미컬을 사용하는 것이 중요하다. DSP 케미컬은 H2SO4, H2O2, 탈이온수 및 HF가 혼합된 혼합 케미컬로, 이들의 혼합 비율을 다음과 같이 하는 것이 바람직하다.
- 다 음 -
H2SO4:H2O2:순수:HF = 1~6:50~500:1~10:10~50(DSP 케미컬의 혼합비율)
구체적으로, 이러한 세정공정(14)시에는 DSP 케미컬에 포함된 H2O2에 의해 자동으로 산화현상이 발생하게 되어 금속층(12)의 상부 표면-예컨대 ARC막(13) 표면-에 난반사 방지막(15)이 자동 생성된다. 이러한 난반사 방지막(15)은 금속 물질이 아닌 절연막이기 때문에 후속 사진공정시 금속에 의한 난반사를 억제할 수 있 다. 여기서, 상기 DSP 케미컬에 의한 난반사 방지막(15) 형성을 화학반응식으로 표현하면 하기의 반응식 1과 같다. 여기서는, 일례로 금속층(12)이 텅스텐으로 이루어진 경우에 한정하여 표현하기로 한다.
W + 6H2O2 ⇒ WO3 + 6H2O
구체적으로, 상기 반응식 1의 세부반응식을 살펴보면 하기의 반응식 2와 같다.
6H2O2 + 6e- ⇒ 6H2O + 3O2 -, H2O2 : 환원(reduction)
W + 3O2 - ⇒ WO3 + 6e-, W0 : 산화(oxidation)
이외, 금속층(12)이 알루미늄으로 이루어진 경우에는 난반사 방지막(15)은 알루미늄 산화막으로 이루어진다.
즉, 본 발명의 실시예에 따르면 산화현상을 유발하는 세정공정(14)시 금속층(12)의 상부 표면에 산화막 계열의 절연물질로 이루어진 난반사 방지막(15)이 자동 형성되도록 함으로써, 금속층(12)에 의한 난반사 또는 금속으로 이루어진 ARC막(13)에 의한 난반사를 억제함과 동시에 기존과 같이 별도의 SiON막 또는 BARC막 증착공정을 생략할 수 있게 된다. 이는, 산화막 계열의 난반사 방지막(15)이 금속층(12)의 표면 반사를 감소시키는 SiON막 또는 BARC막을 대신하기 때문이다. 따라 서, 금속 패턴 형성을 위한 후속 사진공정시 감광막 패턴의 패턴 불량을 방지하면서 금속 패턴 형성공정의 제조공정을 단순화할 수 있다. 예컨대, 감광막 패턴의 스트레이션 현상, 패턴 붕괴현상, 패턴 라인의 이상 선폭 변화 및 패턴의 테일(tail) 현상 등을 방지하여 감광막 패턴의 패턴 불량을 방지할 수 있다.
또한, 이러한 세정공정(14)시에는 금속층(12) 상부 표면의 불순물을 제거함과 동시에 산화현상이 발생하므로, 금속층(12) 계면 사이로 침투하는 불순물을 근보적으로 차단할 수 있어 금속층(12)의 저항 특성을 안정하게 확보할 수 있다. 예컨대, 금속층(12) 증착시에는 그레인(grain)이 크게 형성되는데 이때 반도체 기판(웨이퍼)가 심하게 스트레스를 받게 되면 그레인의 영향으로 인해 웨이퍼 내에 크랙(crack)이 발생하게 된다. 그러나, 본 발명의 실시예에 따르면 상기 산화현상에 의해 그레인 사이의 공극 부분이 산소충진(oxide stuffing)됨으로써 스트레스를 완화시켜주게 되므로 웨이퍼 내 크랙 발생을 억제할 수 있다.
더불어, 산화현상을 통해 금속층(12) 상부 표면에 형성된 난반사 방지막(15)에 의해 후속 형성될 감광막 패턴과 금속층(12) 간의 직접적인 접촉을 방지하여 감광막 카본(carbon)에 대한 금속 패턴의 영향성을 배제시킬 수 있다.
이어서, 도 2에 도시된 바와 같이, 난반사 방지막(15) 상에 소정의 감광막 패턴(17)을 형성한다. 여기서, 감광막 패턴(17)은 금속 패턴을 정의하기 위한 것으로, 감광막을 도포한 후 소정의 포토 마스크를 이용한 노광 및 현상공정을 통해 형성한다. 특히, 이러한 노광 공정시에는 상기한 난반사 방지막(15)에 의해 ARC막(13) 및 금속층(12)으로 인한 난반사가 발생하지 않게 된다.
이어서, 도 3에 도시된 바와 같이, 감광막 패턴(17)을 마스크(mask)로 이용한 식각공정을 실시하여 난반사 방지막(15), ARC막(13), 금속층(12, 도 2 참조) 및 확산방지막(11)을 차례로 식각한다. 이로써, 금속 패턴(12A) 형성이 완료된다.
본 발명의 기술 사상은 바람직한 실시예들에서 구체적으로 기술되었으나, 상기한 실시예들은 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 금속 패턴용 금속층을 증착한 후 산화현상을 유발하는 세정공정을 실시하여 금속층 상부 표면에 절연물질로 이루어진 난반사 방지막을 자동 형성함으로써, 사진공정시 금속에 의한 난반사가 억제되면서 기존에 실시하던 별도의 난반사 방지용 SiON막 또는 BARC막을 증착하기 위한 증착공정이 생략된다.
이를 통해, 반도체 소자의 금속 패턴 형성을 위한 사진공정시 난반사에 의한 감광막 패턴의 패턴 불량을 방지하면서 공정을 단순화할 수 있다.

Claims (11)

  1. 금속 패턴용 금속층이 증착된 반도체 기판을 제공하는 단계;
    상기 금속층 표면에서 산화현상이 유발되도록 세정공정을 실시하여 상기 금속층 상부 표면에 난반사 방지막을 형성하는 단계;
    상기 난반사 방지막 상에 감광막 패턴을 형성하는 단계; 및
    상기 감광막 패턴을 통해 노출된 상기 난반사 방지막 및 상기 금속층을 식각하여 상기 금속 패턴을 형성하는 단계
    를 포함하는 반도체 소자의 금속 패턴 형성방법.
  2. 제 1 항에 있어서,
    상기 세정공정은 DSP 케미컬(Dilute Sulfuric acid/hydrogen Peroxide chemical)을 이용하는 반도체 소자의 금속 패턴 형성방법.
  3. 제 2 항에 있어서,
    상기 DSP 케미컬은 H2SO4, H2O2, 탈이온수 및 HF를 혼합하여 이루어지는 반도체 소자의 금속 패턴 형성방법.
  4. 제 3 항에 있어서,
    상기 DSP 케미컬의 혼합비율은 H2SO4:H2O2:탈이온수:HF = 1~6:50~500:1~10:10~50으로 하는 반도체 소자의 금속 패턴 형성방법.
  5. 제 1 항에 있어서,
    상기 난반사 방지막은 금속 산화막으로 형성하는 반도체 소자의 금속 패턴 형성방법.
  6. 제 5 항에 있어서,
    상기 금속층은 텅스텐 또는 알루미늄으로 형성하는 반도체 소자의 금속 패턴 형성방법.
  7. 제 6 항에 있어서,
    상기 난반사 방지막은 텅스텐 산화막 또는 알루미늄 산화막으로 이루어지는 반도체 소자의 금속 패턴 형성방법.
  8. 제 1 항에 있어서,
    상기 금속층을 증착한 후,
    상기 금속층 상에 금속물질로 이루어진 ARC(Anti Reflective Coating)막을 형성하는 단계를 더 포함하는 반도체 소자의 금속 패턴 형성방법.
  9. 제 8 항에 있어서,
    상기 ARC막은 Ti/TiN 적층막, Ti 단일막 및 TiN 단일막 중 어느 하나로 형성하는 반도체 소자의 금속 패턴 형성방법.
  10. 제 9 항에 있어서,
    상기 금속층을 증착하기 전,
    상기 반도체 기판 상부에 층간절연막을 형성하는 단계; 및
    상기 층간절연막 상에 확산방지막을 형성하는 단계
    를 더 포함하는 반도체 소자의 금속 패턴 형성방법.
  11. 제 10 항에 있어서,
    상기 확산방지막은 Ti/TiN 적층막으로 형성하는 반도체 소자의 금속 패턴 형성방법.
KR1020060059745A 2006-06-29 2006-06-29 반도체 소자의 금속 패턴 형성방법 KR100744005B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060059745A KR100744005B1 (ko) 2006-06-29 2006-06-29 반도체 소자의 금속 패턴 형성방법
US11/647,770 US20080003831A1 (en) 2006-06-29 2006-12-29 Method for forming metal pattern in semiconductor device
CNB200710002435XA CN100527366C (zh) 2006-06-29 2007-01-17 在半导体器件中形成金属图案的方法
JP2007167518A JP2008010873A (ja) 2006-06-29 2007-06-26 半導体素子の金属パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060059745A KR100744005B1 (ko) 2006-06-29 2006-06-29 반도체 소자의 금속 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR100744005B1 true KR100744005B1 (ko) 2007-07-30

Family

ID=38499873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060059745A KR100744005B1 (ko) 2006-06-29 2006-06-29 반도체 소자의 금속 패턴 형성방법

Country Status (4)

Country Link
US (1) US20080003831A1 (ko)
JP (1) JP2008010873A (ko)
KR (1) KR100744005B1 (ko)
CN (1) CN100527366C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044476B (zh) * 2009-10-13 2013-06-19 中芯国际集成电路制造(上海)有限公司 金属图案的形成方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376567B (zh) * 2010-08-12 2013-06-26 中芯国际集成电路制造(上海)有限公司 金属刻蚀方法
CN102403192A (zh) * 2010-09-17 2012-04-04 中芯国际集成电路制造(上海)有限公司 衬底清洗方法
CN102931075B (zh) * 2012-11-20 2017-03-29 上海华虹宏力半导体制造有限公司 金属层的蚀刻方法及金属层的掩模结构
JP6030589B2 (ja) * 2014-02-13 2016-11-24 株式会社アルバック ハードマスク形成方法及びハードマスク形成装置
KR102530534B1 (ko) * 2016-02-17 2023-05-09 삼성전자주식회사 포토마스크 및 이를 이용한 반도체 소자의 제조 방법
TW201834075A (zh) * 2017-03-01 2018-09-16 力晶科技股份有限公司 30078 新竹科學工業園區力行一路12號 金屬絕緣體金屬元件的製造方法
CN112103179B (zh) * 2020-11-03 2021-03-02 晶芯成(北京)科技有限公司 Mim电容器的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079365A (ja) 1996-09-05 1998-03-24 Matsushita Electric Ind Co Ltd 半導体装置の洗浄方法
KR20060072202A (ko) * 2004-12-22 2006-06-28 동부일렉트로닉스 주식회사 폴리머 제거 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4995591A (ko) * 1973-01-12 1974-09-10
KR100855530B1 (ko) * 1998-09-03 2008-09-01 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
US20010041444A1 (en) * 1999-10-29 2001-11-15 Jeffrey A. Shields Tin contact barc for tungsten polished contacts
KR100795364B1 (ko) * 2004-02-10 2008-01-17 삼성전자주식회사 반도체 기판용 세정액 조성물, 이를 이용한 세정 방법 및도전성 구조물의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079365A (ja) 1996-09-05 1998-03-24 Matsushita Electric Ind Co Ltd 半導体装置の洗浄方法
KR20060072202A (ko) * 2004-12-22 2006-06-28 동부일렉트로닉스 주식회사 폴리머 제거 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044476B (zh) * 2009-10-13 2013-06-19 中芯国际集成电路制造(上海)有限公司 金属图案的形成方法

Also Published As

Publication number Publication date
JP2008010873A (ja) 2008-01-17
CN100527366C (zh) 2009-08-12
US20080003831A1 (en) 2008-01-03
CN101097866A (zh) 2008-01-02

Similar Documents

Publication Publication Date Title
KR100744005B1 (ko) 반도체 소자의 금속 패턴 형성방법
US8080475B2 (en) Removal chemistry for selectively etching metal hard mask
KR20000044928A (ko) 반도체 소자의 트랜치 형성 방법
JP2006005344A (ja) 半導体パターン形成方法
KR102159209B1 (ko) 3층 제거를 위한 화학적 조성물
JPH11214370A (ja) アルミニウムを含む金属膜の蝕刻方法及びこれを用いた半導体装置の配線層形成方法
US7732224B2 (en) Metal line pattern of semiconductor device and method of forming the same
US20230317514A1 (en) Semiconductor device with composite barrier structure and method for fabricating the same
KR101037485B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20080001295A1 (en) Method for reducing defects after a metal etching in semiconductor devices
JP2005268321A (ja) 半導体装置の製造方法
KR100495909B1 (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법
TW513747B (en) Method to remove inorganic bottom anti-reflection coating layer
TWI525659B (zh) 一種接觸孔形成方法
JP2001332510A (ja) 半導体装置およびその製造方法
KR100816731B1 (ko) 반도체 소자 제조방법
KR100366624B1 (ko) 반사 방지막을 이용하는 반도체 소자 제조방법
KR100287880B1 (ko) 반도체소자의패드오픈방법
KR100638743B1 (ko) 캐패시터의 제조 방법
KR100807521B1 (ko) 반도체 소자 제조 방법
KR100571418B1 (ko) 불화아르곤용 포토레지스트를 이용한 패턴 형성 방법
KR100596793B1 (ko) 반도체소자의 금속배선 형성방법
KR20040069842A (ko) 반사방지막 형성 방법
CN107564849A (zh) 半导体器件的制造方法
KR20040043643A (ko) 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee