KR100732785B1 - Filter array device and method thereof - Google Patents
Filter array device and method thereof Download PDFInfo
- Publication number
- KR100732785B1 KR100732785B1 KR1020060004107A KR20060004107A KR100732785B1 KR 100732785 B1 KR100732785 B1 KR 100732785B1 KR 1020060004107 A KR1020060004107 A KR 1020060004107A KR 20060004107 A KR20060004107 A KR 20060004107A KR 100732785 B1 KR100732785 B1 KR 100732785B1
- Authority
- KR
- South Korea
- Prior art keywords
- varistor
- resistor
- bead
- sheet
- sheet layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
- C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
- C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/102—Varistor boundary, e.g. surface layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/105—Varistor cores
- H01C7/108—Metal oxide
- H01C7/112—ZnO type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/12—Overvoltage protection resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Structural Engineering (AREA)
- Organic Chemistry (AREA)
- Thermistors And Varistors (AREA)
Abstract
Description
도 1은 본 발명에 의한 필터 어레이 소자의 등가 회로도,1 is an equivalent circuit diagram of a filter array element according to the present invention;
도 2는 도 1에 도시된 필터 어레이 소자의 감도측정 결과를 나타낸 그래프,2 is a graph illustrating a sensitivity measurement result of the filter array device illustrated in FIG. 1;
도 3 내지 도 8은 본 발명의 제1실시예에 따른 필터 어레이 소자의 제조방 법을 나타낸 도,3 to 8 illustrate a method of manufacturing a filter array device according to a first embodiment of the present invention.
도 9 내지 도 11은 본 발명의 제2실시예에 따른 필터 어레이 소자의 제조방 법을 나타낸 도,9 to 11 are views showing a method of manufacturing a filter array element according to a second embodiment of the present invention,
도 12a 내지 도 12f는 도 9에 도시된 저항체 형성홈의 다른 실시예를 나타낸 도.12A to 12F are views showing another embodiment of the resistor forming groove shown in FIG. 9;
* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings
1: 절단선 10: 압착부재 1: cutting line 10: crimping member
11: 제1배리스터 시트 12: 제2배리스터 시트 11: first varistor sheet 12: second varistor sheet
13: 비드 시트 13b: 저항체 형성홈13:
21: 제1내부전극 22: 제2내부전극21: first internal electrode 22: second internal electrode
23: 제3내부전극 24: 제1외부전극23: third internal electrode 24: first external electrode
25: 제2외부전극 26: 제3외부전극25: second external electrode 26: third external electrode
30: 절단부재 40: 필터 어레이 소자30: cutting member 40: filter array element
41: 저항-비드-배리스터 π형 필터 41a: 비드 등가회로 41: resistor-bead-varistor π-
41c: 직류 저항체 등가회로41c: DC resistor equivalent circuit
본 발명은 필터 어레이 소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 노이즈, 과전압 및 정전기로부터의 보호와 동시에 저주파 대역에서의 손실값을 최소화 시킬 수 있는 필터 어레이 소자 및 그 제조 방법에 관한 것이다. The present invention relates to a filter array element and a method of manufacturing the same, and more particularly, to a filter array element and a method of manufacturing the same that can minimize the loss in the low frequency band while protecting from noise, overvoltage and static electricity.
회로에서 노이즈(noise) 성분을 제거하기 위해 필터가 적용되고 있으며, 이러한 필터로 저항-캐패시터 π형 필터가 있다. 저항-캐패시터 π형 필터는 넓은 밴드 대역을 갖고 있으나 저주파 대역에서 손실값이 크며, 과전압이나 ESD(Electro Static Discharge)로부터 회로를 보호할 수 없는 문제점이 있다. Filters are applied to remove noise components from the circuit, and such filters are resistor-capacitor π-type filters. The resistor-capacitor π-type filter has a wide band band, but has a large loss value in the low frequency band, and has a problem in that the circuit cannot be protected from overvoltage or electrostatic discharge (ESD).
회로를 노이즈, 과전압이나 ESD로부터 보호하기 위해 사용되는 필터로 저항-배리스터(Varistor) π형 필터가 있다. 저항-배리스터 π형 필터에서 배리스터는 회로가 정격 전압에서 정상 동작을 하는 경우에는 캐패시터 역할을 하여 저항-배리스터 π형 필터가 저항-캐패시터 π형 필터의 기능을 수행할 수 있도록 한다. 반대로, 회로 내에서 과전압이나 ESD가 발생되면 배리스터는 저항이 급격히 감소하여 전류를 접지로 바이패스(by pass)시켜 저항-배리스터 π형 필터가 과전압이나 ESD로부터 회로를 보호할 수 있도록 한다.A filter used to protect the circuit from noise, overvoltage or ESD is a resistor-varistor π-type filter. In a resistor-varistor π-type filter, the varistor acts as a capacitor when the circuit is operating normally at rated voltage, allowing the resistor-varistor π-type filter to function as a resistor-capacitor π-type filter. Conversely, if overvoltage or ESD occurs in the circuit, the varistor rapidly reduces the resistance, bypassing the current to ground, allowing the resistor-varistor π-type filter to protect the circuit from overvoltage or ESD.
과전압이나 ESD로부터 회로를 보호하는 기능이 추가되는 저항-배리스터 π형 필터는 회로를 과전압이나 ESD로부터 보호할 수 있지만 저항-캐패시터 π형 필터와 같이 저주파 대역에서 저항체에 의한 손실이 큰 문제점을 가지고 있다.The resistor-varistor π-type filter, which adds the function of protecting the circuit from overvoltage or ESD, can protect the circuit from overvoltage or ESD, but has a problem of large losses caused by resistors in low frequency bands, such as resistor-capacitor π-type filters. .
본 발명의 목적은 전술한 문제점을 해결하기 위한 것으로, 저항-배리스터 π형 필터에 Z=RA+jωL의 임피던스 특성을 갖는 비드(bead)를 추가하여 과전압이나 ESD로부터 회로를 보호함과 아울러 노이즈 제거시 저주파 대역에서 손실값을 최소화 시킬 수 있는 필터 어레이 소자 및 그 제조방법을 제공함에 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve the above-described problems, by adding a bead having an impedance characteristic of Z = R A + jω L to a resistor-varistor π-type filter to protect the circuit from overvoltage or ESD, The present invention provides a filter array device capable of minimizing a loss value in a low frequency band when removing noise and a method of manufacturing the same.
본 발명의 다른 목적은 노이즈 제거시 저수파 대역에서 손실값을 최소함과 아울러 고주파 대역에서 신호 왜곡을 제거할 수 있는 필터 어레이 소자 및 그 제조방법을 제공함에 있다. Another object of the present invention is to provide a filter array device capable of minimizing a loss value in a low frequency band and removing signal distortion in a high frequency band when removing noise, and a method of manufacturing the same.
본 발명의 필터 어레이 소자(filter array device)는 저항-비드-배리스터 π형 필터(resister-bead-varistor phi type filter)가 한 개 이상 구비되며, 저항-비드-배리스터 π형 필터는 각각 저항과, 저항과 각각 직렬로 연결되는 제1 및 제2비드와, 제1 및 제2비드와 각각 병렬로 연결되는 제1 및 제2배리스터로 이루어짐을 특징으로 한다. The filter array device of the present invention is provided with at least one resistor-bead-varistor phi type filter, and the resistor-bead-varistor π-type filter may include a resistor, And first and second beads connected in series with a resistor, respectively, and first and second varistors connected in parallel with the first and second beads, respectively.
본 발명의 필터 어레이 소자의 구조는 제1내부전극이 형성되는 제1배리스터 시트(sheet)층과, 제1배리스터 시트층의 상측에 설치되며 서로 대향되는 제2 및 제3내부전극이 한 개 이상 형성되는 제2배리스터 시트층과, 제2배리스터 시트층의 상측에 설치되는 비드 시트층과, 비드 시트층에 한 개 이상이 형성되는 직류 저항체와, 제1내부전극과 전기적으로 연결되도록 형성되는 제1외부전극과, 한 개 이상이 형성되는 제2 및 제3내부전극에 각각 전기적으로 연결되는 한 개 이상의 제2 및 제3외부전극으로 구비됨을 특징으로 한다. The structure of the filter array device of the present invention includes at least one first varistor sheet layer on which a first internal electrode is formed, and at least one second and third internal electrodes disposed on an upper side of the first varistor sheet layer and opposed to each other. A second varistor sheet layer to be formed, a bead sheet layer provided on an upper side of the second varistor sheet layer, a DC resistor having one or more formed on the bead sheet layer, and a first formed to be electrically connected to the first internal electrode. And one or more second and third external electrodes electrically connected to one external electrode and one or more second and third internal electrodes respectively formed.
본 발명의 필터 어레이 소자의 제조방법은 제1배리스터 시트의 전면에 한 개 이상의 제1내부전극을 형성하여 준비하는 단계와, 제2배리스터 시트의 전면에 한 개 이상이 서로 대향되는 제2 및 제3내부전극을 형성하여 준비하는 단계와, 비드 시트를 준비하는 단계와, 제1배리스터 시트와 제2배리스터 시트와 비드 시트를 순차적으로 적층한 후 압착시켜 압착부재를 형성하는 단계와, 압착이 완료된 압착부재를 절단하여 절단부재를 형성하는 단계와, 절단부재를 소성 온도에서 소성시키는 단계와, 소성이 완료된 절단부재를 절단하여 절단부재를 형성하는 단계와, 절단부재의 비드 시트층의 상면에 한 개 이상의 저항체를 형성하는 단계와, 비드 시트층의 상면에 저항체가 형성되면 제1 내지 제3외부전극을 도포하는 단계로 구비됨을 특징으로 한다.The method of manufacturing a filter array device of the present invention comprises the steps of preparing and forming at least one first internal electrode on the front surface of the first varistor sheet, and at least one of the second and second opposing surfaces on the front surface of the second varistor sheet. (3) forming and preparing an internal electrode, preparing a bead sheet, sequentially stacking the first varistor sheet, the second varistor sheet, and the bead sheet, and then compressing them to form a crimping member. Cutting the pressing member to form a cutting member, firing the cutting member at a firing temperature, cutting the completed cutting member to form a cutting member, and forming a cutting member on the upper surface of the bead sheet layer of the cutting member. Forming at least two resistors and applying the first to third external electrodes when the resistors are formed on the upper surface of the bead sheet layer.
(제1실시예) (First embodiment)
이하, 본 발명의 제1실시예를 첨부된 도면을 이용하여 설명하면 다음과 같다.Hereinafter, a first embodiment of the present invention will be described with reference to the accompanying drawings.
도 1은 본 발명에 의한 필터 어레이 소자의 등가 회로도이다. 도시된 바와 같이 본 발명의 필터 어레이 소자(40)는 저항-비드-배리스터 π형 필터(41)가 한 개 이상 구비되며, 저항-비드-배리스터 π형 필터(41)는 각각 저항(RA)과, 저항(RA)과 각각 직렬로 연결되는 제1 및 제2비드(41a,41b)와, 제1 및 제2비드(41a,41b)와 각각 병렬로 연결되는 제1 및 제2배리스터(VT1,VT2)로 이루어진다.1 is an equivalent circuit diagram of a filter array element according to the present invention. As shown, the
본 발명의 필터 어레이 소자의 회로구성을 보다 상세히 설명하면 다음과 같다. Referring to the circuit configuration of the filter array element of the present invention in more detail as follows.
필터 어레이 소자(40)는 도 1에 도시된 바와 같이 저항-비드-배리스터 π형 필터(41)가 한 개 이상이 구비되고, 각각의 저항-비드-배리스터 π형 필터(41)는 저항(RA), 제1비드(41a), 제2비드(41b), 제1배리스터(VT1) 및 제2배리스터(VT2)로 구성되며, 이러한 구성 요소를 각각 순차적으로 설명하면 다음과 같다.As shown in FIG. 1, the
저항-비드-배리스터 π형 필터(41)를 구성하는 저항(RA)은 제2외부전극(25) 제3외부전극(26) 사이에 배치되며, 제1 및 제2비드(41a,41b)는 저항(RA)의 양단에 각각 저항(RA)과 직렬 연결되도록 배치된다. The resistor R A constituting the resistor-bead-varistor π-
제1배리스터(VT1)는 제1외부전극(24)과 제2외부전극(25) 사이에 제1비드(41a)와 병렬 연결되도록 배치되며, 제2배리스터(VT2)는 제1외부전극(24)과 제3외부전극(26) 사이에 제2비드(41b)와 병렬 연결되도록 배치된다. 여기서, 제1외부전극(24)은 접지전극이며, 제2외부전극(25)과 제3외부전극(26)은 각각 신호입력단자나 신호출력단자로 사용된다.The first varistor V T1 is arranged to be connected in parallel with the
상기와 같이 저항(RA)의 양단에 배치되는 제1 및 제2비드(41a,41b)는 각각 저항(RB)과 인덕턴스(inductance)(XL)로 구성되어 Z=RA+jωL의 임피던스 특성을 갖으며, 입력단과 출력단에서 볼 때 저항(RA)과 저항(RB)이 병렬로 연결됨으로 인해 저항-비드-배리스터 π형 필터(41)를 통해 노이즈를 제거시 저주파 대역에서 신호의 감쇄를 개선시킴과 아울러 제1 및 제2비드(41a,41b)로 인해 고주파 대역에서 신호 왜곡을 제거할 수 있게 된다. 여기서, 저항(RA)은 직류성분에 저항체(41c)로 사용되며, 제1 및 제2비드(41a,41b)에 각각 포함되는 저항(RB)은 교류 성분 저항체로 사용된다. As described above, the first and
예를 들어, 종래의 인덕터-캐피시터 π형 필터는 도 2에 도시된 ①번과 같은 주파수 특성을 보이며, 저항-캐패시터나 저항-배리스터 π형 필터는 도 2에 도시된 ②번과 같은 주파수 특성을 보이나, 본 발명의 저항-비드-배리스터 π형 필터(41)는 저항(RA)의 양단에 배치되는 제1 및 제2비드(41a,41b)에 의해 도 2에 도시된 ③번과 같은 주파수 특성을 보인다. 즉, 초기 손실이 작으며 차즘 저항-캐패시터나 저항-배리스터 π형 필터의 특성과 동일한 주파수 특성을 갖게 된다.For example, a conventional inductor-capacitor π-type filter has a frequency characteristic as shown in ① shown in FIG. 2, and a resistor-capacitor or resistor-varistor π-type filter has a frequency characteristic as shown in FIG. 2 as shown in FIG. 2. However, the resistive-bead-varistor π-
저주파 대역에서의 신호 감쇄와 고주파 대역에서 신호의 왜곡을 최소화 할 수 있는 저항-비드-배리스터 π형 필터(41)가 한 개 이상이 배열되는 필터 어레이 소자(40)의 구조를 첨부된 도면을 이용하여 설명하면 다음과 같다.Attached drawings show the structure of the
도 6 내지 도 8에 도시된 바와 같이 본 발명의 제1실시예에 따른 필터 어레이 소자(40)의 구조는 제1내부전극(21)이 형성되는 제1배리스터 시트층(11a)과, 제1배리스터 시트층(11a)의 상측에 설치되며 서로 대향되는 제2 및 제3내부전극(22,23)이 한 개 이상 형성되는 제2배리스터 시트층(12a)과, 제2배리스터 시트층(12a)의 상측에 설치되는 비드 시트층(13a)과, 상기 비드 시트층(13a)에 한 개 이상이 형성되는 직류 저항체(14)와, 제1내부전극(21)과 전기적으로 연결되도록 형성되는 제1외부전극(24)과, 한 개 이상이 형성되는 제2 및 제3내부전극(22,23)에 각각 전기적으로 연결되는 한 개 이상의 제2 및 제3외부전극(25,26)으로 구비된다.As shown in FIGS. 6 to 8, the structure of the
본 발명의 제1실시예에 따른 필터 어레이 소자(40)의 구조를 보다 상세히 설명하면 다음과 같다.The structure of the
필터 어레이 소자(40)는 도 6에 도시된 바와 같이 제1배리스터 시트층(11a), 제2배리스터 시트층(12a) 및 비드 시트층(13a)으로 구성되며, 각각의 구성 요소를 순차적으로 설명하면 다음과 같다.The
제1배리스터 시트층(11a)은 그 상면에 제1내부전극(21)이 형성되며, 제2배리스터 시트층(12a)은 그 상면에 서로 대향되도록 제2 및 제3내부전극(22,23)이 형성된다. 제1 내지 제3내부전극(21,22,23)이 각각 형성된 제1 및 제2배리스터 시트층(11a,12a)은 도 6에 도시된 바와 같이 제1배리스터 시트층(11a)의 상면에 제2배리스터 시트층(12a)의 하면이 적층되어 구성되며, 이러한 적층 개수는 한 개 이상 구비된다. 여기서, 제1 및 제2배리스터 시트층(11a,12a)은 각각 ZnO-Bi2O3-Co3O4-Sb2O3계와 첨가제의 혼합물이 적용되거나 ZnO-Pr6O11-Co3O4계와 희토류의 혼합물이 적용되며, 첨가제는 SiO2-MnCO3-Cr2O3계가 사용되며, 희토류는 Nd2O3-Er2O3-Dy2O3계가 사용된다.The first
비드 시트층(13a)은 제2배리스터 시트층(12a)의 상면에 적층되어 설치되며, 비드 시트층(13a)의 상면에는 한 개 이상의 저항체(14)가 형성되며, 비드 시트층(13a)은 NiO-ZnO-Fe2O3-CuO계가 적용된다. 저항체(14)가 형성된 비드 시트층(13a)이 도 6에 도시된 바와 같이 한 개 이상이 구비되는 제1 및 제2배리스터 시트층(11a,12a)의 상면에 적층되면 도 7 및 도 8에서와 같이 한 개 이상이 구비되는 제1 내지 제3내부전극(21,22,23)을 전기적으로 연결하게 된다.The
제1내부전극(21)을 전기적으로 연결하기 위해 제1외부전극(24)을 절단부재(30)의 길이방향의 양측면에 형성하며, 제2 및 제3내부전극(22,23)과 비드 시트층(13a)과 저항체(14)를 전기적으로 연결하기 위해 한 개 이상의 제2 및 제3외부전극(25,26)을 절단부재(30)의 폭방향의 양측면에 형성하여 하나의 필터 어레이 소자(40)를 완성하게 된다. In order to electrically connect the first
절단부재(30)에 제1 내지 제3외부전극(24,25,26)이 형성되면 비드 시트층(13a)의 상면에 Ni-Zn계가 적용되는 제1보호층(51: 도 11에 도시됨)과 글라스(glass)나 에폭시계의 유전체 재질이 적용되는 제2보호층(52: 도 11에 도시됨)을 순차적으로 적층하여, 필터 어레이 소자(40)를 내습성 및 절연성을 갖도록 한다.When the first to third
상기와 같이 구성된 필터 어레이 소자(40)와 도 1에 필터 어레이 소자(40)의 회로와 비교하여 설명하면 다음과 같다.The
먼저, 도 7 및 도 8에 도시된 점선으로 분할된 영역은 각각 도 1에 도시된 하나의 저항-비드-배리스터 π형 필터(41)로 작용하게 된다. 예를 들어, 도 7 및 도 8에 도시된 제1 내지 제3외부전극(24,25,26)이 각각 연결된 제1 및 제2내부전극(21,22)이 형성된 제1 및 제2배리스터 시트층(11a,12a)는 도 1에 도시된 제1 및 제2배리스터(VT1,VT2)로 작용하게 된다. First, the region divided by the dotted lines shown in FIGS. 7 and 8 serves as one resistor-bead-varistor π-
제1 및 제2배리스터(VT1,VT2)와 병렬로 연결되는 도 1에 도시된 저항(RA)의 작용은 비드 시트층(13a)에 형성된 저항체(14)가 수행하며, 저항체(14)가 형성된 비드 시트층(13a)은 각각 저항(RA)의 양단에 연결된 제1 및 제2비드(41a,41b)의 작용하게 된다. 여기서, 저항체(14)는 부품기호로 'RA'로 표시된 직류성분 저항체(41c)가 된다. The resistance R A shown in FIG. 1 connected in parallel with the first and second varistors V T1 and V T2 is performed by the
상기와 같은 구조를 갖는 본 발명의 제1실시예에 따른 필터 어레이 소자의 제조방법을 첨부된 도면을 이용하여 상세히 설명하면 다음과 같다.The manufacturing method of the filter array device according to the first embodiment of the present invention having the structure as described above will be described in detail with reference to the accompanying drawings.
도 3 내지 도 8은 본 발명의 제1실시예에 따른 필터 어레이 소자의 제조과정을 나타낸 도로, 도 3에 도시된 바와 같이 필터 어레이 소자의 제조하기 위해 먼저 도 3에 도시된 바와 같이 제1배리스터 시트(11)의 전면에 도전성물질(Ag, Ag-Pd, Pt, Pd, Ni, Cu 중 어느 하나의 재질이 선택됨.)은 실크 인쇄방법, 도금 또는 증착방법을 이용하여 한 개 이상의 제1내부전극(21)을 형성하여 준비하는 단계를 실시한다. 3 to 8 are roads showing the manufacturing process of the filter array device according to the first embodiment of the present invention. First, the first varistor as shown in FIG. 3 to manufacture the filter array device as shown in FIG. The conductive material (Ag, Ag-Pd, Pt, Pd, Ni, Cu is selected from the material) on the front surface of the
제1배리스터 시트(11)를 준비함과 아울러 제2배리스터 시트(12)의 전면에 도전성물질(Ag, Ag-Pd, Pt, Pd, Ni, Cu 중 어느 하나의 재질이 선택됨.)은 실크(silk) 인쇄방법, 도금 또는 증착방법을 이용하여 한 개 이상이 서로 대향되는 제2 및 제3내부전극(22,23)을 형성하여 준비하는 단계를 실시하고, 비드 시트(13)를 준비하는 단계를 실시한다. In addition to preparing the
이 단계에서 적용되는 제1 및 제2배리스터 시트(11,12)는 도 3에 도시된 바와 같이 각각 한 개 이상이 적층되며, 그 재질은 각각 ZnO-Bi2O3-Co3O4-Sb2O3계와 첨가제의 혼합물이 적용되거나 ZnO-Pr6O11-Co3O4계와 희토류의 혼합물이 적용되며, 첨가제는 SiO2-MnCO3-Cr2O3계가 사용되며, 희토류는 Nd2O3-Er2O3-Dy2O3계가 적용된다. 또한, 비드 시트(13)는 NiO-ZnO-Fe2O3-CuO계가 적용된다.At least one first and
상기 단계에서 제1배리스터 시트(11)와 제2배리스터 시트(12)와 비드 시트(13)가 준비되면 도 4에 도시된 바와 같이 각각을 순차적으로 적층한 후 프레스(press)나 기타 압착방법을 이용하여 압착시켜 압착부재(10)를 형성하는 단계를 실시한다. 압착부재(10)가 형성되면 도 5에 도시된 바와 같이 소잉머신(sawing machine) 등을 이용하여 절단선(1)을 따라 절단하여 절단부재(30)를 형성하는 단계를 실시한다.When the
절단부재(30)가 형성되면 절단부재(30)를 300 내지 400℃에서 탈바인더(binder)를 실시한 후 소성 온도에서 소성시키는 단계를 실시한다. 여기서 소성 온도는 소성 공정시 설정되는 온도를 나타내며, 소성 온도는 900 내지 1050℃ 범위에서 절단부재(30)를 소성시킨다. 소성이 완료되면 도 6에 도시된 바와 같이 각 절단부재(30)의 비드 시트층(13a)의 상면에 Ag, Ag-Pd, Pt, Pd, Ni, Cu와 같은 재질을 실크 인쇄방법, 스퍼터 방법, 롤러 디핑 또는 패드 인쇄방법을 이용하여 한 개 이상의 저항체(14)를 형성하는 단계를 실시한다. 저항체(14)를 형성시 저항체(14)를 형성한 후 적절한 온도에서 가열하여 건조시킨다.When the cutting
비드 시트층(13a)의 상면에 저항체(14)가 형성되면 도 8에 도시된 바와 같이 도전성물질(Ag, Ag-Pd, Pt, Pd, Ni, Cu 중 어느 하나의 재질이 선택됨.)을 실크 인쇄방법, 롤러 디핑(roller dining), 패드(pad) 인쇄방법, 도금 또는 증착방법을 이용하여 제1 내지 제3외부전극(24,25,26)을 도포하는 단계를 실시한다. 이 단계에서 형성되는 제1외부전극(24)은 제1배리스터층(11a)에 형성된 제1내부전극(21)이 전기적으로 연결되도록 도 6에 도시된 절단부재(30)의 길이방향의 양측면에 각각 형성된다. 또한, 제2 내지 제3외부전극(25,26)은 절단부재(30)의 폭방향의 양측면에 각각 형성되어 제2배리스터층(12a)에 형성된 제2 및 제3내부전극(22,23), 제1 및 제2비드(41a,41b) 및 저항체(14)를 전기적으로 연결한다. When the
절단부재(30)에 제1 내지 제3외부전극(24,25,26)이 형성되면 비트 시트층(13a)에 Ni-Zn계가 적용되는 제1보호층(51: 도 11에 도시됨)과 유전체 재질이 적용되는 제2보호층(52: 도 11에 도시됨)을 순차적으로 적층하여 도 8과 같이 필터 어레이 소자(40)를 형성하게 된다. When the first to third
(제2실시예)Second Embodiment
필터 어레이 소자(40)를 제조하는 방법의 다른 실시예를 첨부된 도면을 이용 하여 설명하면 다음과 같다.Another embodiment of the method of manufacturing the
도 9 내지 도 11은 본 발명의 제2실시예에 따른 필터 어레이 소자의 제조과정을 나타낸 도이다. 도시된 바와 같이, 먼저 도 9에서와 같이 제1배리스터 시트(11)의 전면에 한 개 이상의 제1내부전극(21)을 형성하여 준비하는 단계와, 제2배리스터 시트(12)의 전면에 한 개 이상의 서로 대향되는 제2 및 제3내부전극(22,23)을 형성하여 준비하는 단계를 실시한다. 9 to 11 are views illustrating a manufacturing process of the filter array device according to the second embodiment of the present invention. As shown in FIG. 9, at least one first
제1 및 제2배리스터 시트(11,12)를 준비함과 아울러 비드 시트(13)의 전면에 프레스(press)나 펀치(punch)기구(도시 않음) 등을 이용하여 한 개 이상의 저항체 형성홈(13b)을 형성하여 준비하는 단계를 실시한다. 저항체 형성홈(13b)은 도 12a 내지 도 12f에 도시된 바와 같이 일장형 이외에도 'V'자형, 'U'자형, 'ㄷ'자형 등으로 형성하여 일자형 저항체(14)를 V'자형 저항체(14a), 'U'자형 저항체(14b) 또는 'ㄷ'자형 저항체(14c)로 형성할 수 있다.At least one
상기의 단계들을 통해 제1 및 제2배리스터 시트(11,12)와 비드 시트(13)가 준비되면 제1배리스터 시트(11)와 제2배리스터 시트(12)와 비드 시트(13)를 순차적으로 적층한 후 압착시켜 압착부재(10: 도 4에 도시됨)를 형성하는 단계를 실시한 다. 이 단계에서 제1 및 제2배리스터 시트(11,12)는 각각 한 개 이상 구비되어 적층된다. When the first and
압착부재(10)가 형성되면 절단선(1)을 따라 압착부재(10)를 절단하여 절단부재(30: 도 5에 도시됨)를 형성하는 단계를 실시한다. 이 단계에서 절단부재(30)가 형성되면 절단부재(30)를 소성 온도 즉, 900 내지 1050℃에서 소성시키는 단계를 실시한다. When the pressing
절단부재(30)의 소성 단계가 완료되면 도 10에서와 같이 절단부재(30)의 비드 시트층(13a)에 형성된 저항체 형성홈(13b)에 저항체(14)를 형성하는 단계를 실시한다. 저항체(14)가 형성되면 도 8 및 도 11에서와 같이 도전성 물질(Ag, Ag-Pd, Pt, Pd, Ni, Cu 중 어느 하나의 재질이 선택됨.)을 이용하여 제1 내지 제3외부전극(24,25,26)을 도포하는 단계를 실시한 후 도 11에 도시된 바와 같이 비트 시트층(13a)에 Ni-Zn계가 적용되는 제1보호층(51)과 글라스와 에폭시계의 유전체 재질이 적용되는 제2보호층(52)이 순차적으로 적층하여 필터 어레이 소자(40)를 제조하게 된다. When the firing step of the cutting
이상의 제2실시예에서의 제1 및 제2배리스터 시트(11,12)와 비드 시트(13)의 재질은 제1실시예에서의 제1 및 제2배리스터 시트(11,12)와 비드 시트(13)의 재질과 동일하며, 제1 및 제2실시예에서 제1배리스터 시트층(11a), 제2배리스터 시트층(12a) 및 비드 시트층(13a)은 제1배리스터 시트(11), 제2배리스터 시트(12) 및 비드 시트(13)에서 각각 분리된 상태를 나타내어 제1배리스터 시트(11), 제2배리스터 시트(12) 및 비드 시트(13)와 구별하기 위해 사용됨을 밝힌다.The materials of the first and
이상에 설명한 바와 같이 본 발명의 필터 어레이 소자는 저항-배리스터 π형 필터에서 저항의 양측에 각각 비드(bead)를 추가하여 구성함으로써 과전압이나 ESD로부터 회로를 보호함과 아울러 노이즈 제거시 저주파 대역에서 손실값과 고주파 대역에서 신호 왜곡을 최소화할 수 있는 이점을 제공한다. As described above, the filter array device of the present invention is configured by adding beads to both sides of the resistor in the resistor-varistor π-type filter to protect the circuit from overvoltage or ESD, and to reduce the loss in the low frequency band when noise is removed. It offers the advantage of minimizing signal distortion in values and high frequency bands.
또한, 저항체를 형성시 비드 시트에 저항체 형성홈을 형성한 후 이를 이용하여 저항체를 형성함으로써 보다 용이하게 필터 어레이 소자를 제조할 수 있는 이점을 제공한다.In addition, by forming a resistor forming groove in the bead sheet at the time of forming the resistor, by using it to form a resistor provides an advantage that can be easily manufactured filter array elements.
Claims (16)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060004107A KR100732785B1 (en) | 2006-01-13 | 2006-01-13 | Filter array device and method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060004107A KR100732785B1 (en) | 2006-01-13 | 2006-01-13 | Filter array device and method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100732785B1 true KR100732785B1 (en) | 2007-06-27 |
Family
ID=38373551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060004107A KR100732785B1 (en) | 2006-01-13 | 2006-01-13 | Filter array device and method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100732785B1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100878994B1 (en) | 2006-05-19 | 2009-01-15 | 티디케이가부시기가이샤 | Filter circuit and filter device |
KR101022981B1 (en) * | 2008-01-25 | 2011-03-18 | 티디케이가부시기가이샤 | Aggregate substrate, manufacturing method of aggregate substrate, and varistor |
CN103646735A (en) * | 2013-11-28 | 2014-03-19 | 深圳顺络电子股份有限公司 | Plate type ESD (electronic static discharge) inhibitor |
KR20160022668A (en) * | 2014-08-20 | 2016-03-02 | 동의대학교 산학협력단 | Zinc oxide baristor for overvoltage protection and manufacturing method the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04152601A (en) * | 1990-10-17 | 1992-05-26 | Murata Mfg Co Ltd | Laminated thermistor |
JPH0645109A (en) * | 1992-07-21 | 1994-02-18 | Murata Mfg Co Ltd | Laminated type chip varistor |
JPH09139646A (en) * | 1995-11-15 | 1997-05-27 | Tekudaiya Kk | Temperature variable attenuator |
KR100578295B1 (en) | 2005-05-13 | 2006-05-11 | 주식회사 이노칩테크놀로지 | Laminated complex chip element of combining with resistor, inductor and capacitor |
-
2006
- 2006-01-13 KR KR1020060004107A patent/KR100732785B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04152601A (en) * | 1990-10-17 | 1992-05-26 | Murata Mfg Co Ltd | Laminated thermistor |
JPH0645109A (en) * | 1992-07-21 | 1994-02-18 | Murata Mfg Co Ltd | Laminated type chip varistor |
JPH09139646A (en) * | 1995-11-15 | 1997-05-27 | Tekudaiya Kk | Temperature variable attenuator |
KR100578295B1 (en) | 2005-05-13 | 2006-05-11 | 주식회사 이노칩테크놀로지 | Laminated complex chip element of combining with resistor, inductor and capacitor |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100878994B1 (en) | 2006-05-19 | 2009-01-15 | 티디케이가부시기가이샤 | Filter circuit and filter device |
US7646578B2 (en) | 2006-05-19 | 2010-01-12 | Tdk Corporation | Filter circuit and filter device |
KR101022981B1 (en) * | 2008-01-25 | 2011-03-18 | 티디케이가부시기가이샤 | Aggregate substrate, manufacturing method of aggregate substrate, and varistor |
US8125307B2 (en) | 2008-01-25 | 2012-02-28 | Tdk Corporation | Aggregate substrate, production method of aggregate substrate, and varistor |
CN103646735A (en) * | 2013-11-28 | 2014-03-19 | 深圳顺络电子股份有限公司 | Plate type ESD (electronic static discharge) inhibitor |
KR20160022668A (en) * | 2014-08-20 | 2016-03-02 | 동의대학교 산학협력단 | Zinc oxide baristor for overvoltage protection and manufacturing method the same |
KR101690735B1 (en) | 2014-08-20 | 2016-12-28 | 동의대학교 산학협력단 | Zinc oxide baristor for overvoltage protection and manufacturing method the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3900104B2 (en) | Antistatic parts | |
US7277270B2 (en) | Multilayer filter | |
JP5060590B2 (en) | Composite multilayer chip element | |
KR100799475B1 (en) | Surge absorption circuitry | |
EP3070722B1 (en) | Laminated chip device | |
KR100732785B1 (en) | Filter array device and method thereof | |
US7277003B2 (en) | Electrostatic discharge protection component | |
JP2005260137A (en) | Antistatic electricity component | |
KR100638802B1 (en) | Laminated chip element with various capacitance | |
JP2024073627A (en) | Low inductance component | |
KR100711092B1 (en) | Laminated chip device | |
JP2023113814A (en) | low aspect ratio varistor | |
KR100470115B1 (en) | Laminated chip element with various equivalent inductance | |
KR100981037B1 (en) | Laminating filter | |
JP2006269876A (en) | Anti-electrrostatic component | |
KR100470116B1 (en) | Complex laminated chip element | |
KR100502281B1 (en) | Complex array chip of combining with various devices and fabricating method therefor | |
KR20090037099A (en) | Laminated chip element | |
TWI853922B (en) | Low inductance component and method for forming a low inductance component | |
JP2006313877A (en) | Static electricity countermeasure component | |
KR20070090677A (en) | Laminated chip device and method of manufacturing thereof | |
KR100732783B1 (en) | Three-terminals type filter and manufacturing method thereof | |
JPH0582316A (en) | Noise filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101101 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |