[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100732785B1 - Filter array device and method thereof - Google Patents

Filter array device and method thereof Download PDF

Info

Publication number
KR100732785B1
KR100732785B1 KR1020060004107A KR20060004107A KR100732785B1 KR 100732785 B1 KR100732785 B1 KR 100732785B1 KR 1020060004107 A KR1020060004107 A KR 1020060004107A KR 20060004107 A KR20060004107 A KR 20060004107A KR 100732785 B1 KR100732785 B1 KR 100732785B1
Authority
KR
South Korea
Prior art keywords
varistor
resistor
bead
sheet
sheet layer
Prior art date
Application number
KR1020060004107A
Other languages
Korean (ko)
Inventor
윤중락
최근목
유창재
정태석
Original Assignee
삼화콘덴서공업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼화콘덴서공업주식회사 filed Critical 삼화콘덴서공업주식회사
Priority to KR1020060004107A priority Critical patent/KR100732785B1/en
Application granted granted Critical
Publication of KR100732785B1 publication Critical patent/KR100732785B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/102Varistor boundary, e.g. surface layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105Varistor cores
    • H01C7/108Metal oxide
    • H01C7/112ZnO type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/12Overvoltage protection resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Thermistors And Varistors (AREA)

Abstract

A filter array device and a manufacturing method thereof are provided to minimize a damage value in a low frequency band and a signal distortion in a high frequency band when removing the noise. A filter array device includes at least one resistor-bead-varistor phi type filter(41). Each of the resistor-bead-varistor phi type filter(41) includes a resistor, a first bead, a second bead, a first varistor, and a second varistor. The resistor is arranged between a second external electrode(25) and a third external electrode(26). The first bead and the second bead are arranged to be connected to each resistor in series at both ends of the resistor. The first varistor is arranged to be connected to the first bead in parallel between a first external electrode(24) and the second external electrode(25). And, the second external electrode(25) is arranged to be connected to the second bead in parallel between the first external electrode(24) and the third external electrode(26).

Description

필터 어레이 소자 및 그 제조방법{Filter Array Device and Method Thereof}Filter array device and method for manufacturing same {Filter Array Device and Method Thereof}

도 1은 본 발명에 의한 필터 어레이 소자의 등가 회로도,1 is an equivalent circuit diagram of a filter array element according to the present invention;

도 2는 도 1에 도시된 필터 어레이 소자의 감도측정 결과를 나타낸 그래프,2 is a graph illustrating a sensitivity measurement result of the filter array device illustrated in FIG. 1;

도 3 내지 도 8은 본 발명의 제1실시예에 따른 필터 어레이 소자의 제조방 법을 나타낸 도,3 to 8 illustrate a method of manufacturing a filter array device according to a first embodiment of the present invention.

도 9 내지 도 11은 본 발명의 제2실시예에 따른 필터 어레이 소자의 제조방 법을 나타낸 도,9 to 11 are views showing a method of manufacturing a filter array element according to a second embodiment of the present invention,

도 12a 내지 도 12f는 도 9에 도시된 저항체 형성홈의 다른 실시예를 나타낸 도.12A to 12F are views showing another embodiment of the resistor forming groove shown in FIG. 9;

* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings

1: 절단선 10: 압착부재 1: cutting line 10: crimping member

11: 제1배리스터 시트 12: 제2배리스터 시트 11: first varistor sheet 12: second varistor sheet

13: 비드 시트 13b: 저항체 형성홈13: bead sheet 13b: resistor forming groove

21: 제1내부전극 22: 제2내부전극21: first internal electrode 22: second internal electrode

23: 제3내부전극 24: 제1외부전극23: third internal electrode 24: first external electrode

25: 제2외부전극 26: 제3외부전극25: second external electrode 26: third external electrode

30: 절단부재 40: 필터 어레이 소자30: cutting member 40: filter array element

41: 저항-비드-배리스터 π형 필터 41a: 비드 등가회로 41: resistor-bead-varistor π-type filter 41a: bead equivalent circuit

41c: 직류 저항체 등가회로41c: DC resistor equivalent circuit

본 발명은 필터 어레이 소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 노이즈, 과전압 및 정전기로부터의 보호와 동시에 저주파 대역에서의 손실값을 최소화 시킬 수 있는 필터 어레이 소자 및 그 제조 방법에 관한 것이다. The present invention relates to a filter array element and a method of manufacturing the same, and more particularly, to a filter array element and a method of manufacturing the same that can minimize the loss in the low frequency band while protecting from noise, overvoltage and static electricity.

회로에서 노이즈(noise) 성분을 제거하기 위해 필터가 적용되고 있으며, 이러한 필터로 저항-캐패시터 π형 필터가 있다. 저항-캐패시터 π형 필터는 넓은 밴드 대역을 갖고 있으나 저주파 대역에서 손실값이 크며, 과전압이나 ESD(Electro Static Discharge)로부터 회로를 보호할 수 없는 문제점이 있다. Filters are applied to remove noise components from the circuit, and such filters are resistor-capacitor π-type filters. The resistor-capacitor π-type filter has a wide band band, but has a large loss value in the low frequency band, and has a problem in that the circuit cannot be protected from overvoltage or electrostatic discharge (ESD).

회로를 노이즈, 과전압이나 ESD로부터 보호하기 위해 사용되는 필터로 저항-배리스터(Varistor) π형 필터가 있다. 저항-배리스터 π형 필터에서 배리스터는 회로가 정격 전압에서 정상 동작을 하는 경우에는 캐패시터 역할을 하여 저항-배리스터 π형 필터가 저항-캐패시터 π형 필터의 기능을 수행할 수 있도록 한다. 반대로, 회로 내에서 과전압이나 ESD가 발생되면 배리스터는 저항이 급격히 감소하여 전류를 접지로 바이패스(by pass)시켜 저항-배리스터 π형 필터가 과전압이나 ESD로부터 회로를 보호할 수 있도록 한다.A filter used to protect the circuit from noise, overvoltage or ESD is a resistor-varistor π-type filter. In a resistor-varistor π-type filter, the varistor acts as a capacitor when the circuit is operating normally at rated voltage, allowing the resistor-varistor π-type filter to function as a resistor-capacitor π-type filter. Conversely, if overvoltage or ESD occurs in the circuit, the varistor rapidly reduces the resistance, bypassing the current to ground, allowing the resistor-varistor π-type filter to protect the circuit from overvoltage or ESD.

과전압이나 ESD로부터 회로를 보호하는 기능이 추가되는 저항-배리스터 π형 필터는 회로를 과전압이나 ESD로부터 보호할 수 있지만 저항-캐패시터 π형 필터와 같이 저주파 대역에서 저항체에 의한 손실이 큰 문제점을 가지고 있다.The resistor-varistor π-type filter, which adds the function of protecting the circuit from overvoltage or ESD, can protect the circuit from overvoltage or ESD, but has a problem of large losses caused by resistors in low frequency bands, such as resistor-capacitor π-type filters. .

본 발명의 목적은 전술한 문제점을 해결하기 위한 것으로, 저항-배리스터 π형 필터에 Z=RA+jωL의 임피던스 특성을 갖는 비드(bead)를 추가하여 과전압이나 ESD로부터 회로를 보호함과 아울러 노이즈 제거시 저주파 대역에서 손실값을 최소화 시킬 수 있는 필터 어레이 소자 및 그 제조방법을 제공함에 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve the above-described problems, by adding a bead having an impedance characteristic of Z = R A + jω L to a resistor-varistor π-type filter to protect the circuit from overvoltage or ESD, The present invention provides a filter array device capable of minimizing a loss value in a low frequency band when removing noise and a method of manufacturing the same.

본 발명의 다른 목적은 노이즈 제거시 저수파 대역에서 손실값을 최소함과 아울러 고주파 대역에서 신호 왜곡을 제거할 수 있는 필터 어레이 소자 및 그 제조방법을 제공함에 있다. Another object of the present invention is to provide a filter array device capable of minimizing a loss value in a low frequency band and removing signal distortion in a high frequency band when removing noise, and a method of manufacturing the same.

본 발명의 필터 어레이 소자(filter array device)는 저항-비드-배리스터 π형 필터(resister-bead-varistor phi type filter)가 한 개 이상 구비되며, 저항-비드-배리스터 π형 필터는 각각 저항과, 저항과 각각 직렬로 연결되는 제1 및 제2비드와, 제1 및 제2비드와 각각 병렬로 연결되는 제1 및 제2배리스터로 이루어짐을 특징으로 한다. The filter array device of the present invention is provided with at least one resistor-bead-varistor phi type filter, and the resistor-bead-varistor π-type filter may include a resistor, And first and second beads connected in series with a resistor, respectively, and first and second varistors connected in parallel with the first and second beads, respectively.

본 발명의 필터 어레이 소자의 구조는 제1내부전극이 형성되는 제1배리스터 시트(sheet)층과, 제1배리스터 시트층의 상측에 설치되며 서로 대향되는 제2 및 제3내부전극이 한 개 이상 형성되는 제2배리스터 시트층과, 제2배리스터 시트층의 상측에 설치되는 비드 시트층과, 비드 시트층에 한 개 이상이 형성되는 직류 저항체와, 제1내부전극과 전기적으로 연결되도록 형성되는 제1외부전극과, 한 개 이상이 형성되는 제2 및 제3내부전극에 각각 전기적으로 연결되는 한 개 이상의 제2 및 제3외부전극으로 구비됨을 특징으로 한다. The structure of the filter array device of the present invention includes at least one first varistor sheet layer on which a first internal electrode is formed, and at least one second and third internal electrodes disposed on an upper side of the first varistor sheet layer and opposed to each other. A second varistor sheet layer to be formed, a bead sheet layer provided on an upper side of the second varistor sheet layer, a DC resistor having one or more formed on the bead sheet layer, and a first formed to be electrically connected to the first internal electrode. And one or more second and third external electrodes electrically connected to one external electrode and one or more second and third internal electrodes respectively formed.

본 발명의 필터 어레이 소자의 제조방법은 제1배리스터 시트의 전면에 한 개 이상의 제1내부전극을 형성하여 준비하는 단계와, 제2배리스터 시트의 전면에 한 개 이상이 서로 대향되는 제2 및 제3내부전극을 형성하여 준비하는 단계와, 비드 시트를 준비하는 단계와, 제1배리스터 시트와 제2배리스터 시트와 비드 시트를 순차적으로 적층한 후 압착시켜 압착부재를 형성하는 단계와, 압착이 완료된 압착부재를 절단하여 절단부재를 형성하는 단계와, 절단부재를 소성 온도에서 소성시키는 단계와, 소성이 완료된 절단부재를 절단하여 절단부재를 형성하는 단계와, 절단부재의 비드 시트층의 상면에 한 개 이상의 저항체를 형성하는 단계와, 비드 시트층의 상면에 저항체가 형성되면 제1 내지 제3외부전극을 도포하는 단계로 구비됨을 특징으로 한다.The method of manufacturing a filter array device of the present invention comprises the steps of preparing and forming at least one first internal electrode on the front surface of the first varistor sheet, and at least one of the second and second opposing surfaces on the front surface of the second varistor sheet. (3) forming and preparing an internal electrode, preparing a bead sheet, sequentially stacking the first varistor sheet, the second varistor sheet, and the bead sheet, and then compressing them to form a crimping member. Cutting the pressing member to form a cutting member, firing the cutting member at a firing temperature, cutting the completed cutting member to form a cutting member, and forming a cutting member on the upper surface of the bead sheet layer of the cutting member. Forming at least two resistors and applying the first to third external electrodes when the resistors are formed on the upper surface of the bead sheet layer.

(제1실시예) (First embodiment)

이하, 본 발명의 제1실시예를 첨부된 도면을 이용하여 설명하면 다음과 같다.Hereinafter, a first embodiment of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명에 의한 필터 어레이 소자의 등가 회로도이다. 도시된 바와 같이 본 발명의 필터 어레이 소자(40)는 저항-비드-배리스터 π형 필터(41)가 한 개 이상 구비되며, 저항-비드-배리스터 π형 필터(41)는 각각 저항(RA)과, 저항(RA)과 각각 직렬로 연결되는 제1 및 제2비드(41a,41b)와, 제1 및 제2비드(41a,41b)와 각각 병렬로 연결되는 제1 및 제2배리스터(VT1,VT2)로 이루어진다.1 is an equivalent circuit diagram of a filter array element according to the present invention. As shown, the filter array element 40 of the present invention is provided with one or more resistance-bead-varistor π-type filters 41, and the resistance-bead-varistor π-type filters 41 are each resistor R A. And first and second beads 41a and 41b connected in series with the resistor R A , respectively, and first and second varistors connected in parallel with the first and second beads 41a and 41b, respectively. V T1 , V T2 ).

본 발명의 필터 어레이 소자의 회로구성을 보다 상세히 설명하면 다음과 같다. Referring to the circuit configuration of the filter array element of the present invention in more detail as follows.

필터 어레이 소자(40)는 도 1에 도시된 바와 같이 저항-비드-배리스터 π형 필터(41)가 한 개 이상이 구비되고, 각각의 저항-비드-배리스터 π형 필터(41)는 저항(RA), 제1비드(41a), 제2비드(41b), 제1배리스터(VT1) 및 제2배리스터(VT2)로 구성되며, 이러한 구성 요소를 각각 순차적으로 설명하면 다음과 같다.As shown in FIG. 1, the filter array element 40 includes one or more resistance-bead-varistor π-type filters 41, and each resistance-bead-varistor π-type filter 41 includes a resistor (R). A ), the first bead (41a), the second bead (41b), the first varistor (V T1 ) and the second varistor (V T2 ) and each of these components will be described sequentially as follows.

저항-비드-배리스터 π형 필터(41)를 구성하는 저항(RA)은 제2외부전극(25) 제3외부전극(26) 사이에 배치되며, 제1 및 제2비드(41a,41b)는 저항(RA)의 양단에 각각 저항(RA)과 직렬 연결되도록 배치된다. The resistor R A constituting the resistor-bead-varistor π-type filter 41 is disposed between the second external electrode 25 and the third external electrode 26, and the first and second beads 41a and 41b. Are arranged so as to be connected in series with the resistor R A at both ends of the resistor R A.

제1배리스터(VT1)는 제1외부전극(24)과 제2외부전극(25) 사이에 제1비드(41a)와 병렬 연결되도록 배치되며, 제2배리스터(VT2)는 제1외부전극(24)과 제3외부전극(26) 사이에 제2비드(41b)와 병렬 연결되도록 배치된다. 여기서, 제1외부전극(24)은 접지전극이며, 제2외부전극(25)과 제3외부전극(26)은 각각 신호입력단자나 신호출력단자로 사용된다.The first varistor V T1 is arranged to be connected in parallel with the first bead 41a between the first external electrode 24 and the second external electrode 25, and the second varistor V T2 is connected to the first external electrode. It is arranged to be connected in parallel with the second bead 41b between the 24 and the third external electrode 26. Here, the first external electrode 24 is a ground electrode, and the second external electrode 25 and the third external electrode 26 are used as signal input terminals or signal output terminals, respectively.

상기와 같이 저항(RA)의 양단에 배치되는 제1 및 제2비드(41a,41b)는 각각 저항(RB)과 인덕턴스(inductance)(XL)로 구성되어 Z=RA+jωL의 임피던스 특성을 갖으며, 입력단과 출력단에서 볼 때 저항(RA)과 저항(RB)이 병렬로 연결됨으로 인해 저항-비드-배리스터 π형 필터(41)를 통해 노이즈를 제거시 저주파 대역에서 신호의 감쇄를 개선시킴과 아울러 제1 및 제2비드(41a,41b)로 인해 고주파 대역에서 신호 왜곡을 제거할 수 있게 된다. 여기서, 저항(RA)은 직류성분에 저항체(41c)로 사용되며, 제1 및 제2비드(41a,41b)에 각각 포함되는 저항(RB)은 교류 성분 저항체로 사용된다. As described above, the first and second beads 41a and 41b disposed at both ends of the resistor R A each include a resistor R B and an inductance X L , where Z = R A + jω L. It has an impedance characteristic of, and in the low frequency band when removing the noise through the resistor-bead-varistor π-type filter 41 because the resistance (R A ) and the resistance (R B ) are connected in parallel when viewed from the input terminal and the output terminal. In addition to improving attenuation of the signal, the first and second beads 41a and 41b may remove the signal distortion in the high frequency band. Here, the resistor R A is used as the resistor 41c in the DC component, and the resistor R B included in the first and second beads 41a and 41b is used as the AC component resistor.

예를 들어, 종래의 인덕터-캐피시터 π형 필터는 도 2에 도시된 ①번과 같은 주파수 특성을 보이며, 저항-캐패시터나 저항-배리스터 π형 필터는 도 2에 도시된 ②번과 같은 주파수 특성을 보이나, 본 발명의 저항-비드-배리스터 π형 필터(41)는 저항(RA)의 양단에 배치되는 제1 및 제2비드(41a,41b)에 의해 도 2에 도시된 ③번과 같은 주파수 특성을 보인다. 즉, 초기 손실이 작으며 차즘 저항-캐패시터나 저항-배리스터 π형 필터의 특성과 동일한 주파수 특성을 갖게 된다.For example, a conventional inductor-capacitor π-type filter has a frequency characteristic as shown in ① shown in FIG. 2, and a resistor-capacitor or resistor-varistor π-type filter has a frequency characteristic as shown in FIG. 2 as shown in FIG. 2. However, the resistive-bead-varistor π-type filter 41 of the present invention has the same frequency as 3 shown in Fig. 2 by the first and second beads 41a and 41b disposed across the resistor R A. Show characteristics. That is, the initial loss is small and has the same frequency characteristics as that of the chasm resistor-capacitor or the resistor-varistor π-type filter.

저주파 대역에서의 신호 감쇄와 고주파 대역에서 신호의 왜곡을 최소화 할 수 있는 저항-비드-배리스터 π형 필터(41)가 한 개 이상이 배열되는 필터 어레이 소자(40)의 구조를 첨부된 도면을 이용하여 설명하면 다음과 같다.Attached drawings show the structure of the filter array element 40 in which one or more resistor-bead-varistor π-type filters 41 are arranged to minimize signal attenuation in a low frequency band and distortion of a signal in a high frequency band. The description is as follows.

도 6 내지 도 8에 도시된 바와 같이 본 발명의 제1실시예에 따른 필터 어레이 소자(40)의 구조는 제1내부전극(21)이 형성되는 제1배리스터 시트층(11a)과, 제1배리스터 시트층(11a)의 상측에 설치되며 서로 대향되는 제2 및 제3내부전극(22,23)이 한 개 이상 형성되는 제2배리스터 시트층(12a)과, 제2배리스터 시트층(12a)의 상측에 설치되는 비드 시트층(13a)과, 상기 비드 시트층(13a)에 한 개 이상이 형성되는 직류 저항체(14)와, 제1내부전극(21)과 전기적으로 연결되도록 형성되는 제1외부전극(24)과, 한 개 이상이 형성되는 제2 및 제3내부전극(22,23)에 각각 전기적으로 연결되는 한 개 이상의 제2 및 제3외부전극(25,26)으로 구비된다.As shown in FIGS. 6 to 8, the structure of the filter array element 40 according to the first embodiment of the present invention includes a first varistor sheet layer 11a on which the first internal electrode 21 is formed, and a first varistor sheet layer 11a. The second varistor sheet layer 12a and the second varistor sheet layer 12a disposed on the varistor sheet layer 11a and having at least one second and third internal electrodes 22 and 23 facing each other. A bead sheet layer 13a provided on the upper side of the bead, a DC resistor 14 having one or more formed on the bead sheet layer 13a, and a first formed to be electrically connected to the first internal electrode 21. One or more second and third external electrodes 25 and 26 are electrically connected to the external electrodes 24 and the second and third internal electrodes 22 and 23, each of which is formed.

본 발명의 제1실시예에 따른 필터 어레이 소자(40)의 구조를 보다 상세히 설명하면 다음과 같다.The structure of the filter array element 40 according to the first embodiment of the present invention will be described in more detail as follows.

필터 어레이 소자(40)는 도 6에 도시된 바와 같이 제1배리스터 시트층(11a), 제2배리스터 시트층(12a) 및 비드 시트층(13a)으로 구성되며, 각각의 구성 요소를 순차적으로 설명하면 다음과 같다.The filter array element 40 is composed of a first varistor sheet layer 11a, a second varistor sheet layer 12a, and a bead sheet layer 13a as shown in FIG. Is as follows.

제1배리스터 시트층(11a)은 그 상면에 제1내부전극(21)이 형성되며, 제2배리스터 시트층(12a)은 그 상면에 서로 대향되도록 제2 및 제3내부전극(22,23)이 형성된다. 제1 내지 제3내부전극(21,22,23)이 각각 형성된 제1 및 제2배리스터 시트층(11a,12a)은 도 6에 도시된 바와 같이 제1배리스터 시트층(11a)의 상면에 제2배리스터 시트층(12a)의 하면이 적층되어 구성되며, 이러한 적층 개수는 한 개 이상 구비된다. 여기서, 제1 및 제2배리스터 시트층(11a,12a)은 각각 ZnO-Bi2O3-Co3O4-Sb2O3계와 첨가제의 혼합물이 적용되거나 ZnO-Pr6O11-Co3O4계와 희토류의 혼합물이 적용되며, 첨가제는 SiO2-MnCO3-Cr2O3계가 사용되며, 희토류는 Nd2O3-Er2O3-Dy2O3계가 사용된다.The first varistor sheet layer 11a has a first internal electrode 21 formed on an upper surface thereof, and the second varistor sheet layer 12a has a second and third internal electrodes 22 and 23 facing each other on its upper surface. Is formed. As shown in FIG. 6, the first and second varistor sheet layers 11a and 12a having the first to third internal electrodes 21, 22 and 23 are formed on the upper surface of the first varistor sheet layer 11a. The lower surface of the two varistor sheet layer 12a is formed by lamination, and the number of laminations is one or more. Here, the first and second varistor sheet layer (11a, 12a) is a mixture of ZnO-Bi 2 O 3 -Co 3 O 4 -Sb 2 O 3 system and additives, respectively, or ZnO-Pr 6 O 11 -Co 3 A mixture of O 4 system and rare earth is applied, and additive is SiO 2 -MnCO 3 -Cr 2 O 3 system, and rare earth is Nd 2 O 3 -Er 2 O 3 -Dy 2 O 3 system.

비드 시트층(13a)은 제2배리스터 시트층(12a)의 상면에 적층되어 설치되며, 비드 시트층(13a)의 상면에는 한 개 이상의 저항체(14)가 형성되며, 비드 시트층(13a)은 NiO-ZnO-Fe2O3-CuO계가 적용된다. 저항체(14)가 형성된 비드 시트층(13a)이 도 6에 도시된 바와 같이 한 개 이상이 구비되는 제1 및 제2배리스터 시트층(11a,12a)의 상면에 적층되면 도 7 및 도 8에서와 같이 한 개 이상이 구비되는 제1 내지 제3내부전극(21,22,23)을 전기적으로 연결하게 된다.The bead sheet layer 13a is laminated and installed on the upper surface of the second varistor sheet layer 12a. At least one resistor 14 is formed on the upper surface of the bead sheet layer 13a, and the bead sheet layer 13a is NiO-ZnO-Fe 2 O 3 -CuO system is applied. 7 and 8 when the bead sheet layer 13a having the resistor 14 formed thereon is stacked on the top surfaces of the first and second varistor sheet layers 11a and 12a provided with at least one, as shown in FIG. As described above, the first to third internal electrodes 21, 22, and 23 provided with one or more are electrically connected to each other.

제1내부전극(21)을 전기적으로 연결하기 위해 제1외부전극(24)을 절단부재(30)의 길이방향의 양측면에 형성하며, 제2 및 제3내부전극(22,23)과 비드 시트층(13a)과 저항체(14)를 전기적으로 연결하기 위해 한 개 이상의 제2 및 제3외부전극(25,26)을 절단부재(30)의 폭방향의 양측면에 형성하여 하나의 필터 어레이 소자(40)를 완성하게 된다. In order to electrically connect the first internal electrodes 21, the first external electrodes 24 are formed on both side surfaces of the cutting member 30 in the longitudinal direction, and the second and third internal electrodes 22 and 23 and the bead sheet are formed. In order to electrically connect the layer 13a and the resistor 14, one or more second and third external electrodes 25 and 26 are formed on both side surfaces of the cutting member 30 in the width direction to form one filter array element ( 40).

절단부재(30)에 제1 내지 제3외부전극(24,25,26)이 형성되면 비드 시트층(13a)의 상면에 Ni-Zn계가 적용되는 제1보호층(51: 도 11에 도시됨)과 글라스(glass)나 에폭시계의 유전체 재질이 적용되는 제2보호층(52: 도 11에 도시됨)을 순차적으로 적층하여, 필터 어레이 소자(40)를 내습성 및 절연성을 갖도록 한다.When the first to third external electrodes 24, 25, and 26 are formed on the cutting member 30, a first protective layer 51 having a Ni—Zn type applied to an upper surface of the bead sheet layer 13a is illustrated in FIG. 11. ) And a second protective layer 52 (shown in FIG. 11) to which a glass or epoxy dielectric material is applied are sequentially stacked, so that the filter array element 40 has moisture resistance and insulation.

상기와 같이 구성된 필터 어레이 소자(40)와 도 1에 필터 어레이 소자(40)의 회로와 비교하여 설명하면 다음과 같다.The filter array element 40 configured as described above and the circuit of the filter array element 40 in FIG. 1 will be described as follows.

먼저, 도 7 및 도 8에 도시된 점선으로 분할된 영역은 각각 도 1에 도시된 하나의 저항-비드-배리스터 π형 필터(41)로 작용하게 된다. 예를 들어, 도 7 및 도 8에 도시된 제1 내지 제3외부전극(24,25,26)이 각각 연결된 제1 및 제2내부전극(21,22)이 형성된 제1 및 제2배리스터 시트층(11a,12a)는 도 1에 도시된 제1 및 제2배리스터(VT1,VT2)로 작용하게 된다. First, the region divided by the dotted lines shown in FIGS. 7 and 8 serves as one resistor-bead-varistor π-type filter 41 shown in FIG. 1, respectively. For example, the first and second varistor sheets having the first and second internal electrodes 21 and 22 connected to the first to third external electrodes 24, 25 and 26, respectively, shown in FIGS. 7 and 8. The layers 11a and 12a serve as the first and second varistors V T1 and V T2 shown in FIG. 1.

제1 및 제2배리스터(VT1,VT2)와 병렬로 연결되는 도 1에 도시된 저항(RA)의 작용은 비드 시트층(13a)에 형성된 저항체(14)가 수행하며, 저항체(14)가 형성된 비드 시트층(13a)은 각각 저항(RA)의 양단에 연결된 제1 및 제2비드(41a,41b)의 작용하게 된다. 여기서, 저항체(14)는 부품기호로 'RA'로 표시된 직류성분 저항체(41c)가 된다. The resistance R A shown in FIG. 1 connected in parallel with the first and second varistors V T1 and V T2 is performed by the resistor 14 formed in the bead sheet layer 13a and the resistor 14. ) Formed bead sheet layer (13a) is a function of the first and second beads (41a, 41b) connected to both ends of the resistor (R A ), respectively. Here, the resistor 14 becomes a DC component resistor 41c indicated by 'R A ' as a component symbol.

상기와 같은 구조를 갖는 본 발명의 제1실시예에 따른 필터 어레이 소자의 제조방법을 첨부된 도면을 이용하여 상세히 설명하면 다음과 같다.The manufacturing method of the filter array device according to the first embodiment of the present invention having the structure as described above will be described in detail with reference to the accompanying drawings.

도 3 내지 도 8은 본 발명의 제1실시예에 따른 필터 어레이 소자의 제조과정을 나타낸 도로, 도 3에 도시된 바와 같이 필터 어레이 소자의 제조하기 위해 먼저 도 3에 도시된 바와 같이 제1배리스터 시트(11)의 전면에 도전성물질(Ag, Ag-Pd, Pt, Pd, Ni, Cu 중 어느 하나의 재질이 선택됨.)은 실크 인쇄방법, 도금 또는 증착방법을 이용하여 한 개 이상의 제1내부전극(21)을 형성하여 준비하는 단계를 실시한다. 3 to 8 are roads showing the manufacturing process of the filter array device according to the first embodiment of the present invention. First, the first varistor as shown in FIG. 3 to manufacture the filter array device as shown in FIG. The conductive material (Ag, Ag-Pd, Pt, Pd, Ni, Cu is selected from the material) on the front surface of the sheet 11 is one or more first internal using a silk printing method, plating or deposition method The electrode 21 is formed and prepared.

제1배리스터 시트(11)를 준비함과 아울러 제2배리스터 시트(12)의 전면에 도전성물질(Ag, Ag-Pd, Pt, Pd, Ni, Cu 중 어느 하나의 재질이 선택됨.)은 실크(silk) 인쇄방법, 도금 또는 증착방법을 이용하여 한 개 이상이 서로 대향되는 제2 및 제3내부전극(22,23)을 형성하여 준비하는 단계를 실시하고, 비드 시트(13)를 준비하는 단계를 실시한다. In addition to preparing the first varistor sheet 11, the conductive material (Ag, Ag-Pd, Pt, Pd, Ni, Cu is selected on the front of the second varistor sheet 12) is silk (silk) ) Forming and preparing the second and third internal electrodes 22 and 23 facing each other by using a printing method, a plating method, or a deposition method, and preparing the bead sheet 13. Conduct.

이 단계에서 적용되는 제1 및 제2배리스터 시트(11,12)는 도 3에 도시된 바와 같이 각각 한 개 이상이 적층되며, 그 재질은 각각 ZnO-Bi2O3-Co3O4-Sb2O3계와 첨가제의 혼합물이 적용되거나 ZnO-Pr6O11-Co3O4계와 희토류의 혼합물이 적용되며, 첨가제는 SiO2-MnCO3-Cr2O3계가 사용되며, 희토류는 Nd2O3-Er2O3-Dy2O3계가 적용된다. 또한, 비드 시트(13)는 NiO-ZnO-Fe2O3-CuO계가 적용된다.At least one first and second varistor sheets 11 and 12 are applied at this stage, respectively, as shown in FIG. 3, and their materials are ZnO-Bi 2 O 3 -Co 3 O 4 -Sb, respectively. A mixture of 2 O 3 system and additives is applied or a mixture of ZnO-Pr 6 O 11 -Co 3 O 4 system and rare earth is applied, the additive is SiO 2 -MnCO 3 -Cr 2 O 3 system, and rare earth is Nd 2 O 3 -Er 2 O 3 -Dy 2 O 3 system is applied. In addition, the bead sheet 13 is NiO-ZnO-Fe 2 O 3 -CuO system is applied.

상기 단계에서 제1배리스터 시트(11)와 제2배리스터 시트(12)와 비드 시트(13)가 준비되면 도 4에 도시된 바와 같이 각각을 순차적으로 적층한 후 프레스(press)나 기타 압착방법을 이용하여 압착시켜 압착부재(10)를 형성하는 단계를 실시한다. 압착부재(10)가 형성되면 도 5에 도시된 바와 같이 소잉머신(sawing machine) 등을 이용하여 절단선(1)을 따라 절단하여 절단부재(30)를 형성하는 단계를 실시한다.When the first varistor sheet 11, the second varistor sheet 12, and the bead sheet 13 are prepared in this step, as shown in FIG. 4, the layers are sequentially stacked, and a press or other pressing method is performed. By pressing to form a pressing member 10 is carried out. When the pressing member 10 is formed, as shown in FIG. 5, the cutting member 10 is cut along the cutting line 1 using a sawing machine or the like to form the cutting member 30.

절단부재(30)가 형성되면 절단부재(30)를 300 내지 400℃에서 탈바인더(binder)를 실시한 후 소성 온도에서 소성시키는 단계를 실시한다. 여기서 소성 온도는 소성 공정시 설정되는 온도를 나타내며, 소성 온도는 900 내지 1050℃ 범위에서 절단부재(30)를 소성시킨다. 소성이 완료되면 도 6에 도시된 바와 같이 각 절단부재(30)의 비드 시트층(13a)의 상면에 Ag, Ag-Pd, Pt, Pd, Ni, Cu와 같은 재질을 실크 인쇄방법, 스퍼터 방법, 롤러 디핑 또는 패드 인쇄방법을 이용하여 한 개 이상의 저항체(14)를 형성하는 단계를 실시한다. 저항체(14)를 형성시 저항체(14)를 형성한 후 적절한 온도에서 가열하여 건조시킨다.When the cutting member 30 is formed, the cutting member 30 is subjected to a binder at 300 to 400 ° C. and then fired at a firing temperature. Here, the firing temperature indicates a temperature set during the firing process, and the firing temperature causes the cutting member 30 to fire in the range of 900 to 1050 ° C. When the firing is completed, as shown in Figure 6, a material such as Ag, Ag-Pd, Pt, Pd, Ni, Cu on the upper surface of the bead sheet layer 13a of each cutting member 30, the silk printing method, sputtering method And forming one or more resistors 14 using roller dipping or pad printing methods. When the resistor 14 is formed, the resistor 14 is formed, and then heated by drying at an appropriate temperature.

비드 시트층(13a)의 상면에 저항체(14)가 형성되면 도 8에 도시된 바와 같이 도전성물질(Ag, Ag-Pd, Pt, Pd, Ni, Cu 중 어느 하나의 재질이 선택됨.)을 실크 인쇄방법, 롤러 디핑(roller dining), 패드(pad) 인쇄방법, 도금 또는 증착방법을 이용하여 제1 내지 제3외부전극(24,25,26)을 도포하는 단계를 실시한다. 이 단계에서 형성되는 제1외부전극(24)은 제1배리스터층(11a)에 형성된 제1내부전극(21)이 전기적으로 연결되도록 도 6에 도시된 절단부재(30)의 길이방향의 양측면에 각각 형성된다. 또한, 제2 내지 제3외부전극(25,26)은 절단부재(30)의 폭방향의 양측면에 각각 형성되어 제2배리스터층(12a)에 형성된 제2 및 제3내부전극(22,23), 제1 및 제2비드(41a,41b) 및 저항체(14)를 전기적으로 연결한다. When the resistor 14 is formed on the upper surface of the bead sheet layer 13a, the conductive material (Ag, Ag-Pd, Pt, Pd, Ni, Cu is selected from the material) as shown in FIG. The first to third external electrodes 24, 25, and 26 are coated by using a printing method, a roller dipping method, a pad printing method, a plating method, or a deposition method. The first external electrodes 24 formed in this step are formed on both side surfaces in the longitudinal direction of the cutting member 30 shown in FIG. 6 so that the first internal electrodes 21 formed on the first varistor layer 11a are electrically connected to each other. Each is formed. In addition, the second and third external electrodes 25 and 26 are formed on both side surfaces of the cutting member 30 in the width direction, respectively, and the second and third internal electrodes 22 and 23 formed on the second varistor layer 12a. The first and second beads 41a and 41b and the resistor 14 are electrically connected to each other.

절단부재(30)에 제1 내지 제3외부전극(24,25,26)이 형성되면 비트 시트층(13a)에 Ni-Zn계가 적용되는 제1보호층(51: 도 11에 도시됨)과 유전체 재질이 적용되는 제2보호층(52: 도 11에 도시됨)을 순차적으로 적층하여 도 8과 같이 필터 어레이 소자(40)를 형성하게 된다. When the first to third external electrodes 24, 25, and 26 are formed on the cutting member 30, the first protective layer 51 (shown in FIG. 11) to which the Ni—Zn system is applied to the bit sheet layer 13a may be formed. The second protective layer 52 (shown in FIG. 11) to which the dielectric material is applied is sequentially stacked to form the filter array element 40 as shown in FIG. 8.

(제2실시예)Second Embodiment

필터 어레이 소자(40)를 제조하는 방법의 다른 실시예를 첨부된 도면을 이용 하여 설명하면 다음과 같다.Another embodiment of the method of manufacturing the filter array element 40 will be described with reference to the accompanying drawings.

도 9 내지 도 11은 본 발명의 제2실시예에 따른 필터 어레이 소자의 제조과정을 나타낸 도이다. 도시된 바와 같이, 먼저 도 9에서와 같이 제1배리스터 시트(11)의 전면에 한 개 이상의 제1내부전극(21)을 형성하여 준비하는 단계와, 제2배리스터 시트(12)의 전면에 한 개 이상의 서로 대향되는 제2 및 제3내부전극(22,23)을 형성하여 준비하는 단계를 실시한다. 9 to 11 are views illustrating a manufacturing process of the filter array device according to the second embodiment of the present invention. As shown in FIG. 9, at least one first internal electrode 21 is prepared on the front surface of the first varistor sheet 11 as shown in FIG. 9, and the front surface of the second varistor sheet 12 is prepared. Forming and preparing at least two opposing second and third internal electrodes 22 and 23 are performed.

제1 및 제2배리스터 시트(11,12)를 준비함과 아울러 비드 시트(13)의 전면에 프레스(press)나 펀치(punch)기구(도시 않음) 등을 이용하여 한 개 이상의 저항체 형성홈(13b)을 형성하여 준비하는 단계를 실시한다. 저항체 형성홈(13b)은 도 12a 내지 도 12f에 도시된 바와 같이 일장형 이외에도 'V'자형, 'U'자형, 'ㄷ'자형 등으로 형성하여 일자형 저항체(14)를 V'자형 저항체(14a), 'U'자형 저항체(14b) 또는 'ㄷ'자형 저항체(14c)로 형성할 수 있다.At least one resistor forming groove 13b is prepared by preparing the first and second varistor sheets 11 and 12 and using a press or a punch mechanism (not shown) on the front surface of the bead sheet 13. ) To form and prepare. As shown in FIGS. 12A to 12F, the resistor forming groove 13b is formed in a 'V' shape, a 'U' shape, a 'c' shape, or the like, in addition to the single shape, thereby forming the straight resistor 14 in a V'-shaped resistor 14a. ), 'U' shaped resistor 14b or 'c' shaped resistor 14c.

상기의 단계들을 통해 제1 및 제2배리스터 시트(11,12)와 비드 시트(13)가 준비되면 제1배리스터 시트(11)와 제2배리스터 시트(12)와 비드 시트(13)를 순차적으로 적층한 후 압착시켜 압착부재(10: 도 4에 도시됨)를 형성하는 단계를 실시한 다. 이 단계에서 제1 및 제2배리스터 시트(11,12)는 각각 한 개 이상 구비되어 적층된다. When the first and second varistor sheets 11 and 12 and the bead sheet 13 are prepared through the above steps, the first varistor sheet 11, the second varistor sheet 12 and the bead sheet 13 are sequentially formed. After laminating, pressing is performed to form a pressing member 10 (shown in FIG. 4). In this step, one or more first and second varistor sheets 11 and 12 are provided and stacked, respectively.

압착부재(10)가 형성되면 절단선(1)을 따라 압착부재(10)를 절단하여 절단부재(30: 도 5에 도시됨)를 형성하는 단계를 실시한다. 이 단계에서 절단부재(30)가 형성되면 절단부재(30)를 소성 온도 즉, 900 내지 1050℃에서 소성시키는 단계를 실시한다. When the pressing member 10 is formed, the pressing member 10 is cut along the cutting line 1 to form a cutting member 30 (shown in FIG. 5). When the cutting member 30 is formed in this step, the cutting member 30 is fired at a firing temperature, that is, 900 to 1050 ° C.

절단부재(30)의 소성 단계가 완료되면 도 10에서와 같이 절단부재(30)의 비드 시트층(13a)에 형성된 저항체 형성홈(13b)에 저항체(14)를 형성하는 단계를 실시한다. 저항체(14)가 형성되면 도 8 및 도 11에서와 같이 도전성 물질(Ag, Ag-Pd, Pt, Pd, Ni, Cu 중 어느 하나의 재질이 선택됨.)을 이용하여 제1 내지 제3외부전극(24,25,26)을 도포하는 단계를 실시한 후 도 11에 도시된 바와 같이 비트 시트층(13a)에 Ni-Zn계가 적용되는 제1보호층(51)과 글라스와 에폭시계의 유전체 재질이 적용되는 제2보호층(52)이 순차적으로 적층하여 필터 어레이 소자(40)를 제조하게 된다. When the firing step of the cutting member 30 is completed, as shown in FIG. 10, a step of forming the resistor 14 in the resistor forming groove 13b formed in the bead sheet layer 13a of the cutting member 30 is performed. When the resistor 14 is formed, the first to third external electrodes are formed using a conductive material (A material selected from Ag, Ag-Pd, Pt, Pd, Ni, and Cu, as shown in FIGS. 8 and 11). After applying (24, 25, 26), as shown in FIG. 11, the first protective layer 51 to which the Ni-Zn system is applied to the bit sheet layer 13a and the dielectric material of glass and epoxy are The applied second protective layer 52 is sequentially stacked to manufacture the filter array element 40.

이상의 제2실시예에서의 제1 및 제2배리스터 시트(11,12)와 비드 시트(13)의 재질은 제1실시예에서의 제1 및 제2배리스터 시트(11,12)와 비드 시트(13)의 재질과 동일하며, 제1 및 제2실시예에서 제1배리스터 시트층(11a), 제2배리스터 시트층(12a) 및 비드 시트층(13a)은 제1배리스터 시트(11), 제2배리스터 시트(12) 및 비드 시트(13)에서 각각 분리된 상태를 나타내어 제1배리스터 시트(11), 제2배리스터 시트(12) 및 비드 시트(13)와 구별하기 위해 사용됨을 밝힌다.The materials of the first and second varistor sheets 11 and 12 and the bead sheet 13 in the above-described second embodiment are the first and second varistor sheets 11 and 12 and the bead sheet (in the first embodiment). 13, the first varistor sheet layer 11a, the second varistor sheet layer 12a and the bead sheet layer 13a in the first and second embodiments are the first varistor sheet 11, The separated state in the two varistor sheet 12 and the bead sheet 13 is shown to be used to distinguish it from the first varistor sheet 11, the second varistor sheet 12 and the bead sheet 13.

이상에 설명한 바와 같이 본 발명의 필터 어레이 소자는 저항-배리스터 π형 필터에서 저항의 양측에 각각 비드(bead)를 추가하여 구성함으로써 과전압이나 ESD로부터 회로를 보호함과 아울러 노이즈 제거시 저주파 대역에서 손실값과 고주파 대역에서 신호 왜곡을 최소화할 수 있는 이점을 제공한다. As described above, the filter array device of the present invention is configured by adding beads to both sides of the resistor in the resistor-varistor π-type filter to protect the circuit from overvoltage or ESD, and to reduce the loss in the low frequency band when noise is removed. It offers the advantage of minimizing signal distortion in values and high frequency bands.

또한, 저항체를 형성시 비드 시트에 저항체 형성홈을 형성한 후 이를 이용하여 저항체를 형성함으로써 보다 용이하게 필터 어레이 소자를 제조할 수 있는 이점을 제공한다.In addition, by forming a resistor forming groove in the bead sheet at the time of forming the resistor, by using it to form a resistor provides an advantage that can be easily manufactured filter array elements.

Claims (16)

저항-비드-배리스터 π형 필터가 한 개 이상 구비되며, 상기 저항-비드-배리스터 π형 필터는 각각 저항과, 상기 저항과 각각 직렬로 연결되는 제1 및 제2비드와, 상기 제1 및 제2비드와 각각 병렬로 연결되는 제1 및 제2배리스터로 이루어짐을 특징으로 하는 필터 어레이 소자.One or more resistor-bead-varistor π-type filters are provided, and each of the resistor-bead-varistor π-type filters includes a resistor, first and second beads connected in series with each of the resistors, and the first and second filters. A filter array element comprising: first and second varistors connected in parallel with two beads, respectively. 제 1 항에 있어서, 상기 저항-비드-배리스터 π형 필터는 제2외부전극과 제3외부전극 사이에 배치되는 저항과,The filter of claim 1, wherein the resistor-bead-varistor π-type filter comprises: a resistor disposed between the second external electrode and the third external electrode; 상기 저항의 양단에 각각 저항과 직렬 연결되도록 배치되는 제1 및 제2비드와,First and second beads disposed at both ends of the resistor to be connected to the resistor in series; 제1외부전극과 제2외부전극 사이에 제1비드와 병렬 연결되도록 배치되는 제1배리스터와,A first varistor disposed between the first external electrode and the second external electrode in parallel with the first bead; 제1외부전극과 제3외부전극 사이에 상기 제2비드와 병렬 연결되도록 배치되는 제2배리스터로 구성됨을 특징으로 하는 필터 어레이 소자. And a second varistor disposed between the first external electrode and the third external electrode so as to be connected in parallel with the second bead. 제1내부전극이 형성되는 제1배리스터 시트층과,A first varistor sheet layer having a first internal electrode formed thereon; 상기 제1배리스터 시트층의 상측에 설치되며 서로 대향되는 제2 및 제3내부전극이 한 개 이상 형성되는 제2배리스터 시트층과,A second varistor sheet layer disposed on the first varistor sheet layer and having at least one second and third internal electrode facing each other; 상기 제2배리스터 시트층의 상측에 설치되는 비드 시트층과,A bead sheet layer provided above the second varistor sheet layer, 상기 비드 시트층에 한 개 이상이 형성되는 저항체와, At least one resistor formed on the bead sheet layer; 상기 제1내부전극과 전기적으로 연결되도록 형성되는 제1외부전극과,A first external electrode formed to be electrically connected to the first internal electrode; 상기 한 개 이상이 형성되는 제2 및 제3내부전극과 상기 비드 시트층과 상기 저항체를 각각 전기적으로 연결되도록 형성되는 한 개 이상의 제2 및 제3외부전극으로 구비됨을 특징으로 하는 필터 어레이 소자. And at least one second and third external electrodes formed to electrically connect the second and third internal electrodes, at least one of which is formed, and the bead sheet layer and the resistor, respectively. 제 3 항에 있어서, 상기 제1배리스터 시트층과 상기 제2배리스터 시트층은 각각 한 개 이상이 적층됨을 특징으로 하는 필터 어레이 소자.The filter array device of claim 3, wherein at least one of the first varistor sheet layer and the second varistor sheet layer is laminated. 제 3 항에 있어서, 상기 제1배리스터 시트층과 상기 제1배리스터 시트층은 각각 ZnO-Bi2O3-Co3O4-Sb2O3계와 첨가제의 혼합물이 적용되거나 ZnO-Pr6O11-Co3O4계와 희토류의 혼합물이 적용되며, 첨가제는 SiO2-MnCO3-Cr2O3계가 적용되며, 희토류는 Nd2O3-Er2O3-Dy2O3계가 적용됨을 특징으로 하는 필터 어레이 소자. The method of claim 3, wherein the first varistor sheet layer and the first varistor sheet layer is a mixture of ZnO-Bi 2 O 3 -Co 3 O 4 -Sb 2 O 3 system and additives, respectively, or ZnO-Pr 6 O A mixture of 11- Co 3 O 4 system and rare earth is applied, additive is SiO 2 -MnCO 3 -Cr 2 O 3 system, and rare earth is applied to Nd 2 O 3 -Er 2 O 3 -Dy 2 O 3 system. The filter array element characterized by the above-mentioned. 제 3 항에 있어서, 상기 비드 시트층은 NiO-ZnO-Fe2O3-CuO계가 적용됨을 특징으로 하는 필터 어레이 소자. The filter array device of claim 3, wherein the bead sheet layer is formed of a NiO—ZnO—Fe 2 O 3 —CuO system. 제 3 항에 있어서, 상기 저항체가 형성된 비드 시트층에 제1보호층과 제2보호층이 순차적으로 적층됨을 특징으로 하는 필터 어레이 소자. 4. The filter array device according to claim 3, wherein the first protective layer and the second protective layer are sequentially stacked on the bead sheet layer on which the resistor is formed. 제 7 항에 있어서, 상기 제1보호층은 Ni-Zn계가 적용되며, 상기 제2보호층은 유전체 재질이 적용됨을 특징으로 하는 필터 어레이 소자. 8. The filter array device of claim 7, wherein the first protective layer is formed of Ni-Zn, and the second protective layer is formed of a dielectric material. 제1배리스터 시트의 전면에 한 개 이상의 제1내부전극을 형성하여 준비하는 단계와,Preparing and forming one or more first internal electrodes on the front surface of the first varistor sheet; 제2배리스터 시트의 전면에 한 개 이상이 서로 대향되는 제2 및 제3내부전극을 형성하여 준비하는 단계와, Forming and preparing at least one second and third internal electrodes facing each other on the front surface of the second varistor sheet; 비드 시트를 준비하는 단계와,Preparing the bead sheet, 상기 제1배리스터 시트와 상기 제2배리스터 시트와 상기 비드 시트를 순차적으로 적층한 후 압착시켜 압착부재를 형성하는 단계와,Sequentially stacking the first varistor sheet, the second varistor sheet and the bead sheet, and then compressing the first varistor sheet to form a pressing member; 상기 압착부재를 절단하여 절단부재를 형성하는 단계와, Cutting the pressing member to form a cutting member; 상기 절단부재를 소성 온도에서 소성시키는 단계와,Firing the cutting member at a firing temperature; 상기 소성이 완료된 상기 절단부재의 비드 시트층의 상면에 한 개 이상의 저항체를 형성하는 단계와,Forming at least one resistor on an upper surface of the bead sheet layer of the cutting member after the firing is completed; 상기 비드 시트층의 상면에 저항체가 형성되면 제1 내지 제3외부전극을 도포하는 단계로 구비됨을 특징으로 하는 필터 어레이 소자 제조방법. When the resistor is formed on the upper surface of the bead sheet layer, the method comprising the steps of applying the first to third external electrodes. 제1배리스터 시트의 전면에 한 개 이상의 제1내부전극을 형성하여 준비하는 단계와,Preparing and forming one or more first internal electrodes on the front surface of the first varistor sheet; 제2배리스터 시트의 전면에 한 개 이상의 서로 대향되는 제2 및 제3내부전극을 형성하여 준비하는 단계와, Forming and preparing one or more opposing second and third internal electrodes on a front surface of the second varistor sheet; 비드 시트의 전면에 한 개 이상의 저항체 형성홈을 형성하여 준비하는 단계와,Preparing one or more resistor forming grooves on the front surface of the bead sheet; 상기 제1배리스터 시트와 상기 제2배리스터 시트와 상기 비드 시트를 순차적으로 적층한 후 압착시켜 압착부재를 형성하는 단계와,Sequentially stacking the first varistor sheet, the second varistor sheet and the bead sheet, and then compressing the first varistor sheet to form a pressing member; 상기 압착부재를 절단하여 절단부재를 형성하는 단계와, Cutting the pressing member to form a cutting member; 상기 절단부재를 소성 온도에서 소성시키는 단계와,Firing the cutting member at a firing temperature; 상기 소성이 완료된 상기 절단부재의 비드 시트층에 형성된 한 개 이상의 저항체 형성홈에 저항체를 형성하는 단계와,Forming a resistor in at least one resistor forming groove formed in the bead sheet layer of the cutting member after the firing is completed; 상기 비드 시트층의 상면에 저항체가 형성되면 제1 내지 제3외부전극을 도포하는 단계로 구비됨을 특징으로 하는 필터 어레이 소자 제조방법. When the resistor is formed on the upper surface of the bead sheet layer, the method comprising the steps of applying the first to third external electrodes. 제 9 항 또는 제 10 항에 있어서, 상기 제1배리스터 시트와 상기 제2배리스터 시트는 각각 한 개 이상이 적층됨을 특징으로 하는 필터 어레이 소자 제조방법.The method of claim 9 or 10, wherein at least one of the first varistor sheet and the second varistor sheet is laminated. 제 9 항 또는 제 10 항에 있어서, 상기 제1배리스터 시트와 상기 제2배리스터 시트는 각각 ZnO-Bi2O3-Co3O4-Sb2O3계와 첨가제의 혼합물이 적용되거나 ZnO-Pr6O11- Co3O4계와 희토류의 혼합물이 적용되며, 첨가제는 SiO2-MnCO3-Cr2O3계가 적용되며, 희토류는 Nd2O3-Er2O3-Dy2O3계가 적용됨을 특징으로 하는 필터 어레이 소자 제조방법. The method of claim 9 or 10, wherein the first varistor sheet and the second varistor sheet is a ZnO-Bi 2 O 3 -Co 3 O 4 -Sb 2 O 3 system and a mixture of additives or ZnO-Pr, respectively A mixture of 6 O 11 -Co 3 O 4 system and rare earth is applied, additive is SiO 2 -MnCO 3 -Cr 2 O 3 system, and rare earth is Nd 2 O 3 -Er 2 O 3 -Dy 2 O 3 system Method for manufacturing a filter array element, characterized in that applied. 제 9 항 또는 제 10 항에 있어서, 상기 비드 시트는 NiO-ZnO-Fe2O3-CuO계가 적용됨을 특징으로 하는 필터 어레이 소자 제조방법. The method of claim 9, wherein the bead sheet is a NiO—ZnO—Fe 2 O 3 —CuO system. 제 9 항 또는 제 10 항에 있어서, 상기 압착부재를 소성 온도에서 소성시키는 단계에서 소성 온도는 900 내지 1050℃임을 특징으로 하는 필터 어레이 소자 제조방법.The method of claim 9, wherein the firing temperature is 900 to 1050 ° C. in the step of firing the pressing member at a firing temperature. 제 9 항 또는 제 10 항에 있어서, 상기 제1 내지 제3외부전극을 도포하는 단계에서 제1 내지 제3외부전극이 도포되면 상기 비트 시트층에 Ni-Zn계가 적용되는 제1보호층과 유전체 재질이 적용되는 제2보호층이 순차적으로 적층됨을 특징으로 하는 필터 어레이 소자 제조방법. The first protective layer and the dielectric according to claim 9 or 10, wherein when the first to third external electrodes are applied in the step of applying the first to third external electrodes, Ni-Zn-based is applied to the bit sheet layer. A method of manufacturing a filter array device, characterized in that the second protective layer to which the material is applied is sequentially stacked. 제 10 항에 있어서, 상기 비드 시트에 형성되는 하나의 저항체 형성홈은 일자형,'V'자형, 'U'자형 및 'ㄷ'자형 중 어느 하나의 형상이 선택되어 형성됨을 특징으로 하는 필터 어레이 소자 제조방법. The filter array device according to claim 10, wherein the resistor forming groove formed in the bead sheet is formed by selecting any one of a straight line, a 'V' shape, a 'U' shape, and a 'c' shape. Manufacturing method.
KR1020060004107A 2006-01-13 2006-01-13 Filter array device and method thereof KR100732785B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060004107A KR100732785B1 (en) 2006-01-13 2006-01-13 Filter array device and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060004107A KR100732785B1 (en) 2006-01-13 2006-01-13 Filter array device and method thereof

Publications (1)

Publication Number Publication Date
KR100732785B1 true KR100732785B1 (en) 2007-06-27

Family

ID=38373551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060004107A KR100732785B1 (en) 2006-01-13 2006-01-13 Filter array device and method thereof

Country Status (1)

Country Link
KR (1) KR100732785B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878994B1 (en) 2006-05-19 2009-01-15 티디케이가부시기가이샤 Filter circuit and filter device
KR101022981B1 (en) * 2008-01-25 2011-03-18 티디케이가부시기가이샤 Aggregate substrate, manufacturing method of aggregate substrate, and varistor
CN103646735A (en) * 2013-11-28 2014-03-19 深圳顺络电子股份有限公司 Plate type ESD (electronic static discharge) inhibitor
KR20160022668A (en) * 2014-08-20 2016-03-02 동의대학교 산학협력단 Zinc oxide baristor for overvoltage protection and manufacturing method the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04152601A (en) * 1990-10-17 1992-05-26 Murata Mfg Co Ltd Laminated thermistor
JPH0645109A (en) * 1992-07-21 1994-02-18 Murata Mfg Co Ltd Laminated type chip varistor
JPH09139646A (en) * 1995-11-15 1997-05-27 Tekudaiya Kk Temperature variable attenuator
KR100578295B1 (en) 2005-05-13 2006-05-11 주식회사 이노칩테크놀로지 Laminated complex chip element of combining with resistor, inductor and capacitor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04152601A (en) * 1990-10-17 1992-05-26 Murata Mfg Co Ltd Laminated thermistor
JPH0645109A (en) * 1992-07-21 1994-02-18 Murata Mfg Co Ltd Laminated type chip varistor
JPH09139646A (en) * 1995-11-15 1997-05-27 Tekudaiya Kk Temperature variable attenuator
KR100578295B1 (en) 2005-05-13 2006-05-11 주식회사 이노칩테크놀로지 Laminated complex chip element of combining with resistor, inductor and capacitor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878994B1 (en) 2006-05-19 2009-01-15 티디케이가부시기가이샤 Filter circuit and filter device
US7646578B2 (en) 2006-05-19 2010-01-12 Tdk Corporation Filter circuit and filter device
KR101022981B1 (en) * 2008-01-25 2011-03-18 티디케이가부시기가이샤 Aggregate substrate, manufacturing method of aggregate substrate, and varistor
US8125307B2 (en) 2008-01-25 2012-02-28 Tdk Corporation Aggregate substrate, production method of aggregate substrate, and varistor
CN103646735A (en) * 2013-11-28 2014-03-19 深圳顺络电子股份有限公司 Plate type ESD (electronic static discharge) inhibitor
KR20160022668A (en) * 2014-08-20 2016-03-02 동의대학교 산학협력단 Zinc oxide baristor for overvoltage protection and manufacturing method the same
KR101690735B1 (en) 2014-08-20 2016-12-28 동의대학교 산학협력단 Zinc oxide baristor for overvoltage protection and manufacturing method the same

Similar Documents

Publication Publication Date Title
JP3900104B2 (en) Antistatic parts
US7277270B2 (en) Multilayer filter
JP5060590B2 (en) Composite multilayer chip element
KR100799475B1 (en) Surge absorption circuitry
EP3070722B1 (en) Laminated chip device
KR100732785B1 (en) Filter array device and method thereof
US7277003B2 (en) Electrostatic discharge protection component
JP2005260137A (en) Antistatic electricity component
KR100638802B1 (en) Laminated chip element with various capacitance
JP2024073627A (en) Low inductance component
KR100711092B1 (en) Laminated chip device
JP2023113814A (en) low aspect ratio varistor
KR100470115B1 (en) Laminated chip element with various equivalent inductance
KR100981037B1 (en) Laminating filter
JP2006269876A (en) Anti-electrrostatic component
KR100470116B1 (en) Complex laminated chip element
KR100502281B1 (en) Complex array chip of combining with various devices and fabricating method therefor
KR20090037099A (en) Laminated chip element
TWI853922B (en) Low inductance component and method for forming a low inductance component
JP2006313877A (en) Static electricity countermeasure component
KR20070090677A (en) Laminated chip device and method of manufacturing thereof
KR100732783B1 (en) Three-terminals type filter and manufacturing method thereof
JPH0582316A (en) Noise filter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101101

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee