[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100731026B1 - Method For Fabricating Liquid Crystal Display Panel - Google Patents

Method For Fabricating Liquid Crystal Display Panel Download PDF

Info

Publication number
KR100731026B1
KR100731026B1 KR1020000064524A KR20000064524A KR100731026B1 KR 100731026 B1 KR100731026 B1 KR 100731026B1 KR 1020000064524 A KR1020000064524 A KR 1020000064524A KR 20000064524 A KR20000064524 A KR 20000064524A KR 100731026 B1 KR100731026 B1 KR 100731026B1
Authority
KR
South Korea
Prior art keywords
substrate
forming
liquid crystal
gate
sacrificial layer
Prior art date
Application number
KR1020000064524A
Other languages
Korean (ko)
Other versions
KR20020034337A (en
Inventor
백명기
서현식
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000064524A priority Critical patent/KR100731026B1/en
Publication of KR20020034337A publication Critical patent/KR20020034337A/en
Application granted granted Critical
Publication of KR100731026B1 publication Critical patent/KR100731026B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022466Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/036Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361Physical or chemical etching
    • H01L2224/03616Chemical mechanical polishing [CMP]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 희생층을 형성하여 CMP기술로 금속패턴을 형성하는 액정패널의 제조방법에 관한 것으로서, 제 1 기판 상에 희생층을 도포하는 공정과, 상기 희생층 절반의 깊이로 요부의 형태를 갖도록 희생층을 패터닝하는 공정과, 상기 희생층 요부에 금속을 충진하는 공정과, 화학기계적연마(chemical mechanical polish)기술로 잉여 금속을 제거하여 게이트 전극 및 게이트 배선을 형성하는 공정과, 상기 결과물 상에 게이트 절연막을 형성하는 공정과, 상기 게이트 전극 상에 반도체층, 소스/드레인 전극의 적층막을 형성하는 공정 그리고, 상기 결과물 상에 보호막과, 상기 드레인 전극과 연결되도록 투명도전막을 적층하는 공정을 포함하여 형성하는 것을 특징으로 한다.The present invention relates to a method of manufacturing a liquid crystal panel in which a sacrificial layer is formed to form a metal pattern by using a CMP technique. Patterning a sacrificial layer, filling a metal into the sacrificial layer recess, removing a surplus metal to form a gate electrode and a gate wiring by a chemical mechanical polish technique, and Forming a gate insulating film; forming a stacked layer of a semiconductor layer and a source / drain electrode on the gate electrode; and laminating a passivation film and a transparent conductive film on the resultant to be connected to the drain electrode. It is characterized by forming.

CMP, 프로파일, 플라스틱CMP, profile, plastic

Description

액정패널의 제조방법{Method For Fabricating Liquid Crystal Display Panel}Manufacturing method of liquid crystal panel {Method For Fabricating Liquid Crystal Display Panel}

도 1은 일반적인 액정패널을 나타내는 평면도.1 is a plan view showing a general liquid crystal panel.

도 2a 내지 2e는 종래 기술에 따른 액정패널의 제조방법을 설명하기 위한 도 1의 A-A'절단면도.2A to 2E are cross-sectional views taken along line A-A 'of FIG. 1 for explaining a method of manufacturing a liquid crystal panel according to the prior art.

도 3a 내지 3e는 본 발명에 따른 액정패널의 제조방법을 설명하기 위한 공정단면도.3A to 3E are cross-sectional views illustrating a method of manufacturing a liquid crystal panel according to the present invention.

*도면의 주요 부분에 대한 부호설명* Explanation of symbols on the main parts of the drawings

31 : 기판 32 : 희생층31 substrate 32 sacrificial layer

33 : 게이트 전극 34 : 게이트 배선33: gate electrode 34: gate wiring

35 : 게이트 절연막 36 : 반도체층35 gate insulating film 36 semiconductor layer

37 : 소스 전극 38 : 드레인 전극37 source electrode 38 drain electrode

39 : 보호막 40 : 화소전극 39: protective film 40: pixel electrode

본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으 로, 특히 액정패널의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device (LCD), and more particularly to a method of manufacturing a liquid crystal panel.

평판 디스플레이 중에서 액정표시소자는 박형, 저가, 저소비 전력, 풀컬러화(full color)가 용이하다는 등의 특징 때문에 그 비중이 점차 증대되고 있다. Among flat panel displays, the liquid crystal display device is gradually increasing its weight due to features such as thin, low cost, low power consumption, and easy full color.

최근에는 화면의 대형화, 고정밀, 고화질에 관한 개발을 비롯하여 생산성 증대, 제조 공정의 단순화를 위한 연구개발이 계속되고 있다.Recently, research and development for increasing the size of the screen, high precision, and high definition, increasing productivity, and simplifying the manufacturing process continue.

이러한 특성을 갖는 액정표시소자는 상부기판인 컬러필터 기판과 하부기판인 박막트랜지스터(Thin Film Transistor:TFT) 기판이 서로 대향되도록 배치되고, 그 사이에 유전 이방성을 갖는 액정이 형성되는 구조를 가져, 화소 선택용 어드레스(address) 배선을 통해 수십 만개의 화소에 부가된 박막트랜지스터를 스위칭 동작시켜 해당 화소에 전압을 인가해 주는 방식으로 구동되게 된다.The liquid crystal display device having such characteristics has a structure in which a color filter substrate as an upper substrate and a thin film transistor (TFT) substrate as a lower substrate are disposed to face each other, and a liquid crystal having dielectric anisotropy is formed therebetween. A thin film transistor added to hundreds of thousands of pixels is switched through a pixel selection address line to drive a voltage to a corresponding pixel.

상기 액정표시소자의 액정패널 제조는 크게 박막트랜지스터 기판 제작 공정과, 컬러필터(color filter)기판 제작 공정과, 액정셀 공정으로 구분되는데, 박막트랜지스터 기판 제작 공정은 증착, 사진 및 식각 공정을 반복하여 유리기판 위에 화소 단위의 신호를 인가하는 스위칭 소자들을 형성하는 공정이고, 상기 컬러필터기판 제작 공정은 블랙 매트릭스가 형성된 유리기판 위에 염료 또는 안료를 사용하여 R,G,B의 컬러필터층을 제작한 후 투명도전막을 형성하는 공정이다. The liquid crystal panel manufacturing of the liquid crystal display device is classified into a thin film transistor substrate manufacturing process, a color filter substrate manufacturing process, and a liquid crystal cell process. The thin film transistor substrate manufacturing process is repeated by deposition, photography, and etching processes. Forming switching elements for applying a pixel unit signal on the glass substrate, the color filter substrate manufacturing process is to produce a color filter layer of R, G, B using a dye or pigment on the glass substrate on which the black matrix is formed It is a process of forming a transparent conductive film.

그리고, 액정셀 공정은 박막트랜지스터 공정이 완료된 상기 박막트랜지스터 기판과 컬러필터공정이 완료된 상기 컬러필터기판을 대향 합착한 후, 그 사이로 액정을 주입하여 액정층을 형성하는 공정이다. In the liquid crystal cell process, the thin film transistor substrate on which the thin film transistor process is completed is bonded to the color filter substrate on which the color filter process is completed, and then a liquid crystal is injected to form a liquid crystal layer therebetween.                         

이하, 첨부된 도면을 참조하여 종래 기술의 액정패널 제조방법을 설명하면 다음과 같다.Hereinafter, a liquid crystal panel manufacturing method according to the related art will be described with reference to the accompanying drawings.

도 1은 일반적인 액정패널을 나타내는 평면도이고, 도 2a 내지 2e는 종래 기술에 따른 액정패널의 제조방법을 설명하기 위한 도 1의 A-A'절단면도이다.1 is a plan view illustrating a general liquid crystal panel, and FIGS. 2A to 2E are cross-sectional views taken along line AA ′ of FIG. 1 for explaining a method of manufacturing a liquid crystal panel according to the prior art.

일반적인 액정패널은 박막트랜지스터 기판과, 컬러필터층과 공통전극의 적층막으로 구성된 컬러필터 기판과, 상기 두 기판 사이에 형성된 액정층으로 구성된다.A general liquid crystal panel includes a thin film transistor substrate, a color filter substrate composed of a color filter layer and a laminated film of a common electrode, and a liquid crystal layer formed between the two substrates.

여기서 상기 박막트랜지스터 기판은 도 1에서와 같이, 매트릭스 형태로 배열되어 단위 화소를 구분짓는 게이트 배선(5) 및 데이터 배선(11)과, 상기 두 배선의 교차 부위에 형성된 박막트랜지스터(14)와, 상기 박막트래지스터(14)와 연결된 화소전극(10)으로 구성된다. Here, the thin film transistor substrate may include a gate wiring 5 and a data wiring 11 arranged in a matrix to distinguish unit pixels as shown in FIG. 1, a thin film transistor 14 formed at an intersection of the two wirings; The pixel electrode 10 is connected to the thin film transistor 14.

도 2a 내지 2e를 참조하여 상기 액정패널의 박막트랜지스터 기판 제조방법을 설명하면, 먼저 기판 전면에 금속을 증착하고 사진식각공정(photolithography)을 통해서 게이트 전극 및 게이트 배선을 형성한다.Referring to FIGS. 2A through 2E, a method of manufacturing a thin film transistor substrate of the liquid crystal panel is first formed by depositing a metal on the entire surface of the substrate and forming a gate electrode and a gate wiring through photolithography.

즉, 도 2a 및 2b에서와 같이 기판(1)에 증착된 금속(100) 상에 포토레지스트(photoresist)(2)를 형성한 후, 상기 포토레지스트(2) 상부에 패턴된 마스크(12)를 위치시켜 빛을 선택적으로 조사함으로써 마스크의 패턴과 동일한 패턴을 상기 포토레지스트(2) 상에 형성시킨다. 다음, 현상액을 이용하여 빛을 받은 부분의 포토레지스트를 제거하여 패터닝한다.That is, after forming a photoresist (2) on the metal 100 deposited on the substrate 1, as shown in Figures 2a and 2b, the patterned mask 12 on the photoresist (2) By positioning and selectively irradiating light, a pattern identical to that of a mask is formed on the photoresist 2. Next, the photoresist of the lighted portion is removed and patterned using a developer.

상기 포토공정을 완료한 후에는, 도 2c에서와 같이 상기 포토레지스트가 없 는 부분의 금속을 식각하여 원하는 게이트 전극(3) 및 게이트 배선(4)을 얻는다. 참고적으로 식각 공정에는 가스가 사용되는 건식 식각과 화학용액을 이용하는 습식 식각이 있다.After completing the photo process, the metal of the portion without the photoresist is etched as shown in FIG. 2C to obtain the desired gate electrode 3 and the gate wiring 4. For reference, the etching process includes dry etching using gas and wet etching using chemical solution.

다음, 도 2d에서와 같이 상기 게이트 배선(4) 및 게이트 전극(3)을 포함한 전면에 게이트 절연막(5)을 형성하고 상기 게이트 전극(3) 상부에 반도체층(6)을 형성하며, 상기 반도체층 상에 소스 전극(7) 및 드레인 전극(8)을 형성한다. 그리고 상기 소스/드레인 전극(7/8)과 동시에 상기 게이트 배선(5)과 교차하도록 데이터 배선(도 1의 '11')을 형성한다. Next, as shown in FIG. 2D, a gate insulating film 5 is formed on the entire surface including the gate wiring 4 and the gate electrode 3, and a semiconductor layer 6 is formed on the gate electrode 3. The source electrode 7 and the drain electrode 8 are formed on the layer. A data line ('11' in FIG. 1) is formed to cross the gate line 5 at the same time as the source / drain electrode 7/8.

이때, 상기 게이트전극(3), 반도체층(6) 및 소스/드레인 전극(7/8)의 적층막이 박막트랜지스터를 이룬다.In this case, the laminated film of the gate electrode 3, the semiconductor layer 6, and the source / drain electrodes 7/8 forms a thin film transistor.

마지막으로, 도 2e에서와 같이 상기 박막트랜지스터를 포함한 전면에 보호막(9)을 형성하고, 상기 보호막(9)의 일부를 제거하여 상기 드레인 전극(8)과 연결되는 화소전극(10)을 형성한다.Finally, as shown in FIG. 2E, the passivation layer 9 is formed on the entire surface including the thin film transistor, and a portion of the passivation layer 9 is removed to form the pixel electrode 10 connected to the drain electrode 8. .

그러나, 상기와 같은 종래의 액정패널의 제조방법은 다음과 같은 문제점이 있다.However, the conventional manufacturing method of the liquid crystal panel as described above has the following problems.

첫째, 기판으로서 플라스틱을 사용할 경우, 각종 소자 패턴들을 형성하기 위한 고온공정으로부터 상기 기판을 보호하는 보호막을 더 형성해야 함으로 공정이 복잡해진다.First, when plastic is used as the substrate, the process is complicated because a protective film for protecting the substrate must be further formed from a high temperature process for forming various device patterns.

둘째, 종래 사진식각공정기술에 의해 금속을 직접 패터닝했을 때에는 패턴된 금속표면의 프로파일(profile)이 불량하여 단차가 생기는 등 소자의 신뢰도가 떨어 진다. Second, when the metal is directly patterned by the conventional photolithography process technology, the reliability of the device is deteriorated such that a profile of the patterned metal surface is poor and a step is generated.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 요부를 가지는 희생층을 형성하여 그 요부 안에 CMP기술로 금속패턴을 형성함으로써 공정특성을 향상시키고자 하는 액정패널의 제조방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, to provide a method for manufacturing a liquid crystal panel to improve the process characteristics by forming a sacrificial layer having a recessed portion and forming a metal pattern in the recessed portion by CMP technology. There is a purpose.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정패널의 제조방법은 제 1 기판 상에 희생층을 도포하는 공정과, 상기 희생층 절반의 깊이로 요부의 형태를 갖도록 희생층을 패터닝하는 공정과, 상기 희생층 요부에 금속을 충진하는 공정과, 화학기계적연마(chemical mechanical polish)기술로 잉여 금속을 제거하여 게이트 전극 및 게이트 배선을 형성하는 공정과, 상기 결과물 상에 게이트 절연막을 형성하는 공정과, 상기 게이트 전극 상에 반도체층, 소스/드레인 전극의 적층막을 형성하는 공정 그리고, 상기 결과물 상에 보호막과, 상기 드레인 전극과 연결되도록 투명도전막을 적층하는 공정을 포함하여 형성하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing a liquid crystal panel, the method including: applying a sacrificial layer on a first substrate; and patterning the sacrificial layer to have a recessed portion at a depth of half the sacrificial layer; Filling a recess in the sacrificial layer, forming a gate electrode and a gate wiring by removing excess metal using a chemical mechanical polish technique, and forming a gate insulating film on the resultant; And forming a lamination film of a semiconductor layer and a source / drain electrode on the gate electrode, and laminating a transparent conductive film on the resultant to be connected to the protective film and the drain electrode.

이하, 첨부된 도면을 참조하여 본 발명에 의한 액정패널의 제조방법을 상세히 설명하면 다음과 같다.Hereinafter, a method of manufacturing a liquid crystal panel according to the present invention will be described in detail with reference to the accompanying drawings.

도 3a 내지 3e는 본 발명에 따른 액정패널의 제조방법을 설명하기 위한 도 1의 A-A'절단면도이다.3A to 3E are cross-sectional views taken along line AA ′ of FIG. 1 for explaining a method of manufacturing a liquid crystal panel according to the present invention.

액정패널은 상부기판인 컬러필터 기판 및 하부기판인 박막트랜지스터 기판을 형성하는 공정과 상기 두 기판 사이에 액정층을 주입하여 형성하는 공정으로 제작한다. The liquid crystal panel is manufactured by forming a color filter substrate as an upper substrate and a thin film transistor substrate as a lower substrate and injecting a liquid crystal layer between the two substrates.                     

이 때, 상기 컬러필터 기판은 색상을 구현하기 위해 컬러필터층을 형성하고, 상기 컬러필터층 상에 공통전극을 형성한다.In this case, the color filter substrate forms a color filter layer to implement color, and forms a common electrode on the color filter layer.

그리고, 상기 박막트랜지스터 기판은 매트릭스 형태로 배열되어 화소영역을 구분짓는 게이트 배선 및 데이터 배선과, 상기 게이트 배선 및 데이터 배선의 교차부분에 형성되는 박막트랜지스터와, 상기 박막트랜지스터와 전기적으로 연결되어 상기 화소영역에 위치하는 화소전극으로 구성된다.The thin film transistor substrate may include a gate line and a data line arranged in a matrix to separate pixel regions, a thin film transistor formed at an intersection of the gate line and the data line, and electrically connected to the thin film transistor. It consists of a pixel electrode located in a region.

상기 박막트랜지스터 기판 제조방법을 통해 좀더 상세히 설명하면, 먼저 도 3a에서와 같이 기판(31)상에 사진식각공정(photolithography)이 가능한 포토 BCB(benzocyclobutene)와 같은 희생층(32)을 형성한다. Referring to the thin film transistor substrate manufacturing method in detail, first, as shown in FIG. 3A, a sacrificial layer 32, such as photo BCB (benzocyclobutene), capable of photolithography is formed on the substrate 31.

상기 희생층(32)은 이후 게이트 금속 및 게이트 배선이 형성될 때의 높은 온도로부터 상기 기판(31)을 보호하는 역할을 하게 된다. 따라서 배선 재료의 선택 범위도 넓어져 최적의 저저항 배선을 선택할 수 있으며, 상기 기판도 유리기판은 물론 플라스틱기판 등도 사용가능하므로 플렉시블(flexible)한 기판의 특성을 효과적으로 이용할 수 있다.The sacrificial layer 32 then serves to protect the substrate 31 from the high temperature when the gate metal and the gate wiring are formed. Therefore, the selection range of the wiring material is also widened, so that the optimum low resistance wiring can be selected, and the substrate can be used as well as the glass substrate and the plastic substrate, so that the characteristics of the flexible substrate can be effectively used.

다음, 상기 희생층 상에 빛을 회절시키는 슬릿을 포함하는 마스크를 위치시키고 상기 희생층을 선택적으로 노광시킨다. 이 때, 시간을 조절하여 상기 희생층의 절반 깊이까지 반노광(half-exposure)한다. 다음 딜레이 현상(delay dvelope)을 하여 희생층(32)이 도 3b와 같은 요부 형태를 가지도록 패터닝한다.Next, a mask including a slit diffracting light is placed on the sacrificial layer and the sacrificial layer is selectively exposed. At this time, the time is adjusted to half-exposure to half the depth of the sacrificial layer. Next, the sacrificial layer 32 is patterned to have a recessed shape as shown in FIG. 3B by performing a delay dvelope.

이후, 패턴된 상기 희생층(32)에 금속을 충진시킨다. 상기 금속은 이후 형성할 게이트 전극 및 게이트 배선으로서 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 크 롬(Cr) 등을 사용하여 스퍼터링 방법으로 증착한다.Thereafter, the patterned sacrificial layer 32 is filled with metal. The metal is deposited by a sputtering method using copper (Cu), molybdenum (Mo), aluminum (Al), chromium (Cr), etc. as gate electrodes and gate wirings to be formed later.

그리고, 충진된 상기 금속 중 잉여부분은 화학 기계적 연마(chemical mechanical polish: CMP) 방법을 이용하여 제거한다. 이로써 상기 금속 상부 표면은 도 3c에서와 같이 완전히 평탄해져 매우 좋은 프로파일(profile)의 게이트 전극(33) 및 게이트 배선(34)을 제공하게 되고, 불량한 프로파일에서 생기는 단차도 해소하게 된다.The excess portion of the filled metal is then removed using a chemical mechanical polish (CMP) method. This allows the metal upper surface to be completely flat as in FIG. 3C to provide a very good profile of the gate electrode 33 and the gate wiring 34 and to eliminate the step resulting from the poor profile.

다음, 도 3d에서와 같이 상기 게이트 전극(33) 및 게이트 배선(34)을 포함한 전면에 게이트 절연막(35)을 형성하고, 상기 게이트 전극(33) 상에 반도체층(36) 및 소스/드레인 전극(37/38)을 적층한다. 상기 소스/드레인 전극은 데이터 배선과 동시에 형성한다.Next, as shown in FIG. 3D, a gate insulating layer 35 is formed on the entire surface including the gate electrode 33 and the gate wiring 34, and the semiconductor layer 36 and the source / drain electrode are formed on the gate electrode 33. (37/38) is laminated. The source / drain electrodes are formed simultaneously with the data lines.

여기서, 상기 게이트 절연막(35)으로는 실리콘 질화막이나 실리콘 산화막의 무기절연 물질, 유기질의 BCB 또는 아크릴 수지(Acryl resin)를 사용하고, 상기 반도체층(36)은 비정질 실리콘(Amorphous Silicon:a-Si)등을 사용하여 PECVD(Plasma Enhanced Chemical Vapor Deposition)법으로 증착한다.Here, as the gate insulating layer 35, an inorganic insulating material of a silicon nitride film or a silicon oxide film, an organic BCB or an acrylic resin is used, and the semiconductor layer 36 is made of amorphous silicon (a-Si). ) Is deposited by PECVD (Plasma Enhanced Chemical Vapor Deposition) method.

이 때, 상기 게이트 전극(33), 반도체층(36) 및 소스/드레인 전극(37/38)의 적층막이 박막트랜지스터이며 게이트 전압에 따라 데이터 신호를 선택적으로 온/오프(on/off)시키는 역할을 한다.At this time, the laminated film of the gate electrode 33, the semiconductor layer 36, and the source / drain electrodes 37/38 is a thin film transistor and serves to selectively turn on / off a data signal according to the gate voltage. Do it.

마지막으로, 도 3e에서와 같이 상기 박막트랜지스터 및 데이터 배선을 포함한 전면에 BCB 또는 아크릴 수지 등을 사용하여 보호막(39)을 형성하고, 상기 보호막을 일부 제거하여 상기 드레인 전극(38)과 전기적으로 연결되는 화소전극(40)을 형성한다. Finally, as shown in FIG. 3E, the passivation layer 39 is formed on the entire surface including the thin film transistor and the data line using BCB or acrylic resin, and the protection layer is partially removed to be electrically connected to the drain electrode 38. The pixel electrode 40 is formed.

상기 화소전극(40)으로는 산화주석을 5% 정도 혼합한 산화인듐(ITO: Indium Tin Oxide)을 주로 사용한다.Indium tin oxide (ITO) containing about 5% of tin oxide is mainly used as the pixel electrode 40.

상기와 같은 본 발명의 액정패널의 제조방법은 다음과 같은 효과가 있다.The manufacturing method of the liquid crystal panel of the present invention as described above has the following effects.

첫째, 배선재료에 직접 사진식각공정을 수행하는 대신 CMP기술을 이용함으로써 대면적 배선재료의 선택 폭을 넓힐 수 있다.First, instead of performing the photolithography process directly on the wiring material, the choice of large area wiring material can be expanded by using CMP technology.

둘째, CMP기술로 금속 표면을 평탄하게 함으로 금속 표면의 프로파일 불량으로 생기는 단차 문제가 해결된다.Second, smoothing the metal surface by CMP technology solves the step problem caused by the poor profile of the metal surface.

셋째, 기판이 플라스틱일 경우, 이후의 고온공정에 대비하여 상기 기판 상에 보호막을 더 형성해야 하는데, 본 발명에서는 희생층을 형성하여 금속 패턴과 동시에 기판을 보호하므로 따로 보호막 형성을 할 필요없어 공정이 단순해진다.Third, when the substrate is plastic, a protective film must be further formed on the substrate in preparation for the subsequent high temperature process. In the present invention, a sacrificial layer is formed to protect the substrate at the same time as the metal pattern so that a separate protective film is not necessary. This becomes simpler.

넷째, 기판과 금속 사이에 접착성이 우수한 희생층을 형성함으로 상기 기판과 금속간의 낮은 접착성 문제가 해결된다.
Fourth, the problem of low adhesion between the substrate and the metal is solved by forming a sacrificial layer having excellent adhesion between the substrate and the metal.

Claims (4)

기판 상에 포토 BCB(photo benzocyclobutene)를 도포하여 희생층을 형성하는 공정;Forming a sacrificial layer by applying photo benzocyclobutene (BCB) on the substrate; 상기 희생층을 마스크를 통해 회절하는 빛에 의해 반노광(half-exposure)시키는 공정 ;Half-exposure the light by diffracting the sacrificial layer through a mask; 상기 반노광된 희생층을 딜레이 현상하여 요부를 형성하는 공정;Delay developing the semi-exposed sacrificial layer to form recesses; 상기 희생층의 요부에 금속을 충진하는 공정;Filling metal into recesses of the sacrificial layer; 화학기계적연마(chemical mechanical polish)기술로 잉여 금속을 제거하여 게이트 전극 및 게이트 배선을 형성하는 공정;Forming a gate electrode and a gate wiring by removing excess metal by a chemical mechanical polish technique; 상기 게이트 전극 및 게이트 배선을 포함한 기판 전면에 게이트 절연막을 형성하는 공정;Forming a gate insulating film on an entire surface of the substrate including the gate electrode and the gate wiring; 상기 게이트 전극 상부의 게이트 절연막 상에 반도체층, 소스/드레인 전극의 적층막을 형성하는 공정;Forming a stacked film of a semiconductor layer and a source / drain electrode on the gate insulating film on the gate electrode; 상기 반도체층, 소스/드레인 전극의 적층막 상에 보호막을 형성하는 공정; 그리고,Forming a protective film on the laminated film of the semiconductor layer and the source / drain electrodes; And, 상기 드레인 전극 상부의 보호막을 제거하고, 드레인 전극과 전기적으로 연결되는 투명도전막을 적층하는 공정을 포함하여 형성하는 것을 특징으로 하는 액정패널의 제조방법.And removing the protective film on the drain electrode and stacking the transparent conductive film electrically connected to the drain electrode. 삭제delete 삭제delete 제 1 항에 있어서, 상기 기판은 유리기판 또는 플라스틱 기판으로 하는 것을 특징으로 하는 액정패널의 제조방법.The method of claim 1, wherein the substrate is a glass substrate or a plastic substrate.
KR1020000064524A 2000-11-01 2000-11-01 Method For Fabricating Liquid Crystal Display Panel KR100731026B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000064524A KR100731026B1 (en) 2000-11-01 2000-11-01 Method For Fabricating Liquid Crystal Display Panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000064524A KR100731026B1 (en) 2000-11-01 2000-11-01 Method For Fabricating Liquid Crystal Display Panel

Publications (2)

Publication Number Publication Date
KR20020034337A KR20020034337A (en) 2002-05-09
KR100731026B1 true KR100731026B1 (en) 2007-06-22

Family

ID=19696583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000064524A KR100731026B1 (en) 2000-11-01 2000-11-01 Method For Fabricating Liquid Crystal Display Panel

Country Status (1)

Country Link
KR (1) KR100731026B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101021719B1 (en) * 2004-03-27 2011-03-15 엘지디스플레이 주식회사 Liquid crystal display device and method of fabricating the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0385530A (en) * 1989-08-29 1991-04-10 Sharp Corp Active matrix display device
JPH06163584A (en) * 1992-11-18 1994-06-10 Nippon Sheet Glass Co Ltd Manufacture of thin-film transistor
JPH06273780A (en) * 1993-03-18 1994-09-30 Canon Inc Production of liquid crystal device and liquid crystal device formed by using the same
JPH10268343A (en) * 1997-03-24 1998-10-09 Sharp Corp Liquid crystal display device and its manufacture
JP2000021885A (en) * 1998-07-01 2000-01-21 Ricoh Co Ltd Method for forming substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0385530A (en) * 1989-08-29 1991-04-10 Sharp Corp Active matrix display device
JPH06163584A (en) * 1992-11-18 1994-06-10 Nippon Sheet Glass Co Ltd Manufacture of thin-film transistor
JPH06273780A (en) * 1993-03-18 1994-09-30 Canon Inc Production of liquid crystal device and liquid crystal device formed by using the same
JPH10268343A (en) * 1997-03-24 1998-10-09 Sharp Corp Liquid crystal display device and its manufacture
JP2000021885A (en) * 1998-07-01 2000-01-21 Ricoh Co Ltd Method for forming substrate

Also Published As

Publication number Publication date
KR20020034337A (en) 2002-05-09

Similar Documents

Publication Publication Date Title
KR101167304B1 (en) Thin film transistor substrate of fringe field switch type and fabricating method thereof
KR100598737B1 (en) Thin film transistor array substrate and fabricating method thereof
KR100682358B1 (en) Liquid Crystal Dispaly Panel And Method For Fabricating The Same
KR100583311B1 (en) Liquid crystal display panel and fabricating method thereof
KR100480333B1 (en) Array substrate for a liquid crystal display device and Method for fabricating of the same
KR100566816B1 (en) Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof
KR20050096367A (en) Liquid crystal display and method for manufacturing lcd
KR20060079040A (en) Thin film transistor substrate of fringe field switch type and fabricating method thereof
KR101107265B1 (en) Thin Film Transistor Substrate of Horizontal Electric Field And Fabricating Method Thereof, Liquid Crystal Display Panel Using The Same And Fabricating Method Thereof
KR100560403B1 (en) Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof
KR20050001936A (en) Thin film transistor and manufacturing method thereof and thin film transistor array substrate and manufacturing method thereof using the same
KR100538327B1 (en) Thin film transistor array substrate of horizontal electronic field applying type and fabricating method thereof
KR20050060963A (en) Thin film transistor array substrate and fabricating method thereof
KR100560400B1 (en) Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof
KR100731026B1 (en) Method For Fabricating Liquid Crystal Display Panel
KR100558713B1 (en) Liquid crystal display panel apparatus of horizontal electronic field applying type and fabricating method thereof
KR101297357B1 (en) Vertical alignment mode liquid crystal display device
KR100558717B1 (en) Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof
KR101159388B1 (en) Liquid crystal display device and fabricating method thereof
KR101381204B1 (en) Methode of array substrate for liquid crystal display device
KR100637061B1 (en) Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof
KR100682362B1 (en) Liquid Crystal Dispaly Panel And Method For Fabricating The Same
KR100558711B1 (en) Thin film transistor array substrate and manufacturing method of the same
KR20050068886A (en) The array substrate and the fabrication method for lcd
KR100949040B1 (en) Thin film transistor array substrate and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 12