[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100736583B1 - Plasma Display Panel - Google Patents

Plasma Display Panel Download PDF

Info

Publication number
KR100736583B1
KR100736583B1 KR1020050041362A KR20050041362A KR100736583B1 KR 100736583 B1 KR100736583 B1 KR 100736583B1 KR 1020050041362 A KR1020050041362 A KR 1020050041362A KR 20050041362 A KR20050041362 A KR 20050041362A KR 100736583 B1 KR100736583 B1 KR 100736583B1
Authority
KR
South Korea
Prior art keywords
bus
plasma display
display panel
electrode
bus electrode
Prior art date
Application number
KR1020050041362A
Other languages
Korean (ko)
Other versions
KR20060118919A (en
Inventor
서영우
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050041362A priority Critical patent/KR100736583B1/en
Publication of KR20060118919A publication Critical patent/KR20060118919A/en
Application granted granted Critical
Publication of KR100736583B1 publication Critical patent/KR100736583B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/24Sustain electrodes or scan electrodes
    • H01J2211/245Shape, e.g. cross section or pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel.

이러한 본 발명에 따른 플라즈마 디스플레이 패널은 전면 글라스 상부에 형성된 제 1 버스전극 및 제 1 버스전극 상부에 형성된 제 2 버스전극을 포함한다.The plasma display panel according to the present invention includes a first bus electrode formed on the front glass and a second bus electrode formed on the first bus electrode.

따라서, 본 발명은 버스전극 형성 시 버스전극을 순차적으로 형성하여 오픈부위가 발생할 가능성이 존재하지 않으므로 버스전극의 패턴 검사과정과 리페어 과정이 존재하지 않아 플라즈마 디스플레이 패널의 생산수율을 향상시키는 효과가 있다.Therefore, the present invention does not have a possibility of generating an open site by sequentially forming a bus electrode when forming a bus electrode, so there is no pattern inspection process and a repair process of the bus electrode, thereby improving the production yield of the plasma display panel. .

Description

플라즈마 디스플레이 패널{Plasma Display Panel}Plasma Display Panel

도 1은 종래 플라즈마 디스플레이 패널의 구조를 나타낸 도.1 is a view showing the structure of a conventional plasma display panel.

도 2는 종래 플라즈마 디스플레이 패널의 전면패널 제조 공정을 순차적으로 나타낸 공정도.2 is a process chart sequentially showing a front panel manufacturing process of a conventional plasma display panel.

도 3은 본 발명에 따른 플라즈마 디스플레이 패널의 전면 패널의 구조를 나타낸 단면도.3 is a cross-sectional view showing the structure of a front panel of a plasma display panel according to the present invention;

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

300: 전면 패널 301: 전면 글라스300: front panel 301: front glass

302a, 302b: 투명전극 304a, 304b: 제 1 버스전극302a, 302b: transparent electrode 304a, 304b: first bus electrode

306a, 306b: 제 2 버스전극 308: 유전체층306a and 306b: second bus electrode 308: dielectric layer

310: 보호층310: protective layer

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 더욱 자세하게는 전면 패널의 버스전극을 개선한 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel, and more particularly, to a plasma display panel in which a bus electrode of a front panel is improved.

일반적으로, 플라즈마 디스플레이 패널은 전면 패널과 후면 패널 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온과 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet Rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.In general, a plasma display panel is a partition wall formed between a front panel and a rear panel to form one unit cell, and each cell includes neon (Ne), helium (He), or a mixture of neon and helium (Ne + He). An inert gas containing a main discharge gas such as and a small amount of xenon is filled. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has a spotlight as a next generation display device because of its thin and light configuration.

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.1 illustrates a structure of a general plasma display panel.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면 글라스(101)에 스캔 전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면패널(100) 및 배면을 이루는 후면 글라스(111) 상에 전술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극(113)이 배열된 후면패널(110)이 일정거리를 사이에 두고 평행하게 결합된다.As shown in FIG. 1, a plasma display panel includes a front panel in which a plurality of sustain electrode pairs formed by pairing a scan electrode 102 and a sustain electrode 103 are arranged on a front glass 101 that is a display surface on which an image is displayed. A rear panel 110 having a plurality of address electrodes 113 arranged so as to intersect the plurality of sustain electrode pairs on the back glass 111 forming the back surface 100 and the rear surface is coupled in parallel with a predetermined distance therebetween. .

전면 패널(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 포함된다. 스캔 전극(102) 및 서스테인 전극(103)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 유전체층(104)에 의해 덮혀지고, 상부 유전체층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.The front panel 100 is made of a scan electrode 102 and a sustain electrode 103, that is, a transparent electrode (a) formed of a transparent ITO material and a metal material to mutually discharge and maintain light emission of the cells in one discharge cell. The scan electrode 102 and the sustain electrode 103 provided as the bus electrode b are included in pairs. The scan electrode 102 and the sustain electrode 103 are covered by a dielectric layer 104 which limits the discharge current and insulates the electrode pairs, and the upper surface of the upper dielectric layer 104 is made of magnesium oxide to facilitate discharge conditions. A protective layer 105 on which MgO) is deposited is formed.

후면 패널(110)은 복수 개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. 후면패널(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 하부 유전체층(115)이 형성된다.The rear panel 110 is arranged in such a manner that a plurality of discharge spaces, that is, stripe-type partitions 112 for forming discharge cells are maintained in parallel. In addition, a plurality of address electrodes 113 which perform address discharge to generate vacuum ultraviolet rays are arranged in parallel with the partition wall 112. On the upper side of the rear panel 110, R, G, and B phosphors 114 which emit visible light for image display during address discharge are coated. A lower dielectric layer 115 is formed between the address electrode 113 and the phosphor 114 to protect the address electrode 113.

이와 같은 플라즈마 디스플레이 패널의 전면 패널 제조 공정을 살펴보면 다음도 2와 같다.Looking at the front panel manufacturing process of the plasma display panel as shown in FIG.

도 2는 종래 플라즈마 디스플레이 패널의 전면패널 제조 공정을 순차적으로 나타낸 공정도이다. 2 is a process diagram sequentially illustrating a front panel manufacturing process of a conventional plasma display panel.

도 2에 도시된 바와 같이, (a) 단계에서는 전면패널(200) 상부에 산화인듐과 산화주석으로 이루어진 ITO(Indium Tin Oxide) 물질의 투명 전극(201)을 형성한다. As shown in FIG. 2, in step (a), a transparent electrode 201 of indium tin oxide (ITO) material including indium oxide and tin oxide is formed on the front panel 200.

이러한 투명 전극(201)의 형성 방법의 일례를 살펴보면, ITO 물질로 형성된 투명 전극막 상부에 드라이 필름 포토 레지스트(Dry Film Photo Resist: 이하 'DFR'이라 함.)를 라미네이팅하여 소정의 패턴이 형성된 포토 마스크(Photo Mask)의 패턴으로 노광한 후, 현상 및 에칭 공정을 거쳐 스캔용 투명전극과 서스테인용 투명전극을 형성한다.Looking at an example of the method of forming the transparent electrode 201, a photo is formed by laminating a dry film photoresist (DFR) on the transparent electrode film formed of ITO material. After exposure with a pattern of a photo mask, a transparent electrode for scanning and a transparent electrode for sustain are formed through a development and etching process.

이 후, (b) 단계에서, 스캔용 투명전극과 서스테인용 투명전극이 형성된 전 면 글라스(200) 상부에 블랙층(202)을 형성하기 위한 블랙 페이스트를 인쇄한 후 약 120℃ 정도로 건조하고, (c) 단계에서, 건조된 블랙 페이스트 상부에 소정의 패턴이 형성된 포토 마스크(205)를 올려놓고 자외선을 조사하여 건조한다. 이러한 공정을 노광공정(Photolithography)이라 한다. Subsequently, in step (b), the black paste for forming the black layer 202 is printed on the front glass 200 on which the scan transparent electrode and the sustain transparent electrode are formed, and then dried at about 120 ° C., In the step (c), a photo mask 205 having a predetermined pattern formed on the dried black paste is placed and dried by irradiating with ultraviolet rays. This process is called photolithography.

노광공정을 거친 블랙층(202) 상부에 (d) 단계에서, 버스전극(203)을 형성하기 위해 은(Ag) 페이스트를 도포하여 인쇄한 후 건조한다.In the step (d) on the black layer 202 subjected to the exposure process, silver (Ag) paste is applied and printed to form the bus electrode 203, and then dried.

이 후, (e) 단계에서, 소정의 패턴이 형성된 포토 마스크(206)를 도포된 은(Ag) 페이스트 상부에 올려놓고 노광한다. 노광공정을 거친 이 후, (f) 단계에서, 경화되지 않은 부분을 현상한 후 약 550℃ 이상의 소성로(미도시)에서 3시간 여 동안 소성함으로써 스캔전극용 버스전극과 서스테인용 버스전극이 형성된다.Thereafter, in step (e), the photomask 206 having a predetermined pattern is placed on the coated silver (Ag) paste and exposed. After the exposure process, in step (f), the uncured portion is developed and then fired in a calcination furnace (not shown) for about 550 ° C. for about 3 hours to form a bus electrode for scan electrodes and a bus electrode for sustain. .

이 후, (g) 단계에서 스캔전극 및 서스테인 전극이 형성된 전면 글라스 상부에 유전체 층(207)을 형성한다. 이러한 유전체 층(207)의 형성 방법의 일례를 살펴보면, 유전체 유리 페이스트를 도포하여 건조한 후, 약 500℃ ~ 600℃의 온도로 소성을 행하여 유전체 층을 형성한다.Thereafter, in step (g), the dielectric layer 207 is formed on the front glass on which the scan electrode and the sustain electrode are formed. As an example of the method of forming the dielectric layer 207, the dielectric glass paste is applied and dried, and then fired at a temperature of about 500 ° C to 600 ° C to form a dielectric layer.

마지막으로, (h) 단계에서, 유전체 층(207)의 표면상에 CVD법, 이온도금법이나 진공증착법 등을 이용하여 산화마그네슘(MgO)으로 이루어지는 보호층(208)이 형성되어 플라즈마 디스플레이 패널의 전면패널이 완성된다.Finally, in step (h), a protective layer 208 made of magnesium oxide (MgO) is formed on the surface of the dielectric layer 207 by CVD, ion plating, vacuum deposition, or the like to form a front surface of the plasma display panel. The panel is complete.

이와 같은 종래 플라즈마 디스플레이 패널의 전면 패널 제조방법에서, 투명전극과 버스전극을 형성한 후 550℃ 정도의 온도로 가열하여 소성하기 전에 버스전극의 오픈 여부를 확인하기 위한 버스전극의 패턴을 검사하게 된다. 이 때 버스전 극이 오픈되었을 경우 오픈부위를 연결하는 리페어 과정을 거친 후 다시 버스전극의 오픈 여부를 확인한다. 최종적으로 버스전극에 오픈부위가 존재하지 않을 경우 550℃정도의 온도로 가열하여 소성하게 된다.In the method of manufacturing a front panel of the conventional plasma display panel, after forming the transparent electrode and the bus electrode, the pattern of the bus electrode for checking whether the bus electrode is opened is examined before firing by heating to a temperature of about 550 ° C. . At this time, if the bus pole is open, go through the repair process to connect the open part and check again whether the bus electrode is open. Finally, when no open portion is present in the bus electrode, it is heated to a temperature of about 550 ° C. and fired.

이와 같이 종래 플라즈마 디스플레이 패널의 전면 패널 제조방법은 버스전극의 오픈여부를 확인하기 위한 패턴 검사과정과 리페어 과정이 필수적으로 존재한다. 이에 따라, 종래 플라즈마 디스플레이 패널의 전면패널 제조방법은 패턴 검사과정과 리페어 과정이 필수적이므로 공정수가 많아 생산단가가 높고 수율이 낮은 문제점이 있다.As described above, in the conventional method of manufacturing a front panel of the plasma display panel, a pattern inspection process and a repair process exist to confirm whether the bus electrode is open. Accordingly, the conventional method for manufacturing the front panel of the plasma display panel requires a pattern inspection process and a repair process, and thus there is a problem in that the production cost is high and the yield is low because there are many processes.

한편, 이와 같은 종래 플라즈마 디스플레이 패널의 전면 패널 제조방법에서 버스전극이 오픈될 경우 화면을 표시하는 패널에 신호가 전달되지 않아 오방전이 일어나기 쉽다.On the other hand, in the conventional method of manufacturing a front panel of a plasma display panel, when a bus electrode is opened, a signal is not transmitted to a panel displaying a screen, and thus misdischarge is likely to occur.

따라서 본 발명은 플라즈마 디스플레이 패널의 버스전극을 개선하여 투명전극의 개구율을 증가시키고, 공정 수를 줄여 플라즈마 디스플레이 패널의 생산수율을 향상시킬 수 있는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a plasma display panel which can improve the production rate of a plasma display panel by increasing the opening ratio of the transparent electrode and reducing the number of processes by improving the bus electrode of the plasma display panel.

상술한 목적을 달성하기 위한 본 발명에 따른 플라즈마 디스플레이 패널은 전면 글라스 상부에 형성된 제 1 버스전극 및 제 1 버스전극 상부에 형성된 제 2 버스전극을 포함한다.The plasma display panel according to the present invention for achieving the above object includes a first bus electrode formed on the front glass and a second bus electrode formed on the first bus electrode.

제 2 버스전극의 폭이 제 1 버스전극의 폭보다 좁은 것을 특징으로 한다.The width of the second bus electrode is narrower than the width of the first bus electrode.

제 1 버스전극의 폭은 70㎛이상 80㎛이하인 것을 특징으로 한다.The first bus electrode has a width of 70 µm or more and 80 µm or less.

제 2 버스전극의 폭은 상기 제 1 버스전극의 폭에 대하여 30%이상 100% 미만인 것을 특징으로 한다.The width of the second bus electrode is 30% or more and less than 100% of the width of the first bus electrode.

이하에서는 첨부된 도면을 참고로 하여 본 발명의 실시예를 보다 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail.

도 3은 본 발명에 따른 플라즈마 디스플레이 패널의 전면 패널의 구조를 나타낸 단면도이다.3 is a cross-sectional view illustrating a structure of a front panel of a plasma display panel according to the present invention.

도 3을 살펴보기 전에, 본 발명에 따른 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면 글라스에 스캔 전극 및 서스테인 전극이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면 패널 및 배면을 이루는 후면 글라스 상에 전술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극이 배열된 후면 패널이 일정거리를 사이에 두고 평행하게 결합된다.Before looking at Figure 3, the plasma display panel according to the present invention is a front panel and a rear glass forming a rear panel and a plurality of sustain electrode pairs formed by pairing a scan electrode and a sustain electrode on the front glass which is a display surface on which an image is displayed A rear panel in which a plurality of address electrodes are arranged so as to intersect the plurality of sustain electrode pairs above is coupled in parallel with a predetermined distance therebetween.

도 3에 도시된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 전면패널(300)은 전면글라스(301) 상부에 스캔 전극 및 서스테인 전극이 쌍을 이뤄 형성된 한 쌍의 ITO 투명전극(302a, 302b)과 투명전극 (302a, 302b)의 상부에 투명전극(302a, 302b)의 저항감소로 인한 전도도 향상을 위한 제 1 버스전극(304a, 304b)과 제 2 버스전극(306a, 306b)이 형성된다. 이와 같이 형성되는 제 1 버스전극 (304a, 304b)은 은(Ag)이나 구리(Cu)등과 같이 저저항이면서 전도도가 높은 재료가 바람직하다. 이 때, 제 1 버스전극(304a, 304b)의 폭은 70㎛이상 80㎛이하이며, 두께는 3㎛이상 4㎛이하이다. 여기서 제 1 버스전극의 폭이 70㎛미만인 경우는 충분 한 전도도 특성을 확보할 수 없으며, 80㎛초과하는 경우는 플라즈마 디스플레이 패널의 개구율이 감소하게 된다.As shown in FIG. 3, the front panel 300 of the plasma display panel according to the present invention includes a pair of ITO transparent electrodes 302a and 302b formed by pairing a scan electrode and a sustain electrode on the front glass 301. First bus electrodes 304a and 304b and second bus electrodes 306a and 306b are formed on the upper and upper portions of the transparent electrodes 302a and 302b to improve conductivity due to the decrease in resistance of the transparent electrodes 302a and 302b. The first bus electrodes 304a and 304b formed as described above are preferably made of a material having low resistance and high conductivity, such as silver (Ag), copper (Cu), or the like. At this time, the widths of the first bus electrodes 304a and 304b are 70 µm or more and 80 µm or less, and the thickness is 3 µm or more and 4 µm or less. In the case where the width of the first bus electrode is less than 70 μm, sufficient conductivity characteristics cannot be secured. When the width of the first bus electrode is greater than 80 μm, the aperture ratio of the plasma display panel is reduced.

또한, 제 2 버스전극(306a, 306b)은 제 1 버스전극(304a, 304b)과 동일한 은(Ag)이나 구리(Cu)등의 저저항이면서 전도도가 높은 재질로 형성되는 것이 바람직하다. 이 때, 제 2 버스전극(306a, 306b)의 폭은 제 1 버스전극(304a, 304b)의 폭에 비해 30%이상 100%미만으로 형성된다. In addition, the second bus electrodes 306a and 306b may be formed of a material having low conductivity and high conductivity, such as silver (Ag) or copper (Cu), which are the same as the first bus electrodes 304a and 304b. In this case, the widths of the second bus electrodes 306a and 306b are 30% or more and less than 100% of the widths of the first bus electrodes 304a and 304b.

이와 같이 형성되는 제 2 버스전극(306a, 306b)이 소성 공정으로 인해 발생되는 제 1 버스전극(304a, 304b)의 오픈 발생을 방지하고 제 1 버스전극(304a, 304b)의 폭을 줄임으로써 줄어든 전도도를 보상하게 된다.The second bus electrodes 306a and 306b formed as described above are reduced by preventing the opening of the first bus electrodes 304a and 304b generated by the firing process and by reducing the width of the first bus electrodes 304a and 304b. Will compensate for conductivity.

이와 같이 형성되는 제 1 버스전극(304a, 304b)과 제 2 버스전극(306a, 306b)의 상부에는 순차적으로 유전체층(308)과 보호층(310)이 형성되어 본 발명에 따른 플라즈마 디스플레이 패널의 전면 패널이 형성된다.The dielectric layer 308 and the protective layer 310 are sequentially formed on the first bus electrodes 304a and 304b and the second bus electrodes 306a and 306b formed as described above, so that the front surface of the plasma display panel according to the present invention is formed. The panel is formed.

한편, 본 발명에 따른 플라즈마 디스플레이 패널의 전면 패널을 제조하는 방법은 도 2에 도시한 종래 플라즈마 디스플레이 패널의 버스전극을 형성하는 방법과 동일하되, 위에서 설명한 제 1 버스전극(304a, 304b)과 제 2 버스전극(306a, 306b)을 형성하기 위해 버스전극 형성을 위한 제조공정을 두 번 거치게 되는 점만 다를 뿐이다.On the other hand, the method of manufacturing the front panel of the plasma display panel according to the present invention is the same as the method of forming the bus electrode of the conventional plasma display panel shown in Figure 2, the first bus electrodes (304a, 304b) and the first The only difference is that the two bus electrodes 306a and 306b go through the manufacturing process for forming the bus electrodes twice.

다만, 제 1 버스전극(304a, 304b) 상부에 동일한 기능을 하는 제 2 버스전극(306a, 306b)을 형성하므로 제 1 버스전극(304a, 304b)에 오픈 부분이 형성되더라 그 부분에 다시 제 2 버스전극(306a, 306b)이 형성되므로 버스전극이 오픈될 가능 성은 존재하지 않게 된다.However, since the second bus electrodes 306a and 306b having the same function are formed on the first bus electrodes 304a and 304b, an open part is formed in the first bus electrodes 304a and 304b and the second part is again formed thereon. Since the bus electrodes 306a and 306b are formed, there is no possibility that the bus electrodes can be opened.

이에 따라, 패턴 검사단계와 리페어 단계없이 제 1 버스전극(304a, 304b)과 제 2 버스전극(306a, 306b)을 패턴을 형성한 후 바로 소성하여 제 1 버스전극(304a, 304b)과 제 2 버스전극(306a, 306b)을 형성할 수 있다. Accordingly, the first bus electrodes 304a and 304b and the second bus electrodes 306a and 306b are immediately fired after the pattern is formed without the pattern inspection step and the repair step, and then the first bus electrodes 304a and 304b and the second bus. Bus electrodes 306a and 306b can be formed.

결과적으로 제 1 버스전극(304a, 304b) 상부에 동일한 기능을 하는 제 2 버스전극(306a, 306b)을 형성하므로, 개구율을 결정하는 제 1 버스전극(304a, 304b)의 폭은 줄이면서도 버스전극의 패턴 검사단계나 리페어 단계를 생략할 수 있으므로 공정수를 대폭 축소할 수 있다. 이와 동시에 버스전극의 폭이 줄어듬으로써 저항이 낮아지고, 전기전도도도 보상되게 된다.As a result, since the second bus electrodes 306a and 306b having the same function are formed on the first bus electrodes 304a and 304b, the width of the first bus electrodes 304a and 304b which determines the aperture ratio is reduced while the bus electrodes are used. The number of steps can be greatly reduced because the pattern inspection step and the repair step can be omitted. At the same time, as the width of the bus electrode is reduced, the resistance is lowered and electrical conductivity is compensated.

한편, 전술한 바는 제 2 버스전극(306a, 306b)이 제 1 버스전극(304a, 304b) 상부에 형성된 것으로 설명하였으나, 제 2 버스전극(306a, 306b)이 제 1 버스전극(304a, 304b)의 측면에 형성될 수 있다. 제 2 버스전극(306a, 306b)이 제 1 버스전극(304a, 304b)의 측면에 형성되게 되면, 결과적으로 종래 버스전극과 동일한 구조를 갖지만, 두 개의 버스전극을 두 번에 걸쳐 형성하므로 동일한 부분에 두 번 모두 오픈될 가능성은 거의 존재하지 않기 때문에, 제 2 버스전극(306a, 306b)을 제 1 버스전극(304a, 304b)의 상부에 형성된 것과 동일하게 패턴 검사과정이나 리페어 과정을 거칠 필요가 없다.On the other hand, the above description has been described that the second bus electrodes 306a and 306b are formed on the first bus electrodes 304a and 304b, but the second bus electrodes 306a and 306b are the first bus electrodes 304a and 304b. It may be formed on the side of). When the second bus electrodes 306a and 306b are formed on the side surfaces of the first bus electrodes 304a and 304b, as a result, they have the same structure as the conventional bus electrodes, but the same parts because two bus electrodes are formed twice. Since there is almost no possibility of opening both times, the second bus electrodes 306a and 306b need to be subjected to a pattern inspection process or a repair process in the same manner as those formed on the first bus electrodes 304a and 304b. none.

또한, 제 2 버스전극(306a, 306b)의 폭이 제 1 버스전극(304a, 304b)의 폭보다 좁다고 전술하였으나, 제 2 버스전극(306a, 306b)의 폭이 제 1 버스전극(304a, 304b)의 폭과 동일하거나 오히려 넓을 수도 있다. 단, 제 2 버스전극(306a, 306b) 의 폭이 제 1 버스전극(304a, 304b)의 폭보다 넓더라도 개구율을 감소시키지 않기 위해 종래 버스전극의 폭보다 좁은 것이 바람직하다.In addition, although the width of the second bus electrodes 306a and 306b is smaller than the width of the first bus electrodes 304a and 304b, the width of the second bus electrodes 306a and 306b is equal to the width of the first bus electrodes 304a and 306b. It may be equal to or wider than the width of 304b). However, even if the width of the second bus electrodes 306a and 306b is wider than the width of the first bus electrodes 304a and 304b, the width of the second bus electrodes 306a and 306b is preferably narrower than that of the conventional bus electrode.

상술한 바와 같이, 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As described above, it will be understood by those skilled in the art that the technical configuration of the present invention may be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the above-described embodiments are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the detailed description, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이상에서 설명한 바와 같이, 본 발명은 전면 패널의 버스전극을 순차적으로 형성하여 버스전극의 오픈을 방지하여 패턴 검사 과정과 리페어 과정이 존재하지 않게 된다.As described above, in the present invention, the bus electrodes of the front panel are sequentially formed to prevent the opening of the bus electrodes so that the pattern inspection process and the repair process do not exist.

이에 따라 플라즈마 디스플레이 패널의 전면 패널 제조 공정의 수를 줄임으로써 플라즈마 디스플레이 패널의 생산단가를 낮추어 생산수율을 향상시키는 효과가 있다.Accordingly, by reducing the number of front panel manufacturing processes of the plasma display panel, the production cost of the plasma display panel is lowered, thereby improving the production yield.

또한, 본 발명은 전면 패널의 버스전극 폭을 줄임으로써 투명전극의 개구율을 증가시켜 플라즈마 디스플레이 패널의 휘도가 향상되는 효과가 있다.In addition, the present invention has the effect of increasing the aperture ratio of the transparent electrode by reducing the bus electrode width of the front panel to improve the brightness of the plasma display panel.

Claims (4)

전면 글라스 상부에 형성된 제 1 버스전극;A first bus electrode formed on the front glass; 상기 제 1 버스전극 상부에 형성된 제 2 버스전극;을 포함하며, And a second bus electrode formed on the first bus electrode. 상기 제 1 버스전극의 폭은 70㎛이상 80㎛이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.And a width of the first bus electrode is 70 µm or more and 80 µm or less. 제 1 항에 있어서,The method of claim 1, 상기 제 2 버스전극의 폭이 상기 제 1 버스전극의 폭보다 좁은 것을 특징으로 하는 플라즈마 디스플레이 패널.The width of the second bus electrode is narrower than the width of the first bus electrode. 제 1 항에 있어서,The method of claim 1, 상기 제 2 버스전극의 폭은 상기 제 1 버스전극의 폭에 대하여 30%이상 100% 미만인 것을 특징으로 하는 플라즈마 디스플레이 패널.And the width of the second bus electrode is 30% or more and less than 100% of the width of the first bus electrode. 전면 글라스 상부에 형성된 제 1 버스전극;A first bus electrode formed on the front glass; 상기 제 1 버스전극 상부에 형성된 제 2 버스전극;A second bus electrode formed on the first bus electrode; 을 포함하며, 상기 제 2 버스전극의 폭은 상기 제 1 버스전극의 폭에 대하여 30%이상 100% 미만인 것을 특징으로 하는 플라즈마 디스플레이 패널.And a width of the second bus electrode is 30% or more and less than 100% of the width of the first bus electrode.
KR1020050041362A 2005-05-17 2005-05-17 Plasma Display Panel KR100736583B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050041362A KR100736583B1 (en) 2005-05-17 2005-05-17 Plasma Display Panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050041362A KR100736583B1 (en) 2005-05-17 2005-05-17 Plasma Display Panel

Publications (2)

Publication Number Publication Date
KR20060118919A KR20060118919A (en) 2006-11-24
KR100736583B1 true KR100736583B1 (en) 2007-07-09

Family

ID=37705855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050041362A KR100736583B1 (en) 2005-05-17 2005-05-17 Plasma Display Panel

Country Status (1)

Country Link
KR (1) KR100736583B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297210A (en) 1998-04-13 1999-10-29 Mitsubishi Electric Corp Ac surface discharge type plasma display panel, its manufacture and ac surface discharge type plasma display panel board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297210A (en) 1998-04-13 1999-10-29 Mitsubishi Electric Corp Ac surface discharge type plasma display panel, its manufacture and ac surface discharge type plasma display panel board

Also Published As

Publication number Publication date
KR20060118919A (en) 2006-11-24

Similar Documents

Publication Publication Date Title
KR100736583B1 (en) Plasma Display Panel
KR100726631B1 (en) Manufacturing Method of Plasma Display Panel
KR100692827B1 (en) Plasma Display Panel and Manufacturing Method Thereof
KR100726643B1 (en) Plasma Display Panel and Manufacturing Method Thereof
JP4375113B2 (en) Plasma display panel
KR100726630B1 (en) Manufacturing Method of Plasma Display Panel
JP3946241B2 (en) Plasma display panel and manufacturing method thereof
KR100605762B1 (en) Plasma Display Panel
KR100705288B1 (en) Plasma Display Panel and Manufacturing Method Thereof
KR100692060B1 (en) Making Method of Plasma Display Panel
KR20040081496A (en) Method for forming electrode of plasma display panel
KR100761122B1 (en) Plasma Display Panel and Manufacturing Method Thereof, Back Plate Exposure Apparatus for Plasma Display Panel
KR20060067029A (en) Manufacturing method of plasma display panel
JP4162692B2 (en) Plasma display panel
JP4197190B2 (en) Plasma display panel
JP2006114520A (en) Plasma display panel and production method therefor
JP2008103217A (en) Plasma display panel
JP2008103218A (en) Plasma display panel
KR20010027349A (en) Method manufacturing bus-electrode of Plasma Display Panel
JP2006351263A (en) Plasma display panel and its manufacturing method
KR20050093939A (en) Making method of plasma display panel
KR20060073328A (en) Plasma display panel and making method thereof
KR20060099338A (en) Method for fabricating barrier lib of plasma display panel
JP2005166586A (en) Plasma display panel
KR20060098898A (en) Plasma display panel and method of manufacturing thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee