[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100735737B1 - Method and device for improving contrast ratio of AC plasma display - Google Patents

Method and device for improving contrast ratio of AC plasma display Download PDF

Info

Publication number
KR100735737B1
KR100735737B1 KR1020030006562A KR20030006562A KR100735737B1 KR 100735737 B1 KR100735737 B1 KR 100735737B1 KR 1020030006562 A KR1020030006562 A KR 1020030006562A KR 20030006562 A KR20030006562 A KR 20030006562A KR 100735737 B1 KR100735737 B1 KR 100735737B1
Authority
KR
South Korea
Prior art keywords
electrode
discharge
voltage
address
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020030006562A
Other languages
Korean (ko)
Other versions
KR20040070494A (en
Inventor
이석현
김근수
Original Assignee
학교법인 인하학원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 인하학원 filed Critical 학교법인 인하학원
Priority to KR1020030006562A priority Critical patent/KR100735737B1/en
Publication of KR20040070494A publication Critical patent/KR20040070494A/en
Application granted granted Critical
Publication of KR100735737B1 publication Critical patent/KR100735737B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2922Details of erasing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 X 전극을 이용한 교류형 플라즈마 디스플레이(Plasma Display Panel: 이하 'PDP'라 한다)의 명암비 향상방법 및 장치에 관한 것으로서, 본 발명에 따른 교류형 PDP의 구동을 위한 초기화 기간 동안의 명암비 향상방법은, X 전극과 Y 전극 사이에 소정의 전압을 인가하여 유지 전극에 남아 있는 벽전하를 소거하는 단계; 및 Y 전극에 램프 펄스를 인가하고, X 전극에 소정의 전압을 인가하여 어드레스 전극과 Y 전극 사이에 방전을 일으킴으로써 초기 벽전하를 형성하는 단계;를 포함하는 것을 특징으로 하며, 전 서브필드에서 방전이 없었던 셀의 초기화 기간 동안에 방출되는 빛을 제거시킴으로써 플라즈마 디스플레이 패널의 명암비를 개선하는 효과가 있다.The present invention relates to a method and apparatus for improving the contrast ratio of an AC plasma display panel using an X electrode (hereinafter referred to as a 'PDP'), wherein the contrast ratio is improved during an initialization period for driving an AC PDP according to the present invention. The method includes applying a predetermined voltage between the X electrode and the Y electrode to erase wall charge remaining in the sustain electrode; And forming an initial wall charge by applying a lamp pulse to the Y electrode and applying a predetermined voltage to the X electrode to generate a discharge between the address electrode and the Y electrode. There is an effect of improving the contrast ratio of the plasma display panel by removing the light emitted during the initialization period of the cell that did not discharge.

교류형 PDP, 초기화, 램프 파형, 명암비, 대향형 리셋 방전AC PDP, Reset, Ramp Waveform, Contrast Ratio, Counter Reset Reset Discharge

Description

교류형 플라즈마 디스플레이의 명암비 향상방법 및 장치 {METHOD AND APPARATUS FOR IMPROVING CONTRAST RATIO IN AC PLASMA DISPLAY PANEL}Method and device for improving contrast ratio of AC plasma display {METHOD AND APPARATUS FOR IMPROVING CONTRAST RATIO IN AC PLASMA DISPLAY PANEL}

도 1은 플라즈마 디스플레이 패널(PDP)의 발광 원리를 나타낸 모형도,1 is a model diagram showing a light emission principle of a plasma display panel (PDP);

도 2는 PDP의 대향형 전극 구조를 나타낸 단면도,2 is a cross-sectional view showing a counter electrode structure of a PDP;

도 3은 PDP의 면방전형 전극 구조를 나타낸 단면도,3 is a cross-sectional view showing a surface discharge electrode structure of a PDP;

도 4는 PDP의 투과형 전극 구조를 나타낸 단면도,4 is a cross-sectional view showing a transmissive electrode structure of a PDP;

도 5는 PDP의 반사형 전극 구조를 나타낸 단면도,5 is a cross-sectional view showing a reflective electrode structure of a PDP;

도 6은 면방전-반사형-3전극 PDP의 전극 구조를 나타낸 사시도,6 is a perspective view showing the electrode structure of the surface discharge-reflective-3 electrode PDP;

도 7은 종래 기술에서 교류형 PDP의 구동을 위해 각 전극에 인가되는 파형을 도시한 파형도,7 is a waveform diagram showing waveforms applied to each electrode for driving an AC PDP in the prior art;

도 8은 일반적인 교류형 PDP의 ADS 구동법에서 256계조 표시방법을 도시한 파형도,8 is a waveform diagram showing a 256 gradation display method in the ADS driving method of a general AC PDP;

도 9는 본 발명의 제 1 실시예에 따라 교류형 PDP의 명암비를 개선하기 위해 각 전극에 인가되는 파형을 도시한 파형도,9 is a waveform diagram showing waveforms applied to each electrode to improve contrast ratio of an AC PDP according to a first embodiment of the present invention;

도 10은 도 9의 파형을 발생시키는 구동 회로의 회로도,10 is a circuit diagram of a driving circuit for generating the waveform of FIG. 9;

도 11은 본 발명의 제 2 실시예에 따라 교류형 PDP의 명암비를 개선하기 위해 각 전극에 인가되는 파형을 도시한 파형도,FIG. 11 is a waveform diagram showing waveforms applied to each electrode to improve contrast ratio of an AC PDP according to a second embodiment of the present invention; FIG.

도 12는 본 발명의 제 3 실시예에 따라 교류형 PDP의 명암비를 개선하기 위해 각 전극에 인가되는 파형을 도시한 파형도,12 is a waveform diagram showing waveforms applied to each electrode to improve contrast ratio of an AC PDP according to a third embodiment of the present invention;

도 13은 본 발명의 제 4 실시예에 따라 교류형 PDP의 명암비를 개선하기 위해 각 전극에 인가되는 파형을 도시한 파형도,FIG. 13 is a waveform diagram showing waveforms applied to each electrode to improve contrast ratio of an AC PDP according to a fourth embodiment of the present invention; FIG.

도 14는 본 발명의 제 5 실시예에 따라 교류형 PDP의 명암비를 개선하기 위해 각 전극에 인가되는 파형을 도시한 파형도,14 is a waveform diagram showing waveforms applied to each electrode to improve contrast ratio of an AC PDP according to a fifth embodiment of the present invention;

도 15는 본 발명의 제 6 실시예에 따라 교류형 PDP의 명암비를 개선하기 위해 각 전극에 인가되는 파형을 도시한 파형도,15 is a waveform diagram showing waveforms applied to each electrode to improve contrast ratio of an AC PDP according to a sixth embodiment of the present invention;

도 16은 본 발명의 제 7 실시예에 따라 교류형 PDP의 명암비를 개선하기 위해 각 전극에 인가되는 파형을 도시한 파형도,16 is a waveform diagram showing waveforms applied to each electrode to improve contrast ratio of an AC PDP according to a seventh embodiment of the present invention;

도 17은 본 발명의 제 8 실시예에 따라 교류형 PDP의 명암비를 개선하기 위해 각 전극에 인가되는 파형을 도시한 파형도,17 is a waveform diagram showing waveforms applied to each electrode to improve contrast ratio of an AC PDP according to an eighth embodiment of the present invention;

도 18은 본 발명의 제 9 실시예에 따라 교류형 PDP의 명암비를 개선하기 위해 각 전극에 인가되는 파형을 도시한 파형도,18 is a waveform diagram showing waveforms applied to each electrode to improve contrast ratio of an AC PDP according to a ninth embodiment of the present invention;

도 19는 본 발명의 제 10 실시예에 따라 교류형 PDP의 명암비를 개선하기 위해 각 전극에 인가되는 파형을 도시한 파형도,19 is a waveform diagram showing waveforms applied to each electrode to improve contrast ratio of an AC PDP according to a tenth embodiment of the present invention;

도 20은 본 발명의 제 11 실시예에 따라 교류형 PDP의 명암비를 개선하기 위해 각 전극에 인가되는 파형을 도시한 파형도.20 is a waveform diagram showing waveforms applied to each electrode to improve the contrast ratio of an AC-type PDP according to an eleventh embodiment of the present invention;

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1 : 전면 기판 2 : 배면 기판1: front substrate 2: back substrate

3 : X 전극 4 : Y 전극3: X electrode 4: Y electrode

5 : 격벽 6 : 형광체5: bulkhead 6: phosphor

7 : 투명 ITO 전극 8 : 금속 전극7: transparent ITO electrode 8: metal electrode

9 : 어드레스 전극 10 : 유전체층9 address electrode 10 dielectric layer

11 : MgO 보호막11: MgO protective film

본 발명은 X 전극을 이용한 교류형 플라즈마 디스플레이(Plasma Display Panel, 이하 'PDP'라 한다)의 명암비 향상방법 및 장치에 관한 것으로, 보다 상세하게는 교류형 PDP의 초기화('리셋(reset)'이라고도 함) 기간(T1) 동안의 방전에 의해 야기되는 명암비의 저하를 개선하기 위해, 초기화 기간(T1)동안, Y 전극(4)에 소정의 리셋 파형을 인가할 뿐만 아니라 X 전극(3)에도 소정의 전압을 인가함으로써 어드레스 전극(9)과 Y 전극(4) 사이에 방전을 유도하여 명암비를 개선하는 방법을 제안한다.The present invention relates to a method and apparatus for improving the contrast ratio of an AC plasma display (Plasma Display Panel, hereinafter referred to as a 'PDP') using an X electrode, and more particularly, to initialize an AC PDP (also referred to as a 'reset'). In order to improve the decrease in the contrast ratio caused by the discharge during the period T1, not only the predetermined reset waveform is applied to the Y electrode 4 during the initialization period T1, but also the X electrode 3 is also prescribed. A method of improving the contrast ratio by inducing discharge between the address electrode 9 and the Y electrode 4 by applying a voltage of is proposed.

일반적으로 PDP는 전극 구조 및 그에 따른 구동방법을 기준으로 여러 형태로 분류된다. PDP의 전극 구조는 크게 직류형(DC type), 교류형(AC type), 직류형과 교류형이 결합된 혼합형(Hybrid type)으로 분류된다. 또한 셀 내에 설치된 전극의 수에 따라 2전극 구조와 3전극 구조로 분류할 수 있다. 그리고 방전을 형성하는 전극의 배치에 따라 대향형 전극과 면방전형 전극 구조로 분류될 수 있으며, 도 2에서는 대향형 전극 구조의 한 예를, 도 3에서는 면방전형 전극 구조의 한 예를 나타내었다. 또한, PDP의 전극 구조는 형광체의 도포 위치를 기준으로 하여, 도 4에 나타낸 바와 같은 투과형(Transmissive type)과 도 5에 나타낸 바와 같은 반사형(Reflective type)의 구조로 분류된다.In general, PDPs are classified into various types based on the electrode structure and the driving method thereof. The electrode structure of PDP is classified into a DC type, an AC type, and a hybrid type in which a DC type and an AC type are combined. In addition, it can be classified into a two-electrode structure and a three-electrode structure according to the number of electrodes installed in the cell. In addition, the electrode may be classified into a counter electrode and a surface discharge electrode structure according to the arrangement of the electrodes forming the discharge. In FIG. 2, an example of the counter electrode structure is illustrated, and FIG. 3 illustrates an example of the surface discharge electrode structure. In addition, the electrode structure of the PDP is classified into a transmissive type as shown in FIG. 4 and a reflective type as shown in FIG. 5 based on the application position of the phosphor.

도 1은 PDP의 발광 원리를 나타낸 개략도이다. 도시된 바와 같이, PDP는 불활성 가스를 방전시켜 생성되는 진공 자외선(Vacuum UV)이 형광체를 여기시켜 발생하는 가시광선을 이용하여 문자 또는 그래픽을 표시하는 평판형 표시 소자이다. 1 is a schematic diagram showing the light emission principle of a PDP. As shown, the PDP is a flat panel display device that displays characters or graphics using visible light generated by vacuum ultraviolet rays generated by discharging an inert gas to excite phosphors.

도 2는 PDP의 대향형 전극 구조의 한 예를 나타낸 단면도이다. 도시된 바와 같이, 대향형 전극 구조의 경우 방전을 형성하는 2개의 유지 전극(sustain electrode)이 각각 전면 기판과 배면 기판 위에 위치하여 방전이 패널의 수직 축으로 형성되는 구조이다.2 is a cross-sectional view showing an example of the counter electrode structure of the PDP. As shown, in the case of the counter electrode structure, two sustain electrodes forming a discharge are positioned on the front substrate and the rear substrate, respectively, so that the discharge is formed on the vertical axis of the panel.

도 3은 PDP의 면방전형 전극 구조의 한 예를 나타낸 단면도이다. 도시된 바와 같이, 방전을 형성하는 2개의 유지 전극인 X 전극과 Y 전극이 동일한 기판 상에 위치하여 방전이 패널의 한 평면상에 형성되는 전극 구조를 말한다.3 is a cross-sectional view showing an example of the surface discharge electrode structure of the PDP. As shown, it refers to an electrode structure in which the X and Y electrodes, which are two sustain electrodes forming a discharge, are positioned on the same substrate so that the discharge is formed on one plane of the panel.

도 4는 PDP의 투과형 전극 구조의 한 예를 나타낸 단면도이다. 투과형 전극 구조는 제작하기 쉬운 장점을 가지고 있으나 형광체의 인쇄 표면상태에 의해 휘도 편차가 큰 단점을 갖고 있다.4 is a cross-sectional view showing an example of a transmissive electrode structure of a PDP. The transmissive electrode structure has the advantage of being easy to manufacture, but has a disadvantage in that the luminance variation is large due to the printing surface state of the phosphor.

도 5는 PDP의 반사형 전극 구조를 나타낸 단면도이다. 반사형의 전극 구조는 형광체의 도포 면적을 확대하여 휘도를 증가시킬 수 있는 장점이 있으나 형광체 도포의 기술의 어려움이 있다. 그러나, 후막 인쇄기술의 발달로 형광체 도포 문제가 많이 해결되어 현재는 반사형 전극 구조가 많이 쓰이고 있다. 현재는 면방전-반사형-3전극 구조의 교류형 PDP가 타 구조에 비해 월등한 성능을 나타내고 있어 각 회사가 이 구조를 채용하고 있다.5 is a cross-sectional view illustrating a reflective electrode structure of a PDP. Reflective electrode structure has the advantage of increasing the brightness by increasing the coating area of the phosphor, but there is a difficulty in the technique of phosphor coating. However, the development of thick film printing technology has solved a lot of phosphor coating problems, and nowadays, reflective electrode structures have been widely used. At present, AC-type PDPs with surface discharge-reflective-three-electrode structures outperform other structures, and each company adopts this structure.

도 6은 면방전-반사형-3전극 PDP의 구조를 나타낸 사시도이다. 도시된 바와 같이, 전면 기판(1) 상에 투명 도체인 ITO(Indium Tin Oxide, 이하 '투명 전극'이라 한다)를 나란히 배치하여 면방전의 형태를 띠고 있으며, 배면 기판에는 어드레스 전극(9)과 격벽(5)을 평행하게 배치한 후 형광체를 도포한 구조이다. 6 is a perspective view showing the structure of the surface discharge-reflective-3 electrode PDP. As shown, an indium tin oxide (ITO) (hereinafter referred to as a transparent electrode), which is a transparent conductor, is disposed side by side on the front substrate 1 to form a surface discharge. The rear substrate has an address electrode 9 and After the partitions 5 are arranged in parallel, the phosphor is coated.

특히 전면 기판(1) 상의 투명 전극 위에 Cr-Cu-Cr의 금속 전극(이하 '금속 전극'이라 한다)(8)을 추가하여 도전성을 향상시켰다. 방전 형성에 직접 관여하는 투명 전극(7)의 경우, 대형 패널이 되면 한 라인이 매우 길게 되어 라인 저항이 커지므로 이에 의한 전압 강하를 방지하기 위함이다. 이와 같은 투명 전극(7)과 금속 전극(8)을 포함하여 방전 유지 전극이라 한다.In particular, a metal electrode of Cr-Cu-Cr (hereinafter referred to as 'metal electrode') 8 was added to the transparent electrode on the front substrate 1 to improve conductivity. In the case of the transparent electrode 7 which is directly involved in the discharge formation, when a large panel is used, one line becomes very long and the line resistance increases, thereby preventing a voltage drop. Such a transparent electrode 7 and a metal electrode 8 are referred to as a discharge sustaining electrode.

일반적으로 전극이 방전 플라즈마에 직접 노출되는 직류형 PDP의 경우와 달리, 교류형 PDP의 경우에는 전극이 유전체층(10)을 통해 간접적으로 플라즈마와 결합하게 된다. 이러한 차이는 방전현상의 차이로 이어지게 되며, 교류형 PDP의 경우 방전에 의해 형성된 하전입자가 유전체층(10)에 쌓이게 된다. In general, unlike the direct current type PDP in which the electrode is directly exposed to the discharge plasma, in the case of the AC type PDP, the electrode is indirectly coupled with the plasma through the dielectric layer 10. This difference leads to a difference in discharge phenomenon, and in the case of an AC PDP, charged particles formed by discharge are accumulated in the dielectric layer 10.

즉 전자는 양(+)전위가 걸린 전극 위의 유전체층(10)에 쌓이게 되며, 이온은 음(-)전위가 걸린 전극 위의 유전체층(10)에 쌓이게 된다. 이러한 현상을 통해 형성되는 전위를 벽전하라 하며, 벽전하는 외부에서 인가되는 전계와 극성이 반대로 형성되기 때문에 외부에서 인가되는 전계를 상쇄하며, 벽전하가 형성되기 시작하면, 셀 내의 가스에 인가되는 전위가 감소하게 된다. That is, electrons are accumulated in the dielectric layer 10 on the positively charged electrode, and ions are accumulated in the dielectric layer 10 on the negatively charged electrode. The potential formed through this phenomenon is called wall charge, and since the wall charge is formed to be reversed in polarity with the electric field applied from the outside, the electric field applied from the outside cancels out, and when wall charge starts to form, the potential applied to the gas in the cell Will decrease.

따라서 충분히 큰 벽전하가 형성되면 가스에 인가되는 전위가 방전 유지가 가능한 전압 이하로 감소하게 되기 때문에 방전이 소거된다. 그러나, 만약 벽전하가 형성된 후 외부 전극에 인가되는 전압의 극성을 바꿔서 인가하면 벽전하에 의한 전계와 외부인가 전압에 의한 전계가 더해지기 때문에 낮은 외부 전압에서도 방전이 가능하게 되는데, 이를 기억기능(memory function)에 의한 구동이라고 한다. Therefore, when a sufficiently large wall charge is formed, the discharge is erased because the potential applied to the gas decreases below the voltage at which the discharge can be maintained. However, if the voltage applied to the external electrode is changed after the wall charge is formed, discharge is possible even at low external voltage because the electric field due to the wall charge and the electric field due to the external applied voltage are added. It is called driving by memory function.

교류형 PDP의 경우는 이와 같이 유전체(10)에 쌓이게 되는 벽전하에 의한 기억기능을 가지며, 이전에 방전이 형성된 셀 내의 유전체(10)는 하전입자들이 유전체(10)에 벽전하를 형성하여 외부인가 전압이 반전될 경우 벽전하를 갖지 않는 셀의 경우보다 낮은 전압에서 방전을 일으킬 수 있다. 이러한 기억기능의 특성은 행구동 방식을 채택하는 가스 방전 표시장치인 PDP가 대형의 패널을 구동시키는데 있 어 매우 유용한 특성이다.The AC PDP has a memory function by wall charges accumulated in the dielectric 10 as described above. The dielectric 10 in the cell in which the discharge has been previously formed is externally formed by the charged particles forming the wall charge on the dielectric 10. If the applied voltage is reversed, it may cause discharge at a lower voltage than in the case of cells without wall charge. This memory function is very useful for PDP, which is a gas discharge display device that adopts a row driving method, to drive a large panel.

도 6에 도시된 바와 같이 교류 PDP의 경우에는 용량 결합형 방전을 형성하기 위한 유전체층(10)이 투명 ITO 전극(7)과 Cr-Cu-Cr의 금속 전극(8)으로 구성된 X 전극(3)과 Y 전극(4) 그리고 어드레스 전극(9)을 덮고 있다. 일반적으로 사용되는 유전체층(10)은 보로실리케이트(borosilicate) 계열이며, 2차 전자 방출 계수가 낮고, 플라즈마 형성시 발생하는 이온에 의한 스퍼터링(sputtering)에 의해 수명이 짧기 때문에, 이 유전체층(10)을 플라즈마로부터 보호하기 위하여 산화마그네슘과 같은 산화물 계열의 박막을 보호막(이하, 'MgO 보호막'이라 한다)(11)으로 유전체층(10) 위에 입혀서 사용한다. 상기 산화마그네슘(MgO)은 내(耐) 스퍼터 특성이 좋을뿐 아니라 2차 전자 방출 계수 역시 높기 때문에 저전압 방전 특성을 나타낸다. 그러나 MgO 보호막층의 두께가 얇아야 하며, 표면 특성이 뛰어나야 하기 때문에 후막 인쇄를 통해 형성하기 어려우며 보통 진공증착법에 의한 박막 공정을 통해 제작된다.As shown in FIG. 6, in the case of an alternating current PDP, the dielectric layer 10 for forming a capacitively coupled discharge includes an X electrode 3 composed of a transparent ITO electrode 7 and a metal electrode 8 of Cr-Cu-Cr. And the Y electrode 4 and the address electrode 9 are covered. The dielectric layer 10 generally used is a borosilicate series, has a low secondary electron emission coefficient, and has a short lifetime due to sputtering by ions generated during plasma formation. In order to protect from plasma, an oxide-based thin film such as magnesium oxide is coated on the dielectric layer 10 as a protective film (hereinafter referred to as an MgO protective film) 11. The magnesium oxide (MgO) exhibits low voltage discharge characteristics because it has good sputter resistance and high secondary electron emission coefficient. However, since the thickness of the MgO passivation layer should be thin and the surface characteristics should be excellent, it is difficult to form through thick film printing and is usually manufactured by a thin film process by vacuum deposition.

상기 격벽(5)의 경우 방전 거리 및 체적을 형성하기 위하여 100∼200㎛ 정도의 높이가 필요하다. 후막 인쇄 방식과 전기영동법에 의해 두께 수십 ㎛의 격벽(5)을 형성하고 있다.In the case of the partition 5, a height of about 100 to 200 μm is required to form a discharge distance and a volume. By the thick film printing method and the electrophoresis method, the partition 5 of several tens of micrometers in thickness is formed.

또한, 방전을 형성하기 위하여서는 2개의 전극으로 가능하나 일반적으로 도 6과 같이 3개의 전극을 갖는 전극 구조가 주로 사용되고 있다. 교류형 PDP의 경우는 유지 전극인 X 전극(3) 및 Y 전극(4)과 선택 방전 및 유지 방전을 분리하여 어 드레스 속도를 향상시키기 위한 어드레스 전극(address electrode)(9)이 도입된다. In addition, although two electrodes are possible to form a discharge, an electrode structure having three electrodes is generally used as shown in FIG. 6. In the case of the AC-type PDP, an address electrode 9 is introduced to separate the selective discharge and sustain discharge from the X electrode 3 and the Y electrode 4, which are sustain electrodes, to improve the addressing speed.

도 7은 교류형 PDP의 구동을 위한 종래 기술에서 각 전극에 인가되는 파형을 도시한 파형도이다. 도 7은 일반적인 교류형 PDP에 정보를 표시하기 위하여 도 6의 투명 ITO 전극(7)과 금속 전극(8)으로 구성된 X 전극(3)과 Y 전극(4) 그리고 어드레스 전극 라인(9)에 인가되는 전압 파형을 나타낸 것으로, 시간에 따라 전압이 증가하는 램프 파형을 초기화 기간(T1)에 사용함으로써, 초기화 기간(T1) 동안에 강한 방전(강 전계에 의한 높은 플라즈마 밀도의 방전)이 발생되지 않고 여러 번의 약한 방전(약 전계에 의한 낮은 플라즈마 밀도의 방전)이 발생되도록 유도하는 점에 그 특징이 있다. 그 결과, 초기화 기간(T1) 동안의 불필요한 광의 발생을 줄여 명암비를 증가시켰고, 어드레스 전극에 벽전하를 많이 쌓아서 어드레스의 방전 전압을 낮출 수 있다. 7 is a waveform diagram showing waveforms applied to each electrode in the prior art for driving an AC PDP. FIG. 7 is applied to the X electrode 3, the Y electrode 4 and the address electrode line 9 composed of the transparent ITO electrode 7 and the metal electrode 8 of FIG. 6 in order to display information on a general AC PDP. The voltage waveform is shown in the figure. By using a ramp waveform in which the voltage increases with time in the initialization period T1, a strong discharge (discharge of high plasma density due to a strong electric field) is not generated during the initialization period T1. Its characteristic is that it induces a weak discharge (low plasma density discharge by a weak electric field) to occur. As a result, the generation of unnecessary light during the initialization period T1 is reduced to increase the contrast ratio, and a large amount of wall charges can be accumulated on the address electrode to lower the discharge voltage of the address.

시간적으로 살펴보면 도 7의 파형은 초기화 기간(T1)과 기입 기간(T2) 및 유지 기간(T3)으로 나눌 수 있다. In terms of time, the waveform of FIG. 7 may be divided into an initialization period T1, a writing period T2, and a sustain period T3.

초기화 기간(T1)에서는 유지 전극 라인에 펄스를 인가하여 교류형 PDP가 이전 정보를 표시하는 동안 불균일해진 패널 전체를 균일한 상태로 만든다. 이때, 어드레스 전극(9)에는 전압을 가하지 않거나 일정한 전압을 유지시킨다. 도 7의 파형은 초기화 기간(T1)에 큰 특징이 있다. 도 7의 초기화 기간(T1)의 큰 특징은 X 전극(3)에 램프형 펄스(Ve)를 인가하여 소거 방전을 우선 일으키며, 그 다음 Y 전극(4)에 일정한 기울기를 가지고 상승하는 전압(RP)을 인가하여 약한 방전을 여러 번 유도하여 초기화 기간에서 나오는 광양을 줄이며, 높은 전압을 인가해서 쌓은 벽전하를 많이 남겨두어 어드레스 방전의 전압을 많이 줄일 수 있도록 하는 점에 있다.In the initialization period T1, a pulse is applied to the sustain electrode line to make the entire uneven panel uniform while the AC PDP displays the previous information. At this time, no voltage is applied to the address electrode 9 or a constant voltage is maintained. The waveform of FIG. 7 has a great feature in the initialization period T1. A large feature of the initialization period T1 of FIG. 7 is the application of the ramp pulse V e to the X electrode 3 to cause erasing discharge first, and then to the Y electrode 4 to rise with a constant slope ( RP) is applied several times to induce a weak discharge to reduce the amount of light from the initialization period, and to apply a high voltage to leave a lot of wall charges accumulated to reduce the voltage of the address discharge much.

전압의 하강부에서는, 전압의 상승부에서 발생한 위의 벽전하에 의하여 Y 전극(4)의 전압을 구형파처럼 급격히 하강시키면 자기 소거 방전이 일어난다. 또 이러한 벽전하를 유지시키면 어드레스 방전이 일어나지 않은 셀에서도 유지 기간(T3)동안 유지 방전이 일어나게 된다. 이러한 효과를 방지하기 위하여 도 7에 나타낸 바와 같이, 자기 소거 방전이 일어나지 않는 전압까지만 구형파처럼 급격히 전압을 하강시키고 그 이하는 일정한 기울기를 가지고 하강하는 전압(-RP)을 인가하여 약한 방전을 유도함으로써 어드레스 방전 없이는 유지 기간(T3)에 방전이 일어나지 않도록 한다.In the lower portion of the voltage, the self-erasing discharge occurs when the voltage of the Y electrode 4 is rapidly lowered like a square wave due to the above wall charge generated at the rising portion of the voltage. When the wall charges are maintained, sustain discharges occur during the sustain period T3 even in cells in which no address discharge has occurred. In order to prevent such an effect, as shown in FIG. 7, only a voltage which does not generate a self-erasing discharge is suddenly lowered like a square wave, and the lower is induced by applying a voltage (-RP) falling with a constant slope to induce a weak discharge. Discharge does not occur in the sustain period T3 without the address discharge.

기입 기간(T2) 또는 어드레스 기간에서는 Y 전극(4)과 어드레스 전극(9) 라인 사이의 전압 차이로 표시하고자 하는 정보를 기입 방전 이후 벽전하를 쌓는 방법으로 기입한다.In the writing period T2 or the address period, information to be displayed by the voltage difference between the line of the Y electrode 4 and the address electrode 9 is written by stacking wall charges after the write discharge.

유지 기간(T3)에서는 양쪽 유지 전극 라인인 X 전극(3)과 Y 전극(4)에 교번하는 전압을 인가하여 기입 기간(T2)에서 기입된 셀에서만 가시광선을 방출하게 하여 정보를 표시한다. 유지 기간(T3)에서 양쪽 유지 전극 라인인 X 전극(3)과 Y 전 극(4) 펄스의 파형은 구형파로서, 구동 방식에 따라 주로 유지 펄스의 주파수나 듀티(duty)비 그리고 크기를 바꾸어 인가한다.In the sustain period T3, alternating voltages are applied to both the X electrode 3 and the Y electrode 4, which are both sustain electrode lines, to emit visible light only in the cell written in the write period T2, thereby displaying information. In the sustain period T3, the waveforms of the X electrode 3 and the Y electrode 4 pulses, which are both sustain electrode lines, are square waves, and the frequency, duty ratio, and magnitude of the sustain pulse are changed depending on the driving method. do.

이러한 PDP의 구동 파형을 사용한 구동 방식에서는 기입 기간(T2)에서 기입되지 않은 셀이 유지 기간(T3)에서는 방전이 일어나지 않지만 기입 초기화 기간(T1)에서 방전이 일어나기 때문에 불필요한 광이 방출되어 낮은 명암비가 생긴다.In the driving method using the drive waveform of such a PDP, discharge is not generated in the sustain period T3 while cells not written in the write period T2 are discharged in the write initialization period T1, so that unnecessary light is emitted and low contrast ratio is achieved. Occurs.

도 8은 일반적인 교류형 PDP의 ADS 구동법에서 계조의 표시방법을 도시한 파형도이다. 도 8에 있어서 시각이 느끼는 휘도에 대한 자극은 광원의 세기에도 비례하지만, 시간에 따른 연속적인 자극의 시간에도 비례한다. 따라서 PDP의 계조 표시방식은 발광 시간을 조절하는 일종의 시간 변조 방식(pulse width modulation)을 사용하고 있다. 8 is a waveform diagram showing a gray scale display method in the ADS driving method of a general AC PDP. In FIG. 8, the stimulus with respect to the brightness perceived by the vision is proportional to the intensity of the light source, but also proportional to the time of continuous stimulation with time. Therefore, the PDP gray scale display method uses a kind of pulse width modulation that adjusts the emission time.

예를 들어, 256 계조 표시는 펄스의 비가 1:2:4:8:16:32:64:128로 이루어진 8개의 서브필드(subfield)로 나누어 원하는 계조에 대응하는 각 서브필드에서 방전을 일으켜 줌으로써 계조를 달성할 수 있다. 1을 최하위 비트(bit)라 하고 128을 최상위 비트라 하며, 서브필드가 8개이므로 8 비트 분할 방식이라고 한다. For example, 256 gray scale display is divided into 8 subfields of pulse ratio 1: 2: 4: 8: 16: 32: 64: 128 to generate a discharge in each subfield corresponding to the desired gray scale. Gradation can be achieved. 1 is called the least significant bit, 128 is the most significant bit, and 8 subfields are referred to as 8 subfields.

상기 도면은 최대 발광 시간인 경우의 256 계조 표시를 위한 8개의 서브필드에서 초기화 기간(T1), 어드레스 기간(T2) 및 유지 기간(T3)의 구성을 도시한 것이다. 초기화 기간(T1)과 어드레스 기간(T2)은 모든 서브필드가 동일한 시간으로 설 정되어 있는 반면, 유지 기간의 시간은 각각 1:2:4:8:16:32:64:128의 비를 가진다.The figure shows the configuration of the initialization period T1, the address period T2 and the sustain period T3 in eight subfields for 256 gray scale display in the case of the maximum light emission time. In the initialization period T1 and the address period T2, all subfields are set to the same time, while the duration of the sustain period has a ratio of 1: 2: 4: 8: 16: 32: 64: 128, respectively. .

이상적으로는 유지 기간(T3)에만 빛이 방출되어야 하며, 비 발광 기간인 초기화 기간(T1) 동안에 방출되는 빛은 표현하고자 하는 화상을 반영한 빛이 아니기 때문에 화상의 명암비를 나쁘게 하는 요인이 된다. Ideally, light should be emitted only in the sustain period T3, and the light emitted during the non-emission period initialization period T1 is a factor that worsens the contrast ratio of the image because it is not a light reflecting the image to be expressed.

이를 개선하기 위하여 종래 기술에서는 상술한 바와 같이 초기화 기간의 X 전극(3)과 Y 전극(4)간에 일정한 기울기를 가지는 파형을 인가하는 방법을 사용하여 명암비를 개선하고 있으나 한계가 있다.In order to improve this, the prior art improves the contrast ratio by using a method of applying a waveform having a constant slope between the X electrode 3 and the Y electrode 4 in the initialization period as described above, but there is a limitation.

본 발명에서는 전 서브필드에 방전이 없었던 셀들은 리셋 방전을 일으키지 않음으로써 검정색을 표시하고자 할 때 초기화 기간(T1) 동안에 리셋 방전을 일으키지 않으므로 빛을 방출시키지 않아 명암비를 개선할 수 있다는 점에 착안하여 새로운 명암비 개선 방법을 제안하고자 한다.The present invention focuses on the fact that the cells having no discharges in all the subfields do not cause reset discharges and do not cause reset discharges during the initialization period T1 when the black color is to be displayed. A new contrast ratio improvement method is proposed.

본 발명은 이와 같은 문제점을 해결하기 위한 방안으로서, 초기화 기간에서 X 전극에 소정의 전압을 인가하여 초기화 기간에서 Y 전극과 어드레스 전극에 리셋 방전을 시켜, 전 서브필드에 방전이 없었던 셀들은 리셋 방전을 시키지 않고, 전 서브필드에 방전이 있었던 셀들만 방전을 시킴으로써, 검정색을 표시하고자 할 때 배경광을 방출시키지 않음으로써 명암비를 개선하는 것을 목적으로 한다.
The present invention provides a solution to this problem, by applying a predetermined voltage to the X electrode in the initialization period to reset discharge to the Y electrode and the address electrode in the initialization period, the cells that did not discharge in all the sub-field reset reset discharge The present invention aims to improve contrast ratio by discharging only cells that have had discharges in all subfields, without emitting background light when displaying black.

상기와 같은 목적을 달성하기 위한 한 관점에 의한 본 발명은, 영상을 표시하기 위한 다수의 화소를 가지며, 상기 화소는 각각 두 개의 유지 전극 및 하나의 어드레스 전극을 가지는 교류형 PDP의 구동을 위한 초기화 기간 동안의 명암비 향상방법이며, 상기 유지 전극에 소정의 전압을 인가하여 상기 유지 전극에 남아 있는 벽전하를 소거하는 단계; 및 상기 유지 전극에 소정의 전압을 인가하여 어드레스 전극과 스캔 전극간에 리셋 방전을 형성하는 단계;를 포함하는 것을 특징으로 하는 교류형 플라즈마 디스플레이의 명암비 향상방법을 제공한다.The present invention according to one aspect for achieving the above object, has a plurality of pixels for displaying an image, the pixels are initialized for driving the AC PDP having two sustain electrodes and one address electrode, respectively A method of improving the contrast ratio during a period of time, the method comprising: removing a wall charge remaining on the sustain electrode by applying a predetermined voltage to the sustain electrode; And forming a reset discharge between the address electrode and the scan electrode by applying a predetermined voltage to the sustain electrode.

또한, 본 발명에 따른 교류형 플라즈마 디스플레이의 명암비 향상방법에 있어서 상기 벽전하를 소거하는 단계는, 상기 유지 전극 중 Y 전극에 시간에 따라 상승하는 전압을 인가하는 것을 특징으로 한다.In the method for improving the contrast ratio of an AC plasma display according to the present invention, the erasing of the wall charges may include applying a voltage rising over time to the Y electrode of the sustain electrodes.

또한, 본 발명에 따른 교류형 플라즈마 디스플레이의 명암비 향상방법에 있어서 상기 초기 벽전하를 형성하는 단계는, 상기 X 전극에 펄스 형태의 전압을 인가하는 것을 특징으로 한다.In the method for improving the contrast ratio of an AC plasma display according to the present invention, the initial wall charge may be formed by applying a pulse voltage to the X electrode.

또한, 본 발명에 따른 교류형 플라즈마 디스플레이의 명암비 향상방법에 있어서 상기 X 전극에 인가되는 전압은, 상기 벽전하를 소거하는 단계가 종료된 이후에 인가 개시되는 것을 특징으로 한다.In the method of improving the contrast ratio of an AC plasma display according to the present invention, the voltage applied to the X electrode is applied after the step of erasing the wall charge is completed.

또한, 본 발명에 따른 교류형 플라즈마 디스플레이의 명암비 향상방법에 있어서 상기 X 전극에 인가되는 전압은, 상기 약한 방전을 형성하기 위해 상기 Y 전극에 전압이 인가된 후 상기 전압에 의한 방전이 개시되기 이전에, 또는 Y 전극에 전압이 인가되는 시점과 동시에 인가되는 것을 특징으로 한다.In addition, in the contrast ratio improvement method of the AC plasma display according to the present invention, the voltage applied to the X electrode is, after the voltage is applied to the Y electrode to form the weak discharge, before the discharge by the voltage is started. Or at the same time as when the voltage is applied to the Y electrode.

또한, 본 발명에 따른 교류형 플라즈마 디스플레이의 명암비 향상방법에 있어서 상기 X 전극에 인가되는 전압은, 상기 약한 방전을 형성하기 위해 상기 Y 전극에의 전압 인가에 의한 어드레스 전극과의 방전 종료 후 상기 Y 전극에 전압을 제거하는 과정에서 발생하는 자기 소거방전이 종료된 후까지 인가되는 것을 특징으로 한다.Further, in the contrast ratio improvement method of the AC plasma display according to the present invention, the voltage applied to the X electrode is Y after completion of discharge with the address electrode by applying the voltage to the Y electrode to form the weak discharge. The magnetic erasing discharge generated in the process of removing the voltage to the electrode is characterized in that it is applied until the end.

상기 목적을 달성하기 위한 다른 관점에 의한 본 발명은, 영상을 표시하기 위한 다수의 화소를 가지며, 상기 화소는 각각 두 개의 유지 전극 및 하나의 어드레스 전극을 가지는 교류형 PDP의 구동을 위한 구동 장치의 명암비 향상장치이며, 상기 유지 전극에 소정의 전압을 인가하여 상기 유지 전극에 남아 있는 벽전하를 소거하는 초기화 소거 구동부; 상기 Y 전극과 상기 어드레스 전극에 소정의 전압을 인가하여 상기 초기 벽전하에 의한 약한 방전을 형성하는 초기화 구동부; 및 상기 X 전극에 소정의 전압을 인가하여 상기 Y 전극과 상기 어드레스 전극간에 방전을 형성하게 하는 구동부를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a driving apparatus for driving an AC PDP having a plurality of pixels for displaying an image, each pixel having two sustain electrodes and one address electrode. An apparatus for improving contrast ratio, comprising: an initialization erase driver configured to erase a wall charge remaining on the sustain electrode by applying a predetermined voltage to the sustain electrode; An initialization driver configured to apply a predetermined voltage to the Y electrode and the address electrode to form a weak discharge by the initial wall charge; And a driving unit configured to apply a predetermined voltage to the X electrode to form a discharge between the Y electrode and the address electrode.

상기 목적을 달성하기 위한 또 다른 관점에 의한 본 발명은, 영상을 표시하기 위한 다수의 화소를 가지며, 상기 화소는 각각 두개의 유지 전극인 X 전극 및 Y 전극 그리고 하나의 어드레스 전극을 가지는 교류형 PDP의 구동을 위한 초기화 기간 동안의 명암비 향상방법이며, 상기 X 전극과 상기 Y 전극 사이에 소정의 전압을 인가하여 상기 유지 전극에 남아 있는 벽전하를 소거하는 단계; 상기 X 전극에 소 정의 전압을 인가하고, 상기 어드레스 전극과 Y 전극 사이에 소정의 전압을 인가하여 상기 어드레스 전극과 상기 Y 전극 사이에 남아 있는 벽전하를 소거하는 단계; 및 상기 X 전극과 상기 Y 전극에 소정의 전압을 인가하되, 상기 Y 전극에 더 높은 전압을 인가하여 상기 어드레스 전극과 상기 Y 전극 사이에 방전을 일으킴으로써 초기 벽전하를 형성하는 단계;를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a plurality of pixels for displaying an image, each pixel having an AC PDP having two sustain electrodes, an X electrode and a Y electrode, and one address electrode. CLAIMS 1. A method of improving contrast ratio during an initialization period for driving a light source, the method comprising: erasing wall charge remaining in a sustain electrode by applying a predetermined voltage between the X electrode and the Y electrode; Applying a predetermined voltage to the X electrode, and applying a predetermined voltage between the address electrode and the Y electrode to erase the wall charge remaining between the address electrode and the Y electrode; And forming initial wall charges by applying a predetermined voltage to the X electrode and the Y electrode, and applying a higher voltage to the Y electrode to generate a discharge between the address electrode and the Y electrode. It is characterized by.

또한, 본 발명에 따른 교류형 플라즈마 디스플레이의 명암비 향상방법에 있어서 상기 어드레스 전극과 상기 Y 전극 사이에 남아 있는 벽전하를 소거하는 단계는, 상기 유지 전극들 간에 시간에 따라 상승하는 전압을 인가하는 것을 특징으로 한다.In the method of improving the contrast ratio of an AC plasma display according to the present invention, the step of erasing wall charge remaining between the address electrode and the Y electrode may include applying a voltage that rises with time between the sustain electrodes. It features.

또한, 본 발명에 따른 교류형 플라즈마 디스플레이의 명암비 향상방법에 있어서 상기 어드레스 전극에 인가되는 펄스 형태의 전압은, 상기 유지 전극들 간에 소거 방전이 종료된 이후에 인가 개시되고 상기 Y 전극에 초기화 펄스가 인가되기 이전에 인가 종료되는 것을 특징으로 한다.In addition, in the contrast ratio improvement method of the AC plasma display according to the present invention, the voltage of the pulse type applied to the address electrode is started to be applied after the erase discharge is terminated between the sustain electrodes, and an initialization pulse is applied to the Y electrode. It is characterized in that the authorization is terminated before the authorization.

또한, 본 발명에 따른 교류형 플라즈마 디스플레이의 명암비 향상방법에 있어서 상기 X 전극에 인가되는 펄스 형태의 전압은, 소거 방전이 종료된 이후에 소거 펄스의 전압이 계속 유지되거나 소거 방전이 종료된 이후에 인가 개시되는 것을 특징으로 한다.In addition, in the contrast ratio improvement method of the AC plasma display according to the present invention, the voltage of the pulse type applied to the X electrode may be maintained after the voltage of the erase pulse is maintained after the erase discharge is terminated or after the erase discharge is terminated. It is characterized by the start of the application.

이하, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성요소 들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호로 표기되었음에 유의하여야 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In adding reference numerals to components of each drawing, it should be noted that the same components are denoted by the same reference numerals as much as possible even if they are shown in different drawings.

도 9는 본 발명의 제 1 실시예에 따라, 교류형 PDP의 명암비를 개선하기 위해 각 전극에 인가되는 전압의 파형을 도시한 도면이다. 초기화(T1) 과정에서 소거 펄스(Ve) 인가 후에 X 전극(3)에 인가되는 펄스(Vb)를 제외하고는 일본 Matsushita사의 구동 파형과 동일하다. FIG. 9 is a diagram showing waveforms of voltages applied to respective electrodes in order to improve contrast ratios of an AC PDP according to a first embodiment of the present invention. With the exception of pulse (V b) applied to the X electrode 3, after applying the erase pulse (V e) in the initialization (T1), the process is the same as the drive waveform Matsushita Corporation Japan.

도 9에 있어서 파형도는 소거 방전을 일으키기 위해서 소거 펄스(Ve)를 인가하는 구간, 어드레스 전극(9)과 Y 전극(4)의 대향형 방전으로 각 셀의 초기화를 시키기 위해서 X 전극(3)에는 펄스(Vb)를 인가하고 Y 전극(4)에는 X 전극(3)에 인가되는 펄스(Vb)보다 높은 전압을 갖는 램프업파형의 램프파형(RP)을 인가하는 구간, 어드레스 전극(9)과 Y 전극(4) 사이에 약한 자기소거 방전을 일으켜서 벽전하를 조금만 소거시키기 위해 램프다운파형의 램프펄스(-RP)를 인가하는 구간으로 구성되어 있다.In FIG. 9, the waveform diagram shows an X electrode (3) for initializing each cell by the period of applying the erasing pulse (V e ) to generate an erase discharge, and the counter discharge of the address electrode (9) and the Y electrode (4). ), the period, the address electrode for applying a pulse (V b) is applied and the Y electrode 4 is provided in the ramp-up waveform having a voltage higher than the pulse (V b) applied to the X electrode 3, a ramp waveform (RP) the It consists of a section in which a ramp-down waveform lamp pulse (-RP) is applied to generate a weak self-erasing discharge between (9) and the Y electrode 4 to erase the wall charges only a little.

여기서, 위의 X 전극에 인가되는 전압(Vb)은 어드레스 전극과 Y 전극 간에 방전을 유도하여 명암비를 개선하기 위해, Y 전극에 전압에 의해 X 전극과 Y 전극간에 방전이 일어나기 전에 인가한다. X 전극에 전압이 인가되었기 때문에 어드레스 전극과 Y 전극 간에 방전이 일어난다. 그 방전으로 인해 X 전극과 Y 전극에는 음의 극성을 가진 벽전하가 축적이 되고, 어드레스 전극에는 양의 극성을 가진 벽전하가 축적이 된다.Here, the voltage V b applied to the X electrode is applied before the discharge occurs between the X electrode and the Y electrode by the voltage to the Y electrode in order to improve the contrast ratio by inducing the discharge between the address electrode and the Y electrode. Since a voltage is applied to the X electrode, a discharge occurs between the address electrode and the Y electrode. Due to the discharge, wall charges having negative polarities are accumulated at the X and Y electrodes, and wall charges having positive polarities are accumulated at the address electrodes.

그에 따라, 어드레스 전압(Va)이 인가되지 않으면 어드레스 방전이 일어나지 않기 때문에 X 전극과 Y 전극의 벽전하는 T1 구간에서 형성된 상태로 T3 구간까지 유지가 된다. T1 구간에서 형성된 벽전하는 유지 전극에 음의 극성을 가진 전하가 축적되어 있고, 어드레스 전극에는 양의 극성을 가진 전하가 축적 되어 있으므로, T3 구간에서 유지 펄스(Vsx, Vsy)가 인가되어도 방전이 형성되지 않는다. 그리고 그 다음 서브필드의 소거 펄스(Ve)가 인가되어도 방전이 일어나지 않고, 어드레스 전극에는 양의 전하가 축적 되어 있고, Y 전극에는 음의 전하가 축적 되어 있기 때문에 상기 서브필드의 초기화 구간(T1)에서도 방전이 일어나지 않는다. 그래서 본 발명은 어드레스 구간(T2)의 방전 유무에 따라 그 다음 서브필드의 초기화 구간(T1)에서의 방전을 결정한다. 어드레스 구간(T2)에서 방전이 있었다면 그 다음 서브필드의 초기화 구간(T1)에서 방전이 일어나지만, 어드레스 구간(T2)에서 방전이 없었다면, 그 다음 서브필드의 초기화 구간(T1)에서 방전이 일어나지 않는다. 즉, 전 서브필드에서 어드레스 구간에서 방전이 없다면, 그 이후의 서브필드에서 어드레스 구간에서 방전이 일어날 때까지 초기화 구간(T1)에서 방전이 일어나지 않는다.Accordingly, it is an address voltage (V a) to sustain period T3 because this does not happen if this is not the address discharge in the state formed in the interval T1 the wall charges on the X electrode and the Y electrode. The wall charges formed in the T1 section accumulate negatively charged charges in the sustain electrode and the positively charged charges in the address electrode, and thus discharge even when the sustain pulses V sx and V sy are applied in the T3 section. It is not formed. Even when the erase pulse V e of the next subfield is applied, no discharge occurs, positive charges are accumulated at the address electrode, and negative charges are accumulated at the Y electrode. ) Does not occur. Thus, the present invention determines the discharge in the initialization section T1 of the next subfield according to whether the address section T2 is discharged or not. If there is a discharge in the address section T2, a discharge occurs in the initialization section T1 of the next subfield, but if there is no discharge in the address section T2, no discharge occurs in the initialization section T1 of the next subfield. . That is, if there is no discharge in the address section in all the subfields, no discharge occurs in the initialization section T1 until discharge occurs in the address section in the subsequent subfields.

이를 좀 더 상세히 설명하면, 램프업파형의 램프펄스(RP) 인가에 의해 X 전극과 Y 전극 사이에 방전이 일어나기 전에 X 전극에 소정의 전압을 인가하면, X 전극과 Y 전극 사이에는 방전이 일어나지 않고, 어드레스 전극과 Y 전극 사이에 방전 이 일어난다. 이 때 어드레스 전극에는 양의 전하가 축적되고, X 전극과 Y 전극에는 음의 전하가 축적된다. 따라서 어드레스 구간에서 방전이 일어나지 않는다면 유지 구간에서도 방전이 일어나지 않는다. 그래서 상기 과정에서 형성된 벽전하 분포가 계속 유지되고, 그 벽전하 분포는 이후의 서브필드의 초기화 구간(T1)에서도 어드레스 전극과 Y 전극 간에 인가되는 전압과 반대 극성이므로 방전이 일어나지 않는다. 그리고 그 다음 과정에서도 계속 방전이 일어나지 않고 상기 과정의 벽전하 분포가 그래도 유지가 된다. 이러한 벽전하 특성 때문에 전 서브필드의 어드레스 구간에서 방전이 발생하지 않는다면 블랙을 표시하고자 할 때 배경광은 전혀 발생하지 않는다.In more detail, when a predetermined voltage is applied to the X electrode before the discharge occurs between the X electrode and the Y electrode by applying the lamp pulse RP of the ramp-up waveform, the discharge does not occur between the X electrode and the Y electrode. Instead, a discharge occurs between the address electrode and the Y electrode. At this time, positive charges are stored in the address electrode, and negative charges are stored in the X electrode and the Y electrode. Therefore, if no discharge occurs in the address section, no discharge occurs in the sustain section. Thus, the wall charge distribution formed in the above process is maintained, and the wall charge distribution does not occur because the polarity is opposite to the voltage applied between the address electrode and the Y electrode even in the initializing section T1 of the subsequent subfield. In the subsequent process, the discharge does not continue and the wall charge distribution of the process is maintained. Due to this wall charge characteristic, when no discharge occurs in the address period of all subfields, no background light is generated when black is to be displayed.

도 11은 본 발명의 제 2 실시예에 따른 구동 파형을 도시한 도면이다. 어드레스 전극(9), X 전극(3) 및 Y 전극(4)에 가하여지는 파형은 위의 제 1 실시예와 상이하고, 소거 펄스(Ve) 인가 후에 계속 전압을 유지시켜서 T2 구간까지 X 전극에 전압이 인가되는 것이 특징이다. 즉, X 전극(3)에 인가되는 소거 펄스(Ve)와 바이어스 펄스(Vb)를 하나의 펄스로 사용하였다. 그래서 구동회로의 수를 감소시키고 구동 방법을 더 간략히 하였다. 나머지 부분은 파형의 각 부의 작용은 제 1 실시예와 동일하므로 자세한 기술은 생략하며, 위의 제 1 실시예와 같이 Y 전극(4)에 램프업파형의 램프펄스(RP)를 인가하여 X 전극(3)과 Y 전극(4) 사이에 방전이 일어나기 전에 X 전극(3)에도 전압(Vb)을 인가하여 어드레스 전극(9)과 Y 전극(4) 사이 에 방전이 일어나도록 하는 점에 특징이 있다.11 is a view showing a drive waveform according to a second embodiment of the present invention. The waveforms applied to the address electrode 9, the X electrode 3, and the Y electrode 4 are different from those of the first embodiment above, and the X electrode is maintained until the T2 section by keeping the voltage after applying the erase pulse V e . It is characterized by the fact that a voltage is applied. That is, the erase pulse V e and the bias pulse V b applied to the X electrode 3 were used as one pulse. Therefore, the number of driving circuits is reduced and the driving method is simplified. Since the rest of the waveforms are the same as in the first embodiment, detailed descriptions are omitted. As shown in the first embodiment, a ramp-up ramp pulse RP having a ramp-up waveform is applied to the Y electrode 4 so that the X electrode It is characterized in that a discharge is generated between the address electrode 9 and the Y electrode 4 by applying a voltage V b to the X electrode 3 before the discharge occurs between the (3) and the Y electrode 4. There is this.

도 12는 본 발명의 제 3 실시예에 따른 구동 파형을 도시한 도면이다. 어드레스 전극(9), X 전극(3) 및 Y 전극(4)에 가하여지는 파형은 위의 제 1 실시예와 상이하고, Y 전극(4)에 램프업파형의 램프펄스(RP)가 인가되는 동안에 X 전극에 인가되는 펄스(Vb1)의 전압이 Y 전극(4)에 램프다운파형의 램프펄스(-RP)가 인가되는 동안에 X 전극에 인가되는 펄스(Vb)의 전압보다 작은 것이 특징이다. 나머지 부분에서 파형의 각 부의 작용은 제 1 실시예와 동일하므로 자세한 기술은 생략하며, 위의 제 1 실시예와 같이 Y 전극(4)에 램프업파형의 램프펄스(RP)를 인가하여 X 전극(3)과 Y 전극(4) 사이에 방전이 일어나기 전에 X 전극(3)에도 전압(Vb1)을 인가하여 어드레스 전극(9)과 Y 전극(4) 사이에 방전이 일어나도록 하는 점에 특징이 있다.12 is a view showing a drive waveform according to a third embodiment of the present invention. The waveforms applied to the address electrode 9, the X electrode 3 and the Y electrode 4 are different from those of the first embodiment above, and the ramp pulse RP of the ramp-up waveform is applied to the Y electrode 4. Is characterized in that the voltage of the pulse V b1 applied to the X electrode is smaller than the voltage of the pulse V b applied to the X electrode while the ramp pulse (-RP) having a rampdown waveform is applied to the Y electrode 4. to be. Since the operation of each part of the waveform in the remaining portion is the same as in the first embodiment, detailed descriptions are omitted, and the X-electrode is applied to the Y electrode 4 by applying a ramp-up ramp pulse RP to the Y electrode 4 as in the first embodiment. It is characterized in that a discharge is generated between the address electrode 9 and the Y electrode 4 by applying a voltage V b1 to the X electrode 3 before the discharge occurs between the (3) and the Y electrode 4. There is this.

도 13은 본 발명의 제 4 실시예에 따른 구동 파형을 도시한 도면이다. 어드레스 전극(9), X 전극(3) 및 Y 전극(4)에 가하여지는 파형은 위의 제 1 실시예와 상이하고, Y 전극(4)에 램프업파형의 램프펄스(RP)가 인가되는 동안에 X 전극에 인가되는 펄스(Vb2)의 전압이 Y 전극(4)에 램프다운파형의 램프펄스(-RP)가 인가되는 동안에 X 전극에 인가되는 펄스(Vb)의 전압보다 큰 것이 특징이다. 나머지 부분에 서 파형의 각 부의 작용은 제 1 실시예와 동일하므로 자세한 기술은 생략하며, 위의 제 1 실시예와 같이 Y 전극(4)에 램프업파형의 램프펄스(RP)를 인가하여 X 전극(3)과 Y 전극(4) 사이에 방전이 일어나기 전에 X 전극(3)에도 전압(Vb2)을 인가하여 어드레스 전극(9)과 Y 전극(4) 사이에 방전이 일어나도록 하는 점에 특징이 있다.13 is a view showing a drive waveform according to a fourth embodiment of the present invention. The waveforms applied to the address electrode 9, the X electrode 3 and the Y electrode 4 are different from those of the first embodiment above, and the ramp pulse RP of the ramp-up waveform is applied to the Y electrode 4. The voltage of the pulse V b2 applied to the X electrode during the period is greater than the voltage of the pulse V b applied to the X electrode while the ramp pulse (-RP) having a rampdown waveform is applied to the Y electrode 4. to be. Since the operation of each part of the waveform in the remaining portion is the same as in the first embodiment, detailed description is omitted, and as shown in the first embodiment, a ramp-up ramp pulse RP having a ramp-up waveform is applied to the Y electrode 4 so that X Before discharge occurs between the electrode 3 and the Y electrode 4, a voltage V b2 is applied to the X electrode 3 so that the discharge occurs between the address electrode 9 and the Y electrode 4. There is a characteristic.

도 14는 본 발명의 제 5 실시예에 따른 구동 파형을 도시한 도면이다. 어드레스 전극(9), X 전극(3) 및 Y 전극(4)에 가하여지는 파형은 위의 제 1 실시예와 상이하고, Y 전극(4)에 램프업파형의 램프펄스(RP)와 램프다운형의 램프펄스(-RP)가 인가되는 동안에 X 전극에 인가되는 펄스(Vb3)의 전압이 어드레스 구간(T2)에서 X 전극에 인가되는 펄스(Vb)의 전압보다 큰 것이 특징이다. 나머지 부분에서 파형의 각 부의 작용은 제 1 실시예와 동일하므로 자세한 기술은 생략하며, 위의 제 1 실시예와 같이 Y 전극(4)에 램프업파형의 램프펄스(RP)를 인가하여 X 전극(3)과 Y 전극(4) 사이에 방전이 일어나기 전에 X 전극(3)에도 전압(Vb3)을 인가하여 어드레스 전극(9)과 Y 전극(4) 사이에 방전이 일어나도록 하는 점에 특징이 있다.14 is a view showing a drive waveform according to a fifth embodiment of the present invention. The waveforms applied to the address electrode 9, the X electrode 3 and the Y electrode 4 are different from those in the first embodiment above, and the ramp-up ramp RP and ramp-down of the ramp-up waveform are applied to the Y electrode 4. The voltage of the pulse V b3 applied to the X electrode while the ramp pulse (-RP) of the type is applied is greater than the voltage of the pulse V b applied to the X electrode in the address period T2. Since the operation of each part of the waveform in the remaining portion is the same as in the first embodiment, detailed descriptions are omitted, and the X-electrode is applied to the Y electrode 4 by applying a ramp-up ramp pulse RP to the Y electrode 4 as in the first embodiment. It is characterized in that a discharge is generated between the address electrode 9 and the Y electrode 4 by applying a voltage V b3 to the X electrode 3 before the discharge occurs between the (3) and the Y electrode 4. There is this.

도 15는 본 발명의 제 6 실시예에 따른 구동 파형을 도시한 도면이다. 어드레스 전극(9), X 전극(3) 및 Y 전극(4)에 가하여지는 파형은 위의 제 1 실시예와 상이하고, Y 전극(4)에 램프업파형의 램프펄스(RP)와 램프다운형의 램프펄스(-RP) 가 인가되는 동안에 X 전극에 인가되는 펄스(Vb4)의 전압이 어드레스 구간(T2)에서 X 전극(3)에 인가되는 펄스(Vb)의 전압보다 작은 것이 특징이다. 나머지 부분에서 파형의 각 부의 작용은 제 1 실시예와 동일하므로 자세한 기술은 생략하며, 위의 제 1 실시예와 같이 Y 전극(4)에 램프업파형의 램프펄스(RP)를 인가하여 X 전극(3)과 Y 전극(4)사이에 방전이 일어나기 전에 X 전극(3)에도 전압(Vb4)을 인가하여 어드레스 전극(9)과 Y 전극(4) 사이에 방전이 일어나도록 하는 점에 특징이 있다.15 illustrates driving waveforms according to a sixth exemplary embodiment of the present invention. The waveforms applied to the address electrode 9, the X electrode 3 and the Y electrode 4 are different from those in the first embodiment above, and the ramp-up ramp RP and ramp-down of the ramp-up waveform are applied to the Y electrode 4. The voltage of the pulse V b4 applied to the X electrode while the ramp pulse (-RP) of the type is applied is smaller than the voltage of the pulse V b applied to the X electrode 3 in the address period T2. to be. Since the operation of each part of the waveform in the remaining portion is the same as in the first embodiment, detailed descriptions are omitted, and the X-electrode is applied to the Y electrode 4 by applying a ramp-up ramp pulse RP to the Y electrode 4 as in the first embodiment. It is characterized in that a discharge is generated between the address electrode 9 and the Y electrode 4 by applying a voltage V b4 to the X electrode 3 before the discharge occurs between the (3) and the Y electrode 4. There is this.

도 16은 본 발명의 제 7 실시예에 따른 구동 파형을 도시한 도면이다. 어드레스 전극(9), X 전극(3) 및 Y 전극(4)에 가하여지는 파형은 위의 제 1 실시예와 상이하고, 어드레스 구간(T2)에서 Y 전극에 인가되는 스캔 전압이 0V로 유지되다가 음의 펄스(Vsc)를 인가하여 스캔을 시키는 것이 특징이다. 나머지 부분은 파형의 각 부의 작용은 제 1 실시예와 동일하므로 자세한 기술은 생략하며, 위의 제 1 실시예와 같이 Y 전극(4)에 램프업파형의 램프펄스(RP)를 인가하여 X 전극(3)과 Y 전극(4) 사이에 방전이 일어나기 전에 X 전극(3)에도 전압(Vb)을 인가하여 어드레스 전극(9)과 Y 전극(4) 사이에 방전이 일어나도록 하는 점에 특징이 있다.16 is a view showing a drive waveform according to the seventh embodiment of the present invention. The waveforms applied to the address electrode 9, the X electrode 3, and the Y electrode 4 are different from those of the first embodiment, and the scan voltage applied to the Y electrode in the address period T2 is maintained at 0V. It is characterized by scanning by applying a negative pulse (V sc ). Since the rest of the waveforms are the same as in the first embodiment, detailed descriptions are omitted. As shown in the first embodiment, a ramp-up ramp pulse RP having a ramp-up waveform is applied to the Y electrode 4 so that the X electrode It is characterized in that a discharge is generated between the address electrode 9 and the Y electrode 4 by applying a voltage V b to the X electrode 3 before the discharge occurs between the (3) and the Y electrode 4. There is this.

도 17은 본 발명의 제 8 실시예에 따른 구동 파형을 도시한 도면이다. 어드레스 전극(9), X 전극(3) 및 Y 전극(4)에 가하여지는 파형은 위의 제 7 실시예와 상이하고, Y 전극에 인가되는 램프다운파형의 램프펄스(-RP)의 전압을 음의 전압(-Vw)까지 감소시키는 것이 특징이다. 나머지 부분은 파형의 각 부의 작용은 제 7 실시예와 동일하므로 자세한 기술은 생략하며, 위의 제 1 실시예와 같이 Y 전극(4)에 램프업파형의 램프펄스(RP)를 인가하여 X 전극(3)과 Y 전극(4) 사이에 방전이 일어나기 전에 X 전극(3)에도 전압(Vb)을 인가하여 어드레스 전극(9)과 Y 전극(4) 사이에 방전이 일어나도록 하는 점에 특징이 있다.17 illustrates driving waveforms according to an eighth embodiment of the present invention. The waveforms applied to the address electrode 9, the X electrode 3 and the Y electrode 4 are different from those of the seventh embodiment above, and the voltage of the ramp pulse (-RP) of the ramp down waveform applied to the Y electrode is different. It is characterized by a reduction to negative voltage (-V w ). Since the rest of the waveforms are the same as in the seventh embodiment, detailed descriptions are omitted, and as shown in the first embodiment, a ramp-up ramp pulse RP having a ramp-up waveform is applied to the Y electrode 4, thereby increasing the X electrode. It is characterized in that a discharge is generated between the address electrode 9 and the Y electrode 4 by applying a voltage V b to the X electrode 3 before the discharge occurs between the (3) and the Y electrode 4. There is this.

도 18은 본 발명의 제 9 실시예에 따른 구동 파형을 도시한 도면이다. 어드레스 전극(9), X 전극(3) 및 Y 전극(4)에 가하여지는 파형은 위의 제 1 실시예와 상이하고, X 전극(3) 소거 펄스(Ve)를 인가한 후에 X 전극에 램프업파형의 램프펄스(RP)를 인가하고, Y 전극에는 구형펄스(Vb5)를 인가하여 어드레스 전극(9)과 X 전극(3)사이에 초기화 방전을 일어나게 하고 X 전극(3)에 램프다운파형의 램프펄스(-RP)를 인가하여 어드레스 전극(9)과 X 전극(3) 사이에 약한 자기 소거 방전이 일어나게 하는 것이 특징이다. 나머지 부분은 파형의 각 부의 작용은 제 7 실시예와 동일하므로 자세한 기술은 생략하며, X 전극에 램프업파형의 램프펄스(RP)를 인가하여 X 전극(3)과 Y 전극(4) 사이에 방전이 일어나기 전에 X 전극(3)에도 전압(Vb5)을 인가하여 어드레스 전극(9)과 X 전극(3) 사이에 방전이 일어나도록 하는 점에 특징이 있다.18 illustrates driving waveforms according to a ninth embodiment of the present invention. Address electrode 9, the waveform acting on the X electrode 3 and Y electrode 4 is different from the first embodiment above, and the X electrode after applying the X electrode 3, the erase pulse (V e) Ramp-up pulse RP of ramp-up waveform is applied, and spherical pulse V b5 is applied to Y electrode to cause initializing discharge between address electrode 9 and X electrode 3 and ramp to X electrode 3. The down waveform ramp pulse (-RP) is applied to cause weak self-erasing discharge between the address electrode 9 and the X electrode 3. The rest of the waveforms are the same as in the seventh embodiment, so the detailed description is omitted, and a ramp-up ramp pulse RP of ramp-up waveform is applied to the X electrode between the X electrode 3 and the Y electrode 4. It is characteristic that a discharge occurs between the address electrode 9 and the X electrode 3 by applying a voltage V b5 to the X electrode 3 before the discharge occurs.

도 19는 본 발명의 제 10 실시예에 따른 구동 파형을 도시한 도면이다. 어드레스 전극(9), X 전극(3) 및 Y 전극(4)에 가하여지는 파형은 위의 제 9 실시예와 상이하고, 소거 펄스(Ve)인가 후에 계속 전압을 유지 시켜서 T2 구간까지 X 전극에 전압이 인가되는 것이 특징이다. 즉, X 전극(3)에 인가되는 소거 펄스(Ve)와 바이어스 펄스(Vb)를 하나의 펄스로 사용하였다. 이에 의해 구동회로를 수를 감소시키고 구동 방법을 더 간략히 하였다. 나머지 부분은 파형의 각 부의 작용은 제 9 실시예와 동일하므로 자세한 기술은 생략하며, 위의 제 9 실시예와 같이 X 전극에 램프업파형의 램프펄스(RP)를 인가하여 X 전극(3) Y 전극(4)사이에 방전이 일어나기 전에 X 전극(3)에도 전압(Vb5)을 인가하여 어드레스 전극(9)과 X 전극(3) 사이에 방전이 일어나도록 하는 점에 특징이 있다.19 illustrates driving waveforms according to a tenth exemplary embodiment of the present invention. The waveforms applied to the address electrode 9, the X electrode 3, and the Y electrode 4 are different from those of the ninth embodiment above, and the X electrode is maintained until the T2 section by maintaining the voltage after applying the erase pulse V e . It is characterized by the fact that a voltage is applied. That is, the erase pulse V e and the bias pulse V b applied to the X electrode 3 were used as one pulse. This reduced the number of drive circuits and simplified the drive method. Since the rest of the operation of each part of the waveform is the same as in the ninth embodiment, a detailed description thereof will be omitted, and as shown in the ninth embodiment, a ramp-up ramp pulse RP of a ramp-up waveform is applied to the X electrode 3. The voltage V b5 is also applied to the X electrode 3 before the discharge occurs between the Y electrodes 4 so that the discharge occurs between the address electrode 9 and the X electrode 3.

도 20은 본 발명의 제 11 실시예에 따른 구동 파형을 도시한 도면이다. 어드레스 전극(9), X 전극(3) 및 Y 전극(4)에 가하여지는 파형은 위의 제 1 실시예와 상이하고, 전 서브필드의 초기화 구간(T1)에서 방전이 없었던 셀들에 분포되어 있는 어드레스 전극(9)과 Y 전극(4) 사이에 벽전하를 소거하기 위하여 X 전극(3)에 바이어스 전압을 인가하는 동시에 어드레스 전극(9)에 소거 펄스(Vae)를 인가하는 것이 특징이다. 그 소거 펄스(Vae)에 의해 전 서브필드에서 방전이 없었던 셀들 벽 전하를 소거함으로써 Y 전극(4)에 램프업파형의 램프펄스(RP)를 인가하면 어드레스 전극(9)과 Y 전극(4)사이에 방전이 일어나서 초기화가 된다. 그래서 오랫동안 방전이 없었던 셀들에 프라이밍 입자를 공급하였다. 나머지 부분은 파형의 각 부의 작용은 제 1 실시예와 동일하므로 자세한 기술은 생략하며, 위의 제 1 실시예와 같이 Y 전극(4)에 램프업파형의 램프펄스(RP)를 인가하여 X 전극(3)과 Y 전극(4) 사이에 방전이 일어나기 전에 X 전극(3)에도 전압(Vb1)을 인가하여 어드레스 전극(9)과 Y 전극(4) 사이에 방전이 일어나도록 하고 어드레스 전극(9)에 소거 펄스(Vae)를 인가하여 전 서브필드에 방전이 없었던 셀들도 초기화시키는 점에 특징이 있다.20 illustrates driving waveforms according to an eleventh embodiment of the present invention. Waveforms applied to the address electrode 9, the X electrode 3, and the Y electrode 4 are different from those in the first embodiment above, and are distributed in the cells which have not been discharged in the initialization section T1 of all subfields. In order to erase wall charges between the address electrode 9 and the Y electrode 4, a bias voltage is applied to the X electrode 3 and an erase pulse Va a is applied to the address electrode 9. When the ramp pulse RP of the ramp-up waveform is applied to the Y electrode 4 by erasing the wall charges of the cells that have not been discharged in all subfields by the erase pulse Va a , the address electrode 9 and the Y electrode 4 Discharge occurs between and initializes. So priming particles were supplied to the cells that had not been discharged for a long time. Since the rest of the waveforms are the same as in the first embodiment, detailed descriptions are omitted. As shown in the first embodiment, a ramp-up ramp pulse RP having a ramp-up waveform is applied to the Y electrode 4 so that the X electrode Before discharge occurs between (3) and Y electrode 4, voltage V b1 is also applied to X electrode 3 so that discharge occurs between address electrode 9 and Y electrode 4 and the address electrode ( An erase pulse Va is applied to 9) to initialize cells that did not have discharge in all subfields.

도 10은 본 발명에 따라 교류형 PDP의 명암비를 증가시키기 위해 각 전극에 인가되는 파형을 발생시킬 수 있는 구동 회로의 한 예를 나타낸 회로도이다. 도 10에서 C1(어드레스 구동부), C2(Y 유지 구동부), C3(X 유지 구동부와 X 바이어스 구동부), C4(Y 초기화 구동부), C5(Y 스캔 구동부), C6(초기화 소거 구동부)은 기존 Matsushita사의 회로와 동일한 회로를 예시하였다. C1은 C5와 함께 어드레스 방전을 유도하기 위한 구형파를 발생하는 회로이다. C2는 Y 전극의 유지 방전을 위한 구형파를 발생하는 회로이다. C3는 X 전극의 유지 방전을 위한 구형파를 발생시키고, T1 구간에서 어드레스 전극과 Y 전극 사이에 방전을 발생시키고, 또한 어드레스 방전 시 X 전극에 음의 벽전하가 쌓이게 하는 회로이다. C4는 Y 전극에 초기화 펄스를 인가하기 위한 회로로서 상단부 회로는 일정한 기울기로 상승하는 램프파 펄스와 구형파처럼 급격히 하강하는 펄스를 발생하는 회로이며, 하단부 회로는 구형파처럼 급격히 상승하는 펄스와 일정한 기울기로 하강하는 램프파 펄스를 발생하는 회로이다. C6는 이전 서브필드의 유지 방전에 의해 생긴 벽전하를 소거하기 위한 램프파 펄스를 발생시키는 회로이다. C5는 C1 회로와 방전을 일으키면서 각 셀을 순차적으로 스캔하기 위한 구형파를 발생하는 회로이다.10 is a circuit diagram illustrating an example of a driving circuit capable of generating a waveform applied to each electrode in order to increase the contrast ratio of an AC PDP according to the present invention. In FIG. 10, C1 (address driver), C2 (Y sustain driver), C3 (X sustain driver and X bias driver), C4 (Y initialization driver), C5 (Y scan driver), and C6 (initial erase driver) are conventional Matsushita. The same circuit as the circuit of the company was illustrated. C1 is a circuit that generates a square wave for inducing address discharge together with C5. C2 is a circuit that generates a square wave for sustain discharge of the Y electrode. C3 generates a square wave for sustain discharge of the X electrode, generates a discharge between the address electrode and the Y electrode in the T1 section, and causes negative wall charges to accumulate on the X electrode during the address discharge. C4 is a circuit for applying an initialization pulse to the Y electrode. The upper circuit generates a ramp wave pulse that rises at a constant slope and a rapidly descending pulse like a square wave. This circuit generates a descending ramp wave pulse. C6 is a circuit for generating ramp wave pulses for erasing wall charges caused by sustain discharge of the previous subfield. C5 is a circuit that generates a square wave for sequentially scanning each cell while generating a discharge with the C1 circuit.

이와 같이, 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 이는 예시적인 것으로 받아들여져야 하며, 본 발명의 기술적 사상에서 벗어나지 않는 한도 내에서 여러가지 변형이 가능함은 물론이다. 예를 들어, 도 9, 도 11 ~ 20에 예시된 X 전극, Y 전극에 가해지는 파형은 여러 가지의 다른 파형으로 변경될 수 있다. 그러므로, 본 발명의 범위는 상기에서 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다. As described above, in the detailed description of the present invention has been described with respect to specific embodiments, it should be taken as exemplary, and various modifications are possible without departing from the technical spirit of the present invention. For example, the waveforms applied to the X electrode and the Y electrode illustrated in FIGS. 9 and 11 to 20 may be changed into various other waveforms. Therefore, the scope of the present invention should not be limited to the embodiments described above, but should be defined by the claims below and equivalents thereof.

본 발명의 어드레스 전극을 이용한 교류형 플라즈마 디스플레이의 명암비 향상방법 및 장치에 의하여, 전 서브필드에서 방전이 없었던 셀의 초기화 기간 동안에 방출되는 빛을 제거시킴으로써 플라즈마 디스플레이 패널의 명암비를 개선하는 것이 가능하다.With the method and apparatus for improving the contrast ratio of an alternating current plasma display using the address electrode of the present invention, it is possible to improve the contrast ratio of the plasma display panel by removing the light emitted during the initialization period of the cell where there is no discharge in all the subfields.

Claims (16)

영상을 표시하기 위한 다수의 화소를 가지며, 상기 화소는 각각 두개의 유지 전극인 X 전극 및 Y 전극 그리고 하나의 어드레스 전극을 가지는 교류형 PDP의 구동을 위한 초기화 기간 동안의 명암비 향상방법에 있어서,A method of improving contrast ratio during an initialization period for driving an AC PDP having a plurality of pixels for displaying an image, each pixel having two sustain electrodes, an X electrode and a Y electrode, and one address electrode, 상기 X 전극에 소거펄스를 인가하는 제 1 단계;Applying a erase pulse to the X electrode; 상기 소거펄스가 종료된 후 상기 X 전극에 소정의 전압을 인가함과 동시에 상기 어드레스 전극에 소거펄스를 인가하여 상기 어드레스 전극과 상기 Y 전극 사이의 벽전하를 소거하는 제 2 단계; 및A second step of erasing wall charge between the address electrode and the Y electrode by applying a predetermined voltage to the X electrode and applying an erase pulse to the address electrode after the erase pulse is finished; And 상기 X 전극에는 상기 제 2 단계에서 인가된 전압을 유지하며, 상기 Y 전극에는 상기 제 2 단계의 소거펄스 종료 후 상기 X 전극에 인가되는 전압보다 더 높은 전압을 인가하여 상기 어드레스 전극과 상기 Y 전극 사이에 방전을 일으킴으로써 초기 벽전하를 형성하는 제 3 단계;를 포함하여 이루어지는 것을 특징으로 하는 교류형 플라즈마 디스플레이의 명암비 향상방법.The voltage applied in the second step is maintained on the X electrode, and a voltage higher than the voltage applied to the X electrode is applied to the Y electrode after the erasing pulse of the second step is terminated. And a third step of forming initial wall charges by causing a discharge therebetween. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020030006562A 2003-02-03 2003-02-03 Method and device for improving contrast ratio of AC plasma display Expired - Fee Related KR100735737B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030006562A KR100735737B1 (en) 2003-02-03 2003-02-03 Method and device for improving contrast ratio of AC plasma display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030006562A KR100735737B1 (en) 2003-02-03 2003-02-03 Method and device for improving contrast ratio of AC plasma display

Publications (2)

Publication Number Publication Date
KR20040070494A KR20040070494A (en) 2004-08-11
KR100735737B1 true KR100735737B1 (en) 2007-07-06

Family

ID=37358744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030006562A Expired - Fee Related KR100735737B1 (en) 2003-02-03 2003-02-03 Method and device for improving contrast ratio of AC plasma display

Country Status (1)

Country Link
KR (1) KR100735737B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11207418A (en) 1998-01-22 1999-08-03 Yukio Hirano Press working free from burr
JP2002072957A (en) * 2000-08-24 2002-03-12 Matsushita Electric Ind Co Ltd Driving method of plasma display panel
JP2002116730A (en) * 2000-10-05 2002-04-19 Fujitsu Hitachi Plasma Display Ltd Method for driving plasma display
KR20030035666A (en) * 2001-11-02 2003-05-09 이석현 Method and apparatus for improving contrast ratio using address electrode in ac plasma display panel
KR20030040012A (en) * 2001-11-14 2003-05-22 삼성에스디아이 주식회사 Method and apparatus for driving plasma display panel which is operated with middle discharge mode in reset period
KR20030079244A (en) * 2002-04-03 2003-10-10 오리온전기 주식회사 Method of Driving AC Type Plasma Display Panel

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11207418A (en) 1998-01-22 1999-08-03 Yukio Hirano Press working free from burr
JP2002072957A (en) * 2000-08-24 2002-03-12 Matsushita Electric Ind Co Ltd Driving method of plasma display panel
JP2002116730A (en) * 2000-10-05 2002-04-19 Fujitsu Hitachi Plasma Display Ltd Method for driving plasma display
KR20030035666A (en) * 2001-11-02 2003-05-09 이석현 Method and apparatus for improving contrast ratio using address electrode in ac plasma display panel
KR20030040012A (en) * 2001-11-14 2003-05-22 삼성에스디아이 주식회사 Method and apparatus for driving plasma display panel which is operated with middle discharge mode in reset period
KR20030079244A (en) * 2002-04-03 2003-10-10 오리온전기 주식회사 Method of Driving AC Type Plasma Display Panel

Also Published As

Publication number Publication date
KR20040070494A (en) 2004-08-11

Similar Documents

Publication Publication Date Title
US7817108B2 (en) Plasma display having electrodes provided at the scan lines
KR100330030B1 (en) Plasma Display Panel and Method of Driving the Same
JP4357778B2 (en) Driving method of AC type plasma display panel
KR100374100B1 (en) Method of driving PDP
KR100508250B1 (en) Driving method of plasma display panel
KR100473493B1 (en) Method and apparatus for improving contrast ratio using address electrode in ac plasma display panel
KR100489276B1 (en) Driving method of plasma display panel
KR100735737B1 (en) Method and device for improving contrast ratio of AC plasma display
KR100493918B1 (en) Method of driving plasma display panel
KR100503604B1 (en) Method of driving plasma display panel
KR100493919B1 (en) Method of driving plasma display panel
KR100482344B1 (en) Method for driving plasma display panel
KR20010035882A (en) Method of Driving Plasma Display Panel
KR100433231B1 (en) Method of driving plasma display panel
KR100555306B1 (en) Plasma display panel
KR100453161B1 (en) Plasma Display Panel and Driving Method Thereof and Fabricating Method of lower Plate Thereof
KR100508237B1 (en) Method for driving plasma display panel
KR100547977B1 (en) Driving Method of Plasma Display Panel
KR100472370B1 (en) Plasma Display Panel And Driving Method Thereof
KR100525738B1 (en) Method of Driving Plasma Display Panel
KR20030054954A (en) Method of driving plasma display panel
KR100817793B1 (en) New method of driving DC PD to reduce reset period and increase dark-room contrast ratio
KR100675323B1 (en) Driving Method of Plasma Display Panel
KR100801476B1 (en) Driving Method of Plasma Display Panel and Plasma Display Panel Using the Same
KR100438920B1 (en) METHOD Of DRIVING PLASMA DISPLAY PANEL

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030203

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20041217

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070627

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070628

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070629

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100608

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110609

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120525

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130215

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130215

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140512

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140512

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150520

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150520

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160401

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180409