KR100723909B1 - Method for a fabrication of capacitive Micromachined Ultrasonic Transducer - Google Patents
Method for a fabrication of capacitive Micromachined Ultrasonic Transducer Download PDFInfo
- Publication number
- KR100723909B1 KR100723909B1 KR1020050096736A KR20050096736A KR100723909B1 KR 100723909 B1 KR100723909 B1 KR 100723909B1 KR 1020050096736 A KR1020050096736 A KR 1020050096736A KR 20050096736 A KR20050096736 A KR 20050096736A KR 100723909 B1 KR100723909 B1 KR 100723909B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- sacrificial layer
- silicon nitride
- semiconductor substrate
- manufacturing
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
- G01N29/22—Details, e.g. general constructional or apparatus details
- G01N29/24—Probes
- G01N29/2406—Electrostatic or capacitive probes, e.g. electret or cMUT-probes
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Transducers For Ultrasonic Waves (AREA)
- Micromachines (AREA)
Abstract
본 발명은 cMUT의 제조방법에 있어서, 실리콘 질화막이 형성된 반도체 기판상에 하부전극을 형성하는 단계, 에어갭층을 형성하기 위하여 상기 하부전극의 상부에 희생층을 고분자 물질로 형성하는 단계, 상기 희생층의 상부에 진동막을 증착하는 단계, 상기 진동막을 평탄화하는 단계, 평탄화된 상기 진동막의 상부에 상부 전극을 형성하는 단계, 상기 상부 전극이 형성된 상기 진동막에 에치홀을 형성하는 단계 및 상기 희생층을 제거하는 단계를 포함하여, 희생층의 증착 및 제거공정을 용이하게 하고, 기판에 작용하는 스트레스를 최소화하여 구조물의 휨 현상이나 무너지는 현상을 방지하고 이로 인해 향후, cMUT 소자의 구동특성을 향상시킨다.According to an aspect of the present invention, a method of manufacturing a cMUT includes: forming a lower electrode on a semiconductor substrate on which a silicon nitride film is formed; forming a sacrificial layer on a top of the lower electrode with a polymer material to form an air gap layer; Depositing a vibrating membrane on top of the substrate; planarizing the vibrating membrane; forming an upper electrode on the flattened vibrating membrane; forming an etch hole in the vibrating membrane on which the upper electrode is formed; Including the step of removing, to facilitate the deposition and removal process of the sacrificial layer, to minimize the stress on the substrate to prevent the bending or collapse of the structure, thereby improving the drive characteristics of the cMUT device in the future .
또한, 본 발명은 cMUT의 진동막 평탄화 공정에 있어서, 상기 진동막을 평탄화하는 단계는, 진동막이 형성된 반도체 기판의 상부에 식각 정지점을 형성하는 단계, 상기 식각 정지점을 포함한 반도체 기판의 상부에 제 2 실리콘 질화막을 증착하는 단계, 상기 반도체 기판 표면의 단차를 제거하기 위하여 SOP를 증착하는 단계, 상기 식각 정지점까지 상기 제 2 실리콘 질화막과 상기 SOP를 식각하여 평탄한 진동막을 형성하는 단계를 포함하여 cMUT의 감도를 향상시킬 수 있다.In addition, in the vibrating film planarization process of the cMUT, the planarizing of the vibrating film may include forming an etch stop on the semiconductor substrate on which the vibrating film is formed, and forming a etch stop on the semiconductor substrate including the etch stop. Depositing a silicon nitride layer, depositing an SOP to remove a step on the surface of the semiconductor substrate, and etching the second silicon nitride layer and the SOP to the etch stop to form a flat vibrating membrane. Can improve the sensitivity.
미세가공 정전용량형 초음파 탐촉자(cMUT), 희생층, 폴리이미드, SOP Capacitive Ultrasonic Transducer (cMUT), Sacrificial Layer, Polyimide, SOP
Description
도1a 내지 도1b는 미세가공 정전용량형 초음파 탐촉자의 단면도, 1A to 1B are cross-sectional views of a microfabricated capacitive ultrasonic probe;
도2a 내지 2l은 본 발명에 의한 미세가공 정전용량형 초음파 탐촉자의 제조공정도.Figure 2a to 2l is a manufacturing process diagram of the microfabricated capacitive ultrasonic probe according to the present invention.
본 발명은 미세가공 정전용량형 초음파 탐촉자(cMUT: capacitive Micromachined Ultrasonic Transducer)의 제조방법에 관한 것으로서, 더욱 상세하게는 희생층을 고분자 물질인 폴리이미드를 사용함으로써 희생층의 증착 및 제거공정을 용이하게 하고, 희생층의 평탄화를 위한 별도의 화학적 기계적 연마(CMP: Chemical Mechanical polishing)공정이 불필요하므로 손상이나, 기판에 작용하는 스트레스를 최소화하여 구조물의 휨 현상이나 무너지는 현상을 방지하고 이로 인해 향후, cMUT 소자의 구동특성을 향상시키는 cMUT 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a capacitive micromachined ultrasonic transducer (cMUT), and more particularly, to facilitate the deposition and removal of the sacrificial layer by using polyimide, which is a polymer material. In addition, since a separate chemical mechanical polishing (CMP) process is unnecessary to planarize the sacrificial layer, damage or stress applied to the substrate is minimized, thereby preventing warpage or collapse of the structure. The present invention relates to a cMUT manufacturing method for improving driving characteristics of a cMUT device.
또한, cMUT의 진동막 평탄화공정을 새로운 식각방법으로 수행함으로써, 진동막의 두께제어를 용이하게 하고, 진동막에 가해지는 스트레스 및 손상을 최소화하며, 평탄도가 향상된 진동막을 제공함으로써 감도를 향상시키는 cMUT 제조방법에 관한 것이다.In addition, by performing the vibration membrane flattening process of the cMUT with a new etching method, cMUT facilitates the thickness control of the vibration membrane, minimizes stress and damage applied to the vibration membrane, and improves the sensitivity by providing a vibration membrane with improved flatness. It relates to a manufacturing method.
초음파 탐촉자(Ultrasonic Transducer)는 전기적 신호를 초음파 신호로 변환시키거나 초음파 신호를 전기적 신호로 변환시키는 장치를 말한다. Ultrasonic transducers (Ultrasonic Transducer) refers to a device for converting an electrical signal into an ultrasonic signal or an ultrasonic signal into an electrical signal.
현재, 기존의 접촉 초음파 탐촉자의 한계를 극복하기 위하여 전자기 음향 변환기(EMAT: Electromagnetic-Acoustic Transducer), 레이저 유도 초음파, 공기-결합 초음파 탐촉자 등과 같은 비접촉 초음파 탐촉자가 개발되고 있으나, EMAT는 대상 매질에 따라 사용 주파수와 비접촉 거리가 제한되고 에너지 변환 효율이 낮으며, 레이저 유도 초음파의 경우, 탐상에 필요한 초음파 모드의 선택성이 낮고 장비가 복잡해지며 경우에 따라 대상체 표면에 손상이 발생할 수 있으며, 공기-결합 초음파 탐촉자의 경우 주파수가 높아질 경우 공기 중에서 초음파 전달효율이 낮아지게 되는 문제가 있다. Currently, non-contact ultrasonic transducers such as electromagnetic-acoustic transducers (EMATs), laser-guided ultrasonic waves, and air-coupled ultrasonic transducers have been developed to overcome the limitations of the conventional contact ultrasonic transducers. Limited frequency of use and non-contact distance, low energy conversion efficiency, laser-guided ultrasound, low selectivity of the ultrasound modes required for flaw detection, complex equipment, and in some cases damage to the object surface, air-coupled ultrasound In the case of the transducer, when the frequency is increased, there is a problem that the ultrasonic transmission efficiency in the air is lowered.
따라서, 이러한 문제를 해결하기 위해 최근 새로운 개념의 비접촉 초음파 탐촉자인 미세가공 정전용량형 초음파 탐촉자(cMUT: capacitive Micromachined Ultrasonic Transducer)가 개발되어 고 효율의 초음파 송수신이 가능하게 되었다. Accordingly, in order to solve this problem, a capacitive micromachined ultrasonic transducer (cMUT), a new concept of a non-contact ultrasonic transducer, has recently been developed to enable high-efficiency ultrasonic transmission and reception.
도1a 내지 도1b를 참조하여 일반적인 cMUT의 구조에 대하여 설명하면 다음과 같다.A structure of a general cMUT will be described with reference to FIGS. 1A to 1B as follows.
cMUT는 미세 가공된 수백 또는 수천개로 이루어진 박막의 진동을 이용하여 초음파를 송수신하는 새로운 개념의 초음파 탐촉자로서, 초소형 전자 기계 시스템(MEMS: Micro-electro-mechanical systems)기술을 기반으로 제작한다. The cMUT is a new concept of ultrasonic transducer that transmits and receives ultrasonic waves by using vibration of hundreds or thousands of micro-machined thin films, and is manufactured based on micro-electro-mechanical systems (MEMS) technology.
일반 반도체 공정에서 사용되는 반도체 기판(110)에 하부전극(120) 및 절연층(130)을 형성하고, 하부 전극을 포함하는 절연층의 상부에 에어갭(air-gap)(150)을 형성한 후, 상기 에어갭 위에 수 내지 수천Å 얇은 두께의 진동막(140) 및 상부전극(160)을 형성하면 공기층을 사이에 두고 캐패시터(capacitor)를 형성한다. 이렇게 제작된 캐패시터에 교류 전류를 흘리면 진동막이 진동하게 되고 이로부터 초음파가 발생되어 송신한다. 반대로 외부의 초음파에 의해 진동막이 진동하게 되면 캐패시터의 정전용량이 변화하게 되어 이러한 정전용량의 변화를 검출함으로써 초음파를 수신한다. The
따라서, 이러한 cMUT의 진동막이 에어갭의 상부에서 진동하여 초음파를 송수신하기 위해서는 무엇보다도 에어갭과 진동막의 형성기술이 중요하다. Therefore, in order to transmit and receive ultrasonic waves by vibrating the upper part of the air gap of the cMUT, the technology of forming the air gap and the vibration membrane is important.
종래의 cMUT의 에어갭 형성공정은 하부 전극 및 절연층이 형성된 반도체 기판의 상부에 에어갭을 형성하기 위한 희생층으로 실리콘 계열 등을 적층한다. 상기 희생층은 화학 기상 증착(PECVD)장비를 이용하여 형성하고 화학적 기계적 연마(CMP: chemical mechanical polishing)공정을 이용하여 평탄한 희생층을 형성한다. 이어서, 상기 희생층의 일부를 식각하여 패턴을 형성하고, 순차적으로 상기 패턴이 형성된 희생층을 포함한 반도체 기판상에 진동막을 스퍼터링 또는 화학 기상 증착(CVD: Chemical Vaper Deposition)방법을 이용하여 형성한 후, 순차적으로 상부 전극을 형성한다. 이후, 포토리소그래피 방법으로 상부 전극이 형성된 진동막의 일부 를 식각하여 에치홀(etch-hole)을 형성한다. 이후, 상기 희생층을 플루오르화 수소(HF)가스를 사용하여 제거하여 에어갭을 형성하게 되고, 이로 인하여 cMUT 소자를 완성하게 된다.In the conventional air gap forming process of the cMUT, a silicon-based layer or the like is stacked as a sacrificial layer for forming an air gap on the semiconductor substrate on which the lower electrode and the insulating layer are formed. The sacrificial layer is formed using a chemical vapor deposition (PECVD) equipment and a flat sacrificial layer is formed using a chemical mechanical polishing (CMP) process. Subsequently, a portion of the sacrificial layer is etched to form a pattern, and a vibrating film is sequentially formed on the semiconductor substrate including the sacrificial layer on which the pattern is formed by sputtering or chemical vapor deposition (CVD). , Sequentially forming the upper electrode. Subsequently, a portion of the vibrating membrane in which the upper electrode is formed is etched by photolithography to form an etch-hole. Thereafter, the sacrificial layer is removed using hydrogen fluoride (HF) gas to form an air gap, thereby completing the cMUT device.
그러나, 종래의 cMUT 에어갭 형성공정은 실리콘 계열을 희생층으로 사용하여 고가의 CVD를 사용하여 증착 공정을 수행하므로 제작된 cMUT의 공정 단가가 높으며, 상기 희생층의 증착공정과 CMP를 이용한 평탄화 공정 시 반도체 기판과 상기 하부 전극 등에 스트레스를 가중시키게 되어 구조물의 휨 현상이나 무너지는 현상을 유발하여 안정된 cMUT 소자를 형성할 수 없는 문제점이 있다. However, in the conventional cMUT air gap forming process, since the deposition process is performed using expensive CVD using a silicon-based sacrificial layer, the process cost of the manufactured cMUT is high, and the planarization process using the deposition process of the sacrificial layer and CMP is performed. In this case, stress is added to the semiconductor substrate and the lower electrode, which causes a warpage or collapse of the structure, thereby making it impossible to form a stable cMUT device.
또한, 상기 cMUT를 어레이(array) 형태로 제작 시, 어레이 각각의 픽셀간의 진동막 두께가 균일하게 제작되지 않아, 상부전극의 형성에 있어서 픽셀간의 단차에 의한 전극의 박리 및 진동막의 구조의 안정성이 저하되는 문제가 있다. In addition, when the cMUT is manufactured in an array form, the thickness of the vibrating film between the pixels of the array is not uniformly produced, and thus the separation of the electrode and the stability of the structure of the vibrating film due to the step difference between the pixels in forming the upper electrode are achieved. There is a problem of deterioration.
따라서, 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 cMUT의 제작 공정 방법에 있어서 희생층을 고분자 물질인 폴리이미드를 사용함으로써 희생층의 증착 및 제거공정을 용이하게 하고, 희생층의 평탄화를 위한 별도의 CMP공정이 불필요하므로 손상이나, 반도체 기판과 하부 전극에 작용하는 스트레스를 최소화하여 구조물의 휨 현상이나 무너지는 현상을 방지하여 안정된 cMUT의 제작 공정방법을 제공하고, 향후 제작된 cMUT의 구동특성을 향상시키는 데 있다.Accordingly, an object of the present invention is to facilitate the deposition and removal of the sacrificial layer by using a polyimide of the sacrificial layer in the manufacturing process method of cMUT to solve the above problems, and to planarize the sacrificial layer It does not require a separate CMP process to prevent damage or stress on the semiconductor substrate and the lower electrode, thereby preventing structure bending and collapsing, thus providing a stable manufacturing method of cMUT, and driving the manufactured cMUT in the future. It is to improve the characteristics.
본 발명의 또 다른 목적은 cMUT 진동막의 평탄화 공정을 새로운 식각방법으 로 수행함으로써, 진동막의 두께 제어를 용이하게 하고, 상기 진동막에 가해지는 스트레스 및 손상을 최소화하며, 평탄도가 향상된 진동막을 제공함으로써 cMUT의 감도를 향상시키는 데 있다.Another object of the present invention is to perform a flattening process of the cMUT vibrating membrane with a new etching method, thereby facilitating control of the thickness of the vibrating membrane, minimizing stress and damage applied to the vibrating membrane, and providing a vibrating membrane with improved flatness. This improves the sensitivity of the cMUT.
상기 목적을 달성하기 위하여 본 발명은 미세가공 정전용량형 초음파 탐촉자의 제조방법에 있어서, 실리콘 질화막이 형성된 반도체 기판상에 하부전극을 형성하는 단계, 에어갭층을 형성하기 위하여 상기 하부전극의 상부에 희생층을 고분자 물질로 형성하는 단계, 상기 희생층의 상부에 진동막을 증착하는 단계, 상기 진동막을 평탄화하는 단계, 평탄화된 상기 진동막의 상부에 상부 전극을 형성하는 단계, 상기 상부 전극이 형성된 상기 진동막에 에치홀을 형성하는 단계 및 상기 희생층을 제거하는 단계를 포함한다.In order to achieve the above object, the present invention provides a method of manufacturing a microfabricated capacitive ultrasonic probe, the method comprising: forming a lower electrode on a semiconductor substrate on which a silicon nitride film is formed, and sacrificially formed on the lower electrode to form an air gap layer; Forming a layer of a polymeric material, depositing a vibrating membrane on top of the sacrificial layer, planarizing the vibrating membrane, forming an upper electrode on the flattened vibrating membrane, and forming the vibrating membrane on which the upper electrode is formed. Forming an etch hole and removing the sacrificial layer.
상기의 또 다른 목적을 달성하기 위하여 본 발명은 상기 진동막을 평탄화하는 단계에 있어서, 진동막이 형성된 반도체 기판의 상부에 식각 정지점을 형성하는 단계, 상기 식각 정지점을 포함한 반도체 기판의 상부에 제 2 실리콘 질화막을 증착하는 단계, 상기 반도체 기판 표면의 단차를 제거하기 위하여 SOP를 증착하는 단계, 상기 식각 정지점까지 상기 제 2 실리콘 질화막과 상기 SOP를 식각하여 평탄한 진동막을 형성하는 단계를 포함한다.In accordance with another aspect of the present invention, there is provided a method for forming an etch stop point on an upper portion of a semiconductor substrate on which a vibration membrane is formed. Depositing a silicon nitride film, depositing an SOP to remove a step on the surface of the semiconductor substrate, and etching the second silicon nitride film and the SOP to the etch stop to form a flat vibration film.
바람직하게, 상기 하부 전극의 누설전류를 방지하기 위해 상기 하부 전극의 상부에 아이솔레이션층을 형성하며, 상기 하부 전극의 상부에 형성된 상기 아이솔 레이션층은 산화막(SiO2) 또는 질화막(SiNx)으로 형성한다.Preferably, an isolation layer is formed on the lower electrode to prevent leakage current of the lower electrode, and the isolation layer formed on the lower electrode is formed of an oxide film (SiO 2 ) or a nitride film (SiN x ). Form.
바람직하게, 상기 고분자 물질은 폴리이미드이며, 상기 식각 정지점은 크롬(Cr)으로 형성한다.Preferably, the polymer material is polyimide, and the etch stop is formed of chromium (Cr).
바람직하게, 상기 제 2 실리콘 질화막과 SOP의 식각 선택비는 1:1이며, 유도결합플라즈마장비를 이용하여 건식 식각한다.Preferably, the etching selectivity ratio of the second silicon nitride film and the SOP is 1: 1, and dry etching using the inductively coupled plasma equipment.
바람직하게, 상기 희생층을 제거하는 단계는 마이크로웨이브 에싱장비를 사용하여 산소 플라즈마로 제거한다.Preferably, the step of removing the sacrificial layer is removed by oxygen plasma using a microwave ashing equipment.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다. 이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석돼서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시 예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, the terms or words used in the present specification and claims should not be interpreted as being limited to the ordinary or dictionary meanings, and the inventors properly define the concept of terms in order to explain their invention in the best way. It should be interpreted as meaning and concept corresponding to the technical idea of the present invention based on the principle that it can. Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiments of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.
도2a 내지 도2l은 본 발명의 cMUT제조공정의 순서도이다.Figures 2a to 2l is a flow chart of the cMUT manufacturing process of the present invention.
도2a를 참조하면, 스트레스를 최소화하기 위하여 낮은 응력을 가지는 실리콘 질화(SiNx)기판을 사용하거나, 반도체 기판(210)의 상부 및 하부에 실리콘 질화막(SiNx)(220)을 PECVD장비를 사용하여 증착한 것을 나타낸 것이다.Referring to FIG. 2A, in order to minimize stress, a silicon nitride (SiN x ) substrate having a low stress is used, or a silicon nitride film (SiN x ) 220 is used on the upper and lower portions of the
이후, cMUT의 정전용량 변화에 따른 전기 신호 검출을 위한 하부 전극(230)의 형성을 위하여 금속층을 증착한다. 하부 전극은 박막형태로 증착되므로 전기저항이 작은 금속인 금(Au)으로 형성하며, 금은 실리콘 질화막과 부착력이 나쁘므로 금과 실리콘 질화막과의 부착력을 향상하기 위하여 크롬(Cr)을 증착한 후, Au을 증착한다. 증착공정은 DC 스퍼터(sputter) 또는 전자빔(E-beam)을 이용한다. Subsequently, a metal layer is deposited to form the
하부 전극을 형성하기 위한 금속층의 증착공정 후, 감광제를 패터닝하여(도시하지 않음) 하부 전극의 패턴을 형성하기 위한 마스크로 사용하며 하부 전극의 일부분을 습식 식각 또는 건식 식각하여 cMUT의 하부 전극(230)을 형성한다.After the deposition process of the metal layer for forming the lower electrode, the photoresist is patterned (not shown) and used as a mask for forming a pattern of the lower electrode, and a portion of the lower electrode is wet-etched or dry-etched to form the
도 2b는 패턴이 형성된 하부 전극(도시하지 않음)에 아이솔레이션(isolation)층(240)을 PECVD를 이용하여 형성한 것을 나타낸 것이다. 상기 아이솔레이션 층은 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)로 이루어질 수 있다. 하부 전극(230)의 상부에 형성된 아이솔레이션 층은 하부 전극의 누설전류를 저감시켜 향후, cMUT의 전기적 특성 저하 방지 및 감도를 향상시킨다.2B illustrates that an
도2c는 실리콘 질화막, 하부 전극 및 아이솔레이션 층이 형성된 반도체 기판상에 에어갭의 형성을 위한 희생층(250)을 증착한 것을 나타내었다. 희생층(250)은 고분자 물질을 사용하여, 증착 및 제거 공정이 용이하고, 표면이 평탄하여 별도의 CMP공정이 불필요하므로 기판상에 작용하는 스트레스가 적으며, 이로 인하여 구조물의 휨 현상이나 무너지는 현상 등을 방지한다. 상세하게 상기 고분자 물질은 폴리이미드(poly-imide)로 스핀 코팅(spin-coating)방법을 이용하여 증착하며, 스핀 코터(spin coater)의 회전속도와 회전시간의 조절로 희생층, 즉 에어갭의 두께를 용이하게 조절할 수 있다. 본 발명에서 증착된 희생층의 두께는 향후, 에어갭의 두께가 된다.FIG. 2C shows that a
증착된 폴리이미드는 약 200℃이하의 온도에서 베이크(bake) 공정을 수행하여 폴리이미드 내부에 잔존하는 용제를 모두 제거한다. 폴리이미드 내부에 용제가 잔존한 상태에서 식각하거나 노광할 경우, 폴리이미드 내에서 일어나는 화학반응이 방해를 받기 때문에 향후, 패터닝 공정에서 패턴이 제대로 이루어지지 않으며, 또한 상기 희생층 상부에 형성되게 될 cMUT소자의 진동막 또한 평탄한 형상으로 제작되기 어려워 소자의 기능저하를 유발하게 된다. The deposited polyimide is subjected to a bake process at a temperature of about 200 ° C. or less to remove all remaining solvent in the polyimide. When etching or exposing the solvent inside the polyimide, the chemical reaction occurring in the polyimide is disturbed, so that the pattern is not properly formed in the patterning process in the future, and the cMUT will be formed on the sacrificial layer. The vibrating membrane of the device is also difficult to manufacture in a flat shape, causing the device to deteriorate.
베이크 공정이 완료된 희생층은 유도결합플라즈마(ICP: Inductively Coupled Plasma) 건식 식각(dry-etch)공정을 이용하여 패턴을 형성한다. 도 2d는 패턴이 형성된 희생층을 나타낸 것이다. 상기 패턴이 형성된 희생층은 원형으로 이후, 희생층의 상부에 증착되는 진동막은 패터닝된 희생층과 같은 형상으로 형성된다.After the baking process is completed, the sacrificial layer forms a pattern using an inductively coupled plasma (ICP) dry-etch process. 2d illustrates a sacrificial layer on which a pattern is formed. The sacrificial layer on which the pattern is formed is circular, and then the vibrating film deposited on the sacrificial layer is formed in the same shape as the patterned sacrificial layer.
도2e에 나타난 바와 같이, 희생층 패턴이 형성된 반도체 기판 상부에 진동 현상이 발생되어 질 수 있는 진동막으로 PECVD를 이용하여 제 1 실리콘 질화막을(SiNx)(260)을 증착한다. 상기 제 1 실리콘 질화막은 희생층 패턴이 형성된 반도체 기판 상부에 전반적으로 동일한 두께로 증착되며, 반도체 기판의 상부에 희생층 패턴이 형성된 영역과 형성되지 않은 영역간의 단차로 인하여 그 상부에 증착되는 제 1 실리콘 질화막 또한, 단차진 형태로 증착된다. As shown in FIG. 2E, a first silicon nitride film (SiN x ) 260 is deposited using PECVD as a vibration film on which a vibration phenomenon may occur on the semiconductor substrate on which the sacrificial layer pattern is formed. The first silicon nitride layer is deposited on the semiconductor substrate on which the sacrificial layer pattern is formed to have the same thickness, and the first silicon nitride layer is deposited on the semiconductor substrate due to a step between an area on which the sacrificial layer pattern is formed and an area not formed on the semiconductor substrate. Silicon nitride films are also deposited in stepped form.
cMUT의 진동막은 전류를 흘리면 진동하게 되어 초음파가 발생하게 되거나 반대로 외부의 초음파에 의해 얇은 막이 진동하게 되고 상기 진동막이 진동하여 에어갭의 두께가 변화하면서 에어갭을 사이에 둔 상부 전극과 하부 전극상의 전계에 대한 정전용량이 변화하는 것을 검출하기 위하여 상기 전극의 박리 및 진동막의 진동에 따른 구조의 안정성을 가져야 하므로 평탄한 진동막의 형성이 매우 중요하다. 따라서, 상기 진동막의 증착공정 후, 진동막의 평탄화 공정을 수행한다.The vibrating membrane of the cMUT vibrates when a current flows to generate ultrasonic waves or, conversely, a thin membrane vibrates by external ultrasonic waves, and the vibrating membrane vibrates to change the thickness of the air gap. In order to detect a change in the capacitance of the electric field, it is necessary to have stability of the structure due to the peeling of the electrode and the vibration of the vibrating membrane, so the formation of a flat vibrating membrane is very important. Therefore, after the deposition process of the vibration membrane, the vibration membrane planarization process is performed.
본 발명은 cMUT 진동막의 평탄화 공정에 있어서, 도2f에 나타낸 것과 같이 진동막인 제 1 실리콘 절연막(SiNx)(260)의 상부에 식각 정지점(stop-key)(270)을 형성한다. 상기 식각 정지점의 형성 방법은, 증착된 제 1 실리콘 절연막의 상부에 식각 정지점 형성을 위하여 감광막으로 패턴을 형성한 후, 형성된 감광막 패턴을 포함한 반도체 기판 전면에 식각 정지점 형성물질인 크롬(Cr)을 DC 스퍼터 또는 전자빔을 이용하여 증착한다. 이후, 식각 정지점을 형성하기 위하여 상기 감광막 패턴 및 식각 정지점 형성 영역을 제외한 영역에 증착된 Cr을 제거하기 위하여 아세톤 용액을 이용하여 초음파 처리하는 리프트 오프(lift-off)공정을 수행함으로써 도 2f에 나타난 바와 같이 식각 정지점(270)을 형성한다. According to the present invention, in the planarization process of the cMUT vibration membrane, an etch stop-
도 2g는 상기 식각 정지점(270)을 포함한 반도체 기판 전면에 제 2 실리콘 질화막(280)을 증착한 것을 나타내었다. 상기 제 2 실리콘 질화막(280)은 향후, 진동막을 지지하는 지지부 형성을 위한 것으로 PECVD를 사용하여 증착한다.FIG. 2G illustrates that a second
도 2g에 나타난 바와 같이, 상기 증착된 제 1 실리콘 질화막(260)과 제 2 실리콘 질화막(280)은 하부에 형성된 희생층 패턴(250)으로 인하여 단차진 형태로 증착되어 진다. 이러한 단차진 상태에서 평탄화를 위한 CMP공정을 수행할 경우, 스크레치 또는 결함이 발생하기 쉬우며 종래기술에서 언급한 바와 같이 반도체 기판에 스트레스를 가중시키므로 평탄화를 위한 공정으로 적합하지 않다. As shown in FIG. 2G, the deposited first
따라서, 본 발명은 기판에 작용하는 스트레스를 최소화하고, 결함 발생을 방지하기 위하여 식각 공정을 이용하여 평탄화한다. 도 2h는 제 2 실리콘 질화막이 형성된 반도체 기판의 전면에 SOP(spin-on polymer)(290)를 증착하는 것을 나타낸 것이다. SOP는 스핀 코터를 이용하여 증착하며, SOP는 평탄한 성질을 가지므로 하부에 형성된 구조물이 단차져 있더라도, 반도체 기판상에 평탄하게 증착된다. 이후, 도 2i에 나타난 바와 같이, SOP와 제 2 실리콘 질화막을 식각 정지점(270)까지 식각하여 평탄화한다. 이때 상기 SOP와 제 2 실리콘 질화막은 유도결합플라즈마(ICP) 건식 식각을 이용하며, SOP와 실리콘 질화막은 1:1의 식각 선택비(selectivity)를 가지므로 식각 두께 제어를 용이하는 평탄화 공정을 수행할 수 있다. 따라서, 상기의 평탄화 공정으로 인하여 cMUT 진동막을 평탄하게 형성함과 함께 형성 두께의 제어를 용이하게 할 수 있는 이점이 있다.Accordingly, the present invention planarizes using an etching process to minimize the stress applied to the substrate and to prevent the occurrence of defects. 2H illustrates depositing a spin-on polymer (SOP) 290 on the entire surface of the semiconductor substrate on which the second silicon nitride film is formed. SOP is deposited using a spin coater, and SOP has a flat property, so that even if a structure formed at the bottom is stepped, it is deposited evenly on a semiconductor substrate. Thereafter, as shown in FIG. 2I, the SOP and the second silicon nitride layer are etched to the
도 2j는 평탄화 공정 후, 전기 신호의 검출 및 인가를 위한 상부 전극을 제작한 것을 나타내었다. 상부 전극은 평탄화된 제 2 실리콘 질화막의 상부에 감광막 패턴을 형성한 후, 순차적으로 DC 스퍼터 또는 전자빔 장비를 이용하여 백금(Pt)을 증착하여 형성한다. 상기 Pt를 단일층으로 증착하거나, 티탄(Ti)을 증착한 후 Pt를 증착하는 복수층으로 형성할 수 있다. 금속층이 형성된 이후, 아세톤과 초음파를 이용한 리프트 오프공정을 수행함으로써 상부전극(300)을 형성한다.본 발명의 예시는 Ti을 증착한 후, Pt을 증착하여 상부 전극을 형성하였다. 2J shows that after the planarization process, an upper electrode for detecting and applying an electrical signal is manufactured. After forming the photoresist pattern on the planarized second silicon nitride layer, the upper electrode is sequentially formed by depositing platinum (Pt) using DC sputter or electron beam equipment. The Pt may be deposited in a single layer, or may be formed of a plurality of layers in which Pt is deposited after titanium (Ti) is deposited. After the metal layer is formed, the
상부 전극을 형성한 후, 도 2k에 나타난 바와 같이, 진동막 즉, 제 1 실리콘 질화막(260)의 상부에 감광제 패턴(310)을 형성한 후, 형성된 감광제 패턴(310)을 마스크로 사용하여 에치홀(etch hole)을 복수개로 형성한다. 본 발명의 예시에서는 4개의 에치홀을 형성하였다. 상기 에치홀(320)은 비등방성 건식 식각 방법으로 유도결합플라즈마 장비를 사용하여 형성하고, 형성된 에치홀을 통하여 희생층을 제거함과 동시에 진동막을 지지하는 지지부(330)를 형성할 수 있다. After the upper electrode is formed, as shown in FIG. 2K, after the
도2l은 희생층인 폴리이미드가 제거된 cMUT를 나타낸 것이다. 희생층의 제거로 인하여 에어갭(340)이 형성된다. 폴리이미드의 제거공정은 마이크로웨이브 에싱(microwave ash)장비를 이용하여 산소 플라즈마(O2 plasma)에 의해 제거하므로, 종래의 실리콘으로 구성된 희생층의 제거공정에 비하여 반도체 기판 및 형성된 구조물에 미치는 스트레스 및 결함을 최소화할 수 있어 안정한 소자를 형성할 수 있으며 종래의 실리콘으로 구성된 희생층의 제거 속도보다 빠르게 제거되므로 공정시간이 단축되므로 전체적인 소자의 제조공정시간을 단축할 수 있는 이점이 있다. Figure 2L shows the cMUT with the sacrificial layer polyimide removed. The
본 발명은 cMUT의 제작 공정 방법에 있어서 희생층을 고분자 물질인 폴리이미드를 사용함으로써 희생층의 증착 및 제거공정을 용이하게 하고, 희생층의 평탄화를 위한 별도의 CMP공정이 불필요하므로 손상이나, 반도체 기판와 하부 전극에 작용하는 스트레스를 최소화하여 구조물의 휨 현상이나 무너지는 현상을 방지하여 안정된 cMUT의 제작 공정방법을 제공하고, 향후 제작된 cMUT의 구동특성을 향상시킬 수 있는 효과가 있다.The present invention facilitates the deposition and removal of the sacrificial layer by using polyimide, which is a polymer material, in the manufacturing process of the cMUT, and does not require a separate CMP process for planarization of the sacrificial layer. By minimizing the stress applied to the substrate and the lower electrode to prevent the bending or collapse of the structure to provide a stable manufacturing process method of cMUT, there is an effect that can improve the driving characteristics of the manufactured cMUT.
또한, 본 발명은 cMUT 진동막의 평탄화 공정을 새로운 식각방법으로 수행함으로써, 진동막의 두께 제어를 용이하고, 상기 진동막에 가해지는 스트레스 및 손상을 최소화하며, 평탄도가 향상된 진동막을 제공함으로써 cMUT의 감도를 향상시키킬 수 있는 효과가 있다.In addition, the present invention performs a flattening process of the cMUT vibrating membrane with a new etching method, thereby facilitating control of the thickness of the vibrating membrane, minimizing stress and damage applied to the vibrating membrane, and providing a vibrating membrane with improved flatness. There is an effect that can improve.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050096736A KR100723909B1 (en) | 2005-10-13 | 2005-10-13 | Method for a fabrication of capacitive Micromachined Ultrasonic Transducer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050096736A KR100723909B1 (en) | 2005-10-13 | 2005-10-13 | Method for a fabrication of capacitive Micromachined Ultrasonic Transducer |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070041044A KR20070041044A (en) | 2007-04-18 |
KR100723909B1 true KR100723909B1 (en) | 2007-05-31 |
Family
ID=38176574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050096736A KR100723909B1 (en) | 2005-10-13 | 2005-10-13 | Method for a fabrication of capacitive Micromachined Ultrasonic Transducer |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100723909B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101019071B1 (en) | 2009-05-08 | 2011-03-07 | 주식회사 경인전자 | A Capacitive Type MEMS Microphone and Manufacturing Method thereof |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102244601B1 (en) * | 2019-05-29 | 2021-04-26 | 인하대학교 산학협력단 | Capacitive Micromachined Ultrasonic Transducer and method of fabricating the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06267926A (en) * | 1993-03-12 | 1994-09-22 | Canon Inc | Etching process and electrostatic microswitch using same |
US6004832A (en) * | 1994-10-21 | 1999-12-21 | The Board Of Trustees Of The Leland Stanford Junior University | Method of fabricating an electrostatic ultrasonic transducer |
KR20000050851A (en) * | 1999-01-15 | 2000-08-05 | 윤종용 | Symmetrical Z-axis gyroscope and fabricating method thereof |
KR20020071600A (en) * | 2001-03-07 | 2002-09-13 | 삼성전자 주식회사 | Manufacturing method of Self alligning membrance |
-
2005
- 2005-10-13 KR KR1020050096736A patent/KR100723909B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06267926A (en) * | 1993-03-12 | 1994-09-22 | Canon Inc | Etching process and electrostatic microswitch using same |
US6004832A (en) * | 1994-10-21 | 1999-12-21 | The Board Of Trustees Of The Leland Stanford Junior University | Method of fabricating an electrostatic ultrasonic transducer |
KR20000050851A (en) * | 1999-01-15 | 2000-08-05 | 윤종용 | Symmetrical Z-axis gyroscope and fabricating method thereof |
KR20020071600A (en) * | 2001-03-07 | 2002-09-13 | 삼성전자 주식회사 | Manufacturing method of Self alligning membrance |
Non-Patent Citations (1)
Title |
---|
06004832 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101019071B1 (en) | 2009-05-08 | 2011-03-07 | 주식회사 경인전자 | A Capacitive Type MEMS Microphone and Manufacturing Method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20070041044A (en) | 2007-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5875243B2 (en) | Electromechanical transducer and method for manufacturing the same | |
US8371018B2 (en) | Electromechanical transducer and manufacturing method therefor | |
JP5921079B2 (en) | Electromechanical transducer and method for manufacturing the same | |
US9736590B2 (en) | System and method for a microphone | |
JP4531980B2 (en) | Method for manufacturing a capacitive ultrasonic transducer | |
JP5778914B2 (en) | Method for manufacturing electromechanical transducer | |
US10090780B2 (en) | Device with electrode connected to through wire, and method for manufacturing the same | |
CN107812691B (en) | Piezoelectric ultrasonic transducer and preparation method thereof | |
KR100634994B1 (en) | Method of fabricating a polymer-based capacitive ultrasonic transducer | |
CN102015127A (en) | Methods of manufacturing capacitive electromechanical transducer and capacitive electromechanical transducers | |
US9117438B2 (en) | Pre-collapsed capacitive micro-machined transducer cell with plug | |
TW200930122A (en) | Electromechanical transducer and manufacturing method therefor | |
US20130069480A1 (en) | Electromechanical transducer and method of manufacturing the electromechanical transducer | |
US20150135841A1 (en) | Capacitive transducer and method of manufacturing the same | |
WO2009041675A1 (en) | Electrostatic transducer and manufacturing method therefor | |
US8230576B2 (en) | Method of manufacturing capacitive electromechanical transducer | |
JP2010045430A (en) | Electrostatic transducer | |
JP2013051459A (en) | Electromechanical conversion device and manufacturing method of the same | |
KR100723909B1 (en) | Method for a fabrication of capacitive Micromachined Ultrasonic Transducer | |
WO2022088015A1 (en) | Ultrasonic transducer unit and manufacturing method therefor | |
JP7141934B2 (en) | Ultrasonic transducer, manufacturing method thereof and ultrasonic imaging device | |
JP2005051690A (en) | Ultrasonic array sensor and method of manufacturing the same | |
US7343661B2 (en) | Method for making condenser microphones | |
CN114014259A (en) | Method for manufacturing semiconductor structure | |
JP6577653B2 (en) | Ultrasonic probe and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Re-publication after modification of scope of protection [patent] | ||
FPAY | Annual fee payment |
Payment date: 20130405 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140407 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |