KR100722606B1 - Manufacturing method of copper clad laminate for Via on pad - Google Patents
Manufacturing method of copper clad laminate for Via on pad Download PDFInfo
- Publication number
- KR100722606B1 KR100722606B1 KR1020050084773A KR20050084773A KR100722606B1 KR 100722606 B1 KR100722606 B1 KR 100722606B1 KR 1020050084773 A KR1020050084773 A KR 1020050084773A KR 20050084773 A KR20050084773 A KR 20050084773A KR 100722606 B1 KR100722606 B1 KR 100722606B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper foil
- layer
- foil layer
- vop
- copper
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
본 발명은 VOP용 동박적층판의 제조방법에 관한 것으로, 보다 상세하게는 비아홀 형성을 위한 레이저 가공시 발생되는 열을 동박층 자재에 형성된 보호층을 이용하여 방출함으로써, 초박형 동박층 상에서도 미관통형 비아홀 형성이 가능한 VOP용 동박적층판의 제조방법에 관한 것이다. The present invention relates to a method for manufacturing a copper foil laminated plate for VOP, and more particularly, by dissipating heat generated during laser processing for via hole formation by using a protective layer formed on the copper foil layer material, even through ultra-thin copper foil layer. It is related with the manufacturing method of the copper foil laminated board for VOP which can be formed.
VOP, 비아홀, 동박적층판, 탄산가스 레이저, 동박층 VOP, Via Hole, Copper Clad Laminate, CO2 Laser, Copper Foil Layer
Description
도 1a 내지 도 1f는 종래의 VOP용 동박적층판의 제조방법을 도시한 공정도이다.1A to 1F are process drawings showing a conventional method for manufacturing a copper clad laminate for VOP.
도 2는 동박층이 5㎛ 이하의 두께를 가질 때, 종래의 VOP 동박적층판 제조방법으로 형성한 VOP 동박적층판의 단면도이다.2 is a cross-sectional view of a VOP copper-clad laminate formed by a conventional VOP copper-clad laminate manufacturing method when the copper foil layer has a thickness of 5 μm or less.
도 3은 본 발명에 따른 VOP 동박적층판 제조방법을 도시한 순서도이다.3 is a flowchart illustrating a method of manufacturing a VOP copper-clad laminate according to the present invention.
도 4a 내지 도 4i는 본 발명에 따른 VOP 동박적층판 제조방법을 도시한 공정도이다.Figures 4a to 4i is a process chart showing a VOP copper-clad laminate manufacturing method according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 * Explanation of symbols on the main parts of the drawings
100 : 제1 동박층 110 : 제1 보호층100: first copper foil layer 110: first protective layer
120 : 제2 동박층 130 : 제2 보호층120: second copper foil layer 130: second protective layer
140 : 절연층 150 : 접착층140: insulating layer 150: adhesive layer
160 : 적층체 170 : 비아홀160: laminate 170: via hole
180 : 동박적층판 190 : 도금층180: copper foil laminated plate 190: plating layer
본 발명은 VOP용 동박적층판의 제조방법에 관한 것으로, 보다 상세하게는 초박형 동박층 상에 미관통형 비아홀이 형성된 VOP용 동박적층판의 제조방법에 관한 것이다. The present invention relates to a method for producing a copper foil laminated plate for VOP, and more particularly to a method for manufacturing a copper foil laminated plate for VOP in which a through-hole via hole is formed on an ultra-thin copper foil layer.
전자산업의 급속한 디지털화·네트워크화로 인쇄회로기판 기술도 급진전을 거듭하고 있다. 세트업체들이 고주파대와 고속신호처리속도의 규격을 요구하면서 이에 대응하는 초박막과 미세회로 선폭의 설계를 가능케 하는 새로운 첨단 가공기술들이 필요해졌기 때문이다. 4∼5년 전만 해도 인쇄회로기판의 회로 선폭이나 층간 두께는 200㎛ 내외였다. 그러나 최근에는 회로 선폭과 층간 두께가 100㎛ 이하대로 줄어들며 나노시대를 앞당기고 있다. 특히 패키지용 기판과 휴대단말기용 기판의 고집적화·초박막화를 위해 마이크로 비아(micro-via), 빌드업(build-up) 등 다양한 신기술들이 고부가 기술로 주목받기 시작했다. Due to the rapid digitalization and networking of the electronics industry, the technology of printed circuit boards is also rapidly progressing. This is because set makers demand high-frequency and high-speed signal processing standards, and new cutting-edge processing technologies are needed to enable the design of ultra-thin and fine circuit line widths. Four to five years ago, the line width and interlayer thickness of a printed circuit board was about 200 μm. Recently, however, circuit line widths and interlayer thicknesses have been reduced to less than 100 μm, accelerating the nano age. In particular, various new technologies such as micro-via and build-up have begun to attract attention as high value-added technologies for high integration and ultra-thin film of substrate for package and portable terminal.
양면 인쇄회로기판의 경우, 종래에는 관통홀(Through Hole)을 가공한 후 관통홀을 무전해 동도금 및 전해 동도금을 하는 PTH(Plated through hole) 공법이 주로 이용되었다. 그러나, 최근 패키지의 크기가 점점 축소되면서 제한된 인쇄회로기판 면적 내에 실장될 칩의 수가 급격히 증가하고 있다. 즉, BGA(Ball Grid Array) 타입(type)의 양면 인쇄회로기판의 경우 제한된 인쇄회로기판 면적에 많은 솔더 볼(Solder ball) 수가 요구되고 있으며, 이를 구현하기 위해서 솔더 볼의 크 기 및 솔더 볼 간의 거리가 점점 감소하고 있는 추세이다. 즉, 솔더 볼 피치(pitch)가 점점 더 미세해지는 추세이다. 이러한, 파인 볼 피치(Fine ball pitch) 구현을 위하여 최근 PTH 공법 대신에 VOP(Via on pad) 공법 적용이 증가하고 있다. PTH 공법으로 형성된 관통형 비아홀은 층간 접속 역할만 하는데 비해, VOP 공법으로 형성된 미관통형 비아홀은 층간 접속뿐만 아니라, 솔더 볼을 실장할 수 있는 솔더 볼 패드를 제공하여 솔더 볼 피치를 급격히 감소시킬 수 있는 장점을 갖고 있다. In the case of a double-sided printed circuit board, a conventional plated through hole (PTH) method of electroless copper plating and electrolytic copper plating has been mainly used after processing through holes. However, in recent years, as the size of a package is gradually reduced, the number of chips to be mounted in a limited printed circuit board area is rapidly increasing. In other words, in the case of a BGA (Ball Grid Array) type double-sided printed circuit board, a large number of solder balls is required for a limited printed circuit board area. The distance is decreasing. In other words, the solder ball pitch is becoming increasingly finer. In order to implement the fine ball pitch, application of a VOP (Via on Pad) method is increasing instead of the PTH method recently. Through-hole via holes formed by the PTH method serve only as an interlayer connection, while the through-hole via holes formed by the VOP method can provide a solder ball pad capable of mounting solder balls as well as interlayer connection, which can drastically reduce the solder ball pitch. Has the advantage.
이하, 도 1a 내지 도 1f를 참조하여, 종래의 VOP용 동박적층판의 제조방법을 설명하면 다음과 같다. Hereinafter, referring to FIGS. 1A to 1F, a manufacturing method of a conventional copper clad laminate for VOP will be described.
먼저, 도 1a에 도시된 바와 같이, 절연층(1)의 양면에 동박층(2, 2')을 배열하고, 도 1b에 도시된 바와 같이, 일괄 적층하여 동박적층판(4)을 형성한다. First, as shown in FIG. 1A, the
이때, 동박층(2, 2')의 일면에는 운반 또는 적층 공정시 동박층(2, 2')의 표면을 보호하기 위한 보호층(3, 3')이 형성되어 있다. At this time,
또한, 동박층(2, 2')은 이후 레이저 공정시 발생되는 열을 감안하여 10㎛ 이상의 두께를 갖도록 한다. In addition, the
이후, 도 1c에 도시된 바와 같이, 동박층(2, 2')의 일면에 형성된 보호층(3, 3')을 제거한다. Thereafter, as shown in FIG. 1C, the
다음으로, 도 1d에 도시된 바와 같이, 상부에 형성된 동박층(2)의 일부분을 에칭 공정 등으로 제거하여, 절연층(1)이 노출되도록 한다. Next, as shown in FIG. 1D, a portion of the
이후, 도 1e에 도시된 바와 같이, 노출된 절연층(1)을 레이저 가공으로 제거 하여 하부에 형성된 동박층(2')만 남겨진 미관통형 비아홀(5)을 형성한다. Thereafter, as shown in FIG. 1E, the exposed
마지막으로, 도 1f에 도시된 바와 같이, 비아홀(5) 내부에 전도성을 부여하는 도금층(6)을 형성함으로써, VOP용 동박적층판을 완성한다. Lastly, as shown in FIG. 1F, the plating layer 6 providing conductivity is formed in the
이처럼, 상술한 바와 같은 종래의 VOP용 동박적층판의 제조방법은 비아홀(5) 형성을 위한 레이저 가공시 발생되는 열에 의하여 동박층(2')이 손상되는 것을 방지하기 위하여, 동박층(2, 2')의 두께를 소정의 두께 이상 유지하여야 한다는 문제점이 있었다. As described above, the conventional method of manufacturing the copper foil laminate for VOP as described above is used to prevent the copper foil layer 2 'from being damaged by heat generated during laser processing for forming the
도 2는 동박층(2, 2')이 5㎛ 이하의 두께를 가질 때, 종래의 VOP 동박적층판 제조방법으로 형성한 VOP 동박적층판의 단면도로써, 이를 참조하여 상술한 문제점을 설명한다. 2 is a cross-sectional view of the VOP copper-clad laminate formed by a conventional VOP copper-clad laminate manufacturing method when the
도 2에 도시된 바와 같이, 미세 회로패턴을 형성하기 위하여 동박층(2, 2')을 5㎛ 이하의 두께로 형성하고 레이저 가공을 할 경우, 레이저 빔에서 발생된 열이 원할하게 방출되지 못하므로 절연층(1)을 제거함은 물론 하부에 형성된 동박층(2')에 핀 홀(Pin hole)(A)과 같은 문제를 발생시키게 된다. As shown in FIG. 2, when the
따라서, 이와 같은 불량을 방지하기 위해서는 동박층(2, 2')이 소정의 두께 이상을 유지해야 하므로 상술한 바와 같은 종래의 VOP용 동박적층판 제조방법에 있어서는 미세 회로패턴 구현을 위한 VOP용 동박적층판을 제조할 수 없는 문제점이 있었다. Therefore, in order to prevent such defects, the
본 발명은 상술한 바와 같은 문제를 해결하기 위하여, 미세 회로패턴 구현이 가능한 박막의 동박층 상에서 미관통형 비아홀을 형성할 수 있는 VOP용 동박적층판의 제조방법을 제공하는 것이다. The present invention is to provide a method for manufacturing a copper foil laminated plate for VOP that can form a non-penetrating via hole on a copper foil layer of a thin film capable of implementing a fine circuit pattern to solve the above problems.
상기 기술적 과제를 해결하기 위하여, 본 발명은, (A) 일면에 보호층이 형성된 제1 및 제2 동박층을 제공하는 단계, (B) 접착층을 중심으로 상하부에 각각 제1 동박층, 절연층 및 제2 동박층을 적층하는 단계, (C) 제2 동박층의 일면에 형성된 보호층을 제거하고 제2 동박층의 일부분을 제거하는 단계, (D) 제2 동박층이 제거된 영역에서 레이저 가공으로 절연층만 제거하여 비아홀을 형성하는 단계, 및 (E) 제1 동박층의 일면에 형성된 보호층 및 접착층을 제거하여 두 개의 동박적층판을 형성하는 단계를 포함하고 (B) 단계에서 제1 동박층 및 제2 동박층의 일면에 형성된 보호층은 절연층과 접하지 않도록 적층하는 것을 특징으로 하는 VOP용 동박적층판의 제조방법을 제공한다. In order to solve the above technical problem, the present invention, (A) providing a first and a second copper foil layer having a protective layer formed on one surface, (B) the first copper foil layer, the insulating layer, respectively, on the upper and lower sides with respect to the adhesive layer And laminating a second copper foil layer, (C) removing the protective layer formed on one surface of the second copper foil layer and removing a portion of the second copper foil layer, and (D) laser in the region where the second copper foil layer is removed. Forming a via hole by only removing the insulating layer by processing, and (E) removing the protective layer and the adhesive layer formed on one surface of the first copper foil layer to form two copper foil laminated plates, and (B) the first step. The protective layer formed on one surface of the copper foil layer and the second copper foil layer provides a method for producing a copper foil laminated plate for VOP, characterized in that the laminated layer so as not to contact the insulating layer.
본 발명에 따른 VOP용 동박적층판의 제조방법에 있어서, 보호층은 금속층인 것을 특징으로 한다.In the manufacturing method of the copper foil laminated board for VOP which concerns on this invention, a protective layer is characterized by the metal layer.
또한, 본 발명에 따른 VOP용 동박적층판의 제조방법에 있어서, 제1 동박층 및 제2 동박층은 5㎛ 이하의 두께를 갖는 것을 특징으로 한다.Moreover, in the manufacturing method of the copper foil laminated board for VOP which concerns on this invention, the 1st copper foil layer and the 2nd copper foil layer are characterized by having a thickness of 5 micrometers or less.
또한, 본 발명에 따른 VOP용 동박적층판의 제조방법에 있어서,접착층은 열전도도가 높은 물질로 형성된 것을 특징으로 한다.In addition, in the method for manufacturing a copper foil laminated plate for VOP according to the present invention, the adhesive layer is formed of a material having high thermal conductivity.
또한, 본 발명에 따른 VOP용 동박적층판의 제조방법에 있어서, (C) 단계에서 제2 동박층의 일부분은 에칭 공정으로 제거하는 것을 특징으로 한다.In the method of manufacturing a copper foil laminated plate for VOP according to the present invention, a part of the second copper foil layer in (C) is removed by an etching process.
또한, 본 발명에 따른 VOP용 동박적층판의 제조방법에 있어서, (E) 단계 이후에, (F) 동박적층판 상에 도금층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.In addition, in the method of manufacturing a copper foil laminated plate for VOP according to the present invention, after the step (E), (F) characterized in that it further comprises the step of forming a plating layer on the copper foil laminated plate.
또한, 본 발명에 따른 VOP용 동박적층판의 제조방법에 있어서, (E) 단계 이후에, (G) 비아홀 내부를 도전성 페이스트로 충진하는 단계를 더 포함하는 것을 특징으로 한다.In addition, the manufacturing method of the copper-clad laminate for VOP according to the present invention, after the step (E), (G) characterized in that it further comprises the step of filling the inside of the via hole with a conductive paste.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
여기서, 도 3은 본 발명에 따른 VOP용 동박적층판의 제조방법을 도시한 순서도이고, 도 4a 내지 도 4i는 본 발명에 따른 VOP용 동박적층판의 제조방법을 도시한 공정도이다.3 is a flowchart illustrating a method of manufacturing a copper foil laminated plate for a VOP according to the present invention, and FIGS. 4A to 4I are flowcharts illustrating a method of manufacturing the copper foil laminated plate for a VOP according to the present invention.
먼저, 도 3을 참조하여 본 발명에 따른 VOP용 동박적층판의 제조방법을 설명하면 다음과 같다.First, referring to Figure 3 when explaining the manufacturing method of the copper foil laminated plate for VOP according to the present invention.
일면에 보호층이 형성된 제1 동박층 및 제2 동박층을 제공한다(S100).A first copper foil layer and a second copper foil layer having a protective layer formed on one surface thereof are provided (S100).
제1 동박층 및 제2 동박층을 운반하거나 보관하는 중에 제1 동박층 및 제2 동박층 표면이 손상될 위험이 있으므로, 제1 동박층 및 제2 동박층의 일면에는 보호층이 형성된 채로 제공되는 것이 일반적이다. Since the surfaces of the first copper foil layer and the second copper foil layer may be damaged while transporting or storing the first copper foil layer and the second copper foil layer, the protective layer is provided on one surface of the first copper foil layer and the second copper foil layer. It is common to be.
여기서, 보호층은 구리, 니켈, 알루미늄 등의 금속으로 형성된 금속층인 것이 바람직하다. Here, it is preferable that a protective layer is a metal layer formed from metals, such as copper, nickel, and aluminum.
이후, 접착층을 중심으로 상하부에 제1 동박층, 절연층 및 제2 동박층을 적 층한다(S200).Thereafter, the first copper foil layer, the insulating layer, and the second copper foil layer are laminated on the upper and lower sides of the adhesive layer (S200).
이때, 제1 동박층 및 제2 동박층의 일면에 형성된 보호층은 절연층과 접하지 않도록 정렬하고 적층한다. At this time, the protective layers formed on one surface of the first copper foil layer and the second copper foil layer are aligned and laminated so as not to contact the insulating layer.
접착층은 반경화상태의 프리프레그(prepreg)가 사용될 수 있으며, 특히, 열전도도가 높은 접착물질로 형성하는 것이 바람직하다. The adhesive layer may be a prepreg in a semi-cured state, and in particular, the adhesive layer may be formed of an adhesive material having high thermal conductivity.
다음으로, 제2 동박층의 일면에 형성된 보호층을 제거하고 제2 동박층의 일부분을 제거한다(S300).Next, the protective layer formed on one surface of the second copper foil layer is removed and a part of the second copper foil layer is removed (S300).
이후, 제2 동박층이 제거된 영역에서 레이저 가공으로 절연층만 제거하여 비아홀을 형성한다(S400). Thereafter, only the insulating layer is removed by laser processing in the region where the second copper foil layer is removed (S400).
보호층이 제거된 제2 동박층의 일부분을 에칭 공정 등으로 제거하고, 제2 동박층이 제거된 영역에 레이저 가공으로 절연층을 제거하면 미관통형의 비아홀을 형성할 수 있다. A portion of the second copper foil layer from which the protective layer is removed may be removed by an etching process, and an unthrough type via hole may be formed by removing the insulating layer by laser processing in the region where the second copper foil layer is removed.
여기서, 레이저 가공시 발생되는 열은 제1 동박층의 일면에 형성된 보호층에 의해 쉽게 방출될 수 있으므로, 제1 동박층이 5㎛ 이하의 박막이어도 전혀 손상을 입히지 않고 절연층만 제거하여 미관통형의 비아홀을 용이하게 형성할 수 있다. Here, since the heat generated during laser processing can be easily released by the protective layer formed on one surface of the first copper foil layer, even if the first copper foil layer is a thin film of 5 μm or less, no damage is caused by removing only the insulating layer without any damage. The via hole of the mold can be easily formed.
다음으로, 제1 동박층의 일면에 형성된 보호층 및 접착층을 제거하여 두 개의 동박적층판을 형성한다(S500). Next, the protective layer and the adhesive layer formed on one surface of the first copper foil layer is removed to form two copper foil laminated plates (S500).
접착층 및 제1 동박층의 일면에 형성된 보호층을 제거함으로써, 미관통형의 비아홀이 형성된 두 개의 동박적층판을 제공할 수 있다. By removing the protective layer formed on one surface of the adhesive layer and the first copper foil layer, it is possible to provide two copper foil laminated plates on which an unperforated via hole is formed.
마지막으로, 동박적층판 상에 도금층을 형성하여 VOP용 동박적층판을 완성한 다(S600).Finally, to form a plating layer on the copper foil laminated plate to complete the copper foil laminated plate for the VOP (S600).
비아홀 내부에 전도성을 부여하기 위하여 동박적층판 상에 도금층을 형성할 수 있다. 이때, 실시예에 따라, 비아홀 내부에 도전성 페이스트를 충진하여 전도성을 부여할 수도 있다. In order to impart conductivity to the inside of the via hole, a plating layer may be formed on the copper clad laminate. In this case, according to the embodiment, the conductive paste may be filled in the via hole to impart conductivity.
도 4a 내지 도 4i를 참조하여 본 발명에 따른 VOP용 동박적층판의 제조방법을 상세하게 설명하면 다음과 같다.Referring to Figures 4a to 4i will be described in detail the manufacturing method of the copper foil laminate for VOP according to the present invention.
먼저, 도 4a 및 도 4b에 도시된 바와 같이, 일면에 제1 보호층(110)이 형성된 제1 동박층(100)과 일면에 제2 보호층(130)이 형성된 제2 동박층(120)을 제공한다. First, as shown in FIGS. 4A and 4B, the first
제1 동박층(100) 및 제2 동박층(120)을 운반하거나 보관 중에, 제1 동박층(100) 및 제2 동박층(120)의 표면이 손상될 위험이 있으므로, 이를 보호하기 위하여 제1 보호층(110) 및 제2 보호층(130)이 형성된다. 또한, 본 발명의 일실시예에 따른 제1 보호층(110) 및 제2 보호층(130)은 추가적으로 이후, 레이저 가공시 열방출을 용이하게 하는 효과를 가질 수 있다. While carrying or storing the first
여기서, 제1 보호층(110) 및 제2 보호층(130)은 18㎛ 내지 35㎛의 두께를 갖는 구리, 니켈, 알루미늄 등과 같은 금속층으로 형성하는 것이 바람직하다. 또한, 이후 공정에서 제1 동박층(100) 및 제2 동박층(120)과 이형이 용이하도록 이형물질(미도시)이 개재되어 제1 동박층(100) 및 제2 동박층(120)의 일면에 제1 보호층(110) 및 제2 보호층(130)이 형성될 수 있다. Here, the first
이때, 제1 동박층(100) 및 제2 동박층(120)은 회로패턴의 미세화를 위하여 5 ㎛ 이하의 박막을 사용하는 것이 바람직하다. At this time, it is preferable that the first
이후, 도 4c에 도시된 바와 같이, 접착층(150)을 중심으로 상하부에 제1 동박층(100), 절연층(140) 및 제2 동박층(120)을 순서대로 배열하고, 도 4d에 도시된 바와 같이, 일괄 적층하여 적층체(160)를 형성한다. Thereafter, as shown in FIG. 4C, the first
이때, 제1 동박층(100) 및 제2 동박층(120)의 일면에 형성된 제1 보호층(110) 및 제2 보호층(130)은 절연층(140)과 접하지 않도록 정렬한 후, 적층되어야 한다. In this case, the first
접착층(150)은 반경화 상태의 프리프레그가 사용될 수 있으며, 특히 열전도도가 높은 접착 물질로 형성하는 것이 바람직하다. The
여기서, 접착층(150)의 일면에만 제1 동박층(100), 절연층(140) 및 제2 동박층(120)을 적층할 경우 적층체가 휘어지거나 부러지는 불량이 발생되기 때문에 이를 방지하기 위하여 접착층(150)의 상하면에 동시에 적층하여 상하 대칭 구조의 적층체(160)를 형성한다. In this case, when the first
다음으로, 도 4e에 도시된 바와 같이, 제2 동박층(120)의 일면에 형성되어 적층체(160)의 최외부에 위치한 제2 보호층(130)을 제거한다. Next, as shown in FIG. 4E, the second
제2 보호층(130)과 제2 동박층(120) 사이에는 이형 물질이 도포되어 있으므로, 물리적인 방법으로도 제거가 용이할 수 있다. Since a release material is applied between the second
이후, 도 4f에 도시된 바와 같이, 제2 동박층(120)의 일부분을 제거한다. Thereafter, as shown in FIG. 4F, a portion of the second
즉, 비아홀이 형성될 영역에 대응하는 제2 동박층(120)의 일부분을 에칭 공정 등으로 제거하여 절연층(140)을 노출시킨다. 에칭 공정은 일례로, 감광성 물질 을 이용하여 에칭 레지스트 패턴을 형성한 후, 염화철, 2염화동, 알칼리 에칭액 및 황산계 에칭액 등을 이용하여 동박을 제거하고 에칭 레지스트 패턴을 박리하는 공정이다.That is, a portion of the second
다음으로, 도 4g에 도시된 바와 같이, 제2 동박층(120)이 제거된 영역에 레이저 가공으로 미관통형 비아홀(170)을 형성한다.Next, as shown in FIG. 4G, an unthrough via
제2 동박층(120)이 제거되어 절연층(140)이 노출된 영역에 탄산가스(CO2) 레이저 등을 이용하여 절연층(140)만 제거되는 미관통형 비아홀(170)을 형성한다. The second
탄산가스 레이저는 탄산가스 분자의 진동준위 사이에서 소정의 적외선이 발진되며 효율이 높아서 용이하게 고출력을 얻을 수 있다.In the carbon dioxide laser, a predetermined infrared ray is oscillated between the vibration levels of the carbon dioxide molecules and the efficiency is high, thereby easily obtaining a high output.
이때, 탄산가스 레이저 가공시 발생되는 열은 제1 동박층(100) 일면에 형성된 제1 보호층(110)에 의하여 쉽게 방출되므로, 5㎛ 이하의 두께를 갖는 박막의 제1 동박층(100) 상에서도 미관통형 비아홀(170)을 형성할 수 있다. In this case, since the heat generated during the carbon dioxide laser processing is easily released by the first
즉, 종래의 제조 방법에서는 레이저 가공시 발생되는 열을 절연층(140)만 관통하고 제1 동박층(100)은 관통하지 못하도록 조절하여도, 제1 동박층(100)의 두께가 5㎛ 이하의 박막일 경우에는 제1 동박층(100)이 열에 쉽게 영향을 받아 핀 홀과 같은 손상을 입게 된다. 그러나, 본 발명의 일실시예에 따르면, 박막의 제1 동박층(100) 일면에는 18㎛ 내지 35㎛ 두께를 갖는 제1 보호층(110)이 형성되어 있어, 레이저 가공시 발생되는 열을 용이하게 방출하여 제1 동박층(100)에 손상을 입히지 않는 미관통형 비아홀(170)을 형성할 수 있도록 해준다.That is, in the conventional manufacturing method, the thickness of the first
이후, 도 4h에 도시된 바와 같이, 제1 동박층(100)의 일면에 형성된 제1 보호층(110) 및 접착층(150)을 제거하여 두 개의 동박적층판(180)을 형성한다.Thereafter, as shown in FIG. 4H, the first
제1 보호층(110)과 제1 동박층(100) 사이에는 이형 물질이 도포되어 있으므로, 제1 보호층(110) 및 접착층(150)을 용이하게 제거할 수 있다. Since a release material is coated between the first
마지막으로, 도 4i에 도시된 바와 같이, 동박적층판(180) 상에 도금층(190)을 형성하여 VOP용 동박적층판을 완성한다. Finally, as shown in FIG. 4I, the
비아홀(170)은 이후 제1 동박층(100) 및 제2 동박층(120) 상에 형성될 회로패턴을 전기적으로 연결시키기 위한 것으로 도금층(190)을 형성하여 전도성을 부여할 수 있다.The via
이때, 비아홀(170) 내부는 절연층(140)을 포함하여 형성되어 있으므로, 무전해 동도금 및 전해 동도금을 수행하여 도금층(190)을 형성할 수 있다.In this case, since the via
실시예에 따라, 비아홀(170) 내부에 도전성 페이스트(미도시)를 충진하여 전도성을 부여할 수 있다. In some embodiments, a conductive paste (not shown) may be filled in the via
본 발명의 일실시예 따른 VOP용 동박적층판의 제조방법에 있어서는, 박막의 동박층 상에서 미관통형 비아홀(170)을 형성하기 위하여 열방출을 도와주는 열방출층을 별도의 보강재 등을 사용하거나 추가 공정을 통하여 형성하지 않고, 제1 동박층(100) 및 제2 동박층(120) 자재의 생산시 함께 형성되는 보호층(110, 130)을 열방출층으로 이용함으로써, 추가 공정 및 추가 비용 없이 미관통형 비아홀(170)이 형성된 VOP용 동박적층판을 제조할 수 있는 효과를 가져올 수 있다. In the method of manufacturing a copper foil laminated plate for a VOP according to an embodiment of the present invention, in order to form a non-penetrating via
이상에서 기술한 바와 같이, 본 발명은 특정 실시예를 통하여 설명되었으나, 본 발명의 범위가 상기 실시예로 한정되는 것이 아니며 본 발명의 범위 내에서 다양한 변형이 가능하다. 본 발명의 범위는 이하의 특허청구범위의 해석에 의해서만 한정된다. As described above, the present invention has been described through specific embodiments, but the scope of the present invention is not limited to the above embodiments, and various modifications are possible within the scope of the present invention. It is intended that the scope of the invention only be limited by the following claims.
본 발명의 VOP용 동박적층판의 제조방법에 따르면, 레이저 가공시 발생되는 열을 방출하기 위한 열방출층을 별도로 형성하지 않고, 동박층 자재 출고시 함께 형성되는 보호층을 열방출층으로 이용함으로써, 추가 공정 및 추가 비용 없이 미관통형 비아홀이 형성된 VOP용 동박적층판을 제조할 수 있다. According to the manufacturing method of the copper foil laminated plate for VOP of this invention, by using the protective layer formed together with the copper foil layer factory as a heat emission layer, without separately forming the heat emission layer for dissipating the heat which arises at the time of laser processing, Copper foil laminates for VOP can be produced with no through-holes and no additional costs.
또한, 본 발명의 VOP용 동박적층판의 제조방법에 따르면, 초박형 동박층 상에서 미관통형 비아홀을 형성시, 핀 홀과 같은 불량이 발생되지 않아 미세 회로패턴 구현을 위한 VOP용 동박적층판을 제조할 수 있다. In addition, according to the manufacturing method of the copper foil laminated plate for VOP of the present invention, when forming a through-through via hole on the ultra-thin copper foil layer, defects such as pin holes do not occur, thereby manufacturing a copper foil laminated plate for VOP for implementing a fine circuit pattern. have.
Claims (7)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050084773A KR100722606B1 (en) | 2005-09-12 | 2005-09-12 | Manufacturing method of copper clad laminate for Via on pad |
TW095134539A TWI307259B (en) | 2005-09-12 | 2006-09-19 | Manufacturing method of copper clad laminate for via on pad |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050084773A KR100722606B1 (en) | 2005-09-12 | 2005-09-12 | Manufacturing method of copper clad laminate for Via on pad |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070030031A KR20070030031A (en) | 2007-03-15 |
KR100722606B1 true KR100722606B1 (en) | 2007-05-28 |
Family
ID=38101935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050084773A KR100722606B1 (en) | 2005-09-12 | 2005-09-12 | Manufacturing method of copper clad laminate for Via on pad |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR100722606B1 (en) |
TW (1) | TWI307259B (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040053734A (en) * | 2002-12-13 | 2004-06-24 | 닛뽕빅터 가부시키가이샤 | Flex rigid print circuit printed board and manufacturing method thereof |
KR20190000980A (en) * | 2017-06-26 | 2019-01-04 | 이동원 | A personal Healthcare System |
-
2005
- 2005-09-12 KR KR1020050084773A patent/KR100722606B1/en not_active IP Right Cessation
-
2006
- 2006-09-19 TW TW095134539A patent/TWI307259B/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040053734A (en) * | 2002-12-13 | 2004-06-24 | 닛뽕빅터 가부시키가이샤 | Flex rigid print circuit printed board and manufacturing method thereof |
KR20190000980A (en) * | 2017-06-26 | 2019-01-04 | 이동원 | A personal Healthcare System |
Also Published As
Publication number | Publication date |
---|---|
TWI307259B (en) | 2009-03-01 |
TW200816896A (en) | 2008-04-01 |
KR20070030031A (en) | 2007-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4767269B2 (en) | Method for manufacturing printed circuit board | |
KR101475109B1 (en) | Multilayer Wiring Substrate and Method of Manufacturing the Same | |
US9060459B2 (en) | Printed wiring board and method for manufacturing same | |
KR101281410B1 (en) | Multilayer Wiring Substrate | |
JPWO2008053833A1 (en) | Multilayer printed wiring board | |
KR20080046275A (en) | Multilayer printed wiring board and method for manufacturing same | |
JP2003209366A (en) | Flexible multilayer wiring board and manufacturing method therefor | |
KR101009176B1 (en) | A fabricating method of multilayer printed circuit board | |
US7807215B2 (en) | Method of manufacturing copper-clad laminate for VOP application | |
JP2005236067A (en) | Wiring substrate, its manufacturing method and semiconductor package | |
KR20100002664A (en) | Metal clad laminate and manufacturing method thereof | |
TWI459879B (en) | Method for manufacturing multilayer flexible printed wiring board | |
WO2011096293A1 (en) | Method of manufacturing multi-layered printed circuit board | |
US20200315002A1 (en) | Wiring substrate | |
KR100722606B1 (en) | Manufacturing method of copper clad laminate for Via on pad | |
JP2008078487A (en) | Method of manufacturing copper clad laminate for vop | |
KR100803960B1 (en) | Package on package substrate and the manufacturing method thereof | |
JP5223973B1 (en) | Printed wiring board and printed wiring board manufacturing method | |
KR100796981B1 (en) | Method for manufacturing printed circuit board | |
JP2003229662A (en) | Method of manufacturing wiring board | |
JP2001015912A (en) | Multilayered printed wiring board and production thereof | |
KR100749141B1 (en) | Package on package substrate and the manufacturing method thereof | |
JP2008141033A (en) | Multilayer printed-wiring board and method of manufacturing the same | |
JP2022119655A (en) | Wiring substrate | |
JP2021012957A (en) | Printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |