[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100709353B1 - 회로소자의 공정 및 온도변화에 따른 산포를 자동으로보정할 수 있는 집적회로 및 방법 - Google Patents

회로소자의 공정 및 온도변화에 따른 산포를 자동으로보정할 수 있는 집적회로 및 방법 Download PDF

Info

Publication number
KR100709353B1
KR100709353B1 KR1020050099899A KR20050099899A KR100709353B1 KR 100709353 B1 KR100709353 B1 KR 100709353B1 KR 1020050099899 A KR1020050099899 A KR 1020050099899A KR 20050099899 A KR20050099899 A KR 20050099899A KR 100709353 B1 KR100709353 B1 KR 100709353B1
Authority
KR
South Korea
Prior art keywords
circuit
test
dispersion
signal
test circuit
Prior art date
Application number
KR1020050099899A
Other languages
English (en)
Inventor
정성재
전상윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050099899A priority Critical patent/KR100709353B1/ko
Priority to US11/437,649 priority patent/US7671661B2/en
Priority to JP2006287400A priority patent/JP2007116176A/ja
Application granted granted Critical
Publication of KR100709353B1 publication Critical patent/KR100709353B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31704—Design for test; Design verification
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 회로소자의 공정 산포 및 온도 산포를 집적회로 내에서 자동으로 보정할 수 있는 회로 및 방법에 관한 것이다. 본 발명에 따른 복수개의 회로소자로 구성된 집적회로는, 상기 복수개의 회로소자 중에서 산포 보정대상 회로소자와 동일한 소자값 및 산포를 가지는 복수개의 테스트 회로소자와, 상기 보정대상 회로소자보다 산포가 작은 적어도 하나의 기준 회로소자로 이루어진 테스트 회로부와, 상기 테스트 회로부에서 검출되는 소정의 제1 신호 및 제2 신호의 크기 차를 구하는 비교부 및, 상기 비교부에서 구해진 상기 제1 신호와 제2 신호의 크기 차에 따라 상기 검출대상 회로소자의 산포를 보정하는 보상부를 포함한다. 이에 의해, 회로소자의 공정 산포 및 온도 산포를 소자 자체에 대해서 검출하여 보다 정확한 산포 보정을 할 수 있으며, 산포 보정이 집적회로 내에서 수행되기 때문에 산포 보정에 소요되는 시간을 단축할 수 있다.
산포, 보정, 집적회로, 온도, 공정

Description

회로소자의 공정 및 온도변화에 따른 산포를 자동으로 보정할 수 있는 집적회로 및 방법{Integrated circuit and method for automatically tuning process and temperature variation}
도 1은 종래의 공정 산포 보정 방법을 설명하기 위해 제공되는 도면,
도 2는 본 발명의 일 실시예에 따른 집적회로에 포함된 보정회로부의 회로도,
도 3은 본 발명의 또 다른 실시예에 따른 보정회로부의 회로도,
도 4는 도 3의 테스트 회로부의 또 다른 실시예를 나타내는 회로도, 그리고,
도 5는 본 발명의 일 실시예에 따른 도 2의 보정회로부의 산포 보정방법의 흐름도이다.
본 발명은 회로소자의 공정 산포 및 온도 산포를 집적회로 내에서 자동으로 보정할 수 있는 회로 및 방법에 관한 것이다.
일반적으로, 집적회로를 정확하게 동작시키기 위해서는 집적회로 제작 시에 발생하는 공정 산포(process variation)를 보정해주어야 한다. 이러한, 제조 공정 상에서 발생하는 공정 산포를 보정하기 위해 사용되는 종래의 방법을 도 1을 참조하여 간략히 살펴보면 다음과 같다.
도 1은 종래의 공정 산포 보정 방법을 설명하기 위해 제공되는 도면이다. 도 1에서 공정 산포 보정 대상 회로소자가 로우패스필터(12)인 경우에 대해 설명한다. 종래의 집적회로(10)에서 로우패스필터(12)의 공정 산포를 보정하기 위해서는, 집적회로(10)에 전원이 인가되어 초기화가 수행되는 단계에서 테스트 신호를 입력단(11)으로 입력시키고 로우패스필터(12)를 통과하여 최종단(13)으로 출력되는 테스트 신호를 모뎀(미도시)을 통해 외부에 설치된 공정산포 보정회로(미도시)로 전달한다. 이후, 외부에 설치된 보정회로에서 전달되는 보정용 제어신호를 제어신호 입력단(14)으로 입력받아 로우패스필터(12)의 공정 산포를 보정하게 된다.
상기와 같은 종래의 보정 방법은 집적회로의 최종단(13)에서 출력되는 신호를 이용하여 이루어지기 때문에 로우패스필터(12)를 구성하는 회로소자 자체에서 발생하는 공정 산포를 직접적으로 고려하지 못하는 문제가 있다.
또한, 종래에는 최종단(13)에서 출력되는 신호를 외부의 보정회로로 전달하고, 외부로부터 전달되는 제어신호를 입력받은 후에 공정 산포에 대한 보정이 이루어진다. 따라서, 종래에는 공정 산포를 보정하는데 비교적 긴 시간이 소요되는 문제점이 있었다. 아울러, 종래에는 외부의 보정회로와 통신을 하기 위한 모뎀 등이 설치되어야 하므로 집적회로의 복잡도가 증가하는 문제점이 있다.
한편, 종래에는 집적회로에 전원이 인가되어 초기화가 수행되는 단계에서만 보정 회로를 동작시켜 공정 산포를 보정해 주었기 때문에 집적회로 동작 중에 발생 하는 열에 따른 회로소자의 온도 산포(temperature variation)를 고려할 수 없는 문제점이 있었다.
따라서, 본 발명의 목적은 공정 산포 및 온도 산포를 내부적으로 보정할 수 있는 집적회로 및 보정방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 복수개의 회로소자로 구성된 집적회로는, 상기 복수개의 회로소자 중에서 산포 보정대상 회로소자와 동일한 소자값 및 산포를 가지는 복수개의 테스트 회로소자와, 상기 보정대상 회로소자보다 산포가 작은 적어도 하나의 기준 회로소자로 이루어진 테스트 회로부와, 상기 테스트 회로부에서 검출되는 소정의 제1 신호 및 제2 신호의 크기 차를 구하는 비교부 및, 상기 비교부에서 구해진 상기 제1 신호와 제2 신호의 크기 차에 따라 상기 검출대상 회로소자의 산포를 보정하는 보상부를 포함한다.
여기서, 상기 테스트 회로부는, 상기 복수개의 테스트 회로소자 중에서 제1 테스트 회로소자와 제2 테스트 회로소자가 직렬로 연결되는 제1 전압 분배부 및, 상기 복수개의 테스트 회로소자 중에서 제3 테스트 회로소자와 상기 기준 회로소자가 직렬로 연결되는 제2 전압 분배부로 구성되며, 상기 제1 전압 분배부와 제2 전압 분배부는 동일한 크기의 전압이 인가되는 것이 바람직하다.
또한, 상기 제1 신호는 상기 제1 테스트 회로소자와 상기 제2 테스트 회로소자의 접속점에서 검출되고, 상기 제2 신호는 상기 제3 테스트 회로소자와 상기 기 준 회로소자의 접속점에서 검출되는 것이 바람직하다.
또한, 상기 비교부는, 상기 검출된 제1 신호와 제2 신호의 크기 차에 대응하는 디지털 제어신호를 출력하는 것이 바람직하다.
또한, 상기 보상부는, 상기 비교부에서 출력된 디지털 제어신호에 따라 선택적으로 온오프되는 복수개의 스위치 및, 상기 복수개의 스위치의 온오프에 따라 상기 보정대상 회로소자와 직렬연결되거나 병렬연결되어 상기 보정대상 회로소자의 산포를 보정하는 복수개의 보상 회로소자를 포함할 수 있다.
상기 목적을 달성하기 위한 본 발명에 따른 복수개의 회로소자로 구성된 집적회로의 산포 보정방법은, (a) 상기 복수개의 회로소자 중에서 산포 보정대상 회로소자와 동일한 소자값 및 산포를 가지는 복수개의 테스트 회로소자와, 상기 보정대상 회로소자보다 산포가 작은 적어도 하나의 기준 회로소자로 이루어진 테스트 회로부를 동작하여 소정의 제1 신호 및 제2 신호를 검출하는 단계와, (b) 상기 검출된 제1 신호와 제2 신호의 크기 차에 대응하는 디지털 제어신호를 출력하는 단계 및, (c) 상기 출력된 디지털 제어신호에 따라 상기 보정대상 회로소자의 산포를 보정하는 단계를 포함한다.
여기서, 상기 테스트 회로부는, 상기 복수개의 테스트 회로소자 중에서 제1 테스트 회로소자와 제2 테스트 회로소자가 직렬로 연결되는 제1 전압 분배부 및, 상기 복수개의 테스트 회로소자 중에서 제3 테스트 회로소자와 상기 기준 회로소자가 직렬로 연결되는 제2 전압 분배부를 포함하며, 상기 제1 전압 분배부와 제2 전압 분배부는 동일한 크기의 전압이 인가되는 것이 바람직하다.
또한, 상기 제1 신호는 상기 제1 테스트 회로소자와 상기 제2 테스트 회로소자의 접속점에서 검출되고, 상기 제2 신호는 상기 제3 테스트 회로소자와 상기 기준 회로소자의 접속점에서 검출되는 것이 바람직하다.
또한, (d) 상기 보정대상 회로소자의 산포를 보정하는 단계는, (d-1) 상기 출력된 디지털 제어신호에 따라 복수개의 스위치를 선택적으로 온오프하는 단계 및, (d-2) 상기 복수개의 스위치의 온오프에 따라 복수개의 보상 회로소자를 상기 보정대상 회로소자와 직렬연결하거나 병렬연결하여 상기 보정대상 회로소자의 산포를 보정하는 단계를 포함할 수 있다.
이하 첨부된 도면들을 참조하여 본 발명의 실시예를 보다 상세하게 설명한다. 다만, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
도 2는 본 발명의 일 실시예에 따른 집적회로에 포함된 보정회로부의 회로도이다. 도 2에 도시된 보정회로부(100)는 다양한 형태의 집적회로(미도시)에 포함되어 제작될 수 있다. 도 2에서 참조부호 'Ra'로 나타낸 저항소자는 집적회로에 포함된 회로소자로써 본 발명에 따른 보정회로부(100)의 보정 대상이 되는 회로소자(이하, '보정대상 저항소자'라 함)를 나타낸다.
보정대상 저항소자(Ra)는 제조 공정 상의 오차 등으로 인해 집적회로의 제작자가 원하는 소자값과 오차(이하, 공정 산포(process variation)를 가질 수 있으며, 또한 집적회로 동작 중에 발생하는 열에 의해서 변동된 소자값(이하, 온도 산 포(temperature variation)을 가질 수 있다. 본 발명에 따른 보정회로부(100)는 저항소자(Ra)의 공정 산포 및 온도 산포를 보정하는 기능을 수행한다.
본 발명에 따른 보정회로부(100)는 집적회로에 전원이 인가되어 초기화가 수행될 때 동작하여 보정대상 저항소자(Ra)의 공정 산포를 보정할 수 있으며, 또한, 집적회로의 동작 중에도 계속적으로 동작하여 보정대상 저항소자(Rc)의 온도 산포를 보정할 수 있다.
도 2를 참조하면, 본 실시예에 따른 보정회로부(100)는 테스트 회로부(110), 비교부(120) 및 보상부(130)를 포함한다.
테스트 회로부(110)는 복수개의 테스트 저항소자(Ra1, Ra2, Ra3) 및 기준 저항소자(Rb)를 포함한다. 여기서, 테스트 저항소자(Ra1, Ra2, Ra3)는 보정대상 저항소자(Ra)와 그 저항값 및 산포가 동일하게 되도록 동일 공정에 의해 집적회로에 제작된다.
한편, 기준 저항소자(Rb)는 보정대상 저항소자(Ra)보다 공정 산포 및 온도 산포에 따른 영향을 적게 받거나 거의 영향을 받지 않는 MOS 턴온 저항이나 칩(chip)저항 등을 이용할 수 있다. 또한, 기준 저항소자(Rb)는 보정대상 저항소자(Ra)에 대해서 제작자가 원하는 저항값과 동일한 저항값을 가지도록 제작하는 것이 바람직하다.
테스트 회로부(110)는 제1 및 제2 테스트 저항소자(Ra1, Ra2)로 이루어진 제1 전압분배부(111)와 제3 테스트 저항소자(Ra3)와 기준 저항소자(Rb)로 이루어진 제2 전압분배부로(112)로 구분할 수 있다. 보정회로부(100)의 동작 중에 테스트 전 압(VT)은 제1 전압분배부(111)와 제2 전압분배부(112)에 동일하게 인가된다.
제1 및 제2 테스트 저항소자(Ra1, Ra2)는 소자값 및 산포가 동일하다. 따라서, 제1 및 제2 테스트 회로소자(Ra1, Ra2)의 접속점에서 출력되는 제1 전압 신호(Va)의 크기는 0.5VT가 되며 변동되지 않는다.
이에 반하여, 제3 테스트 저항소자(Ra3)와 기준 저항소자(Rb)의 접속점에서 출력되는 제2 전압 신호(Vb)는 제3 테스트 회로소자(Ra3)의 산포에 따라 변동된다. 예컨대, 제1 내지 제3 테스트 저항소자(Ra1, Ra2, Ra3)가 2kΩ의 소자값을 가지도록 제작하였으나 공정 산포 또는 온도 산포에 의해 실제로는 2.02kΩ을 가질 수 있다. 이 경우 Vb가 Va보다 작게 된다. 반대로, 제1 내지 제3 테스트 저항소자(Ra1, Ra2, Ra3)가 공정 산포 또는 온도 산포에 의해서 실제로 1.98kΩ을 가질 경우 Vb는 Va보다 크게 된다. 한편, 테스트 저항소자에 산포가 거의 발생하지 않을 경우에는 Vb=Va가 된다.
따라서, 테스트 전압(VT)이 제1 전압분배부(111) 및 제2 전압분배부(112)에서 분배되어 출력되는 전압 신호(Va,Vb)의 크기를 비교하면 보정대상 저항소자(Ra)의 산포 정도를 측정할 수 있게 된다.
비교부(120)는 테스트 회로부(110)에서 출력되는 제1 및 제2 전압 신호(Va, Vb)를 입력받아 비교한 후 그 차에 대응하는 디지털 제어신호(CONTsw)를 출력한다. 예를 들어, 비교부(120)는 테스트 회로부(110)에서 입력되는 아날로그 전압 신호(Va, Vb)의 크기 차를 소정 단계로 구분하고 각 단계에 대응하는 디지털 제어신호 (CONTsw)를 출력할 수 있다.
보상부(130)는 복수개의 스위치(SW0, SW1, SW2, SW3, SW4, SW5)와 복수개의 보상 저항소자(R++, R+, R-, R--)를 포함한다.
복수개의 스위치(SW0, SW1, SW2, SW3, SW4, SW5)는 비교부(120)에서 출력되는 디지털 제어신호(CONTsw)에 따라 선택적으로 온오프되어, 보상 저항소자(R++, R+, R-, R--)들을 보정대상 저항소자(Ra)와 직병렬로 연결시킨다.
보상 저항소자들(R++, R+, R-, R--)은 복수개의 스위치(SW0, SW1, SW2, SW3, SW4, SW5)의 온오프에 따라 보정대상 저항소자(Ra)와 직병렬로 연결됨으로써 보정대상 저항소자(Ra)의 산포를 보정할 수 있다.
보상 저항소자들(R++, R+, R-, R--)은 보정대상 저항소자(Ra)가 집적회로의 다른 회로소자와 연결되는 접속점(A, B)사이에서 보정대상 저항소자(Ra)와 직병렬로 연결되어, 접속점(A, B)사이의 저항값을 증감시킴으로써 보정대상 저항소자(Ra)의 산포를 보정할 수 있다.
예를 들어, R++ > R+이고, R- > R--라고 가정하면, SW3, SW1, SW0, SW2, SW4가 온되는 순서대로 접속접(A,B)사이의 저항값이 커지게 된다. 즉, 스위치 SW3가 온된 경우 R++와 Ra가 직렬로 연결되어 접속접(A,B)사이의 저항값이 가장 크게 되며, 스위치 SW4가 온된 경우에는 R--와 Ra가 병렬로 연결되어 접속접(A,B)사이의 저항값이 가장 작게 된다.
도 3은 본 발명의 또 다른 실시예에 따른 보정회로부의 회로도이다.
도 3을 참조하면, 도 3의 보정회로부(100')는 테스트 회로부(110'), 비교부 (120') 및 보상부(130')를 포함한다. 도 3에서 참조부호 'Ca'로 나타낸 커패시터는 집적회로에 포함된 회로소자로써 본 실시예에 따른 보정회로부(100')의 보정 대상이 되는 회로소자(이하, '보정대상 커패시터'라 함)를 나타낸다.
테스트 회로부(110')는 복수개의 테스트 커패시터(Ca1, Ca2, Ca3)와 기준 커패시터(Cb)를 포함한다. 여기서, 테스트 커패시터(Ca1, Ca2, Ca3)는 보정대상 커패시터(Ca)와 그 소자값 및 산포가 동일하게 되도록 동일 공정에 의해 집적회로에 제작된다.
한편, 기준 커패시터(Cb)는 보정대상 커패시터(Ca)보다 공정 산포 및 온도 산포에 따른 영향을 적게 받거나 거의 받지 않는 MOS 커패시터 또는 칩(chip) 커패시터 등을 이용할 수 있으며, 보정대상 커패시터(Ca)에 대해서 제작자가 원하는 용량값과 동일한 용량값을 가지도록 제작하는 것이 바람직하다.
테스트 회로부(110')는 제1 및 제2 테스트 커패시터(Ca1, Ca2)로 이루어진 제1 전압분배부(111')와 제3 테스트 커패시터(Ca3)와 기준 커패시터(Cb)로 이루어진 제2 전압분배부(112')로 구분할 수 있다. 보정회로부(100')의 동작 중에 테스트 전압(Vt)은 제1 전압분배부(111')와 제2 전압분배부(112')에 동일하게 인가된다. 여기서, 제1 및 제2 전압분배부(111', 112')는 커패시터로 구성되므로 테스트 전압(Vt)을 교류로 인가하는 것이 바람직하다.
제1 및 제2 테스트 커패시터(Ca1, Ca2)의 접속점에서 출력되는 제1 전압 신호(Va)는 크기가 0.5Vt가 되고 변동되지 않는다. 이에 반하여, 제3 테스트 커패시터 (Ca3)와 기준 커패시터(Cb)의 접속점에서 출력되는 제2 전압 신호(Vb)는 제3 테스트 커패시터(Ca3)의 산포에 따라 변동된다.
도 2의 실시예에서는 Vb가 Va보다 큰 경우 제3 테스트 저항소자(Ra3)의 저항값이 기준 저항소자(Rb)보다 작으나, 도 3의 실시예에서는 제3 테스트 커패시터(Ca3)의 용량값이 기준 커패시터(Cb)보다 크게 된다.
비교부(120')는 테스트 회로부(110)에서 출력되는 제1 및 제2 전압 신호(Va, Vb)를 입력받아 비교한 후 크기 차를 소정 단계로 구분하고 각 단계에 대응하는 디지털 제어신호(CONTsw)를 출력할 수 있다. 본 실시예에서, 제1 및 제2 전압 신호(Va, Vb)는 교류이므로 피크 검출기(미도시)를 통해 검출된 제1 및 제2 전압 신호(Va, Vb)의 피크 전압값이 비교부(120')에 입력되도록 구현하는 것이 바람직하다.
보상부(130')는 복수개의 스위치(SW0, SW1, SW2, SW3, SW4, SW5)와 복수개의 보상 커패시터(C++, C+, C-, C--)를 포함한다.
복수개의 스위치(SW0, SW1, SW2, SW3, SW4, SW5)는 비교부(120')에서 출력되는 디지털 제어신호(CONTsw)에 따라 선택적으로 온오프되어, 보상 커패시터들(C++, C+, C-, C--)을 보정대상 커패시터(Ca)와 직병렬로 연결시킨다.
보상 커패시터들(C++, C+, C-, C--)은 복수개의 스위치(SW0, SW1, SW2, SW3, SW4, SW5)의 온오프에 따라 보정대상 커패시터(Ca)와 직병렬로 연결됨으로써 보정대상 저항소자(Ca)의 산포를 보정한다.
예를 들어, 보상 커패시터들(C++, C+, C-, C--)은 보정대상 커패시터(Ca)가 집적회로의 다른 회로소자와 연결되는 접속점(A, B)사이에서 보정대상 커패시터 (Ca)와 직병렬로 연결되어, 접속점(A, B)사이의 용량값을 증감시킴으로써 보정대상 커패시터(Ca)의 산포를 보정할 수 있다.
여기서, C++ > C+이고, C- > C--라고 가정하면, SW3, SW1, SW0, SW2, SW4가 온되는 순서대로 접속접(A,B)사이의 용량값이 작게 된다. 즉, 스위치 SW3가 온된 경우 C--와 Ca가 직렬로 연결되어 접속접(A,B)사이의 용량값이 가장 작게 되며, 스위치 SW4가 온된 경우에는 C--와 Ca가 병렬로 연결되어 접속접(A,B)사이의 용량값이 가장 크게 된다.
도 2 및 도 3의 실시예에서 보정회로부(110, 110')는 보정대상 회로소자의 산포 보정을 5단계로 나누어 수행하는 경우에 대해 설명하였으나, 이에 한정되는 것은 아니며 보다 정확한 산포 보정을 위해서 보다 많은 스위치와 보상 회로소자들을 이용하여 보상부(130, 130')를 구성할 수 있다. 또한, 도 2 및 도 3의 실시예에서는 보정대상 회로소자가 저항 및 커패시터인 경우를 예를 들어 설명하였으나 이에 한정되는 것은 아니다.
도 4는 도 3의 테스트 회로부의 또 다른 실시예를 나타내는 회로도이다.
도 4를 참조하면, 테스트 회로부(110")는 2개의 테스트 커패시터(Ca1, Ca2)와 2개의 기준 저항소자(Rb1, Rb2)로 이루어질 수 있다. 제1 테스트 커패시터(Ca1)와 제1 기준 저항소자(Rb1)는 로우패스필터(111")를 구성하고, 제2 테스트 커패시터(Ca2)와 제2 기준 저항소자(Rb2)는 하이패스필터(112")를 구성한다.
본 실시예에서는 커패시터의 용량값이 변할 경우 로우패스필터와 하이패스필터의 차단 주파수가 변하는 것을 이용하여 보정대상 회로소자의 산포 정도를 측정 한다.
전압(Vt)은 제1 및 제2 테스트 커패시터(Ca1, Ca2)에 산포가 없을 때 로우패스필터(111")와 하이패스필터(112")의 차단 주파수에 해당하는 주파수를 가지며, 로우패스필터(111")와 하이패스필터(112")에 공통으로 주파수 변동없이 인가된다.
제1 및 제2 테스트 커패시터(Ca1, Ca2)에 산포가 없으면(보정대상 커패시터에 산포가 없으면), 하이패스필터(112")와 로우패스필터(111")에서 출력되는 전압신호의 크기는 같다.
한편, 공정 산포 또는 온도 산포에 따라 보정대상 커패시터(Ca)의 용량값이 원하는 값보다 크게 되면 산포가 발생하지 않을 때보다 필터들(111",112")의 차단 주파수가 낮아지게 된다. 따라서, 하이패스필터(112")에서 출력되는 전압신호의 크기가 로우패스필터(111")에서 출력되는 전압신호보다 크게 된다.
반대로, 공정 산포 또는 온도 산포에 따라 보정대상 커패시터의 용량값이 원하는 값보다 작게 되면, 하이패스필터(112")에서 출력되는 전압신호의 크기가 로우패스필터(111")에서 출력되는 전압신호보다 작게 된다.
따라서, 비교부(120')는 하이패스필터(112")와 로우패스필터(111")에서 출력되는 전압신호(Va, Vb)의 크기 차에 대응하는 제어신호(CONTsw)를 도 3에 도시한 실시예에서와 마찬가지로 보상부(130')로 출력한다. 이에 의해, 보상부(130')는 디지털 제어신호(CONTsw)에 따라 보상 커패시터들(C++, C+, C-, C--)을 보정대상 커패시터(Ca)와 직병렬로 연결시켜 공정 산포 또는 온도 산포를 보정하게 된다.
도 5는 본 발명의 일 실시예에 따른 도 2의 보정회로부의 산포 보정방법의 흐름도이다. 도 2 및 도 5를 참조하면, 먼저, 집적회로(미도시)에 전원이 인가되면 집적회로의 초기화가 수행되고(S510), 공정 산포 보정을 위해서 보정회로부(100)의 동작이 개시된다(S520).
다음으로, 전압(Vt)이 테스트 회로부(110)의 제1 및 제2 전압분배부(111, 112)에 인가되어 분배된다. 여기서, 제1 및 제2 테스트 저항소자(Ra1, Ra2)의 접속점에서 분배되어 검출되는 제1 전압신호(Va)와, 제3 테스트 저항소자(Ra3) 및 기준 저항소자(Rb)의 접속점에서 분배되어 검출되는 제2 전압신호(Vb)는 비교부(120)로 입력된다(S530).
이후, 비교부(120)는 제1 전압신호(Va) 및 제2 전압신호(Vb)의 크기를 비교하여 그 크기 차에 대응하는 디지털 제어신호(CONTsw)를 출력한다(S540).
다음으로, 보상부(130)는 비교부(120)에서 출력되는 디지털 제어신호(CONTsw)에 따라 보정대상 저항소자(Ra)의 공정 산포를 보정한다(S550).
보다 자세하게는, 비교부(120)에서 출력되는 디지털 제어신호(CONTsw)에 따라 복수개의 스위치(SW0, SW1, SW2, SW3, SW4)를 선택적으로 온오프시켜서(S551), 보상 회로소자(R++, R+, R-, R--)를 보정대상 저항소자(Ra)에 직병렬로 연결시켜 접속점(A, B)사이의 저항값을 증감시킴으로써 보정대상 저항소자(Ra)의 공정 산포를 보정한다(S553).
집적회로에 전원이 인가되면 본 발명에 따른 보정회로부(100)는 S520 단계 내지 S550 단계에 의해 보정대상 저항소자(Ra)의 공정 산포를 보정하고, 집적회로 전원이 오프될 때(S560-Y)까지 계속적으로 S530 단계 내지 S550 단계를 반복 수행 하여 집적회로 동작 중에 발생하는 보정대상 저항소자(Ra)의 온도 산포를 보정할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 회로소자의 공정 산포 및 온도 산포를 소자 자체에 대해서 검출할 수 있으므로 보다 정확한 산포 보정을 할 수 있는 장점이 있다.
또한, 산포 보정이 집적회로 내에서 수행되기 때문에 종래에 비하여 산포 보정에 소요되는 시간을 단축할 수 있으며, 외부의 보정회로와 통신을 하기 위한 모뎀 등이 필요없게 되어 집적회로를 간단하게 구현할 수 있는 장점이 있다.
또한, 집적회로 동작 중에 발생하는 열에 따른 회로소자의 온도 산포를 보정할 수 있게 되어 집적회로가 보다 정확하게 동작할 수 있는 장점이 있다.
이상에서는 본 발명의 바람직한 실시예에 대해서 도시하고 설명하였으나, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.

Claims (9)

  1. 복수개의 회로소자로 구성된 집적회로에 있어서,
    상기 복수개의 회로소자 중에서 산포 보정대상 회로소자와 동일한 소자값 및 산포를 가지는 복수개의 테스트 회로소자와, 상기 보정대상 회로소자보다 산포가 작은 하나 이상의 기준 회로소자로 이루어진 테스트 회로부;
    상기 테스트 회로부에서 검출되는 소정의 제1 신호 및 제2 신호의 크기 차를 구하는 비교부; 및,
    상기 비교부에서 구해진 상기 제1 신호와 제2 신호의 크기 차에 따라 상기 검출대상 회로소자의 산포를 보정하는 보상부; 를 포함하는 집적회로.
  2. 제 1 항에 있어서, 상기 테스트 회로부는,
    상기 복수개의 테스트 회로소자 중에서 제1 테스트 회로소자와 제2 테스트 회로소자가 직렬로 연결되는 제1 전압 분배부 및, 상기 복수개의 테스트 회로소자 중에서 제3 테스트 회로소자와 상기 기준 회로소자가 직렬로 연결되는 제2 전압 분배부로 구성되며, 상기 제1 전압 분배부와 제2 전압 분배부는 동일한 크기의 전압이 인가되는 것을 특징으로 하는 집적회로.
  3. 제 2 항에 있어서,
    상기 제1 신호는 상기 제1 테스트 회로소자와 상기 제2 테스트 회로소자의 접속점에서 검출되고, 상기 제2 신호는 상기 제3 테스트 회로소자와 상기 기준 회로소자의 접속점에서 검출되는 것을 특징으로 하는 집적회로.
  4. 제 3 항에 있어서, 상기 비교부는,
    상기 검출된 제1 신호와 제2 신호의 크기 차에 대응하는 디지털 제어신호를 출력하는 것을 특징으로 하는 집적회로.
  5. 제 4 항에 있어서, 상기 보상부는,
    상기 비교부에서 출력된 디지털 제어신호에 따라 선택적으로 온오프되는 복수개의 스위치; 및,
    상기 복수개의 스위치의 온오프에 따라 상기 보정대상 회로소자와 직렬연결되거나 병렬연결되어 상기 보정대상 회로소자의 산포를 보정하는 복수개의 보상 회로소자; 를 포함하는 것을 특징으로 하는 집적회로.
  6. 복수개의 회로소자로 구성된 집적회로의 산포 보정방법에 있어서,
    (a) 상기 복수개의 회로소자 중에서 산포 보정대상 회로소자와 동일한 소자값 및 산포를 가지는 복수개의 테스트 회로소자와, 상기 보정대상 회로소자보다 산포가 작은 하나 이상의 기준 회로소자로 이루어진 테스트 회로부를 동작하여 소정의 제1 신호 및 제2 신호를 검출하는 단계;
    (b) 상기 검출된 제1 신호와 제2 신호의 크기 차에 대응하는 디지털 제어신호를 출력하는 단계; 및,
    (c) 상기 출력된 디지털 제어신호에 따라 상기 보정대상 회로소자의 산포를 보정하는 단계; 를 포함하는 것을 특징으로 하는 집적회로의 산포 보정방법.
  7. 제 6 항에 있어서, 상기 테스트 회로부는,
    상기 복수개의 테스트 회로소자 중에서 제1 테스트 회로소자와 제2 테스트 회로소자가 직렬로 연결되는 제1 전압 분배부 및, 상기 복수개의 테스트 회로소자 중에서 제3 테스트 회로소자와 상기 기준 회로소자가 직렬로 연결되는 제2 전압 분배부를 포함하며, 상기 제1 전압 분배부와 제2 전압 분배부는 동일한 크기의 전압이 인가되는 것을 특징으로 하는 집적회로의 산포 보정방법.
  8. 제 7 항에 있어서,
    상기 제1 신호는 상기 제1 테스트 회로소자와 상기 제2 테스트 회로소자의 접속점에서 검출되고, 상기 제2 신호는 상기 제3 테스트 회로소자와 상기 기준 회로소자의 접속점에서 검출되는 것을 특징으로 하는 집적회로의 산포 보정방법.
  9. 제 8 항에 있어서,
    (d) 상기 보정대상 회로소자의 산포를 보정하는 단계는,
    (d-1) 상기 출력된 디지털 제어신호에 따라 복수개의 스위치를 선택적으로 온오프하는 단계; 및,
    (d-2) 상기 복수개의 스위치의 온오프에 따라 복수개의 보상 회로소자를 상기 보정대상 회로소자와 직렬연결하거나 병렬연결하여 상기 보정대상 회로소자의 산포를 보정하는 단계; 를 포함하는 것을 특징으로 하는 집적회로의 산포 보정방법.
KR1020050099899A 2005-10-21 2005-10-21 회로소자의 공정 및 온도변화에 따른 산포를 자동으로보정할 수 있는 집적회로 및 방법 KR100709353B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050099899A KR100709353B1 (ko) 2005-10-21 2005-10-21 회로소자의 공정 및 온도변화에 따른 산포를 자동으로보정할 수 있는 집적회로 및 방법
US11/437,649 US7671661B2 (en) 2005-10-21 2006-05-22 Integrated circuit and method for automatically tuning process and temperature variations
JP2006287400A JP2007116176A (ja) 2005-10-21 2006-10-23 回路素子の工程ばらつきおよび温度ばらつきを自動に補正できる集積回路およびその方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050099899A KR100709353B1 (ko) 2005-10-21 2005-10-21 회로소자의 공정 및 온도변화에 따른 산포를 자동으로보정할 수 있는 집적회로 및 방법

Publications (1)

Publication Number Publication Date
KR100709353B1 true KR100709353B1 (ko) 2007-04-20

Family

ID=37984757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050099899A KR100709353B1 (ko) 2005-10-21 2005-10-21 회로소자의 공정 및 온도변화에 따른 산포를 자동으로보정할 수 있는 집적회로 및 방법

Country Status (3)

Country Link
US (1) US7671661B2 (ko)
JP (1) JP2007116176A (ko)
KR (1) KR100709353B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10520961B2 (en) 2017-12-15 2019-12-31 SK Hynix Inc. Reference voltage generator
CN113376465A (zh) * 2021-06-16 2021-09-10 桂林电力电容器有限责任公司 一种测试金属化膜电容器元件载流性能的电路及测试方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2099264A1 (fr) 2008-03-03 2009-09-09 Delphi Technologies, Inc. Plaquette à circuit imprimé avec thermocouple
CN201440221U (zh) * 2009-05-21 2010-04-21 鸿富锦精密工业（深圳）有限公司 双路温控电路
US8362870B2 (en) * 2009-11-10 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Impedance calibration circuit with uniform step heights
US8918067B2 (en) * 2010-05-05 2014-12-23 Silicon Laboratories Inc. Servo loop for quality-factor compensation in a capacitor array
KR102626858B1 (ko) * 2016-11-02 2024-01-19 삼성전자주식회사 전송 선로의 전파 지연 시간을 측정하기 위한 테스트 시스템
JP7410260B1 (ja) 2022-11-29 2024-01-09 東友科技股▲ふん▼有限公司 光電素子の特性差の補償方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335591A (ja) 1997-06-04 1998-12-18 Nec Corp 半導体集積回路の性能ばらつき補償方法および回路
KR20010022491A (ko) * 1997-07-31 2001-03-15 오쿠모토 리차드 온도에 의해 유도되는 집적 회로의 지연 변동을 보상하기위한 시스템
KR20010076727A (ko) * 2000-01-27 2001-08-16 김덕중 모스펫의 산포 관리를 위한 테스트 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281906A (en) * 1991-10-29 1994-01-25 Lattice Semiconductor Corporation Tunable voltage reference circuit to provide an output voltage with a predetermined temperature coefficient independent of variation in supply voltage
JPH05315546A (ja) 1992-05-14 1993-11-26 Nec Kyushu Ltd 半導体集積回路
JPH08274581A (ja) 1995-03-30 1996-10-18 Matsushita Electric Ind Co Ltd アナログフィルター
US6373266B1 (en) * 2000-03-31 2002-04-16 Agere Systems Guardian Corp. Apparatus and method for determining process width variations in integrated circuits
US6862714B2 (en) * 2002-04-19 2005-03-01 Intel Corporation Accurately tuning resistors
US7196567B2 (en) * 2004-12-20 2007-03-27 Rambus Inc. Systems and methods for controlling termination resistance values for a plurality of communication channels
US7646236B2 (en) * 2006-04-07 2010-01-12 Qualcomm Incorporated Method and apparatus for tuning resistors and capacitors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335591A (ja) 1997-06-04 1998-12-18 Nec Corp 半導体集積回路の性能ばらつき補償方法および回路
KR20010022491A (ko) * 1997-07-31 2001-03-15 오쿠모토 리차드 온도에 의해 유도되는 집적 회로의 지연 변동을 보상하기위한 시스템
KR20010076727A (ko) * 2000-01-27 2001-08-16 김덕중 모스펫의 산포 관리를 위한 테스트 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10520961B2 (en) 2017-12-15 2019-12-31 SK Hynix Inc. Reference voltage generator
CN113376465A (zh) * 2021-06-16 2021-09-10 桂林电力电容器有限责任公司 一种测试金属化膜电容器元件载流性能的电路及测试方法
CN113376465B (zh) * 2021-06-16 2024-04-26 桂林电力电容器有限责任公司 一种测试金属化膜电容器元件载流性能的电路及测试方法

Also Published As

Publication number Publication date
JP2007116176A (ja) 2007-05-10
US7671661B2 (en) 2010-03-02
US20070090870A1 (en) 2007-04-26

Similar Documents

Publication Publication Date Title
US7477098B2 (en) Method and apparatus for tuning an active filter
US7671661B2 (en) Integrated circuit and method for automatically tuning process and temperature variations
US10268226B1 (en) Voltage generating device and calibrating method thereof
US9379676B2 (en) Circuitry and methods for common-mode rejection calibration
US10686433B1 (en) Circuit operating speed detecting circuit
JP5071086B2 (ja) パッシブプローブ装置
CN106802195B (zh) 校准测量系统和方法
US5255975A (en) Low cost calibration system for frequency varying temperature sensing means for a thermostat
CN108023571A (zh) 一种校准电路和校准方法
US9459309B2 (en) Test device, semiconductor device and testing method thereof
US7944286B2 (en) Systems and methods for filter tuning using binary search algorithm
JP2008535316A (ja) デジタル時定数トラッキング技術及び装置
EP1106981A2 (en) Capacitive transducer
US12055418B2 (en) Method and sensor system with integrated calibration mechanism
US10411489B2 (en) Method and apparatus for controlling charging and discharging of capacitor module, and display apparatus
KR100633361B1 (ko) 튜닝 회로.
KR100879449B1 (ko) 정전 용량형 센서 칩 제조공정중 발생한 오차의 자동 보정을 구현하는 방법 및 회로
US7548129B2 (en) On-chip R-C time constant calibration
US9948279B1 (en) Electronic device capable of bandwidth compensation and method thereof
US20140176233A1 (en) Bandwidth Calibration for Filters
US10333522B2 (en) Selection of multiple configuration settings using a single configuration terminal
US10317443B2 (en) Integrated capacitance measurement
JP4844403B2 (ja) 半導体集積回路
US9817034B2 (en) Measuring device
JP5851316B2 (ja) 電圧検出装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130318

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee