[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100705824B1 - The Plasma Display Panel and Method of Manufacturing thereof - Google Patents

The Plasma Display Panel and Method of Manufacturing thereof Download PDF

Info

Publication number
KR100705824B1
KR100705824B1 KR1020050056605A KR20050056605A KR100705824B1 KR 100705824 B1 KR100705824 B1 KR 100705824B1 KR 1020050056605 A KR1020050056605 A KR 1020050056605A KR 20050056605 A KR20050056605 A KR 20050056605A KR 100705824 B1 KR100705824 B1 KR 100705824B1
Authority
KR
South Korea
Prior art keywords
electrode
sustain
scan
address
plasma display
Prior art date
Application number
KR1020050056605A
Other languages
Korean (ko)
Other versions
KR20070000932A (en
Inventor
김우태
최광열
최성천
백동기
임종래
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050056605A priority Critical patent/KR100705824B1/en
Publication of KR20070000932A publication Critical patent/KR20070000932A/en
Application granted granted Critical
Publication of KR100705824B1 publication Critical patent/KR100705824B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/26Address electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/14AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided only on one side of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/26Address electrodes
    • H01J2211/265Shape, e.g. cross section or pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 표시 패널 및 그 제조방법에 관한 것이다. 본 발명의 플라즈마 표시 패널은, 전면 글라스 상에 형성된 어드레스 전극과; 어드레스 전극을 덮는 제1 상부유전체층과; 제1 유전체층 상부에 형성된 스캔 전극과 서스테인 전극; 및 스캔 전극과 서스테인 전극을 덮는 제2 상부유전체층을 포함하되, 어드레스 전극은 스캔 전극과 서스테인 전극의 각각에 대응하도록 형성된다. 이때, 어드레스 전극은 스캔 전극과 서스테인 전극의 각각의 폭 보다 작게 형성되는 것을 특징으로 한다. 이와 같이, 전면 패널에 어드레스 전극을 형성하므로써, 형광체의 열화로 인한 기판의 손상과, 형광체의 수명 감소를 방지하는 효과가 있다. 또한, 어드레스 전극을 스캔 전극과 서스테인 전극에 대응하도록 형성하므로써, 플라즈마 방전시에 개구율을 상승시키는 효과가 있다. 또한, 스캔 전극과 서스테인 전극의 형성시 고가의 투명전극을 사용하지 않으므로써, 플라즈마 표시 패널의 가격을 저감시키는 효과가 있다.The present invention relates to a plasma display panel and a method of manufacturing the same. A plasma display panel of the present invention comprises: an address electrode formed on a front glass; A first upper dielectric layer covering the address electrode; A scan electrode and a sustain electrode formed on the first dielectric layer; And a second upper dielectric layer covering the scan electrode and the sustain electrode, wherein the address electrode is formed to correspond to each of the scan electrode and the sustain electrode. In this case, the address electrode may be formed smaller than the width of each of the scan electrode and the sustain electrode. Thus, by forming the address electrode on the front panel, there is an effect of preventing damage to the substrate due to deterioration of the phosphor and reduction of the lifetime of the phosphor. In addition, since the address electrodes are formed so as to correspond to the scan electrodes and the sustain electrodes, there is an effect of increasing the aperture ratio during plasma discharge. In addition, there is an effect of reducing the price of the plasma display panel by not using an expensive transparent electrode when forming the scan electrode and the sustain electrode.

플라즈마 디스플레이 패널, PDP, 전면, 후면, 버스, 전극, 스캔, 서스테인 Plasma Display Panel, PDP, Front, Rear, Bus, Electrode, Scan, Sustain

Description

플라즈마 표시 패널 및 그 제조방법{The Plasma Display Panel and Method of Manufacturing thereof}Plasma Display Panel and Method of Manufacturing Technical Field

도 1은 종래의 플라즈마 표시 패널의 구조를 나타낸 사시도.1 is a perspective view showing the structure of a conventional plasma display panel.

도 2는 종래 플라즈마 표시 패널에서의 전극배열 구조를 나타낸 평면도.2 is a plan view showing an electrode array structure of a conventional plasma display panel.

도 3은 종래의 플라즈마 표시 패널에서 방전을 나타낸 측면도.3 is a side view showing a discharge in a conventional plasma display panel;

도 4는 종래의 다른 플라즈마 표시 패널의 전면 패널의 구조를 나타낸 사시도.4 is a perspective view showing the structure of a front panel of another conventional plasma display panel;

도 5는 본 발명의 플라즈마 표시 패널의 구조를 나타낸 사시도.5 is a perspective view showing the structure of a plasma display panel of the present invention;

도 6은 도 5의 전면 패널에 형성된 전극 구조를 나타낸 평면도.6 is a plan view illustrating an electrode structure formed on the front panel of FIG. 5.

도 7은 본 발명의 일실시예에 따른 플라즈마 표시 패널의 제조방법을 순차적으로 나타낸 순서도.7 is a flowchart sequentially illustrating a method of manufacturing a plasma display panel according to an embodiment of the present invention.

도 8은 본 발명의 일실시예에 따른 플라즈마 표시 패널의 전면 패널의 제조방법을 나타낸 공정도.8 is a flowchart illustrating a method of manufacturing a front panel of a plasma display panel according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

500 : 전면 패널 502 : 어드레스 전극500: front panel 502: address electrode

503 : 제1 상부유전체층 504 : 스캔 전극503: first upper dielectric layer 504: scan electrode

505 : 서스테인 전극 506 : 제2 상부유전체층505: sustain electrode 506: second upper dielectric layer

본 발명은 플라즈마 표시 패널 및 그 제조방법에 관한 것이다.The present invention relates to a plasma display panel and a method of manufacturing the same.

일반적으로 플라즈마 표시 패널은 전면 패널과 후면 패널 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 표시 패널의 일반적인 구조를 살펴보면 도 1과 같다.In general, a plasma display panel is a partition wall formed between a front panel and a rear panel to form one unit cell, and each cell includes neon (Ne), helium (He), or a mixture of neon and helium (Ne + He) and An inert gas containing the same main discharge gas and a small amount of xenon is filled. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. A general structure of such a plasma display panel is illustrated in FIG. 1.

도 1은 일반적인 플라즈마 표시 패널의 구조를 나타낸 사시도이다.1 is a perspective view illustrating a structure of a general plasma display panel.

도 1에 도시된 바와 같이, 플라즈마 표시 패널은 화상이 표시 되는 표시면인 전면 글라스(101)에 스캔 전극(102)과 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면 패널(100) 및 배면을 이루는 후면 글라스(111) 상에 전술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극(113)이 배열된 후면 패널(110)이 일정거리를 사이에 두고 평행하게 결합된다.As shown in FIG. 1, a plasma display panel includes a front panel including a plurality of sustain electrode pairs formed by pairing a scan electrode 102 and a sustain electrode 103 on a front glass 101, which is a display surface on which an image is displayed. The rear panel 110 on which the plurality of address electrodes 113 are arranged so as to intersect the plurality of sustain electrode pairs on the back glass 111 forming the back surface 100 and the rear surface is coupled in parallel with a predetermined distance therebetween. .

전면 패널(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102) 및 서스테 인 전극(103)이 쌍을 이뤄 포함된다.The front panel 100 is made of a scan electrode 102 and a sustain electrode 103, that is, a transparent electrode (a) formed of a transparent ITO material and a metal material to mutually discharge and maintain light emission of the cells in one discharge cell. The scan electrode 102 and the sustain electrode 103 provided as the bus electrode b are included in pairs.

이러한, 스캔 전극(102) 및 서스테인 전극(103)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체층(104)에 의해 덮혀지고, 상부 유전체층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.The scan electrode 102 and the sustain electrode 103 are covered by one or more upper dielectric layers 104 that limit the discharge current and insulate the electrode pairs, and facilitate discharge conditions on the upper dielectric layer 104 top surface. In order to do this, a protective layer 105 on which magnesium oxide (MgO) is deposited is formed.

후면 패널(110)은 후면 글라스(111) 상에 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다.The rear panel 110 is arranged on the rear glass 111 with a plurality of discharge spaces, that is, partitions 112 of a stripe type (or well type) for forming a discharge cell in parallel. In addition, a plurality of address electrodes 113 which perform address discharge to generate vacuum ultraviolet rays are arranged in parallel with the partition wall 112.

후면 패널(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 하부 유전체층(115)이 형성된다.On the upper side of the rear panel 110, R, G, and B phosphors 114 which emit visible light for image display during address discharge are coated. A lower dielectric layer 115 is formed between the address electrode 113 and the phosphor 114 to protect the address electrode 113.

이러한 구조를 갖는 플라즈마 표시 패널에서의 전극배열 구조를 살펴보면 도 2와 같다.An electrode array structure of the plasma display panel having such a structure is illustrated in FIG. 2.

도 2는 종래 플라즈마 표시 패널에서의 전극배열 구조를 나타낸 평면도이다.2 is a plan view illustrating an electrode array structure of a conventional plasma display panel.

도 2에 도시된 바와 같이, 플라즈마 표시 패널은 스캔 전극(Y1, Y2, Y3 ...... Ym)과 서스테인 전극(Z1, Z2, Z3 ...... Zm)이 나란히 배열되고, 이러한 스캔 전극과 서스테인 전극에 교차되도록 어드레스 전극(X1, X2, X3 ...... X(n-2), X(n-1), Xn)라인이 배열된다.As shown in FIG. 2, the plasma display panel includes scan electrodes Y 1 , Y 2 , Y 3 ..., M , and sustain electrodes Z 1 , Z 2 , Z 3 . Z m ) are arranged side by side and address electrodes (X 1 , X 2 , X 3 ... X (n-2) , X (n-1) , X n so as to intersect with the scan electrode and the sustain electrode ) . The lines are arranged.

이와 같이, 배열된 스캔 전극, 서스테인 전극 및 어드레스 전극이 교차하는 지점에 방전을 위한 방전셀이 형성된다.In this way, discharge cells for discharge are formed at points where the arranged scan electrodes, the sustain electrodes and the address electrodes intersect.

이와 같은 전극배열을 갖는 종래의 플라즈마 표시 패널에서 스캔 전극과 서스테인 전극간의 거리가 좁아 발광효율이 떨어지는 문제점이 있었다.In the conventional plasma display panel having such an electrode arrangement, the distance between the scan electrode and the sustain electrode is narrow, resulting in a low luminous efficiency.

이러한 문제점을 해결하기 위하여, 스캔 전극과 서스테인 전극간의 거리를 소정의 길이 만큼 길게 즉, 전극간의 갭(Gap)을 크게 형성하는 방법이 제안되었는데, 이를 롱 컬럼(Long Column) 구조라 한다.In order to solve this problem, a method of forming the distance between the scan electrode and the sustain electrode as long as a predetermined length, that is, to form a large gap between the electrodes has been proposed, which is called a long column structure.

이러한, 롱 컬럼 구조를 갖는 플라즈마 표시 패널에서 발생하는 방전을 살펴보면 도 3과 같다.The discharge generated in the plasma display panel having the long column structure is illustrated in FIG. 3.

도 3은 종래의 플라즈마 표시 패널에서 방전을 나타낸 측면도이다.3 is a side view illustrating a discharge in a conventional plasma display panel.

도 3에 도시된 바와 같이, 어드레스 전극(113)과 스캔 전극(102) 사이에 구동전압이 인가되면, 어드레스 전극(113)과 스캔 전극(102) 사이에 대향방전이 일어나서 상부구조의 보호층(105) 표면에 벽전하가 발생한다. 그리고 스캔 전극(102)과 서스테인 전극(103)에 서로 극성이 반대인 방전전압이 지속적으로 인가되는 과정을 통하여 어드레싱이 이루어진다.As shown in FIG. 3, when a driving voltage is applied between the address electrode 113 and the scan electrode 102, an opposite discharge occurs between the address electrode 113 and the scan electrode 102, thereby forming a protective layer of the upper structure. 105) Wall charges are generated on the surface. Addressing is performed through a process in which discharge voltages having opposite polarities are continuously applied to the scan electrode 102 and the sustain electrode 103.

이 후, 어드레스 전극(113)에 인가되던 구동전압이 차단되고, 스캔 전극(102)과 서스테인 전극(103)에 교번되게 인가되는 서스테인 펄스에 의하여 방전이 유지된다.Thereafter, the driving voltage applied to the address electrode 113 is cut off, and the discharge is maintained by the sustain pulse alternately applied to the scan electrode 102 and the sustain electrode 103.

이 때, 스캔 전극용 버스전극(102b)과 서스테인 전극용 버스전극(103b)에서 방전 유지전압이 인가되면, 스캔 전극(102)과 서스테인 전극(103) 위의 유전체층 (104)과 보호층(105) 표면의 방전공간에서 면방전이 일어난다.At this time, when the discharge sustain voltage is applied from the scan electrode bus electrode 102b and the sustain electrode bus electrode 103b, the dielectric layer 104 and the protective layer 105 on the scan electrode 102 and the sustain electrode 103 are applied. ) Surface discharge occurs in the discharge space on the surface.

그 결과, 방전공간의 불활성 가스로부터 자외선이 발생된다. 이 자외선에 의해 형광체(114)를 여기시키고, 발광된 형광체(114)에 의해 칼라(color) 표시가 이루어진다.As a result, ultraviolet rays are generated from the inert gas in the discharge space. The phosphor 114 is excited by the ultraviolet rays, and color display is performed by the emitted phosphor 114.

이와 같이 롱 컬럼 구조를 갖는 플라즈마 표시 패널에서는 스캔전극(102)과 서스테인 전극(103) 간의 갭이 크기 때문에 스캔전극(102)과 서스테인 전극(103) 간의 면방전이 발생되기 이전에, 어드레스 전극(113)과 스캔 전극(102) 사이에 대향방전이 먼저 발생한다.As described above, in the plasma display panel having the long column structure, since the gap between the scan electrode 102 and the sustain electrode 103 is large, before the surface discharge between the scan electrode 102 and the sustain electrode 103 occurs, the address electrode ( The counter discharge first occurs between the 113 and the scan electrode 102.

그러나, 이러한 대향방전으로 인해 형광체(114)가 열화되어 후면 글라스(111)의 손상이 야기되고, 형광체(114)의 균일도가 저하되는 현상으로 인해 대향방전을 이용하는 리셋의 균일도가 저하되는 원인이 된다.However, due to the opposite discharge, the phosphor 114 is deteriorated to cause damage to the rear glass 111, and the uniformity of the phosphor 114 is lowered, thereby causing a decrease in the uniformity of the reset using the opposite discharge. .

이러한 문제점을 해결하기 위하여 어드레스 전극을 전면 패널에 위치시키고 버스전극만으로 전극을 형성시킨 다른 플라즈마 표시 패널이 제안되었는데 이를 살펴보면 도 4와 같다.In order to solve this problem, another plasma display panel in which an address electrode is disposed on a front panel and an electrode is formed using only a bus electrode has been proposed.

도 4는 종래의 다른 플라즈마 표시 패널의 전면 패널의 구조를 나타낸 사시도이다.4 is a perspective view showing the structure of a front panel of another conventional plasma display panel.

도 4에 도시된 바와 같이, 종래의 플라즈마 디스플레이 전면 패널은 전면 글라스(400) 상부에 어드레스 전극(401)이 형성되고, 전술한 어드레스 전극(401)을 덮도록 제1 유전체층(404a)이 형성된다.As shown in FIG. 4, in the conventional plasma display front panel, an address electrode 401 is formed on the front glass 400, and a first dielectric layer 404a is formed to cover the address electrode 401 described above. .

또한, 제1 유전체층(404a) 상부에 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(403) 및 서스테인 전극(404)이 형성되고, 전술한 스캔 전극(403) 및 서스테인 전극(404)간의 방전전류를 제한하며, 전극 쌍 간을 절연시키기 위하여 제2 유전체층(404b)이 형성된다.In addition, a scan electrode 403 and a sustain electrode 404 formed of a transparent electrode a made of a transparent ITO material and a bus electrode b made of a metal material are formed on the first dielectric layer 404 a. A second dielectric layer 404b is formed to limit the discharge current between one scan electrode 403 and the sustain electrode 404 and to insulate the pair of electrodes.

전술한 제2 유전체층(404b) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(Mgo)을 증착한 보호층(405)이 형성된다.On the upper surface of the second dielectric layer 404b, a protective layer 405 on which magnesium oxide (Mgo) is deposited is formed to facilitate discharge conditions.

그러나, 종래의 플라즈마 디스플레이 3전극 면방전 전면 패널의 구조는 전면 패널의 유효화면에 어드레스 전극(401)과 스캔용 버스전극(402b) 및 서스테인용 버스전극(403b)의 패턴면적이 넓게 형성되므로, 플라즈마 방전시에 개구율이 떨어지는 문제점이 발생한다.However, in the structure of the conventional plasma display 3-electrode surface discharge front panel, since the pattern area of the address electrode 401, the scan bus electrode 402b and the sustain bus electrode 403b is formed on the effective screen of the front panel, The problem that the aperture ratio drops during plasma discharge occurs.

또한, 스캔 전극(402)과 서스테인 전극(403)의 투명전극(a)은 고가의 ITO를 사용하므로써 플라즈마 표시 패널의 가격을 상승시키는 원인이 된다.In addition, the transparent electrodes a of the scan electrodes 402 and the sustain electrodes 403 cause expensive prices of the plasma display panel by using expensive ITO.

따라서 본 발명은 전면 패널에 버스전극에 대응되도록 어드레스 전극을 형성한 플라즈마 표시 패널 및 그 제조방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a plasma display panel in which an address electrode is formed on a front panel so as to correspond to a bus electrode, and a method of manufacturing the same.

이와 같은 본 발명의 목적을 달성하기 위한 플라즈마 표시 패널은, 전면 글라스 상에 형성된 어드레스 전극과; 어드레스 전극을 덮는 제1 상부유전체층과; 제1 유전체층 상부에 형성된 스캔 전극과 서스테인 전극; 및 스캔 전극과 서스테인 전극을 덮는 제2 상부유전체층을 포함하되, 어드레스 전극은 스캔 전극과 서스테인 전극의 각각에 대응하도록 형성된다.A plasma display panel for achieving the object of the present invention comprises an address electrode formed on the front glass; A first upper dielectric layer covering the address electrode; A scan electrode and a sustain electrode formed on the first dielectric layer; And a second upper dielectric layer covering the scan electrode and the sustain electrode, wherein the address electrode is formed to correspond to each of the scan electrode and the sustain electrode.

이때, 어드레스 전극은 스캔 전극과 서스테인 전극의 각각의 폭 보다 작게 형성되는 것을 특징으로 한다.In this case, the address electrode may be formed smaller than the width of each of the scan electrode and the sustain electrode.

또한, 스캔 전극과 서스테인 전극은 금속전극으로 형성되는 것을 특징으로 한다.In addition, the scan electrode and the sustain electrode may be formed of a metal electrode.

또한, 본 발명에 의한 플라즈마 표시 패널의 제조 방법은, (a) 전면 글라스 상에 어드레스 전극을 형성하는 단계; (b) 어드레스 전극 상에 제1 상부유전체층을 형성하는 단계; (c) 제1 상부유전체층 상부에 스캔 전극과 서스테인 전극을 형성하는 단계; 및 (d) 스캔 전극과 서스테인 전극 상에 제2 상부유전체층을 형성하는 단계를 포함하고, 어드레스 전극은 스캔 전극과 서스테인 전극의 각각에 대응하도록 형성되는 것을 특징으로 한다.In addition, the method of manufacturing a plasma display panel according to the present invention includes the steps of: (a) forming an address electrode on the front glass; (b) forming a first upper dielectric layer on the address electrode; (c) forming a scan electrode and a sustain electrode on the first upper dielectric layer; And (d) forming a second upper dielectric layer on the scan electrode and the sustain electrode, wherein the address electrode is formed to correspond to each of the scan electrode and the sustain electrode.

이때, 어드레스 전극은 스캔 전극과 서스테인 전극의 각각의 폭 보다 작게 형성되는 것을 특징으로 한다.In this case, the address electrode may be formed smaller than the width of each of the scan electrode and the sustain electrode.

이러한, 스캔 전극과 서스테인 전극은 금속전극으로 형성되는 것을 특징으로 한다.The scan electrode and the sustain electrode are formed of a metal electrode.

이하, 본 발명의 바람직한 실시예에 따른 플라즈마 표시 패널 및 그 제조방법을 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, a plasma display panel and a method of manufacturing the same according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명의 플라즈마 표시 패널의 구조를 나타낸 사시도이다.5 is a perspective view showing the structure of the plasma display panel of the present invention.

도 5에 도시된 바와 같이, 본 발명의 플라즈마 표시 패널(10)은 전면 패널(500)과 후면 패널(510)을 포함하여 이루어진다.As shown in FIG. 5, the plasma display panel 10 of the present invention includes a front panel 500 and a rear panel 510.

먼저, 전면 패널(500)은 어드레스 전극(502), 제1 상부유전체층(503), 스캔 전극(504), 서스테인 전극(505), 제2 상부유전체층(506) 및 보호층(507)을 포함하여 이루어진다.First, the front panel 500 includes an address electrode 502, a first upper dielectric layer 503, a scan electrode 504, a sustain electrode 505, a second upper dielectric layer 506, and a protective layer 507. Is done.

여기서, 어드레스 전극(502)은 전면 글라스(501) 상에 형성되어 어드레스 방전을 수행하여 진공자외선을 발생시킨다.Here, the address electrode 502 is formed on the front glass 501 to generate an address ultraviolet discharge to generate a vacuum ultraviolet ray.

제1 상부유전체층(503)은 어드레스 전극(502) 상에 도포도어 어드레스 전극(502)을 보호한다.The first upper dielectric layer 503 protects the coating door address electrode 502 on the address electrode 502.

스캔 전극(504) 및 서스테인 전극(505)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위해 금속재질로 제작된다.The scan electrode 504 and the sustain electrode 505 are made of a metal material to mutually discharge in one discharge cell and maintain light emission of the cell.

제2 상부유전체층(506)은 스캔 전극(504) 및 서스테인 전극(505)의 방전 전류를 제한하며 전극 쌍 간을 절연시킨다.The second upper dielectric layer 506 limits the discharge current of the scan electrode 504 and the sustain electrode 505 and insulates the electrode pairs.

보호층(507)은 제2 상부 유전체층(506)의 상면에서 방전 조건을 용이하게 하는 산화마그네슘(MgO)이 증착되어 형성된다.The protective layer 507 is formed by depositing magnesium oxide (MgO) on the upper surface of the second upper dielectric layer 506 to facilitate discharge conditions.

또한, 후면 패널(510)은 하부 유전체층(512), 격벽(513) 및 형광체(514)를 포함하여 이루어진다.In addition, the rear panel 510 includes a lower dielectric layer 512, a partition 513, and a phosphor 514.

하부 유전체층(512)은 후면 글라스(511) 상에 도포된다.The lower dielectric layer 512 is applied on the back glass 511.

격벽(513)은 후면 글라스(511) 상에서 R(적색), G(녹색), B(청색) 각 색을 내는 형광체의 분리를 위하여 형성되어, 방전셀 간의 전기적, 광학적 크로스토크(Crosstalk)를 방지한다.The partition wall 513 is formed on the rear glass 511 to separate phosphors of R (red), G (green), and B (blue) colors, thereby preventing electrical and optical crosstalk between discharge cells. do.

R, G, B 형광체(514)는 격벽(513)이 구획한 방전셀 내에 각각 도포되고, 어드레스 방전시 화상표시를 위한 가시광선을 방출한다.The R, G, and B phosphors 514 are respectively applied in the discharge cells partitioned by the partition walls 513, and emit visible light for image display during address discharge.

이와 같이 구성되는 플라즈마 표시 패널에서 전면 패널을 좀 더 상세히 살펴보면 도 6과 같다.The front panel of the plasma display panel configured as described above will be described in more detail with reference to FIG. 6.

도 6은 도 5의 전면 패널에 형성된 전극 구조를 나타낸 평면도이다.6 is a plan view illustrating an electrode structure formed on the front panel of FIG. 5.

도 6에 도시된 바와 같이, 스캔 전극(504)과 서스테인 전극(505)은 ITO 로 형성되는 투명전극을 사용하지 않고, 금속재질의 버스 전극만을 사용하는 ITOless이다. 버스 전극만으로 이루어진 스캔 전극(504)과 서스테인 전극(505)은 하나의 방전 셀 내에 복수 개의 전극 라인으로 형성된다. 복수 개의 전극 라인으로 형성된 스캔 전극(504)과 서스테인 전극(505)은 전기적으로 서로 연결된 펜스 타입(Fence type) 전극 구조를 갖는다.As shown in FIG. 6, the scan electrode 504 and the sustain electrode 505 are ITOless using only a bus electrode made of metal, without using a transparent electrode formed of ITO. The scan electrode 504 and the sustain electrode 505 made of only the bus electrodes are formed of a plurality of electrode lines in one discharge cell. The scan electrode 504 and the sustain electrode 505 formed of a plurality of electrode lines have a fence type electrode structure electrically connected to each other.

이와 같이, 버스 전극으로만 형성된 스캔 전극(504)과 서스테인 전극(505)은 개구율을 높이기 위해 소정의 패턴이 형성되고, 어드레스 전극(502)이 스캔 전극(504)과 서스테인 전극(505)에 대응되도록 위치된다. 예컨대, 어드레스 전극(502)의 면적을 스캔 전극(504)과 서스테인 전극(505)의 면적보다 작게 형성시킴으로써 플라즈마 방전시에 개구율을 향상된다.As described above, the scan electrode 504 and the sustain electrode 505 formed only of the bus electrode are formed with a predetermined pattern to increase the aperture ratio, and the address electrode 502 corresponds to the scan electrode 504 and the sustain electrode 505. To be located. For example, by forming the area of the address electrode 502 smaller than the area of the scan electrode 504 and the sustain electrode 505, the aperture ratio is improved during plasma discharge.

또한, 고가의 투명 전극을 사용하지 않으므로써 제조 비용을 절감할 수 있다.In addition, manufacturing cost can be reduced by not using an expensive transparent electrode.

이와 같은 플라즈마 표시 패널의 제조방법을 살펴보면 도 7과 같다.A method of manufacturing the plasma display panel is described with reference to FIG. 7.

도 7은 본 발명의 일실시예에 따른 플라즈마 표시 패널의 제조방법을 순차적으로 나타낸 순서도이다.7 is a flowchart sequentially illustrating a method of manufacturing a plasma display panel according to an embodiment of the present invention.

도 7에 도시된 바와 같이, 플라즈마 디스플레이 패널의 제조방법은 전면 패널 제조과정(S700~S705), 후면 패널의 제조과정(S710~S712), 합착(S720)을 포함하여 이루어진다.As shown in FIG. 7, the manufacturing method of the plasma display panel includes a front panel manufacturing process (S700 ˜ S705), a rear panel manufacturing process (S710 ˜ S712), and a bonding process (S720).

먼저, 전면 패널의 제조과정을 살펴 보면, 전면 글라스를 준비한 후(S700), 전면 글라스 상부에 복수의 어드레스 전극을 형성한다(S701). 이 후, 어드레스 전극 상부에 제1 상부유전체층을 형성하고(S702), 제1 상부유전체층의 상부에 금속재질로 된 유지전극쌍을 형성한다(S703).First, looking at the manufacturing process of the front panel, after preparing the front glass (S700), a plurality of address electrodes are formed on the front glass (S701). Thereafter, a first upper dielectric layer is formed over the address electrode (S702), and a sustain electrode pair made of metal is formed over the first upper dielectric layer (S703).

이 후, 유지전극쌍을 덮도록 제2 상부유전체층을 형성하고(S704), 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층을 형성한다(S705).Thereafter, a second upper dielectric layer is formed to cover the sustain electrode pair (S704), and a protective layer formed by depositing magnesium oxide (MgO) is formed to facilitate discharge conditions (S705).

이와 함께, 후면 패널의 제조과정을 살펴 보면, 후면 글라스를 준비한 후(S710), 후면 글라스 상부에 복수개의 격벽을 형성한다(S711). 이와 같이 구획된 격벽간의 방전공간에 R, G, B 형광체를 도포한다(S712).In addition, looking at the manufacturing process of the rear panel, after preparing the rear glass (S710), a plurality of partitions are formed on the rear glass (S711). In this way, R, G, and B phosphors are coated in the discharge space between the partition walls partitioned (S712).

이와 같이 제조된 전면 패널과 후면 패널은 서로 합착되어 플라즈마 디스플레이 패널이 형성된다(S720).The front panel and the rear panel manufactured as described above are bonded to each other to form a plasma display panel (S720).

여기서, 전술한 플라즈마 표시 패널의 제조방법에 있어서, 전면 패널 제조시의 공정을 더욱 자세하게 살펴보면 도 8과 같다.Here, in the above-described method of manufacturing the plasma display panel, the process of manufacturing the front panel will be described in more detail with reference to FIG. 8.

도 8은 본 발명의 일실시예에 따른 플라즈마 표시 패널의 전면 패널의 제조방법을 나타낸 공정도이다.8 is a flowchart illustrating a method of manufacturing a front panel of a plasma display panel according to an exemplary embodiment of the present invention.

도 8에 도시된 바와 같이, 플라즈마 표시 패널의 전면 패널의 제조방법은 전면 글라스 상에 어드레스 전극을 형성하는 단계; 어드레스 전극 상에 제1 상부유전체층을 형성하는 단계; 제1 상부유전체층 상부에 스캔 전극과 서스테인 전극을 형성하는 단계; 및 스캔 전극과 서스테인 전극 상에 제2 상부유전체층을 형성하는 단계를 포함하여 이루어진다.As shown in FIG. 8, a method of manufacturing a front panel of a plasma display panel includes forming an address electrode on a front glass; Forming a first upper dielectric layer on the address electrode; Forming a scan electrode and a sustain electrode on the first upper dielectric layer; And forming a second upper dielectric layer on the scan electrode and the sustain electrode.

이때, 어드레스 전극은 스캔 전극과 서스테인 전극에 대응하도록 형성된다.In this case, the address electrode is formed to correspond to the scan electrode and the sustain electrode.

이와 같이 이루어지는 플라즈마 표시 패널의 전면 패널의 제조방법을 좀 더 상세히 살펴보면 다음과 같다.Looking at the manufacturing method of the front panel of the plasma display panel made in this way in more detail as follows.

먼저, (a) 단계에서는 전면 글라스(501) 상부에 금속 재질의 어드레스 전극(502)이 스캔 전극(504)과 서스테인 전극(505)에 대응되도록 형성된다. 예컨대, 어드레스 전극은 스캔 전극과 서스테인 전극 보다 작게 형성한다.First, in step (a), a metal address electrode 502 is formed on the front glass 501 to correspond to the scan electrode 504 and the sustain electrode 505. For example, the address electrode is formed smaller than the scan electrode and the sustain electrode.

이 후, (b) 단계에서는 어드레스 전극(502)을 덮도록 제1 상부유전체층(503)을 형성한다.Thereafter, in step (b), the first upper dielectric layer 503 is formed to cover the address electrode 502.

이러한, 제1 상부유전체층(503)을 형성하는 방법의 일례를 살펴보면, 유전체 유리 페이스트를 도포하여 건조한 후, 약 500℃ ~ 600℃의 온도로 소성하여 제1 상부유전체층(503)을 형성한다.As an example of a method of forming the first upper dielectric layer 503, the dielectric glass paste is coated and dried, and then fired at a temperature of about 500 ° C. to 600 ° C. to form the first upper dielectric layer 503.

이 후, (c) 단계에서는 버스 전극으로된 스캔 전극(504)과 서스테인 전극(505)을 형성하기 위해 은(Ag) 페이스트(600)를 도포하여 인쇄한 후 건조하고, 소정의 패턴이 형성된 포토 마스크(601)를 도포된 은(Ag) 페이스트(600) 상부에 올려놓고 노광한다.Thereafter, in step (c), the silver (Ag) paste 600 is coated and printed to form a scan electrode 504 and a sustain electrode 505 serving as a bus electrode, and then dried and a photo having a predetermined pattern formed thereon. The mask 601 is placed on the coated silver (Ag) paste 600 and exposed.

이러한, 노광공정을 거친 이 후, (d) 단계에서는 노광 단계에서 경화되지 않은 부분을 현상한 후 약 550℃ 이상의 소성로(미도시)에서 소성하므로써 스캔용 버스전극(504)과 서스테인용 버스전극(505)이 형성된다.After the exposure process, in step (d), the uncured portion is developed in the exposure step and then fired in a calcination furnace (not shown) of about 550 ° C. or higher, so that the scan bus electrode 504 and the sustain bus electrode ( 505 is formed.

이 후, (e) 단계에서 스캔 전극(504)과 서스테인 전극(505)이 형성된 전면 글라스(701) 상부에 제2 상부유전체층(506)을 형성하고, CVD법, 이온도금법이나 진공증착법 등을 이용하여 산화마그네슘(MgO)으로 이루어지는 보호막(507)을 형성하 여 플라즈마 표시 패널의 전면 패널이 완성된다.Thereafter, in step (e), the second upper dielectric layer 506 is formed on the front glass 701 on which the scan electrode 504 and the sustain electrode 505 are formed, and the CVD method, the ion plating method, the vacuum deposition method, or the like is used. By forming a protective film 507 made of magnesium oxide (MgO), the front panel of the plasma display panel is completed.

이와 같이, 전면 패널에 어드레스 전극(502)을 형성하므로써, 플라즈마 방전시에 어드레스 전극(502)에서 발생하는 높은 에너지의 하전 입자가 형광체(514)와 충돌을 방지하여 형광체와 후면 글라스(511)가 손상되는 것을 방지할 수 있다.Thus, by forming the address electrode 502 on the front panel, the high-energy charged particles generated at the address electrode 502 during plasma discharge prevent collision with the phosphor 514 so that the phosphor and the back glass 511 It can prevent damage.

이에 따라, 형광체가 열화되는 문제점을 방지할 수가 있고 형광체의 수명도 길어지게 된다.As a result, the problem of deterioration of the phosphor can be prevented and the lifetime of the phosphor is also long.

또한, 어드레스 전극(502)을 스캔 전극(504)과 서스테인 전극(505)에 대응하도록 형성하므로써, 플라즈마 방전시에 개구율을 상승시킬 수 있다.In addition, since the address electrode 502 is formed to correspond to the scan electrode 504 and the sustain electrode 505, the aperture ratio can be increased during plasma discharge.

또한, 스캔 전극(504)과 서스테인 전극(505)의 형성시 고가의 투명전극(a)을사용하지 않으므로써, 플라즈마 표시 패널의 가격을 저감시킬 수 있다.In addition, the cost of the plasma display panel can be reduced by not using the expensive transparent electrode a when forming the scan electrode 504 and the sustain electrode 505.

이상에서 상세히 설명한 바와 같이, 본 발명은 전면 패널에 어드레스 전극을 형성하므로써, 형광체의 열화로 인한 기판의 손상과, 형광체의 수명 감소를 방지하는 효과가 있다.As described in detail above, the present invention forms an address electrode on the front panel, thereby preventing damage to the substrate due to deterioration of the phosphor and reducing the lifetime of the phosphor.

또한, 어드레스 전극을 스캔 전극과 서스테인 전극에 대응하도록 형성하므로써, 플라즈마 방전시에 개구율을 상승시키는 효과가 있다.In addition, since the address electrodes are formed so as to correspond to the scan electrodes and the sustain electrodes, there is an effect of increasing the aperture ratio during plasma discharge.

또한, 스캔 전극과 서스테인 전극의 형성시 고가의 투명전극을 사용하지 않으므로써, 플라즈마 표시 패널의 가격을 저감시키는 효과가 있다.In addition, there is an effect of reducing the price of the plasma display panel by not using an expensive transparent electrode when forming the scan electrode and the sustain electrode.

Claims (8)

전면 글라스 상에 형성된 어드레스 전극과;An address electrode formed on the front glass; 상기 어드레스 전극을 덮는 제1 상부유전체층과;A first upper dielectric layer covering the address electrode; 상기 제1 상부유전체층 상부에 형성된 스캔 전극과 서스테인 전극; 및A scan electrode and a sustain electrode formed on the first upper dielectric layer; And 상기 스캔 전극과 서스테인 전극을 덮는 제2 상부유전체층을 포함하되,A second upper dielectric layer covering the scan electrode and the sustain electrode; 상기 어드레스 전극은 상기 스캔 전극과 상기 서스테인 전극의 각각에 대응하도록 형성되는 것을 특징으로 하는 플라즈마 표시 패널.And the address electrode is formed to correspond to each of the scan electrode and the sustain electrode. 제 1 항에 있어서,The method of claim 1, 상기 어드레스 전극은 상기 스캔 전극과 상기 서스테인 전극의 각각의 폭 보다 작게 형성되는 것을 특징으로 하는 플라즈마 표시 패널.And the address electrode is smaller than a width of each of the scan electrode and the sustain electrode. 제 1 항에 있어서,The method of claim 1, 상기 스캔 전극과 상기 서스테인 전극은 금속전극으로 형성되는 것을 특징으로 하는 플라즈마 표시 패널.And the scan electrode and the sustain electrode are formed of a metal electrode. (a) 전면 글라스 상에 어드레스 전극을 형성하는 단계;(a) forming an address electrode on the front glass; (b) 상기 어드레스 전극 상에 제1 상부유전체층을 형성하는 단계;(b) forming a first upper dielectric layer on the address electrode; (c) 상기 제1 상부유전체층 상부에 스캔 전극과 서스테인 전극을 형성하는 단계; 및(c) forming a scan electrode and a sustain electrode on the first upper dielectric layer; And (d) 상기 스캔 전극과 서스테인 전극 상에 제2 상부유전체층을 형성하는 단계를 포함하고,(d) forming a second upper dielectric layer on the scan electrode and the sustain electrode, 상기 어드레스 전극은 상기 스캔 전극과 상기 서스테인 전극의 각각에 대응하도록 형성되는 것을 특징으로 하는 플라즈마 표시 패널의 제조방법.And the address electrode is formed to correspond to each of the scan electrode and the sustain electrode. 제 4 항에 있어서,The method of claim 4, wherein 상기 어드레스 전극은 상기 스캔 전극과 상기 서스테인 전극의 각각의 폭 보다 작게 형성되는 것을 특징으로 하는 플라즈마 표시 패널의 제조방법.And the address electrode is smaller than a width of each of the scan electrode and the sustain electrode. 제 4 항에 있어서,The method of claim 4, wherein 상기 스캔 전극과 상기 서스테인 전극은 금속전극으로 형성되는 것을 특징으로 하는 플라즈마 표시 패널의 제조방법.And the scan electrode and the sustain electrode are formed of a metal electrode. 제 1 항에 있어서,The method of claim 1, 상기 스캔 전극과 상기 서스테인 전극은 각각 2 개 이상의 전극 라인으로 이루어진 것을 특징으로 하는 플라즈마 표시 패널.And the scan electrode and the sustain electrode each comprise two or more electrode lines. 제 7 항에 있어서,The method of claim 7, wherein 복수 개의 상기 전극 라인으로 이루어진 상기 스캔 전극과 상기 서스테인 전극은 전기적으로 서로 연결된 펜스형 구조인 것을 특징으로 하는 플라즈마 표시 패널.And the scan electrode and the sustain electrode formed of a plurality of electrode lines have a fence structure electrically connected to each other.
KR1020050056605A 2005-06-28 2005-06-28 The Plasma Display Panel and Method of Manufacturing thereof KR100705824B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050056605A KR100705824B1 (en) 2005-06-28 2005-06-28 The Plasma Display Panel and Method of Manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050056605A KR100705824B1 (en) 2005-06-28 2005-06-28 The Plasma Display Panel and Method of Manufacturing thereof

Publications (2)

Publication Number Publication Date
KR20070000932A KR20070000932A (en) 2007-01-03
KR100705824B1 true KR100705824B1 (en) 2007-04-09

Family

ID=37868653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050056605A KR100705824B1 (en) 2005-06-28 2005-06-28 The Plasma Display Panel and Method of Manufacturing thereof

Country Status (1)

Country Link
KR (1) KR100705824B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273265A (en) * 2003-03-07 2004-09-30 Fujitsu Hitachi Plasma Display Ltd Plasma display panel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273265A (en) * 2003-03-07 2004-09-30 Fujitsu Hitachi Plasma Display Ltd Plasma display panel

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
16273265

Also Published As

Publication number Publication date
KR20070000932A (en) 2007-01-03

Similar Documents

Publication Publication Date Title
KR20040028679A (en) Plasma display unit
KR100705824B1 (en) The Plasma Display Panel and Method of Manufacturing thereof
JPH10283936A (en) Gas discharge display device
US7400092B2 (en) Plasma display having barrier ribs that each overlap the bus electrodes of different electrodes only in part
KR100719585B1 (en) Plasma display panel
KR100609512B1 (en) Aging Method for Plasma Display Panel
KR100759561B1 (en) Plasma display panel
KR100599592B1 (en) Plasma display panel
KR100726642B1 (en) Plasma Display Panel and Method of Manufacturing thereof
KR100741130B1 (en) Plasma display panel
KR100705829B1 (en) Plasma Display Panel
KR100669805B1 (en) Plasma display panel
KR100634711B1 (en) Plasma display panel
US20070152590A1 (en) Plasma display panel
KR100768197B1 (en) Plasma display panel
JP2001006557A (en) Display panel and display device
KR20060098936A (en) Plasma display panel
KR100562876B1 (en) Plasma Display Panel and Making Method thereof
KR100298404B1 (en) Plasma Display Panel
KR100692836B1 (en) Plasma Display Panel and Method of Manufacturing thereof
KR100747218B1 (en) Plasma Display Panel
KR100581920B1 (en) Plasma display panel
KR20060131566A (en) Plasma display panel
US20070176556A1 (en) Plasma display panel
KR20060104204A (en) Multi tape casting apparatus for plasma display panel and method of manufacturing plasma display panel using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee