[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100692812B1 - 플라즈마 표시장치 및 그 구동방법 - Google Patents

플라즈마 표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR100692812B1
KR100692812B1 KR1020050082926A KR20050082926A KR100692812B1 KR 100692812 B1 KR100692812 B1 KR 100692812B1 KR 1020050082926 A KR1020050082926 A KR 1020050082926A KR 20050082926 A KR20050082926 A KR 20050082926A KR 100692812 B1 KR100692812 B1 KR 100692812B1
Authority
KR
South Korea
Prior art keywords
period
sustain electrode
scan
scan electrodes
set down
Prior art date
Application number
KR1020050082926A
Other languages
English (en)
Other versions
KR20070027402A (ko
Inventor
최정필
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050082926A priority Critical patent/KR100692812B1/ko
Priority to US11/515,010 priority patent/US20070052627A1/en
Priority to CNA2006101291832A priority patent/CN1928968A/zh
Priority to EP06254634A priority patent/EP1760684A1/en
Priority to JP2006241531A priority patent/JP2007072464A/ja
Publication of KR20070027402A publication Critical patent/KR20070027402A/ko
Application granted granted Critical
Publication of KR100692812B1 publication Critical patent/KR100692812B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 플라즈마 표시장치 및 그 구동방법에 관한 것으로, 보다 상세하게는 콘트라스트 비 특성 및 구동 마진을 향상시키고 제조비용을 절감하는 플라즈마 표시장치 및 그 구동방법에 관한 것이다.
이러한 본 발명에 따른 플라즈마 표시장치는 복수 개의 스캔 전극들과 스캔 순서에 따라 상부 및 하부 서스테인 전극 군으로 분할되고 전극 군별로 공통 연결된 복수 개의 서스테인 전극들을 포함하는 플라즈마 디스플레이 패널과, 전극들을 구동하기 위한 각 구동부 및 셋 다운 기간 중 스캔 전극들에 셋 다운 파형이 인가되는 일부 기간 동안 하부 서스테인 전극 군과 스캔 전극들과의 전위차를 감소시키도록 하는 셋 다운 제어부를 포함하는 것을 특징으로 한다.
또한 본 발명에 따른 플라즈마 표시장치의 구동방법은 복수 개의 스캔 전극들과 스캔 순서에 따라 상부 및 하부 서스테인 전극 군으로 분할되고 전극 군별로 공통 연결된 복수 개의 서스테인 전극들을 포함하는 플라즈마 표시장치의 구동방법에 있어서, 셋 다운 기간 중 스캔 전극들에 셋 다운 파형이 인가되는 일부 기간 동안 하부 서스테인 전극 군과 스캔 전극들과의 전위차를 감소시키는 단계를 포함하는 것을 특징으로 한다.

Description

플라즈마 표시장치 및 그 구동방법{Plasma Display Apparatus and Driving Method thereof}
도 1은 플라즈마 디스플레이 패널에서 256 계조를 구현하기 위한 8 비트 디폴트 코드의 서브필드 패턴을 나타내는 도.
도 2는 종래 플라즈마 디스플레이 패널의 구동 파형을 나타내는 도.
도 3은 종래 플라즈마 디스플레이 패널의 구동과정 중 리셋 기간 동안의 벽전하 변화를 나타낸 도.
도 4는 본 발명의 제 1 실시 예에 따른 플라즈마 표시장치를 나타낸 도.
도 5는 본 발명의 제 1 실시 예에 따른 플라즈마 표시장치의 구동파형을 나타낸 도.
도 6은 본 발명의 제 2 실시 예에 따른 플라즈마 표시장치를 나타낸 도.
도 7은 본 발명의 제 2 실시 예에 따른 플라즈마 표시장치의 구동파형을 나타낸 도.
도 8은 본 발명의 제 2 실시 예에 따른 플라즈마 표시장치의 구동파형 중 셋 다운 기간 동안 인가되는 구동파형을 상세히 나타낸 도.
본 발명은 플라즈마 표시장치 및 그 구동방법에 관한 것으로, 보다 상세하게는 콘트라스트 비 특성 및 구동 마진을 향상시키고 제조비용을 절감하는 플라즈마 표시장치 및 그 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel; 이하 "PDP"라 함)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시한다. 이러한, PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.
도 1은 PDP에서 256 계조를 구현하기 위한 8 비트 디폴트 코드의 서브필드 패턴을 나타내는 도이다.
도 1을 참조하면, PDP는 화상의 계조를 구현하기 위해 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동한다. 각 서브필드는 전화면을 초기화시키기 위한 리셋 기간, 스캔라인을 선택하고 선택된 스캔라인에서 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 리셋 기간(RP), 어드레스 기간(AP) 및 서스테인 기간(SP)으로 나누어진다. 이때, 각 서브필드의 리셋 기간(RP)과 어드레스 기간(AP)은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인 펄스의 수는 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
도 2는 종래의 PDP 구동 파형을 나타내는 도이다.
도 2를 참조하면, 서브필드(SF) 각각은 전 화면의 방전 셀들을 초기화하기 위한 리셋 기간(RP), 방전 셀을 선택하기 위한 어드레스 기간(AP) 및 선택된 방전 셀들의 방전을 유지시키기 위한 서스테인 기간(SP)을 포함한다.
리셋 기간(RP)에 있어서, 셋업 기간(SU)에는 모든 스캔전극들(Y)에 상승 램프 파형(PR)이 동시에 인가된다. 이 상승 램프 파형(PR)에 의해 전 화면의 셀들 내에는 미약한 방전(셋 업 방전)이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋 다운 기간(SD)에는 상승 램프 파형(PR)이 인가된 후, 상승 램프 파형(PR)의 피크전압보다 낮은 정극성(+)의 서스테인 전압(Vs)에서 부극성의 스캔 전압(-Vy)까지 소정의 기울기로 하강하는 하강 램프 파형(NR)이 스캔 전극들(Y)에 동시에 인가된다. 하강 램프 파형(NR)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋 업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시켜 전 화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시킨다.
어드레스 기간(AP)에는 부극성(-)의 스캔 펄스(SCNP)가 스캔 전극들(Y)에 순차적으로 인가됨과 동시에 어드레스 전극들에 정극성(+)의 데이터 펄스(DP)가 인가된다. 이 스캔 펄스(SCNP)와 데이터 펄스(DP)의 전압 차와 리셋 기간(RP)에 생성된 벽전압이 더해지면서 데이터 펄스(DP)가 인가되는 셀 내에는 어드레스 방전이 발생 된다. 어드레스 방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.
한편, 셋다운 기간(SD)과 어드레스 기간(AP) 동안에 서스테인 전극들(Z)에는 정극성(+)의 바이어스 전압(Vzb)이 인가된다.
서스테인 기간(SP)에는 스캔 전극들(Y)과 서스테인 전극들(Z)에 교번적으로 서스테인 펄스(SUSP)가 인가된다. 그러면, 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인 펄스(SUSP)가 더해지면서 매 서스테인 펄스(SUSP)가 인가될 때 마다 스캔 전극(Y)과 서스테인 전극(Z) 사이에 면방전 형태로 서스테인 방전 즉, 화상을 표시하는 표시방전이 일어난다.
이와 같이 함으로써 하나의 서브 필드에서의 플라즈마 디스플레이 패널의 구동과정이 완성된다.
한편, 이와 같이 구동되는 종래 플라즈마 디스플레이 패널의 구동과정 중 리셋 기간 동안의 벽전하 변화를 살펴보면 다음 도 3과 같다.
도 3은 종래 플라즈마 디스플레이 패널의 구동과정 중 리셋 기간 동안의 벽전하 변화를 나타낸 것이다.
도 3을 살펴보면, (a)는 리셋 기간 중 셋업 기간에서의 벽전하 상태를 나타낸 것이고, (b)는 리셋 기간 중 셋다운 기간에서의 벽전하 상태를 나타낸 것으로, 먼저, 셋업 기간에 스캔 전극(Y)에 상승 램프 파형이 공급됨에 따라 스캔 전극(Y)에는 부극성 벽전하가, 서스테인 전극(Z)과 어드레스 전극(X)에는 정극성 벽전하가 쌓인다. 이후, 셋다운 기간에 스캔 전극(Y)에 하강 램프 파형이 공급됨에 따라 전압 극성이 반전되어 과도하고 불균형적으로 생성된 벽전하가 일정량 줄어든다. 이 때, 콘트라스트 비 특성을 저하시키는 암방전이 발생하게 되는데, 일반적으로 콘트라스트 비 특성을 저하시키는 방전은 투명전극을 통해 셀 전체 면적에서 발생하는 스캔 전극(Y)과 서스테인 전극(Z)간의 면방전이다. 따라서 스캔 전극(Y)과 서스테인 전극(Z) 간의 전위차를 상황에 따라 적절하게 조절하여 콘트라스트 비 특성을 제고할 필요성이 있다.
한편, 리셋 펄스는 동시에 인가되는 반면 스캔 펄스는 순차적으로 인가되는 특성상 스캔의 후반부로 갈수록 벽전하 손실로 인하여 어드레스 방전이 불안정해 지는 문제점이 있다.
이러한 문제점을 해결하기 위한 본 발명은 어드레스 방전을 안정화시킴으로써 구동마진을 확보하는 한편, 콘트라스트 비 특성을 향상시키고 그 제조비용을 절감하는 플라즈마 표시장치 및 그 구동방법을 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위한 본 발명의 제 1 실시 예에 따른 플라즈마 표시장치는 복수 개의 스캔 전극들과 스캔 순서에 따라 상부 및 하부 서스테인 전극 군으로 분할되고 전극 군별로 공통 연결된 복수 개의 서스테인 전극들을 포함하는 플라즈마 디스플레이 패널과, 전극들을 구동하기 위한 각 구동부 및 셋 다운 기간 중 스캔 전극들에 셋 다운 파형이 인가되는 일부 기간 동안 하부 서스테인 전극 군과 스캔 전극들과의 전위차를 감소시키도록 하는 제 1 셋 다운 제어부를 포함하는 것을 특징으로 한다.
제 1 셋 다운 제어부는 하부 서스테인 전극 군을 플로팅시킴으로써 하부 서스테인 전극 군과 스캔 전극들과의 전위차를 감소시키는 것을 특징으로 한다.
셋 다운 파형의 최저치는 어드레스 기간 동안 스캔 전극에 인가되는 스캔 펄스의 최저치보다 큰 것을 특징으로 한다.
셋 다운 파형은 소정의 기간 동안 최저치 상태를 유지하는 것을 특징으로 한다.
소정의 기간은 셋 다운 기간의 0.1배 이상 0.5배 이하인 것을 특징으로 한다.
또한 본 발명의 제 2 실시 예에 따른 플라즈마 표시장치는 복수 개의 스캔 전극들과 스캔 순서에 따라 상부 및 하부 서스테인 전극 군으로 분할되고 전극 군별로 공통 연결된 복수 개의 서스테인 전극들을 포함하는 플라즈마 디스플레이 패널과, 전극들을 구동하기 위한 각 구동부 및 셋 다운 기간 중 스캔 전극들에 셋 다운 파형이 인가되는 일부 기간 동안 서스테인 전극 군들과 스캔 전극들과의 전위차를 감소시키도록 하는 제 2 셋 다운 제어부를 포함하는 것을 특징으로 한다.
제 2 셋 다운 제어부는 서스테인 전극 군들을 플로팅시킴으로써 서스테인 전극 군들과 스캔 전극들과의 전위차를 감소시키는 것을 특징으로 한다.
하부 서스테인 전극 군을 플로팅시키는 기간은 상부 서스테인 전극 군을 플로팅시키는 기간보다 긴 것을 특징으로 한다.
셋 다운 파형의 최저치는 어드레스 기간 동안 스캔 전극에 인가되는 스캔 펄스의 최저치와 같은 것을 특징으로 한다.
셋 다운 파형은 소정의 기간 동안 최저치 상태를 유지하는 것을 특징으로 한다.
소정의 기간은 셋 다운 기간의 0.1배 이상 0.5배 이하인 것을 특징으로 한다.
또한 본 발명의 제 1 실시 예에 따른 플라즈마 표시장치의 구동방법은 복수 개의 스캔 전극들과 스캔 순서에 따라 상부 및 하부 서스테인 전극 군으로 분할되고 전극 군별로 공통 연결된 복수 개의 서스테인 전극들을 포함하는 플라즈마 표시장치의 구동방법에 있어서, 셋 다운 기간 중 스캔 전극들에 셋 다운 파형이 인가되는 일부 기간 동안 하부 서스테인 전극 군과 스캔 전극들과의 전위차를 감소시키는 단계를 포함하는 것을 특징으로 한다.
스캔 전극들에 셋 다운 파형이 인가되는 일부 기간 동안 하부 서스테인 전극 군을 플로팅시킴으로써 하부 서스테인 전극 군과 스캔 전극들과의 전위차를 감소시키는 것을 특징으로 한다.
셋 다운 파형의 최저치는 어드레스 기간 동안 스캔 전극에 인가되는 스캔 펄스의 최저치보다 큰 것을 특징으로 한다.
셋 다운 파형은 소정의 기간 동안 최저치 상태를 유지하는 것을 특징으로 한다.
소정의 기간은 셋 다운 기간의 0.1배 이상 0.5배 이하인 것을 특징으로 한다.
또한 본 발명의 제 2 실시 예에 따른 플라즈마 표시장치의 구동방법은 복수 개의 스캔 전극들과 스캔 순서에 따라 상부 및 하부 서스테인 전극 군으로 분할되고 전극 군별로 공통 연결된 복수 개의 서스테인 전극들을 포함하는 플라즈마 표시장치의 구동방법에 있어서, 셋 다운 기간 중 스캔 전극들에 셋 다운 파형이 인가되는 일부 기간 동안 서스테인 전극 군들과 스캔 전극들과의 전위차를 스캔 순서에 따라 감소시키는 단계를 포함하는 것을 특징으로 한다.
스캔 전극들에 셋 다운 파형이 인가되는 일부 기간 동안 서스테인 전극 군들을 플로팅시킴으로써 서스테인 전극 군들과 스캔 전극들과의 전위차를 감소시키는 것을 특징으로 한다.
하부 서스테인 전극 군을 플로팅시키는 기간은 상부 서스테인 전극 군을 플로팅시키는 기간보다 긴 것을 특징으로 한다.
셋 다운 파형의 최저치는 어드레스 기간 동안 스캔 전극에 인가되는 스캔 펄스의 최저치와 같은 것을 특징으로 한다.
셋 다운 파형은 소정의 기간 동안 최저치 상태를 유지하는 것을 특징으로 한다.
소정의 기간은 셋 다운 기간의 0.1배 이상 0.5배 이하인 것을 특징으로 한다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 표시장치 및 그 구동방법의 바람직한 실시 예들을 상세히 설명한다.
도 4는 본 발명의 제 1 실시 예에 따른 플라즈마 표시장치를 나타낸 도이다.
도 4에 도시된 바와 같이, 본 발명의 제 1 실시 예에 따른 플라즈마 표시장치는 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극(X1 내지 Xm), 스캔 전극(Y1 내지 Yn) 및 스캔 순서에 따라 상부 및 하부 서스테인 전극 군(ZT,ZB)으로 분할되고 전극 군별로 공통 연결된 서스테인 전극(Z)에 소정의 구동 펄스를 인가하여 방전 공간상에서 기체방전을 발생시켜 화상을 표현하는 플라즈마 디스플레이 패널(400)과, 후면 패널(미도시)에 형성된 어드레스 전극들(X1 내지 Xm)에 데이터를 공급하는 데이터 구동부(42)와, 스캔 전극들(Y1 내지 Yn)을 구동하는 스캔 구동부(43)와, 상부 서스테인 전극 군(ZT)을 구동하는 상부 서스테인 구동부(44A)와, 하부 서스테인 전극 군(ZB)을 구동하는 하부 서스테인 구동부(44B)와, 각 구동부(42,43,44A,44B)를 제어하는 타이밍 콘트롤러(41)와, 각 구동부(42,43,44A,44B)에 구동 전압을 공급하는 구동 전압 발생부(45) 및 셋 다운 기간 중 스캔 전극들(Yn/2+1 내지 Yn)에 셋 다운 파형이 인가되는 일부 기간 동안 하부 서스테인 전극 군(ZB)과 스캔 전극들(Yn/2+1 내지 Yn)과의 전위차를 감소시키도록 하는 제 1 셋 다운 제어부(46)를 포함한다.
이하 본 발명의 제 1 실시 예에 따른 플라즈마 표시장치의 각 구성요소의 기능 및 작용을 상세히 설명한다.
먼저 플라즈마 디스플레이 패널(400)은 도시하지는 않았으나 전면 패널(미도시)과 후면 패널(미도시)이 불활성 가스를 포함하는 방전 공간을 사이에 두고 일정한 간격으로 이격되어 합착 되고, 전면 패널에는 다수의 전극들 예를 들어, 스캔 전극들(Y1 내지 Yn) 및 서스테인 전극(Z)이 쌍을 이뤄 형성된다. 이때 서스테인 전 극(Z)은 스캔 순서에 따라 상부 서스테인 전극 군(ZT) 및 하부 서스테인 전극 군(ZB)으로 분할되고, 각 서스테인 전극 군은 전극 군별로 공통 연결된다. 한편, 후면 패널에는 스캔 전극들(Y1 내지 Yn) 및 상,하부 서스테인 전극 군(ZT,ZB)과 교차 되게 어드레스 전극들(X1 내지 Xm)이 형성된다.
데이터 구동부(42)는 도시하지 않은 역감마 보정회로, 오차확산회로 등에 의해 역감마 보정 및 오차 확산 된 후, 서브 필드 맵핑 회로에 의해 미리 설정된 서브 필드 패턴에 맵핑된 데이터가 공급된다. 이 데이터 구동부(42)는 타이밍 콘트롤러(41)의 제어 하에 데이터를 샘플링하고 래치한 다음, 그 데이터를 어드레스 전극들(X1 내지 Xm)에 공급한다.
스캔 구동부(43)는 타이밍 콘트롤러(41)의 제어 하에 리셋 기간 동안 전 화면을 초기화하기 위해 모든 스캔 전극들(Y1 내지 Yn)에 점진적으로 상승하는 셋 업 파형 및 점진적으로 하강하는 셋 다운 파형을 포함하는 리셋 파형을 동시에 인가한다.
또한 스캔 구동부(43)는 리셋 파형이 스캔 전극들(Y1 내지 Yn)에 공급된 후 어드레스 기간 동안, 스캔 라인을 선택하기 위하여 스캔 전극들(Y1 내지 Yn)에 정극성의 스캔 기준 전압(Vsc)과 스캔 기준 전압(Vsc)으로부터 부극성의 스캔 전압(-Vy)으로 하강하는 스캔 펄스를 순차적으로 인가한다.
또한 스캔 구동부(43)는 서스테인 기간 동안 어드레스 기간에서 선택된 셀에서 서스테인 방전이 일어날 수 있게 하는 서스테인 펄스를 스캔 전극들(Y1 내지 Yn)에 공급한다.
상부 서스테인 구동부(44A)는 타이밍 콘트롤러(41)의 제어 하에 셋 다운 기간 및 어드레스 기간 동안 정극성의 서스테인 전압(Vs) 레벨을 갖는 바이어스 전압을 공급한 후, 서스테인 기간 동안 스캔 구동부(43)와 교대로 동작하여 서스테인 펄스를 상부 서스테인 전극 군(ZT)에 공급한다.
하부 서스테인 구동부(44B)는 타이밍 콘트롤러(41)의 제어 하에 셋 다운 기간 동안 정극성의 서스테인 전압(Vs) 레벨을 갖는 바이어스 전압을 하부 서스테인 전극 군(ZB)에 공급하는 한편, 셋 다운 기간의 후반부 일부 기간 동안 후술할 제 1 셋 다운 제어부(46)로부터 입력받은 셋 다운 제어신호(T)에 따라 하부 서스테인 전극 군(ZB)과 스캔 전극들(Yn/2+1 내지 Yn)과의 전위차를 감소시키는 셋 다운 제어 파형을 하부 서스테인 전극 군(ZB)에 공급한다. 또한 어드레스 기간 동안 정극성의 서스테인 전압(Vs) 레벨을 갖는 바이어스 전압을 하부 서스테인 전극 군(ZB)에 공급한 후, 서스테인 기간 동안 스캔 구동부(43)와 교대로 동작하여 서스테인 펄스를 하부 서스테인 전극 군(ZB)에 공급한다.
제 1 셋 다운 제어부(46)는 셋 다운 기간 중 스캔 전극들(Y1 내지 Yn)에 셋 다운 파형이 인가되는 일부 기간 동안 하부 서스테인 전극 군(ZB)에 하부 서스테인 전극 군(ZB)과 스캔 전극들(Yn/2+1 내지 Yn)과의 전위차를 감소시키는 셋 다운 제어 파형을 인가하도록 하는 셋 다운 제어신호(T)를 하부 서스테인 구동부(44B)에 인가한다.
타이밍 콘트롤러(41)는 수직/수평 동기신호를 입력받고 각 구동부에 필요한 타이밍 제어신호(CTRX,CTRY,CTRZ)를 발생하고 그 타이밍 제어신호(CTRX,CTRY,CTRZ) 를 해당 구동부(42,43,44A,44B)에 공급함으로써 각 구동부(42,43,44A,44B)를 제어한다. 데이터 구동부(42)에 인가되는 타이밍 제어신호(CTRX)에는 데이터를 샘플링하기 위한 샘플링 클럭, 래치 제어신호, 에너지 회수회로와 구동 스위치소자의 온/오프 타임을 제어하기 위한 스위치 제어신호가 포함된다. 스캔 구동부(43)에 인가되는 타이밍 제어신호(CTRY)에는 스캔 구동부(43) 내의 에너지 회수회로와 구동 스위치소자의 온/오프 타임을 제어하기 위한 스위치 제어신호가 포함된다. 상부 및 하부 서스테인 구동부(44A,44B)에 인가되는 타이밍 제어신호(CTRZ)에는 상부 및 하부 서스테인 구동부(44A,44B) 내의 에너지 회수회로와 구동 스위치소자의 온/오프 타임을 제어하기 위한 스위치 제어신호가 포함된다.
구동전압 발생부(45)는 서스테인 전압(Vs), 스캔 기준 전압(Vsc), 데이터 전압(Va), 셋 다운 전압(-Vw), 스캔 전압(-Vy) 등을 포함하여 각 구동부(42,43,44A,44B)에서 필요로 하는 각종 구동 전압들을 발생한다. 이러한 구동전압들은 방전가스의 조성이나 방전셀 구조에 따라 변할 수 있다.
이하에서는 도 5를 참조하여 본 발명의 제 1 실시 예에 따른 플라즈마 표시장치의 작동원리를 상세히 설명한다.
도 5에 도시된 바와 같이, 본 발명의 제 1 실시 예에 따른 플라즈마 표시장치는 모든 셀 들을 초기화시키기 위한 리셋 기간(RP), 방전할 셀을 선택하기 위한 어드레스 기간(AP), 선택된 셀의 방전을 유지시키기 위한 서스테인 기간(SP)으로 나뉘어 구동된다.
이하 각 기간별로 인가되는 전압과 그 기능을 상세히 설명한다.
먼저 리셋 기간(RP)에 있어서, 셋업 기간(SU)에는 모든 스캔 전극들(Y1 내지 Yn)에 정극성 기울기의 셋업 램프 펄스(PR)가 동시에 인가된다. 이러한 셋업 램프 펄스(PR)는 셋업 파형의 일 예이며 상승하는 형태의 다양한 파형을 채택할 수 있다. 이 셋업 램프 펄스(PR)에 의해 전 화면의 방전 셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극(X1 내지 Xm)과 상부 및 하부 서스테인 전극 군(ZT,ZB)상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극(Y1 내지 Yn) 상에는 부극성의 벽전하가 쌓이게 된다.
이어서 셋 다운 기간(SD)에 모든 스캔 전극들(Y1 내지 Yn)에 부극성 기울기의 셋 다운 램프 펄스(NR)가 동시에 인가되는 한편, 상부 서스테인 전극 군(ZT)에 정극성의 서스테인 전압(Vs) 레벨을 갖는 바이어스 전압이 인가되면, 어드레스 전극(X1 내지 Xm)의 정극성 벽전하는 그대로 유지하되 상부 서스테인 전극 군(ZT)과 스캔 전극(Y1 내지 Yn/2)간의 방전을 통해 상부 서스테인 전극 군(ZT)의 정극성 벽전하를 일정량 소거하는 동시에, 스캔 전극(Y1 내지 Yn/2)에 쌓여 있던 다량의 부극성 전하를 상부 서스테인 전극 군(ZT)과 스캔 전극(Y1 내지 Yn/2)이 나누어 가진다.
이 셋 다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류한다.
또한 하부 서스테인 전극 군(ZB)에 정극성의 서스테인 전압(Vs) 레벨을 갖는 바이어스 전압이 인가되다가 셋 다운 기간(SD)의 후반부 일부 기간 동안 부극성 기울기의 셋 다운 제어 램프 펄스가 인가되면 상부 서스테인 전극 군(ZT)에서와 같은 원리 하에 벽전하 분포가 조절되나 스캔 전극(Yn/2+1 내지 Yn)과 하부 서스테인 전극 군(ZB)간의 방전의 강도가 스캔 전극(Y1 내지 Yn/2)과 상부 서스테인 전극 군(ZT)간의 방전의 강도와 비교하여 상대적으로 감소하여 셋 업 기간(SU) 동안 스캔 전극(Yn/2+1 내지 Yn)에 쌓였던 부극성 전하들이 보다 많이 잔류한다. 이와 같이 벽전하량을 조절하는 이유는 이 후의 어드레스 기간 동안 순차적으로 진행되는 스캔과정에 있어서 벽전하들의 손실 즉, 어드레스 기간 후반부에서의 벽전하 손실로 인한 어드레스 방전의 불안정성을 사전에 차단하기 위한 것이다. 한편 이러한 셋 다운 램프 펄스(NR)는 셋 다운 파형의 일 예이며 하강하는 형태의 다양한 파형을 채택할 수 있다.
제 1 셋 다운 제어부(46)는 하부 서스테인 전극 군(ZB)을 플로팅시킴으로써 하부 서스테인 전극 군(ZB)과 스캔 전극들(Yn/2+1 내지 Yn)과의 전위차를 감소시키는 것이 바람직하다. 이와 같이 하부 서스테인 전극 군(ZB)과 스캔 전극들(Yn/2+1 내지 Yn)과의 전위차를 감소시키는 방법으로써 하부 서스테인 전극 군(ZB)을 플로팅시키는 방법을 채택함으로써 별도의 회로등의 추가없이 하부 서스테인 전극 군(ZB)과 스캔 전극들(Yn/2+1 내지 Yn)과의 전위차를 감소시켜 스캔 순서상 후반부에 해당하는 전극들 간의 셋 다운 방전의 강도를 조절할 수 있고, 이에 따라 전체 플라즈마 표시장치의 제조비용을 절감하는 것이다.
한편 셋 다운 램프 펄스(NR)의 최저치(-Vw)는 어드레스 기간(AP) 동안 스캔 전극(Y1 내지 Yn)에 인가되는 스캔 펄스(SCNP)의 최저치(-Vy)보다 크게 조절하는 것이 바람직하다. 이와 같이 셋 다운 램프 펄스(NR)의 최저치(-Vw)를 어드레스 기 간(AP) 동안 스캔 전극(Y1 내지 Yn)에 인가되는 스캔 펄스(SCNP)의 최저치(-Vy)보다 크게 조절함으로써 셋 다운 방전의 강도를 조절하여 플라즈마 표시장치의 콘트라스트 비 특성을 향상시키는 한편, 셋업 기간(SU) 동안 형성된 벽전하량을 적정 수준에서 소거하여 이 후의 어드레스 방전을 준비하는 것이다.
셋 다운 램프 펄스(NR)는 셋 다운 기간(SD) 후반부의 소정의 일부 기간(△T1) 동안 최저치(-Vw) 상태를 유지하는 것이 바람직하다. 이와 같이 셋 다운 램프 펄스(NR)를 소정의 기간(△T1) 동안 최저치(-Vw) 상태를 유지시킴으로써 벽전하 분포를 보다 적절하게 안정화시키는 것이다.
셋 다운 램프 펄스(NR)를 최저치(-Vw) 상태로 유지시키는 기간은 전체 셋 다운 기간의 0.1배 이상 0.5배 이하로 설정하는 것이 바람직하다. 이와 같이 최저치(-Vw)를 유지하는 기간을 조정함으로써 적정한 수준의 셋 다운 방전을 발생시키는 한편, 벽전하 분포량을 보다 적절하게 안정화시키는 것이다.
다음으로, 어드레스 기간(AP)에서는 어드레스 전극들(X1 내지 Xm)에 그라운드(GND)에서 정극성의 데이터 전압(Va)으로 상승하는 데이터 펄스(DP), 스캔 전극(Y1 내지 Yn)에 스캔 기준 전압(Vsc)에서 부극성의 스캔 전압(-Vy)으로 하강하는 스캔 펄스(SCNP)가 동기되어 인가되면, 어드레스 전극(X1 내지 Xm)과 스캔 전극(Y1 내지 Yn) 간의 전압 차와, 리셋 기간(RP) 동안 형성된 벽전하에 의한 어드레스 전극(X1 내지 Xm)과 스캔 전극(Y1 내지 Yn) 간의 벽전압이 더해지면서 어드레스 방전이 발생한다.
한편, 상부 및 하부 서스테인 전극 군(ZT,ZB)에는 어드레스 기간(AP) 동안에 스캔 전극(Y1 내지 Yn)과의 전압 차를 줄여 스캔 전극(Y1 내지 Yn)과의 오방전이 일어나지 않도록 정극성의 서스테인 전압(Vs) 레벨을 갖는 바이어스 전압이 공급된다.
다음으로 서스테인 기간(SP)에는 스캔 전극(Y1 내지 Yn)과 상부 및 하부 서스테인 전극 군(ZT,ZB)으로 분할된 서스테인 전극(Z)들에 교번적으로 그라운드(GND)에서 서스테인 전압(Vs)으로 상승하는 서스테인 펄스(SUSP)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 펄스(SUSP)가 더해지면서 매 서스테인 펄스(SUSP)가 인가될 때마다 스캔 전극(Y1 내지 Yn)과 상부 및 하부 서스테인 전극 군(ZT,ZB)으로 분할된 서스테인 전극(Z) 사이에 서스테인 방전 즉, 표시 방전이 일어나게 된다.
이와 같이 함으로써 하나의 서브 필드에서의 본 발명의 제 1 실시 예에 따른 플라즈마 표시장치의 구동과정이 완성된다.
본 발명의 제 1 실시 예에 따른 플라즈마 표시장치는 이상에서 상세히 설명한 바와 같이, 스캔 순서에 따라 셋 다운 방전의 강도를 조절함으로써 콘트라스트 비 특성을 향상시키는 한편, 어드레스 방전을 안정화시켜 전체 구동마진을 확보한다 . 또한 셋 다운 방전의 강도를 조절하는 구체적 수단으로 서스테인 전극을 스캔 순서에 따라 상,하부 서스테인 전극 군으로 분할하고, 하부 서스테인 전극 군을 일정 시간 동안 플로팅시키는 방식을 채택함으로써 별도의 추가적인 전압원이나 회로 소자등의 부담이 없어 플라즈마 표시장치의 제조비용을 절감한다.
도 6은 본 발명의 제 2 실시 예에 따른 플라즈마 표시장치를 나타낸 도이다.
도 6에 도시된 바와 같이, 본 발명의 제 2 실시 예에 따른 플라즈마 표시장치는 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극(X1 내지 Xm), 스캔 전극(Y1 내지 Yn) 및 스캔 순서에 따라 상부 및 하부 서스테인 전극 군(ZT,ZB)으로 분할되고 전극 군별로 공통 연결된 서스테인 전극(Z)에 소정의 구동 펄스를 인가하여 방전 공간상에서 기체방전을 발생시켜 화상을 표현하는 플라즈마 디스플레이 패널(600)과, 후면 패널(미도시)에 형성된 어드레스 전극들(X1 내지 Xm)에 데이터를 공급하는 데이터 구동부(62)와, 스캔 전극들(Y1 내지 Yn)을 구동하는 스캔 구동부(63)와, 상부 서스테인 전극 군(ZT)을 구동하는 상부 서스테인 구동부(64A)와, 하부 서스테인 전극 군(ZB)을 구동하는 하부 서스테인 구동부(64B)와, 각 구동부(62,63,64A,64B)를 제어하는 타이밍 콘트롤러(61)와, 각 구동부(62,63,64A,64B)에 구동 전압을 공급하는 구동 전압 발생부(65) 및 셋 다운 기간 중 스캔 전극들(Y1 내지 Yn)에 셋 다운 파형이 인가되는 일부 기간 동안 상부 서스테인 전극 군(ZT) 및 하부 서스테인 전극 군(ZB)과 스캔 전극들(Y1 내지 Yn)과의 전위차를 감소시키도록 하는 제 2 셋 다운 제어부(66)를 포함한다.
이하 본 발명의 제 2 실시 예에 따른 플라즈마 표시장치의 각 구성요소의 기능 및 작용을 상세히 설명한다.
먼저 플라즈마 디스플레이 패널(600)은 도시하지는 않았으나 전면 패널(미도시)과 후면 패널(미도시)이 불활성 가스를 포함하는 방전 공간을 사이에 두고 일정한 간격으로 이격되어 합착 되고, 전면 패널에는 다수의 전극들 예를 들어, 스캔 전극들(Y1 내지 Yn) 및 서스테인 전극(Z)이 쌍을 이뤄 형성된다. 이때 서스테인 전 극(Z)은 스캔 순서에 따라 상부 서스테인 전극 군(ZT) 및 하부 서스테인 전극 군(ZB)으로 분할되고, 각 서스테인 전극 군은 공통 연결된다. 한편, 후면 패널에는 스캔 전극들(Y1 내지 Yn) 및 상,하부 서스테인 전극 군(ZT,ZB)과 교차 되게 어드레스 전극들(X1 내지 Xm)이 형성된다.
데이터 구동부(62)는 도시하지 않은 역감마 보정회로, 오차확산회로 등에 의해 역감마 보정 및 오차 확산 된 후, 서브 필드 맵핑 회로에 의해 미리 설정된 서브 필드 패턴에 맵핑된 데이터가 공급된다. 이 데이터 구동부(62)는 타이밍 콘트롤러(61)의 제어 하에 데이터를 샘플링하고 래치한 다음, 그 데이터를 어드레스 전극들(X1 내지 Xm)에 공급한다.
스캔 구동부(63)는 타이밍 콘트롤러(61)의 제어 하에 리셋 기간 동안 전 화면을 초기화하기 위해 모든 스캔 전극들(Y1 내지 Yn)에 점진적으로 상승하는 셋 업 파형 및 점진적으로 하강하는 셋 다운 파형을 포함하는 리셋 파형을 동시에 인가한다.
또한 스캔 구동부(63)는 리셋 파형이 스캔 전극들(Y1 내지 Yn)에 공급된 후 어드레스 기간 동안, 스캔 라인을 선택하기 위하여 스캔 전극들(Y1 내지 Yn)에 정극성의 스캔 기준 전압(Vsc)과 스캔 기준 전압(Vsc)으로부터 부극성의 스캔 전압(-Vy)으로 하강하는 스캔 펄스를 순차적으로 인가한다.
또한 스캔 구동부(63)는 서스테인 기간 동안 어드레스 기간에서 선택된 셀에서 서스테인 방전이 일어날 수 있게 하는 서스테인 펄스를 스캔 전극들(Y1 내지 Yn)에 공급한다.
상부 서스테인 구동부(64A) 및 하부 서스테인 구동부(64B)는 타이밍 콘트롤러(61)의 제어 하에 셋 다운 기간 동안 정극성의 서스테인 전압(Vs) 레벨을 갖는 바이어스 전압을 각각 상부 서스테인 전극 군(ZT) 및 하부 서스테인 전극 군(ZB)에 공급하는 한편, 셋 다운 기간의 후반부 일부 기간 동안 후술할 제 2 셋 다운 제어부(66)로부터 입력받은 제 1 및 제 2 셋 다운 제어신호(T1, T2)에 따라 서스테인 전극 군(ZT,ZB)과 스캔 전극들(Y1 내지 Yn)과의 전위차를 감소시키는 셋 다운 제어 파형을 서스테인 전극 군(ZT,ZB)에 각각 공급한다. 또한 어드레스 기간 동안 정극성의 서스테인 전압(Vs) 레벨을 갖는 바이어스 전압을 각각 상부 서스테인 전극 군(ZT) 및 하부 서스테인 전극 군(ZB)에 공급한 후, 서스테인 기간 동안 스캔 구동부(63)와 교대로 동작하여 서스테인 펄스를 각각 상부 서스테인 전극 군(ZT) 및 하부 서스테인 전극 군(ZB)에 공급한다.
제 2 셋 다운 제어부(66)는 셋 다운 기간 중 스캔 전극들(Y1 내지 Yn)에 셋 다운 파형이 인가되는 일부 기간 동안 상부 서스테인 전극 군(ZT) 및 하부 서스테인 전극 군(ZB)에 상부 서스테인 전극 군(ZT) 및 하부 서스테인 전극 군(ZB)과 스캔 전극들(Y1 내지 Yn)과의 전위차를 감소시키는 셋 다운 제어 파형을 인가하도록 하는 제 1 및 제 2 셋 다운 제어신호(T1, T2)를 상부 서스테인 구동부(64A) 및 하부 서스테인 구동부(64B)에 인가한다.
타이밍 콘트롤러(61)는 수직/수평 동기신호를 입력받고 각 구동부에 필요한 타이밍 제어신호(CTRX,CTRY,CTRZ)를 발생하고 그 타이밍 제어신호(CTRX,CTRY,CTRZ)를 해당 구동부(62,63,64A,64B)에 공급함으로써 각 구동부(62,63,64A,64B)를 제어 한다. 데이터 구동부(62)에 인가되는 타이밍 제어신호(CTRX)에는 데이터를 샘플링하기 위한 샘플링 클럭, 래치 제어신호, 에너지 회수회로와 구동 스위치소자의 온/오프 타임을 제어하기 위한 스위치 제어신호가 포함된다. 스캔 구동부(63)에 인가되는 타이밍 제어신호(CTRY)에는 스캔 구동부(63) 내의 에너지 회수회로와 구동 스위치소자의 온/오프 타임을 제어하기 위한 스위치 제어신호가 포함된다. 상부 및 하부 서스테인 구동부(64A,64B)에 인가되는 타이밍 제어신호(CTRZ)에는 상부 및 하부 서스테인 구동부(64A,64B) 내의 에너지 회수회로와 구동 스위치소자의 온/오프 타임을 제어하기 위한 스위치 제어신호가 포함된다.
구동전압 발생부(65)는 서스테인 전압(Vs), 스캔 기준 전압(Vsc), 데이터 전압(Va), 스캔 전압(-Vy) 등을 포함하여 각 구동부(62,63,64A,64B)에서 필요로 하는 각종 구동 전압들을 발생한다. 이러한 구동전압들은 방전가스의 조성이나 방전셀 구조에 따라 변할 수 있다.
이하에서는 도 7 및 도 8을 참조하여 본 발명의 제 2 실시 예에 따른 플라즈마 표시장치의 작동원리를 상세히 설명한다.
도 7에 도시된 바와 같이, 본 발명의 제 2 실시 예에 따른 플라즈마 표시장치는 모든 셀 들을 초기화시키기 위한 리셋 기간(RP), 방전할 셀을 선택하기 위한 어드레스 기간(AP), 선택된 셀의 방전을 유지시키기 위한 서스테인 기간(SP)으로 나뉘어 구동된다.
이하 각 기간별로 인가되는 전압과 그 기능을 상세히 설명한다.
먼저 리셋 기간(RP)에 있어서, 셋업 기간(SU)에는 모든 스캔 전극들(Y1 내지 Yn)에 정극성 기울기의 셋업 램프 펄스(PR)가 동시에 인가된다. 이러한 셋업 램프 펄스(PR)는 셋업 파형의 일 예이며 상승하는 형태의 다양한 파형을 채택할 수 있다. 이 셋업 램프 펄스(PR)에 의해 전 화면의 방전 셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극(X1 내지 Xm)과 상부 및 하부 서스테인 전극 군(ZT,ZB)상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극(Y1 내지 Yn) 상에는 부극성의 벽전하가 쌓이게 된다.
이어서 셋 다운 기간(SD)에 모든 스캔 전극들(Y1 내지 Yn)에 부극성 기울기의 셋 다운 램프 펄스(NR)가 동시에 인가되는 한편, 상부 서스테인 전극 군(ZT) 및 하부 서스테인 전극 군(ZB) 모두에 정극성의 서스테인 전압(Vs) 레벨을 갖는 바이어스 전압이 인가되다가 셋 다운 기간(SD)의 후반부 일부 기간(△t1, △t2)동안 부극성 기울기의 셋 다운 제어 램프 펄스가 인가되면, 어드레스 전극(X1 내지 Xm)의 정극성 벽전하는 그대로 유지하되 상부 서스테인 전극 군(ZT)과 스캔 전극(Y1 내지 Yn/2)간 및 하부 서스테인 전극 군(ZB)과 스캔 전극(Yn/2+1 내지 Yn) 간의 방전을 통해 상부 서스테인 전극 군(ZT) 및 하부 서스테인 전극 군(ZB)의 정극성 벽전하를 일정량 소거하는 동시에, 스캔 전극(Y1 내지 Yn)에 쌓여 있던 다량의 부극성 전하를 상부 서스테인 전극 군(ZT)및 하부 서스테인 전극 군(ZB)과 스캔 전극(Y1 내지 Yn)이 나누어 가진다.
이 셋 다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류한다. 한편 이러한 셋 다운 램프 펄스(NR)는 셋 다운 파형의 일 예이며 하강하는 형태의 다양한 파형을 채택할 수 있다.
제 2 셋 다운 제어부(66)는 서스테인 전극 군들(ZT,ZB)을 플로팅시킴으로써 서스테인 전극 군들(ZT,ZB)과 스캔 전극들(Y1 내지 Yn)과의 전위차를 감소시키는 것이 바람직하다. 이와 같이 서스테인 전극 군들(ZT,ZB)과 스캔 전극들(Y1 내지 Yn)과의 전위차를 감소시키는 방법으로써 서스테인 전극 군들(ZT,ZB)을 플로팅시키는 방법을 채택함으로써 별도의 회로등의 추가없이 서스테인 전극 군들(ZT,ZB)과 스캔 전극들(Y1 내지 Yn)과의 전위차를 감소시켜 스캔 순서에 따라 셋 다운 방전의 강도를 조절할 수 있고, 이에 따라 전체 플라즈마 표시장치의 제조비용을 절감하는 것이다.
하부 서스테인 전극 군(ZB)을 플로팅시키는 기간은 상부 서스테인 전극 군(ZT)을 플로팅시키는 기간보다 길게 조절하는 것이 바람직하다. 이와 같이 하부 서스테인 전극 군(ZB)을 플로팅시키는 기간을 상부 서스테인 전극 군(ZT)을 플로팅시키는 기간보다 길게 조절함으로써 스캔 순서에 따라 셋 다운 방전의 강도를 조절한다. 셋 다운 기간 동안 인가되는 구동파형을 보다 상세히 나타낸 도 8을 참조하여 이 과정을 보다 상세히 살펴보면 다음과 같다.
도 8에 도시된 바와 같이, 상부 서스테인 전극 군(ZT)을 플로팅시키는 기간(△t1) 보다 하부 서스테인 전극 군(ZB)을 플로팅시키는 기간(△t2)을 길게 설정함으로써, 상부 서스테인 전극 군(ZT)에 인가되는 셋 다운 제어 램프 펄스의 최저치(VZT1) 보다 하부 서스테인 전극 군(ZB)에 인가되는 셋 다운 제어 램프 펄스의 최저치(VZB1)를 작게 조절하고 이에 따라 스캔 순서에 따라 셋 다운 방전의 강도를 조절 하여 이 후의 어드레스 방전을 안정적으로 발생시키는 것이다.
한편 셋 다운 램프 펄스(NR)의 최저치(-Vy)는 어드레스 기간(AP) 동안 스캔 전극(Y1 내지 Yn)에 인가되는 스캔 펄스(SCNP)의 최저치(-Vy)와 같게 설정하는 것이 바람직하다. 이와 같이 셋 다운 램프 펄스(NR)의 최저치(-Vy)를 어드레스 기간(AP) 동안 스캔 전극(Y1 내지 Yn)에 인가되는 스캔 펄스(SCNP)의 최저치(-Vy)와 같게 조절하여 스캔 펄스(SCNP)와 셋 다운 램프 펄스(NR)의 공급 전압원을 공통으로 함으로써, 플라즈마 표시장치의 제조비용을 절감한다.
셋 다운 램프 펄스(NR)는 셋 다운 기간(SD) 후반부의 소정의 일부 기간(△T2) 동안 최저치(-Vy) 상태를 유지하는 것이 바람직하다. 이와 같이 셋 다운 램프 펄스(NR)를 소정의 기간(△T2) 동안 최저치(-Vy) 상태를 유지시킴으로써 벽전하 분포를 보다 적절하게 안정화시키는 것이다.
셋 다운 램프 펄스(NR)를 최저치(-Vy) 상태로 유지시키는 기간(△T2)은 전체 셋 다운 기간의 0.1배 이상 0.5배 이하로 설정하는 것이 바람직하다. 이와 같이 최저치(-Vy)를 유지하는 기간(△T2)을 조정함으로써 적정한 수준의 셋 다운 방전을 발생시키는 한편, 벽전하 분포량을 보다 적절하게 안정화시키는 것이다.
다음으로, 어드레스 기간(AP)에서는 어드레스 전극들(X1 내지 Xm)에 그라운드(GND)에서 정극성의 데이터 전압(Va)으로 상승하는 데이터 펄스(DP), 스캔 전극(Y1 내지 Yn)에 스캔 기준 전압(Vsc)에서 부극성의 스캔 전압(-Vy)으로 하강하는 스캔 펄스(SCNP)가 동기되어 인가되면, 어드레스 전극(X1 내지 Xm)과 스캔 전극(Y1 내지 Yn) 간의 전압 차와, 리셋 기간(RP) 동안 형성된 벽전하에 의한 어드레스 전 극(X1 내지 Xm)과 스캔 전극(Y1 내지 Yn) 간의 벽전압이 더해지면서 어드레스 방전이 발생한다.
한편, 상부 및 하부 서스테인 전극 군(ZT,ZB)에는 어드레스 기간(AP) 동안에 스캔 전극(Y1 내지 Yn)과의 전압 차를 줄여 스캔 전극(Y1 내지 Yn)과의 오방전이 일어나지 않도록 정극성의 서스테인 전압(Vs) 레벨을 갖는 바이어스 전압이 공급된다.
다음으로 서스테인 기간(SP)에는 스캔 전극(Y1 내지 Yn)과 상부 및 하부 서스테인 전극 군(ZT,ZB)으로 분할된 서스테인 전극(Z)들에 교번적으로 그라운드(GND)에서 서스테인 전압(Vs)으로 상승하는 서스테인 펄스(SUSP)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 펄스(SUSP)가 더해지면서 매 서스테인 펄스(SUSP)가 인가될 때마다 스캔 전극(Y1 내지 Yn)과 상부 및 하부 서스테인 전극 군(ZT,ZB)으로 분할된 서스테인 전극(Z) 사이에 서스테인 방전 즉, 표시 방전이 일어나게 된다.
이와 같이 함으로써 하나의 서브 필드에서의 본 발명의 제 2 실시 예에 따른 플라즈마 표시장치의 구동과정이 완성된다.
본 발명의 제 2 실시 예에 따른 플라즈마 표시장치는 이상에서 상세히 설명한 바와 같이, 스캔 순서에 따라 셋 다운 방전의 강도를 조절함으로써 콘트라스트 비 특성을 향상시키는 한편, 어드레스 방전을 안정화시켜 전체 구동마진을 확보한다 . 또한 셋 다운 방전의 강도를 조절하는 구체적 수단으로 서스테인 전극을 스캔 순서에 따라 상,하부 서스테인 전극 군으로 분할하고, 상부 및 하부 서스테인 전극 군을 일정 시간 동안 플로팅시키는 방식을 채택함으로써 별도의 추가적인 전압원이나 회로 소자 등의 부담이 없어 플라즈마 표시장치의 제조비용을 절감한다.
이하에서는 도 5를 참조하여 본 발명의 제 1 실시 예에 따른 플라즈마 표시장치의 구동방법을 상세히 설명한다.
도 5에 도시된 바와 같이, 본 발명의 제 1 실시 예에 따른 플라즈마 표시장치의 구동방법에 있어서는 모든 셀 들을 초기화시키기 위한 리셋 기간(RP), 방전할 셀을 선택하기 위한 어드레스 기간(AP), 선택된 셀의 방전을 유지시키기 위한 서스테인 기간(SP)으로 나뉘어 구동된다.
이하 각 기간별로 인가되는 전압과 그 기능을 상세히 설명한다.
먼저 리셋 기간(RP)에 있어서, 셋업 기간(SU)에는 모든 스캔 전극들(Y1 내지 Yn)에 정극성 기울기의 셋업 램프 펄스(PR)가 동시에 인가된다. 이러한 셋업 램프 펄스(PR)는 셋업 파형의 일 예이며 상승하는 형태의 다양한 파형을 채택할 수 있다. 이 셋업 램프 펄스(PR)에 의해 전 화면의 방전 셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극(X1 내지 Xm)과 상부 및 하부 서스테인 전극 군(ZT,ZB)상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극(Y1 내지 Yn) 상에는 부극성의 벽전하가 쌓이게 된다.
이어서 셋 다운 기간(SD)에 모든 스캔 전극들(Y1 내지 Yn)에 부극성 기울기의 셋 다운 램프 펄스(NR)가 동시에 인가되는 한편, 상부 서스테인 전극 군(ZT)에 정극성의 서스테인 전압(Vs) 레벨을 갖는 바이어스 전압이 인가되면, 어드레스 전극(X1 내지 Xm)의 정극성 벽전하는 그대로 유지하되 상부 서스테인 전극 군(ZT)과 스캔 전극(Y1 내지 Yn/2)간의 방전을 통해 상부 서스테인 전극 군(ZT)의 정극성 벽전하를 일정량 소거하는 동시에, 스캔 전극(Y1 내지 Yn/2)에 쌓여 있던 다량의 부극성 전하를 상부 서스테인 전극 군(ZT)과 스캔 전극(Y1 내지 Yn/2)이 나누어 가진다.
이 셋 다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류한다.
또한 하부 서스테인 전극 군(ZB)에 정극성의 서스테인 전압(Vs) 레벨을 갖는 바이어스 전압이 인가되다가 셋 다운 기간(SD)의 후반부 일부 기간 동안 부극성 기울기의 셋 다운 제어 램프 펄스가 인가되면 상부 서스테인 전극 군(ZT)에서와 같은 원리 하에 벽전하 분포가 조절되나 스캔 전극(Yn/2+1 내지 Yn)과 하부 서스테인 전극 군(ZB)간의 방전의 강도가 스캔 전극(Y1 내지 Yn/2)과 상부 서스테인 전극 군(ZT)간의 방전의 강도와 비교하여 상대적으로 감소하여 셋 업 기간(SU) 동안 스캔 전극(Yn/2+1 내지 Yn)에 쌓였던 부극성 전하들이 보다 많이 잔류한다. 이와 같이 벽전하량을 조절하는 이유는 이 후의 어드레스 기간 동안 순차적으로 진행되는 스캔과정에 있어서 벽전하들의 손실 즉, 어드레스 기간 후반부에서의 벽전하 손실로 인한 어드레스 방전의 불안정성을 사전에 차단하기 위한 것이다. 한편 이러한 셋 다운 램프 펄스(NR)는 셋 다운 파형의 일 예이며 하강하는 형태의 다양한 파형을 채택할 수 있다.
스캔 전극들(Yn/2+1 내지 Yn)에 셋 다운 램프 펄스(NR)가 인가되는 일부 기간 동안 하부 서스테인 전극 군(ZB)을 플로팅시킴으로써 하부 서스테인 전극 군 (ZB)과 스캔 전극들(Yn/2+1 내지 Yn)과의 전위차를 감소시키는 것이 바람직하다. 이와 같이 하부 서스테인 전극 군(ZB)과 스캔 전극들(Yn/2+1 내지 Yn)과의 전위차를 감소시키는 방법으로써 하부 서스테인 전극 군(ZB)을 플로팅시키는 방법을 채택함으로써 별도의 회로등의 추가없이 하부 서스테인 전극 군(ZB)과 스캔 전극들(Yn/2+1 내지 Yn)과의 전위차를 감소시켜 스캔 순서상 후반부에 해당하는 전극들 간의 셋 다운 방전의 강도를 조절할 수 있고, 이에 따라 전체 플라즈마 표시장치의 제조비용을 절감하는 것이다.
한편 셋 다운 램프 펄스(NR)의 최저치(-Vw)는 어드레스 기간(AP) 동안 스캔 전극(Y1 내지 Yn)에 인가되는 스캔 펄스(SCNP)의 최저치(-Vy)보다 크게 조절하는 것이 바람직하다. 이와 같이 셋 다운 램프 펄스(NR)의 최저치(-Vw)를 어드레스 기간(AP) 동안 스캔 전극(Y1 내지 Yn)에 인가되는 스캔 펄스(SCNP)의 최저치(-Vy)보다 크게 조절함으로써 셋 다운 방전의 강도를 조절하여 플라즈마 표시장치의 콘트라스트 비 특성을 향상시키는 한편, 셋업 기간(SU) 동안 형성된 벽전하량을 적정 수준에서 소거하여 이 후의 어드레스 방전을 준비하는 것이다.
셋 다운 램프 펄스(NR)는 셋 다운 기간(SD) 후반부의 소정의 일부 기간(△T1) 동안 최저치(-Vw) 상태를 유지하는 것이 바람직하다. 이와 같이 셋 다운 램프 펄스(NR)를 소정의 기간(△T1) 동안 최저치(-Vw) 상태를 유지시킴으로써 벽전하 분포를 보다 적절하게 안정화시키는 것이다.
셋 다운 램프 펄스(NR)를 최저치(-Vw) 상태로 유지시키는 기간은 전체 셋 다운 기간의 0.1배 이상 0.5배 이하로 설정하는 것이 바람직하다. 이와 같이 최저치 (-Vw)를 유지하는 기간을 조정함으로써 적정한 수준의 셋 다운 방전을 발생시키는 한편, 벽전하 분포량을 보다 적절하게 안정화시키는 것이다.
다음으로, 어드레스 기간(AP)에서는 어드레스 전극들(X1 내지 Xm)에 그라운드(GND)에서 정극성의 데이터 전압(Va)으로 상승하는 데이터 펄스(DP), 스캔 전극(Y1 내지 Yn)에 스캔 기준 전압(Vsc)에서 부극성의 스캔 전압(-Vy)으로 하강하는 스캔 펄스(SCNP)가 동기되어 인가되면, 어드레스 전극(X1 내지 Xm)과 스캔 전극(Y1 내지 Yn) 간의 전압 차와, 리셋 기간(RP) 동안 형성된 벽전하에 의한 어드레스 전극(X1 내지 Xm)과 스캔 전극(Y1 내지 Yn) 간의 벽전압이 더해지면서 어드레스 방전이 발생한다.
한편, 상부 및 하부 서스테인 전극 군(ZT,ZB)에는 어드레스 기간(AP) 동안에 스캔 전극(Y1 내지 Yn)과의 전압 차를 줄여 스캔 전극(Y1 내지 Yn)과의 오방전이 일어나지 않도록 정극성의 서스테인 전압(Vs) 레벨을 갖는 바이어스 전압이 공급된다.
다음으로 서스테인 기간(SP)에는 스캔 전극(Y1 내지 Yn)과 상부 및 하부 서스테인 전극 군(ZT,ZB)으로 분할된 서스테인 전극(Z)들에 교번적으로 그라운드(GND)에서 서스테인 전압(Vs)으로 상승하는 서스테인 펄스(SUSP)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 펄스(SUSP)가 더해지면서 매 서스테인 펄스(SUSP)가 인가될 때마다 스캔 전극(Y1 내지 Yn)과 상부 및 하부 서스테인 전극 군(ZT,ZB)으로 분할된 서스테인 전극(Z) 사이에 서스테인 방전 즉, 표시 방전이 일어나게 된다.
이와 같이 함으로써 하나의 서브 필드에서의 본 발명의 제 1 실시 예에 따른 플라즈마 표시장치의 구동방법에 의한 구동과정이 완성된다.
본 발명의 제 1 실시 예에 따른 플라즈마 표시장치의 구동방법은 이상에서 상세히 설명한 바와 같이, 스캔 순서에 따라 셋 다운 방전의 강도를 조절함으로써 콘트라스트 비 특성을 향상시키는 한편, 어드레스 방전을 안정화시켜 전체 구동마진을 확보한다 . 또한 셋 다운 방전의 강도를 조절하는 구체적 수단으로 서스테인 전극을 스캔 순서에 따라 상,하부 서스테인 전극 군으로 분할하고, 하부 서스테인 전극 군을 일정 시간 동안 플로팅시키는 방식을 채택함으로써 별도의 추가적인 전압원이나 회로 소자등의 부담이 없어 플라즈마 표시장치의 제조비용을 절감한다.
다음으로 도 7 및 도 8을 참조하여 본 발명의 제 2 실시 예에 따른 플라즈마 표시장치의 구동방법을 상세히 설명한다.
도 7에 도시된 바와 같이, 본 발명의 제 2 실시 예에 따른 플라즈마 표시장치의 구동방법에 있어서는 모든 셀 들을 초기화시키기 위한 리셋 기간(RP), 방전할 셀을 선택하기 위한 어드레스 기간(AP), 선택된 셀의 방전을 유지시키기 위한 서스테인 기간(SP)으로 나뉘어 구동된다.
이하 각 기간별로 인가되는 전압과 그 기능을 상세히 설명한다.
먼저 리셋 기간(RP)에 있어서, 셋업 기간(SU)에는 모든 스캔 전극들(Y1 내지 Yn)에 정극성 기울기의 셋업 램프 펄스(PR)가 동시에 인가된다. 이러한 셋업 램프 펄스(PR)는 셋업 파형의 일 예이며 상승하는 형태의 다양한 파형을 채택할 수 있다. 이 셋업 램프 펄스(PR)에 의해 전 화면의 방전 셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극(X1 내지 Xm)과 상부 및 하부 서스테인 전극 군(ZT,ZB)상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극(Y1 내지 Yn) 상에는 부극성의 벽전하가 쌓이게 된다.
이어서 셋 다운 기간(SD)에 모든 스캔 전극들(Y1 내지 Yn)에 부극성 기울기의 셋 다운 램프 펄스(NR)가 동시에 인가되는 한편, 상부 서스테인 전극 군(ZT) 및 하부 서스테인 전극 군(ZB) 모두에 정극성의 서스테인 전압(Vs) 레벨을 갖는 바이어스 전압이 인가되다가 셋 다운 기간(SD)의 후반부 일부 기간(△t1, △t2)동안 부극성 기울기의 셋 다운 제어 램프 펄스가 인가되면, 어드레스 전극(X1 내지 Xm)의 정극성 벽전하는 그대로 유지하되 상부 서스테인 전극 군(ZT)과 스캔 전극(Y1 내지 Yn/2)간 및 하부 서스테인 전극 군(ZB)과 스캔 전극(Yn/2+1 내지 Yn) 간의 방전을 통해 상부 서스테인 전극 군(ZT) 및 하부 서스테인 전극 군(ZB)의 정극성 벽전하를 일정량 소거하는 동시에, 스캔 전극(Y1 내지 Yn)에 쌓여 있던 다량의 부극성 전하를 상부 서스테인 전극 군(ZT)및 하부 서스테인 전극 군(ZB)과 스캔 전극(Y1 내지 Yn)이 나누어 가진다.
이 셋 다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류한다. 한편 이러한 셋 다운 램프 펄스(NR)는 셋 다운 파형의 일 예이며 하강하는 형태의 다양한 파형을 채택할 수 있다.
스캔 전극들(Y1 내지 Yn)에 셋 다운 램프 펄스(NR)가 인가되는 일부 기간 동안 서스테인 전극 군들(ZT,ZB)을 플로팅시킴으로써 서스테인 전극 군들(ZT,ZB)과 스캔 전극들(Y1 내지 Yn)과의 전위차를 감소시키는 것이 바람직하다. 이와 같이 서 스테인 전극 군들(ZT,ZB)과 스캔 전극들(Y1 내지 Yn)과의 전위차를 감소시키는 방법으로써 서스테인 전극 군들(ZT,ZB)을 플로팅시키는 방법을 채택함으로써 별도의 회로등의 추가없이 서스테인 전극 군들(ZT,ZB)과 스캔 전극들(Y1 내지 Yn)과의 전위차를 감소시켜 스캔 순서에 따라 셋 다운 방전의 강도를 조절할 수 있고, 이에 따라 전체 플라즈마 표시장치의 제조비용을 절감하는 것이다.
하부 서스테인 전극 군(ZB)을 플로팅시키는 기간은 상부 서스테인 전극 군(ZT)을 플로팅시키는 기간보다 길게 조절하는 것이 바람직하다. 이와 같이 하부 서스테인 전극 군(ZB)을 플로팅시키는 기간을 상부 서스테인 전극 군(ZT)을 플로팅시키는 기간보다 길게 조절함으로써 스캔 순서에 따라 셋 다운 방전의 강도를 조절한다. 셋 다운 기간 동안 인가되는 구동파형을 상세히 나타낸 도 8을 참조하여 이 과정을 보다 상세히 살펴보면 다음과 같다.
도 8에 도시된 바와 같이, 상부 서스테인 전극 군(ZT)을 플로팅시키는 기간(△t1) 보다 하부 서스테인 전극 군(ZB)을 플로팅시키는 기간(△t2)을 길게 설정함으로써, 상부 서스테인 전극 군(ZT)에 인가되는 셋 다운 제어 램프 펄스의 최저치(VZT1) 보다 하부 서스테인 전극 군(ZB)에 인가되는 셋 다운 제어 램프 펄스의 최저치(VZB1)를 작게 조절하고 이에 따라 스캔 순서에 따라 셋 다운 방전의 강도를 조절하여 이 후의 어드레스 방전을 안정적으로 발생시키는 것이다.
한편 셋 다운 램프 펄스(NR)의 최저치(-Vy)는 어드레스 기간(AP) 동안 스캔 전극(Y1 내지 Yn)에 인가되는 스캔 펄스(SCNP)의 최저치(-Vy)와 같게 설정하는 것 이 바람직하다. 이와 같이 셋 다운 램프 펄스(NR)의 최저치(-Vy)를 어드레스 기간(AP) 동안 스캔 전극(Y1 내지 Yn)에 인가되는 스캔 펄스(SCNP)의 최저치(-Vy)와 같게 조절하여 스캔 펄스(SCNP)와 셋 다운 램프 펄스(NR)의 공급 전압원을 공통으로 함으로써, 플라즈마 표시장치의 제조비용을 절감한다.
셋 다운 램프 펄스(NR)는 셋 다운 기간(SD) 후반부의 소정의 일부 기간(△T2) 동안 최저치(-Vy) 상태를 유지하는 것이 바람직하다. 이와 같이 셋 다운 램프 펄스(NR)를 소정의 기간(△T2) 동안 최저치(-Vy) 상태를 유지시킴으로써 벽전하 분포를 보다 적절하게 안정화시키는 것이다.
셋 다운 램프 펄스(NR)를 최저치(-Vy) 상태로 유지시키는 기간(△T2)은 전체 셋 다운 기간의 0.1배 이상 0.5배 이하로 설정하는 것이 바람직하다. 이와 같이 최저치(-Vy)를 유지하는 기간(△T2)을 조정함으로써 적정한 수준의 셋 다운 방전을 발생시키는 한편, 벽전하 분포량을 보다 적절하게 안정화시키는 것이다.
다음으로, 어드레스 기간(AP)에서는 어드레스 전극들(X1 내지 Xm)에 그라운드(GND)에서 정극성의 데이터 전압(Va)으로 상승하는 데이터 펄스(DP), 스캔 전극(Y1 내지 Yn)에 스캔 기준 전압(Vsc)에서 부극성의 스캔 전압(-Vy)으로 하강하는 스캔 펄스(SCNP)가 동기되어 인가되면, 어드레스 전극(X1 내지 Xm)과 스캔 전극(Y1 내지 Yn) 간의 전압 차와, 리셋 기간(RP) 동안 형성된 벽전하에 의한 어드레스 전극(X1 내지 Xm)과 스캔 전극(Y1 내지 Yn) 간의 벽전압이 더해지면서 어드레스 방전이 발생한다.
한편, 상부 및 하부 서스테인 전극 군(ZT,ZB)에는 어드레스 기간(AP) 동안에 스캔 전극(Y1 내지 Yn)과의 전압 차를 줄여 스캔 전극(Y1 내지 Yn)과의 오방전이 일어나지 않도록 정극성의 서스테인 전압(Vs) 레벨을 갖는 바이어스 전압이 공급된다.
다음으로 서스테인 기간(SP)에는 스캔 전극(Y1 내지 Yn)과 상부 및 하부 서스테인 전극 군(ZT,ZB)으로 분할된 서스테인 전극(Z)들에 교번적으로 그라운드(GND)에서 서스테인 전압(Vs)으로 상승하는 서스테인 펄스(SUSP)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 펄스(SUSP)가 더해지면서 매 서스테인 펄스(SUSP)가 인가될 때마다 스캔 전극(Y1 내지 Yn)과 상부 및 하부 서스테인 전극 군(ZT,ZB)으로 분할된 서스테인 전극(Z) 사이에 서스테인 방전 즉, 표시 방전이 일어나게 된다.
이와 같이 함으로써 하나의 서브 필드에서의 본 발명의 제 2 실시 예에 따른 플라즈마 표시장치의 구동방법에 의한 구동과정이 완성된다.
본 발명의 제 2 실시 예에 따른 플라즈마 표시장치의 구동방법은 이상에서 상세히 설명한 바와 같이, 스캔 순서에 따라 셋 다운 방전의 강도를 조절함으로써 콘트라스트 비 특성을 향상시키는 한편, 어드레스 방전을 안정화시켜 전체 구동마진을 확보한다 . 또한 셋 다운 방전의 강도를 조절하는 구체적 수단으로 서스테인 전극을 스캔 순서에 따라 상,하부 서스테인 전극 군으로 분할하고, 상부 및 하부 서스테인 전극 군을 일정 시간 동안 플로팅시키는 방식을 채택함으로써 별도의 추가적인 전압원이나 회로 소자 등의 부담이 없어 플라즈마 표시장치의 제조비용을 절감한다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 플라즈마 표시장치 및 그 구동방법은 스캔 순서에 따라 셋 다운 방전의 강도를 조절함으로써 콘트라스트 비 특성을 향상시키는 한편, 어드레스 방전을 안정화시켜 전체 구동마진을 확보한다 . 또한 셋 다운 방전의 강도를 조절하는 구체적 수단으로 서스테인 전극을 스캔 순서에 따라 서스테인 전극 군으로 분할하고, 서스테인 전극 군을 일정 시간 동안 플로팅시키는 방식을 채택함으로써 별도의 추가적인 전압원이나 회로 소자등의 부담이 없어 플라즈마 표시장치의 제조비용을 절감한다.

Claims (22)

  1. 복수 개의 스캔 전극들과 스캔 순서에 따라 상부 및 하부 서스테인 전극 군으로 분할되고 상기 전극 군별로 공통 연결된 복수 개의 서스테인 전극들을 포함하는 플라즈마 디스플레이 패널과;
    상기 전극들을 구동하기 위한 각 구동부; 및
    셋 다운 기간 중 상기 스캔 전극들에 셋 다운 파형이 인가되는 일부 기간 동안 상기 하부 서스테인 전극 군과 상기 스캔 전극들과의 전위차를 감소시키도록 하는 제 1 셋 다운 제어부를 포함하는 것을 특징으로 하는 플라즈마 표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 셋 다운 제어부는 상기 하부 서스테인 전극 군을 플로팅시킴으로써 상기 하부 서스테인 전극 군과 상기 스캔 전극들과의 전위차를 감소시키는 것을 특징으로 하는 플라즈마 표시장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 셋 다운 파형의 최저치는 어드레스 기간 동안 상기 스캔 전극에 인가되는 스캔 펄스의 최저치보다 큰 것을 특징으로 하는 플라즈마 표시장치.
  4. 제 3 항에 있어서,
    상기 셋 다운 파형은 소정의 기간 동안 최저치 상태를 유지하는 것을 특징으로 하는 플라즈마 표시장치.
  5. 제 4 항에 있어서,
    상기 소정의 기간은 상기 셋 다운 기간의 0.1배 이상 0.5배 이하인 것을 특징으로 하는 플라즈마 표시장치.
  6. 복수 개의 스캔 전극들과 스캔 순서에 따라 상부 및 하부 서스테인 전극 군으로 분할되고 상기 전극 군별로 공통 연결된 복수 개의 서스테인 전극들을 포함하는 플라즈마 디스플레이 패널과;
    상기 전극들을 구동하기 위한 각 구동부; 및
    셋 다운 기간 중 상기 스캔 전극들에 셋 다운 파형이 인가되는 일부 기간 동안 상기 서스테인 전극 군들과 상기 스캔 전극들과의 전위차를 감소시키도록 하는 제 2 셋 다운 제어부를 포함하며,
    상기 제 2 셋 다운 제어부는
    상기 상부 서스테인 전극 군과 상기 스캔 전극들의 전위차가 상기 하부 서스테인 전극 군과 상기 스캔 전극들의 전위차와 다르도록 하는 것을 특징으로 하는 플라즈마 표시장치.
  7. 제 6 항에 있어서,
    상기 제 2 셋 다운 제어부는 상기 서스테인 전극 군들을 플로팅시킴으로써 상기 서스테인 전극 군들과 상기 스캔 전극들과의 전위차를 감소시키는 것을 특징으로 하는 플라즈마 표시장치.
  8. 제 7 항에 있어서,
    상기 하부 서스테인 전극 군을 플로팅시키는 기간은 상기 상부 서스테인 전극 군을 플로팅시키는 기간보다 긴 것을 특징으로 하는 플라즈마 표시장치.
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 셋 다운 파형의 최저치는 어드레스 기간 동안 상기 스캔 전극에 인가되는 스캔 펄스의 최저치와 같은 것을 특징으로 하는 플라즈마 표시장치.
  10. 제 9 항에 있어서,
    상기 셋 다운 파형은 소정의 기간 동안 최저치 상태를 유지하는 것을 특징으로 하는 플라즈마 표시장치.
  11. 제 10 항에 있어서,
    상기 소정의 기간은 상기 셋 다운 기간의 0.1배 이상 0.5배 이하인 것을 특징으로 하는 플라즈마 표시장치.
  12. 복수 개의 스캔 전극들과 스캔 순서에 따라 상부 및 하부 서스테인 전극 군으로 분할되고 상기 전극 군별로 공통 연결된 복수 개의 서스테인 전극들을 포함하는 플라즈마 표시장치의 구동방법에 있어서,
    셋 다운 기간 중 상기 스캔 전극들에 셋 다운 파형이 인가되는 일부 기간 동 안 상기 하부 서스테인 전극 군과 상기 스캔 전극들과의 전위차를 감소시키는 단계를 포함하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
  13. 제 12 항에 있어서,
    상기 스캔 전극들에 셋 다운 파형이 인가되는 일부 기간 동안 상기 하부 서스테인 전극 군을 플로팅시킴으로써 상기 하부 서스테인 전극 군과 상기 스캔 전극들과의 전위차를 감소시키는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 셋 다운 파형의 최저치는 어드레스 기간 동안 상기 스캔 전극에 인가되는 스캔 펄스의 최저치보다 큰 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
  15. 제 14 항에 있어서,
    상기 셋 다운 파형은 소정의 기간 동안 최저치 상태를 유지하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
  16. 제 15 항에 있어서,
    상기 소정의 기간은 상기 셋 다운 기간의 0.1배 이상 0.5배 이하인 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
  17. 복수 개의 스캔 전극들과 스캔 순서에 따라 상부 및 하부 서스테인 전극 군으로 분할되고 상기 전극 군별로 공통 연결된 복수 개의 서스테인 전극들을 포함하는 플라즈마 표시장치의 구동방법에 있어서,
    셋 다운 기간 중 상기 스캔 전극들에 셋 다운 파형이 인가되는 일부 기간 동안 상기 서스테인 전극 군들과 상기 스캔 전극들과의 전위차를 스캔 순서에 따라 감소시키는 단계를 포함하며,
    상기 상부 서스테인 전극 군과 상기 스캔 전극들의 전위차는 상기 하부 서스테인 전극 군과 상기 스캔 전극들의 전위차와 다르도록 하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
  18. 제 17 항에 있어서,
    상기 스캔 전극들에 셋 다운 파형이 인가되는 일부 기간 동안 상기 서스테인 전극 군들을 플로팅시킴으로써 상기 서스테인 전극 군들과 상기 스캔 전극들과의 전위차를 감소시키는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
  19. 제 18 항에 있어서,
    상기 하부 서스테인 전극 군을 플로팅시키는 기간은 상기 상부 서스테인 전극 군을 플로팅시키는 기간보다 긴 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
  20. 제 17 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 셋 다운 파형의 최저치는 어드레스 기간 동안 상기 스캔 전극에 인가되는 스캔 펄스의 최저치와 같은 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
  21. 제 20 항에 있어서,
    상기 셋 다운 파형은 소정의 기간 동안 최저치 상태를 유지하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
  22. 제 21 항에 있어서,
    상기 소정의 기간은 상기 셋 다운 기간의 0.1배 이상 0.5배 이하인 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
KR1020050082926A 2005-09-06 2005-09-06 플라즈마 표시장치 및 그 구동방법 KR100692812B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050082926A KR100692812B1 (ko) 2005-09-06 2005-09-06 플라즈마 표시장치 및 그 구동방법
US11/515,010 US20070052627A1 (en) 2005-09-06 2006-09-05 Plasma display apparatus and method of driving the same
CNA2006101291832A CN1928968A (zh) 2005-09-06 2006-09-06 等离子显示装置及其驱动方法
EP06254634A EP1760684A1 (en) 2005-09-06 2006-09-06 Plasma display apparatus and method of driving the same
JP2006241531A JP2007072464A (ja) 2005-09-06 2006-09-06 プラズマディスプレイ装置及びプラズマディスプレイ装置の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050082926A KR100692812B1 (ko) 2005-09-06 2005-09-06 플라즈마 표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20070027402A KR20070027402A (ko) 2007-03-09
KR100692812B1 true KR100692812B1 (ko) 2007-03-14

Family

ID=37387354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050082926A KR100692812B1 (ko) 2005-09-06 2005-09-06 플라즈마 표시장치 및 그 구동방법

Country Status (5)

Country Link
US (1) US20070052627A1 (ko)
EP (1) EP1760684A1 (ko)
JP (1) JP2007072464A (ko)
KR (1) KR100692812B1 (ko)
CN (1) CN1928968A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101796568B (zh) 2007-09-03 2012-12-12 松下电器产业株式会社 等离子体显示面板的驱动装置、驱动方法及等离子体显示装置
JP5194018B2 (ja) * 2007-09-03 2013-05-08 パナソニック株式会社 プラズマディスプレイパネル装置およびプラズマディスプレイパネルの駆動方法
KR100898289B1 (ko) * 2007-11-01 2009-05-18 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR20090044783A (ko) * 2007-11-01 2009-05-07 엘지전자 주식회사 플라즈마 디스플레이 장치
KR101128137B1 (ko) * 2007-12-25 2012-03-22 파나소닉 주식회사 플라즈마 디스플레이 패널의 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치
JPWO2009081511A1 (ja) * 2007-12-26 2011-05-06 パナソニック株式会社 プラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置
CN101952874A (zh) * 2008-02-27 2011-01-19 松下电器产业株式会社 等离子体显示面板的驱动装置、驱动方法及等离子体显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008787A (en) * 1995-04-07 1999-12-28 Citizen Watch Co., Ltd. Antiferrolectric liquid crystal panel and method for driving same
KR100277300B1 (ko) * 1997-12-31 2001-01-15 황기웅 교류형플라즈마방전표시기의전력회수구동회로
KR100338519B1 (ko) * 1999-12-04 2002-05-30 구자홍 플라즈마 디스플레이 패널의 어드레스 방법
JP4357107B2 (ja) * 2000-10-05 2009-11-04 日立プラズマディスプレイ株式会社 プラズマディスプレイの駆動方法
CN1319037C (zh) * 2001-05-30 2007-05-30 松下电器产业株式会社 等离子体显示屏显示装置及其驱动方法
KR100438907B1 (ko) * 2001-07-09 2004-07-03 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
JP2003330411A (ja) * 2002-05-03 2003-11-19 Lg Electronics Inc プラズマディスプレイパネルの駆動方法及び装置
US6853144B2 (en) * 2002-06-28 2005-02-08 Matsushita Electric Industrial Co., Ltd Plasma display with split electrodes
US6853145B2 (en) * 2002-08-01 2005-02-08 Lg Electronics Inc. Method and apparatus for driving plasma display panel
JP2004192875A (ja) * 2002-12-10 2004-07-08 Nec Plasma Display Corp プラズマディスプレイパネル及びその駆動方法
KR100508249B1 (ko) * 2003-05-02 2005-08-18 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100556735B1 (ko) * 2003-06-05 2006-03-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
US7365710B2 (en) * 2003-09-09 2008-04-29 Samsung Sdi Co. Ltd. Plasma display panel driving method and plasma display device
US20050225513A1 (en) * 2004-04-02 2005-10-13 Lg Electronics Inc. Plasma display device and method of driving the same
US7408531B2 (en) * 2004-04-14 2008-08-05 Pioneer Corporation Plasma display device and method for driving the same
KR100570970B1 (ko) * 2004-05-06 2006-04-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100551008B1 (ko) * 2004-05-20 2006-02-13 삼성에스디아이 주식회사 플라즈마 디스플레이 패널과 그의 구동 방법
KR100550995B1 (ko) * 2004-06-30 2006-02-13 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법
US7561151B2 (en) * 2004-12-01 2009-07-14 Lg Electronics Inc. Method of driving plasma display panel

Also Published As

Publication number Publication date
EP1760684A1 (en) 2007-03-07
US20070052627A1 (en) 2007-03-08
CN1928968A (zh) 2007-03-14
JP2007072464A (ja) 2007-03-22
KR20070027402A (ko) 2007-03-09

Similar Documents

Publication Publication Date Title
KR100551125B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100499100B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
US7477215B2 (en) Plasma display apparatus and driving method thereof
KR100627118B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100608886B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100692812B1 (ko) 플라즈마 표시장치 및 그 구동방법
KR100747168B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 그 구동방법
KR100667570B1 (ko) 플라즈마 디스플레이 패널, 장치, 패널의 구동 장치 및구동 방법
KR100508251B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100811482B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR100645792B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
KR100774945B1 (ko) 플라즈마 표시장치 및 그 구동방법
KR100738222B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100747321B1 (ko) 플라즈마 표시장치 및 그 구동방법
KR100692811B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100726652B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
US20070132671A1 (en) Plasma display apparatus
KR100765526B1 (ko) 플라즈마 디스플레이 장치 및 그 구동방법
KR100499098B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100765528B1 (ko) 플라즈마 표시장치
KR100784530B1 (ko) 플라즈마 표시장치 및 그 구동방법
KR100747206B1 (ko) 플라즈마 표시장치 및 그 구동방법
KR20030092783A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20070087743A (ko) 플라즈마 표시장치 및 그 구동방법
KR20060121019A (ko) 플라즈마 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091230

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee