[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100691275B1 - Multiple chip module having high thermal performance - Google Patents

Multiple chip module having high thermal performance

Info

Publication number
KR100691275B1
KR100691275B1 KR1020050078425A KR20050078425A KR100691275B1 KR 100691275 B1 KR100691275 B1 KR 100691275B1 KR 1020050078425 A KR1020050078425 A KR 1020050078425A KR 20050078425 A KR20050078425 A KR 20050078425A KR 100691275 B1 KR100691275 B1 KR 100691275B1
Authority
KR
South Korea
Prior art keywords
block
chip module
substrate
ground
mcm
Prior art date
Application number
KR1020050078425A
Other languages
Korean (ko)
Other versions
KR20070023990A (en
Inventor
배효근
김남흥
정영학
정인호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050078425A priority Critical patent/KR100691275B1/en
Publication of KR20070023990A publication Critical patent/KR20070023990A/en
Application granted granted Critical
Publication of KR100691275B1 publication Critical patent/KR100691275B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

방열효과가 우수한 다중 칩 모듈을 제공한다. 본 발명에 따른 다중 칩 모듈은, 하면에 MCM 접지를 갖는 기판과 상기 기판에 결합된 다수의 칩을 포함하여 다수의 블럭을 형성하는 다중 칩 모듈로서, 상기 블럭중 특정 블럭의 접지는 상기 MCM 접지와 분리되어 전원층에 연결되고, 상기 기판은 내부에 고유전율의 세라믹층이 삽입된 유기물계 적층 기판이다. Provides multi-chip module with excellent heat dissipation. The multi-chip module according to the present invention is a multi-chip module including a substrate having an MCM ground on a lower surface thereof and a plurality of chips coupled to the substrate, wherein the ground of a specific block among the blocks is the MCM ground. Separated from and connected to the power source layer, the substrate is an organic material based laminated substrate having a high dielectric constant ceramic layer inserted therein.

다중 칩 모듈, MCM, 방열, 접지 Multi-Chip Module, MCM, Thermal, Ground

Description

열방출 특성이 향상된 다중 칩 모듈{MULTIPLE CHIP MODULE HAVING HIGH THERMAL PERFORMANCE}MULTIPLE CHIP MODULE HAVING HIGH THERMAL PERFORMANCE}

도 1은 일반적인 이동통신 시스템의 블럭도이다.1 is a block diagram of a general mobile communication system.

도 2는 종래의 다중 칩 모듈의 개략 단면도이다.2 is a schematic cross-sectional view of a conventional multi-chip module.

도 3은 본 발명의 일 실시형태에 따른 다중 칩 모듈의 개략 단면도이다.3 is a schematic cross-sectional view of a multi-chip module according to an embodiment of the present invention.

도 4는 본 발명의 다른 실시형태에 따른 다중 칩 모듈의 개략 단면도이다.4 is a schematic cross-sectional view of a multi-chip module according to another embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of Symbols for Main Parts of Drawings>

100, 200: 다중 칩 모듈 101: 기판100, 200: multi-chip module 101: substrate

301: 제1 블럭 302: 제2 블럭301: first block 302: second block

103, 113: 비아 104: 내부 금속층103 and 113: Via 104: Internal metal layer

150a, 150b: 칩 105a, 105b: 다이 어태치 패드150a, 150b: chip 105a, 105b: die attach pad

106: 본딩 와이어 107: MCM 접지106: bonding wire 107: MCM ground

114: 고유전율 세라믹층 140: 전원층114: high dielectric constant ceramic layer 140: power layer

본 발명은 다중 칩 모듈에 관한 것으로, 특히 열방출 효과가 우수하고 열에 취약한 블럭의 열화 현상을 방지할 수 있는 다중 칩 모듈에 관한 것이다. The present invention relates to a multi-chip module, and more particularly, to a multi-chip module capable of preventing the deterioration of the block having excellent heat dissipation effect and heat susceptibility.

다중 칩 모듈(Multiple Chip Module; MCM)은 상호접속 기판에 결합된 다수의 노출 및/또는 패키지화된 집적회로 칩과 다수의 수동 부품, 예컨대 저항, 커패시터, 인덕터 등을 포함할 수 있는 독립된 전자 패키지 소자이다. 이러한 MCM은 수개의 노출 능동회로 칩 및 다른 구성요소를 구비한 다층 상호 기판으로 구성된다. 현재, MCM은 칩 부품의 소형화가 한계에 이르면서, 종래 방식으로 실장하던 수동 부품이나 능동회로 칩을 노출 다이 상태에서 와이어 본드를 이용하여 결선하거나, 기판 내부에 구현 또는 매립하여 부품 실장 면적을 줄이고 있다. 또한, 기판에 실장되는 부품 수의 감소로 소형화를 이루고, 조립 비용이 감소되며, 와이어 본드와 수동 부품의 내재화로 배선 길이 및 접속 수가 감소하고 있다. 이러한 MCM을 고주파에 응용함으로써 고주파 신뢰성이 향상되고 있는 추세이다.Multiple Chip Modules (MCMs) are independent electronic package devices that may include a number of exposed and / or packaged integrated circuit chips coupled to an interconnect substrate and a number of passive components such as resistors, capacitors, inductors, and the like. to be. This MCM consists of a multilayer interconnection substrate with several exposed active circuit chips and other components. At present, as MCM reaches the limit of miniaturization of chip components, the passive components or active circuit chips conventionally mounted are connected using wire bonds in the exposed die state, or implemented or embedded in a board, thereby reducing component mounting area. have. Further, miniaturization is achieved by reducing the number of components mounted on the substrate, assembly costs are reduced, and wiring lengths and the number of connections are reduced due to the internalization of wire bonds and passive components. By applying such MCM to high frequency, high frequency reliability is increasing.

이동통신 시스템에 사용되는 고주파/중간주파의 MCM은, 전력 증폭기(Power Amplifier; PA), 스위치(S/W), 저역 통과 필터(Low Pass Filter; LPF), 저잡음 증폭기(Low Noise Amplifier) 등의 RF/IF 관련 블럭등을 포함하고 있다. 이들 블럭들은 상호 접속 기판 상에 배치된 또는 그 내부에 포함된 여러 회로 요소들로 구현된다. The high frequency / medium frequency MCMs used in mobile communication systems include power amplifiers (PAs), switches (S / W), low pass filters (LPFs), low noise amplifiers, and the like. It contains RF / IF related blocks. These blocks are implemented with various circuit elements disposed on or contained within the interconnect substrate.

도 1은 일반적인 이동통신 시스템의 개략적인 블럭도이다. 도 1을 참조하면, RF IC(401)를 중심으로 정합회로 블럭(402), SAW 필터 블럭(403) 및 스위치 블럭(404)은 수신 경로를 구성한다. 또한, 전력 증폭기 블럭(409), 정합회로 블럭(408) 및 저역 통과 필터(407)은 송신 경로를 구성한다. 안테나(406)를 통해 입력된 신호는 ESD 보호 블럭(405)을 통해 수신 경로로 들어가게 된다. 이러한 블럭들(401~409)은 MCM 칩에 의해 구현된다. 상기 블럭들 중에서 특히 전력 증폭기 블럭(409)는 고출력을 내는 소자이기 때문에, 많은 열을 발생시킨다. 전력 증폭기 블럭(409)이 발생하는 열로 인해 다른 블럭, 특히 SAW 필터 블럭(403)과 같은 열에 취약한 블럭의 특성이 열화되기 쉽다.1 is a schematic block diagram of a general mobile communication system. Referring to FIG. 1, the matching circuit block 402, the SAW filter block 403, and the switch block 404 form a receive path around the RF IC 401. In addition, the power amplifier block 409, the matching circuit block 408, and the low pass filter 407 constitute a transmission path. The signal input through the antenna 406 enters the receive path through the ESD protection block 405. These blocks 401-409 are implemented by the MCM chip. Among the blocks, in particular, the power amplifier block 409 generates a lot of heat since it is a high output device. The heat generated by the power amplifier block 409 tends to deteriorate the characteristics of other blocks, particularly blocks that are susceptible to heat, such as the SAW filter block 403.

도 2는 종래의 MCM을 개략적으로 나타낸 단면도이다. 도 2는 참조하면, MCM은 제1 블럭(31)(예컨대, 전력 증폭기 블럭)과 제2 블럭(32)(예컨대, SAW 필터 블럭)을 포함한다. 각각의 블럭에는, 기판(11) 상의 다이 어태치 패드(105a, 105b)에 부착된 칩(150a, 150b)이 포함되어 있다. 이 칩들(150a, 150b)은 비아(13)를 통해 기판(11) 내부에 형성된 금속층(14)과 MCM 접지(17, 18)에 연결된다. 각각의 칩(150a, 150b)은 본딩 와이어(16)를 통해 패드(105a, 105b)에 전기적으로 연결될 수 있다. 도 2에 도시된 바와 같이, 제1 블럭(31)에서 발생한 열이 제2 블럭(32)에 미치는 영향을 감소시키기 위해, 제1 블럭(31)의 내부 금속층과 제2 블럭(32)의 내부 금속층은 서로 분리되어 있고, 각 블럭의 비아는 서로 분리된 각 MCM 접지(17, 18)에 연결된다. 열차단 효과를 높이기 위해, 2 블럭(31, 32)을 완전히 격리할 수도 있다. 2 is a cross-sectional view schematically showing a conventional MCM. 2, the MCM includes a first block 31 (eg, a power amplifier block) and a second block 32 (eg, a SAW filter block). Each block includes chips 150a and 150b attached to the die attach pads 105a and 105b on the substrate 11. These chips 150a and 150b are connected to the metal layer 14 and MCM grounds 17 and 18 formed inside the substrate 11 through vias 13. Each chip 150a, 150b may be electrically connected to the pads 105a, 105b through a bonding wire 16. As shown in FIG. 2, in order to reduce the effect of heat generated in the first block 31 on the second block 32, the inner metal layer of the first block 31 and the inside of the second block 32. The metal layers are separated from each other, and the vias of each block are connected to each of the MCM grounds 17 and 18 separated from each other. To increase the thermal barrier effect, the two blocks 31 and 32 may be completely isolated.

그러나, 상기 방법으로는 열에 취약한 블럭에 대한 열 차단 효과가 미미하고, 이미 전달된 열을 효과적으로 방출하기도 어렵다. 이에 따라, 전력 증폭기 블럭과 같은 블럭(제1 블럭)의 발생 열로 인해, SAW 필터 블럭과 같은 열에 취약한 블럭(제2 블럭)의 열화 현상를 효과적으로 억제할 수 없어 MCM 전체의 신뢰성에 문제가 발생할 수 있다.However, with this method, the heat shielding effect on the block vulnerable to heat is insignificant, and it is difficult to effectively dissipate the heat transferred already. Accordingly, due to the generated heat of the same block (first block) as the power amplifier block, the degradation phenomenon of the block (second block), which is vulnerable to the same heat as the SAW filter block, cannot be effectively suppressed, which may cause a problem in the reliability of the entire MCM. .

본 발명은 상기한 문제점을 해결하기 위한 것으로서, 그 목적은 열에 취약한 특정 블럭을 열로부터 효과적으로 차단하고 그 특정 블럭의 방열 효과가 우수한 다중 칩 모듈을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a multi-chip module that effectively blocks a heat-vulnerable specific block from heat and has excellent heat dissipation effect of the specific block.

상술한 기술적 과제를 달성하기 위하여, 본 발명에 따른 다중 칩 모듈은, 하면에 MCM 접지를 갖는 기판과 상기 기판에 결합된 다수의 칩을 포함하여 다수의 블럭을 형성하는 다중 칩 모듈로서, 상기 블럭중 특정 블럭의 접지는 상기 MCM 접지와 분리되어 전원층에 연결되어 있다. In order to achieve the above technical problem, the multi-chip module according to the present invention, a multi-chip module including a substrate having an MCM ground on the lower surface and a plurality of chips coupled to the substrate, the block, the block The ground of the specific block is separated from the ground of the MCM and is connected to the power layer.

본 발명 바람직한 실시형태에 따르면, 상기 특정 블럭은 SAW 필터 블럭일 수 있다. 이와 같이 열에 취약한 SAW 필터 블럭의 접지를 MCM 접지와 분리시킴으로써, 다른 블럭의 발생열으로부터 상기 SAW 필터 블럭을 보호할 수 있게 된다. 또한, SAW 필터 블럭의 접지를 전원층에 연결시킴으로써, 상기 SAW 필터 블럭에 이미 전달된 열을 효과적으로 방출시킬 수 있게 된다.According to a preferred embodiment of the present invention, the specific block may be a SAW filter block. By separating the ground of the SAW filter block, which is susceptible to heat, to the MCM ground, the SAW filter block can be protected from the generated heat of other blocks. In addition, by connecting the ground of the SAW filter block to the power supply layer, it is possible to effectively discharge the heat already transferred to the SAW filter block.

본 발명의 실시형태에 따르면, 상기 특정 블럭은 전력 증폭 블럭으로부터 전기적으로 분리되어 있다. 이와 같이 특정 블럭을 전력 증폭 블럭으로부터 전기적으로 분리시킴으로써, 상기 특정 블럭은 특히, 전력 증폭 블럭의 발생열로부터 보호받을 수 있게 된다.According to an embodiment of the invention, the particular block is electrically isolated from the power amplification block. By electrically separating the specific block from the power amplifying block in this way, the specific block can be protected, in particular, from the generated heat of the power amplifying block.

본 발명의 실시형태에 따르면, 상기 기판은 내부에 고유전율의 세라믹층이 삽입된 유기물계 적층 기판일 수 있다. 이 경우, 상기 고유전율의 세라믹층은 임베디드 커패시터용 유전체로 사용될 수 있다. 상기 고유전율의 세라믹층은 타탄산바륨(BaTiO3)을 포할 수 있다.According to an embodiment of the present invention, the substrate may be an organic material-based laminated substrate having a high dielectric constant ceramic layer inserted therein. In this case, the high dielectric constant ceramic layer may be used as a dielectric for an embedded capacitor. The high dielectric constant ceramic layer may include barium titanate (BaTiO 3 ).

본 발명의 실시형태에 따르면, 상기 다중 칩 모듈은 서로 다른 고주파/중간주파 기능을 갖는 복수의 칩을 포함할 수 있다.According to an embodiment of the present invention, the multi-chip module may include a plurality of chips having different high frequency / medium frequency functions.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for clarity.

도 3은 본 발명의 일 실시형태에 따른 다중 칩 모듈의 개략 단면도이다. 도 3은 다중 칩 모듈(100) 전체 중 일부를 나타낸다. 도 3을 참조하면, 다중 칩 모듈(100)은 상호 접속 기판(101) 상에 탑재된 복수의 칩(150a, 150b)을 포함한다. 도면에 도시된 칩들(150a, 150b)이외에도 상기 기판(101) 상에는 다른 칩, 특히 능동회로 칩들이 탑재될 수 있다. 복수의 능동회로 칩들은 서로 다른 고주파/중간주파 기능을 구현하는 소자일 수 있다. 상기 기판(101) 재료로는, 예를 들어 FR4 또는 폴리테트라플루오로에틸렌(polytetrafluoroethylene)등의 유기물을 사용하거나, 세라믹 무기물질을 사용할 수 있다. 기판(101)의 하면에는 MCM 접지(107)가 형성되어 있다.3 is a schematic cross-sectional view of a multi-chip module according to an embodiment of the present invention. 3 shows a portion of the entire multi chip module 100. Referring to FIG. 3, the multichip module 100 includes a plurality of chips 150a and 150b mounted on the interconnection substrate 101. In addition to the chips 150a and 150b shown in the drawing, other chips, particularly active circuit chips, may be mounted on the substrate 101. The plurality of active circuit chips may be devices that implement different high frequency / medium frequency functions. As the material of the substrate 101, for example, an organic material such as FR4 or polytetrafluoroethylene may be used, or a ceramic inorganic material may be used. An MCM ground 107 is formed on the bottom surface of the substrate 101.

칩(150a)을 중심으로 하는 회로 영역은 제1 블럭(301)을 구성하며, 칩(150b)을 중심으로 하는 회로 영역은 제2 블럭(302)을 구성한다. 예컨대, 제1 블럭(301)은 발열량이 큰 전력 증폭기 블럭이고, 제2 블럭(302)은 열에 취약한 SAW 필터 블럭일 수 있다. 각 블럭의 칩들(150a, 150b)은 본딩 와이어(106)를 통해 다이 어태 치 패드(105a, 105b)에 연결되어 접지될 수 있다. The circuit region centered around the chip 150a constitutes the first block 301, and the circuit region centered around the chip 150b constitutes the second block 302. For example, the first block 301 may be a power amplifier block having a large amount of heat generated, and the second block 302 may be a SAW filter block that is susceptible to heat. The chips 150a and 150b of each block may be connected to the die attach pads 105a and 105b through the bonding wire 106 and grounded.

도 3에 도시된 바와 같이, 접지(GND)를 이루는 제1 블럭(301)의 패드(105a)는 비아(103)를 통해 내부 금속층(114) 및 MCM 접지(107)와 연결된다. 이 MCM 접지(107)는 넓은 면적을 차지함으로써, 제1 블럭(301)의 칩(150a)으로부터 발생된 열을 더 많이 방출시킬 수 있다. 접지(CND)를 이루는 제2 블럭(302)의 패드(105b)는 비아(113)를 통해 전원층(140)과 연결되어 있다. 제2 블럭(302)의 패드(105b)는, 제1 블럭(301)의 패드(105a)와 달리, MCM 접지와는 연결되지 않고 MCM 접지로부터 분리되어 있다. 열에 취약한 제2 블럭(302)은 제1 블럭(301)으로부터 전기적으로 분리되어 있다.As shown in FIG. 3, the pad 105a of the first block 301 constituting the ground GND is connected to the inner metal layer 114 and the MCM ground 107 through the via 103. The MCM ground 107 occupies a large area, thereby allowing more heat generated from the chip 150a of the first block 301 to be released. The pad 105b of the second block 302 forming the ground CND is connected to the power layer 140 through the via 113. Unlike the pad 105a of the first block 301, the pad 105b of the second block 302 is separated from the MCM ground without being connected to the MCM ground. The second block 302, which is susceptible to heat, is electrically isolated from the first block 301.

이와 같이 제2 블럭(301)의 접지부를 이루는 패드(105b)가 MCM 접지로부터 분리함과 함께, 제2 블럭(302)을 제1 블럭(301)으로부터 전기적으로 분리함으로써, 제1 블럭(101)의 발생열로부터 제2 불럭(302)을 효과적으로 보호할 수 있게 된다.As described above, the pad 105b constituting the ground portion of the second block 301 is separated from the MCM ground, and the second block 302 is electrically separated from the first block 301 to thereby provide the first block 101. It is possible to effectively protect the second block 302 from the generated heat of.

또한, 제2 블럭(302)의 접지부를 이루는 패드(105b)가 비아(113)를 통해 전원층(140)과 연결됨으로써, 제1 블럭(101)으로부터 상기 전원층(140)을 통해 열을 외부로 효과적으로 방출시킬 수 있게 된다. 이 전원층(140)은 비교적 넓은 면적을 차지하고 있고 기판 외부로 인출되는 배선과 연결되어 있기 때문에, 전원층(140)을 통한 열 방출 효과는 우수하다. 따라서, 제2 블럭(302)에 이미 열이 전달되었다 하 더라도 그 열을 전원층(140)을 통해 제거할 수 있으므로, 제2 블럭(302)은 열로부터 더욱 보호받게 된다. 이에 따라, 제2 블럭의 특성 열화를 방지하고 신뢰성을 높일 수 있게 된다. In addition, the pad 105b constituting the ground portion of the second block 302 is connected to the power supply layer 140 through the vias 113, so that heat is transferred from the first block 101 through the power supply layer 140. It can be released effectively. Since the power supply layer 140 occupies a relatively large area and is connected to the wiring drawn out of the substrate, the heat dissipation effect through the power supply layer 140 is excellent. Therefore, even if heat has already been transferred to the second block 302, the heat can be removed through the power supply layer 140, so that the second block 302 is further protected from heat. Accordingly, deterioration of characteristics of the second block can be prevented and reliability can be improved.

상기한 실시형태에서는, 제1 블럭(301)이 전력 증폭기 블럭이고, 제2 블럭(302)이 SAW 필터 블럭(302)이었으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 제1 블럭(301)은 스위치 블럭이고 제2 블럭(302)은 저역 통과 필터 블록일 수 있다. 어떠한 경우이든지, 열에 취약한 구조를 갖는 블럭을 상기한 바와 같은 제2 블럭(302)으로 구성함으로써, 제2 블럭의 특성 열화를 효과적으로 억제할 수 있게 된다.In the above embodiment, the first block 301 is a power amplifier block and the second block 302 is a SAW filter block 302, but the present invention is not limited thereto. For example, the first block 301 may be a switch block and the second block 302 may be a low pass filter block. In any case, by constructing a block having a structure susceptible to heat to the second block 302 as described above, it is possible to effectively suppress the deterioration of characteristics of the second block.

도 4는 본 발명의 다른 실시형태에 따른 다중 칩 모듈의 개략적 단면도이다. 이 실시형태의 다중 칩 모듈(200)은, 유기물계 적층 기판(101) 내부에 고유전율의 세라믹층(130)이 삽입되어 있다는 점에서, 전술한 실시형태와 다르다. 다른 구성요소들은 전술한 바와 마찬가지이다. 즉, 도 4의 다중 칩 모듈(200)에서도, 제2 블럭(302)의 패드(105b)를 MCM 접지(107)와 분리시킴과 아울러 전원층에 연결함으로써, 열 차단 및 열 방출 효과를 얻을 수 있다. 4 is a schematic cross-sectional view of a multi-chip module according to another embodiment of the present invention. The multi-chip module 200 of this embodiment differs from the above-described embodiment in that the high dielectric constant ceramic layer 130 is inserted into the organic material-based laminated substrate 101. The other components are as described above. That is, even in the multi-chip module 200 of FIG. 4, by separating the pad 105b of the second block 302 from the MCM ground 107 and connecting it to the power supply layer, heat blocking and heat dissipation effects can be obtained. have.

이와 같이 유기물계 기판(101) 내에 티탄산 바륨(BaTiO3) 등의 고유전율 세라믹층(130)을 삽입함으로써, 세라믹 기판에 비하여 높은 굴곡 탄성율을 구현할 수 있어 우수한 기계적 특성을 나타낼 수 있다. 또한, 상기 고유전율 세라믹층(130)을 커패시터 유전체로 이용함으로써, 고용량의 임베디드 커패시터(embedded capacitor)를 용이하게 구현할 수가 있게 된다. 도 4에 도시된 바와 같이, 세라믹층(130) 상부 및 하부에 적절한 금속층(114, 115)을 형성하여 임베디드 커패시터를 형성할 수 있다. 이와 같이 기판 내부층을 수동 부품의 일 구성요소로 사용함으로써 표면 실장 부품의 수를 감소시킬 수 있고, 이에 따라 다중 칩 모듈을 더욱 소형화시킬 수 있게 된다. As such, by inserting a high dielectric constant ceramic layer 130 such as barium titanate (BaTiO 3 ) into the organic substrate 101, high flexural modulus can be realized compared to the ceramic substrate, thereby exhibiting excellent mechanical properties. In addition, by using the high dielectric constant ceramic layer 130 as a capacitor dielectric, it is possible to easily implement a high-capacity embedded capacitor (embedded capacitor). As shown in FIG. 4, embedded capacitors may be formed by forming appropriate metal layers 114 and 115 on and under the ceramic layer 130. As such, by using the substrate inner layer as one component of the passive component, the number of surface-mount components can be reduced, thereby miniaturizing the multi-chip module.

상기 고유전율 세라믹층(130)은, 강유전체(ferroelectric) 물질을 포함하는 것이 바람직하며, 예를 들어 티탄산바륨(BaTiO3)를 포함할 수 있다. 특히, 에폭시 레진에 티탄산바륨 파우더를 분산시켜 제조된 복합 재료를 상기 세라믹층(130)으로 사용할 수 있다. 또한, 세라믹층(130)은 티탄산 바륨과 폴리이미드를 포함하는 폴리머-세라믹 복합 재료로 이루어질 수도 있다. 티탄산 바륨을 포함하는 복합 재료에는, SrTiO3 또는 BaSnO 등의 전이온도 시프트 물질이 첨가되는 것이 바람직하다. 이와 같은 시프트 물질에 의해 티탄산 바륨의 전이온도를 사용 온도범위 밖으로 변경시킬 수 있게 된다. 따라서, 전이온도 시프트 물질을 첨가해줌으로써 세라믹층(130)의 온도 안전성을 더욱 높일 수 있게 된다.The high dielectric constant ceramic layer 130 may include a ferroelectric material. For example, the high dielectric constant ceramic layer 130 may include barium titanate (BaTiO 3 ). In particular, a composite material prepared by dispersing barium titanate powder in an epoxy resin may be used as the ceramic layer 130. In addition, the ceramic layer 130 may be made of a polymer-ceramic composite material including barium titanate and polyimide. A composite material containing barium titanate, it is preferable that the transition temperature shift material, such as SrTiO 3 or BaSnO is added. Such a shift material makes it possible to change the transition temperature of barium titanate out of the use temperature range. Therefore, the temperature stability of the ceramic layer 130 can be further improved by adding the transition temperature shift material.

도 4에 도시된 실시형태의 다중 칩 모듈에 따르면, 전술한 실시형태의 다중 칩 모듈과 마찬가지로, 열에 취약한 블럭을 열로부터 효과적으로 보호할 수 있을 뿐만 아니라, 우수한 기계적 강도의 확보와 고용량의 수동 부품 내재화를 용이하게 실현할 수 있게 된다.According to the multi-chip module of the embodiment shown in FIG. 4, like the multi-chip module of the above-described embodiment, not only can the heat-sensitive block be effectively protected from heat, but also excellent mechanical strength and high-capacity passive component internalization. Can be easily realized.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 한다. 또한, 본 발명은 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.It is intended that the invention not be limited by the foregoing embodiments and the accompanying drawings, but rather by the claims appended hereto. In addition, it will be apparent to those skilled in the art that the present invention may be substituted, modified, and changed in various forms without departing from the technical spirit of the present invention described in the claims.

이상 설명한 바와 같이 본 발명에 따르면, 열에 취약한 블럭의 접지를 MCM 접지와 분리하면서 전원층에 연결시킴으로써, 상기 블럭을 열로부터 효과적으로 차단하고 상기 블럭에 전달된 열을 효과적으로 방출할 수 있게 된다. 이에 따라, MCM의 신뢰성과 수명은 더욱 증가하게 된다. As described above, according to the present invention, by connecting the ground of the block vulnerable to heat to the power layer while separating from the MCM ground, it is possible to effectively block the block from the heat and to effectively dissipate heat transferred to the block. As a result, the reliability and lifetime of the MCM are further increased.

Claims (7)

하면에 MCM 접지를 갖는 기판과 상기 기판에 결합된 다수의 칩을 포함하여 다수의 블럭을 형성하는 다중 칩 모듈에 있어서, In the multi-chip module to form a plurality of blocks including a substrate having an MCM ground on the lower surface and a plurality of chips coupled to the substrate, 상기 블럭중 특정 블럭의 접지는 상기 MCM 접지와 분리되어 전원층에 연결되고,The ground of a specific block among the blocks is separated from the MCM ground and connected to a power layer. 상기 기판은 내부에 고유전율의 세라믹층이 삽입된 유기물계 적층 기판인 것을 특징으로 하는 다중 칩 모듈.The substrate is a multi-chip module, characterized in that the organic material-based laminated substrate with a high dielectric constant ceramic layer inserted therein. 제1항에 있어서,The method of claim 1, 상기 특정 블럭은 SAW 필터 블럭인 것을 특징으로 하는 다중 칩 모듈.The specific block is a multi-chip module, characterized in that the SAW filter block. 제1항에 있어서,The method of claim 1, 상기 특정 블럭은 전력 증폭 블럭으로부터 전기적으로 분리된 것을 특징으로 하는 다중 칩 모듈.Wherein said particular block is electrically isolated from a power amplification block. 삭제delete 제1항에 있어서,The method of claim 1, 상기 고유전율의 세라믹층은 임베디드 커패시터용 유전체로 사용되는 것을 특징으로 하는 다중 칩 모듈.The high dielectric constant ceramic layer is a multi-chip module, characterized in that used as the dielectric for the embedded capacitor. 제1항에 있어서,The method of claim 1, 상기 고유전율의 세라믹층은 타탄산바륨을 포함하는 것을 특징으로 하는 다중 칩 모듈.The high dielectric constant ceramic layer is a multi-chip module, characterized in that it comprises barium titanate. 제1항에 있어서,The method of claim 1, 상기 다중 칩 모듈은 서로 다른 고주파/중간주파 기능을 갖는 복수의 칩을 포함하는 것을 특징으로 하는 다중 칩 모듈.The multi-chip module, characterized in that it comprises a plurality of chips having a different high frequency / medium frequency function.
KR1020050078425A 2005-08-25 2005-08-25 Multiple chip module having high thermal performance KR100691275B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050078425A KR100691275B1 (en) 2005-08-25 2005-08-25 Multiple chip module having high thermal performance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050078425A KR100691275B1 (en) 2005-08-25 2005-08-25 Multiple chip module having high thermal performance

Publications (2)

Publication Number Publication Date
KR20070023990A KR20070023990A (en) 2007-03-02
KR100691275B1 true KR100691275B1 (en) 2007-03-12

Family

ID=38098779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050078425A KR100691275B1 (en) 2005-08-25 2005-08-25 Multiple chip module having high thermal performance

Country Status (1)

Country Link
KR (1) KR100691275B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI805564B (en) * 2018-01-25 2023-06-21 晶元光電股份有限公司 Chip transferring method and the apparatus thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010110421A (en) * 1999-01-29 2001-12-13 조셉 더블유. 킹스 주니어. Multiple chip module with integrated rf capabilities
JP2003007961A (en) * 2001-06-25 2003-01-10 Toshiba Corp Mounting board of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010110421A (en) * 1999-01-29 2001-12-13 조셉 더블유. 킹스 주니어. Multiple chip module with integrated rf capabilities
JP2003007961A (en) * 2001-06-25 2003-01-10 Toshiba Corp Mounting board of semiconductor device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020010110421
15007961

Also Published As

Publication number Publication date
KR20070023990A (en) 2007-03-02

Similar Documents

Publication Publication Date Title
US5717249A (en) RF power amplifying circuit device
US6794747B2 (en) Semiconductor device
US6040624A (en) Semiconductor device package and method
US5825628A (en) Electronic package with enhanced pad design
US6489669B2 (en) Integrated circuit device
US5786630A (en) Multi-layer C4 flip-chip substrate
KR100283636B1 (en) Semiconductor package and semiconductor mounting part
US9351404B2 (en) Electronic device
US8288848B2 (en) Semiconductor chip package including a lead frame
US20050047094A1 (en) Heat sink structure with embedded electronic components for semiconductor package
KR100665217B1 (en) A semiconductor multi-chip package
US7745911B2 (en) Semiconductor chip package
WO1997050123A1 (en) A power-ground plane for a c4 flip-chip substrate
KR100992344B1 (en) Semiconductor Multi-Chip Package
US10068857B2 (en) Semiconductor package assembly
US8310062B2 (en) Stacked semiconductor package
US20080001281A1 (en) Power amplifier module
US8520402B1 (en) Decoupling capacitor circuit assembly
KR100691275B1 (en) Multiple chip module having high thermal performance
JP2015023194A (en) Semiconductor device
KR100746978B1 (en) Communication module
JP2004111938A (en) Semiconductor device
US20240213188A1 (en) High frequency device packages
KR100638655B1 (en) Multiple chip module having integrated rf capability
KR100632237B1 (en) 3D multilayer multichip module package manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120116

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee