[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100687490B1 - Method for fabricating Liquid crystal display device - Google Patents

Method for fabricating Liquid crystal display device Download PDF

Info

Publication number
KR100687490B1
KR100687490B1 KR1020000006223A KR20000006223A KR100687490B1 KR 100687490 B1 KR100687490 B1 KR 100687490B1 KR 1020000006223 A KR1020000006223 A KR 1020000006223A KR 20000006223 A KR20000006223 A KR 20000006223A KR 100687490 B1 KR100687490 B1 KR 100687490B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
depositing
conductive metal
gate
Prior art date
Application number
KR1020000006223A
Other languages
Korean (ko)
Other versions
KR20010083300A (en
Inventor
김혜영
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000006223A priority Critical patent/KR100687490B1/en
Publication of KR20010083300A publication Critical patent/KR20010083300A/en
Application granted granted Critical
Publication of KR100687490B1 publication Critical patent/KR100687490B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134336Matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13625Patterning using multi-mask exposure

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치에 관한 것이며, 특히 광시야각을 갖는 액정표시장치에 관한 것으로, 광시야각특성을 갖도록 화소전극에 멀티도메인을 형성하기 위해 슬릿을 형성할 때, 박막트랜지스터의 구성요소 중 액티브층 또는 소스 및 드레인전극 형성시 상기 슬릿을 위한 미세한 분할패턴을 미리 형성한 후, 배면노광을 이용하여 슬릿패턴을 형성하여, 상기 전면노광에 의해 화소전극을 포토리소그라피 하는 공정보다 미세패턴 형성에 유리하여 고휘도를 갖는 광시야각 액정표시장치를 제작할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having a wide viewing angle, wherein an active layer of components of a thin film transistor is formed when a slit is formed to form a multi-domain in a pixel electrode to have a wide viewing angle characteristic. Alternatively, when the source and drain electrodes are formed, a fine division pattern for the slit is formed in advance, and then a slit pattern is formed using the back exposure, which is advantageous in forming a fine pattern rather than photolithography of the pixel electrode by the front exposure. A wide viewing angle liquid crystal display device having high brightness can be manufactured.

Description

액정표시장치 제조방법{Method for fabricating Liquid crystal display device}Liquid crystal display device manufacturing method {Method for fabricating Liquid crystal display device}

도 1은 일반적인 액정표시장치를 도시한 분해사시도이고,1 is an exploded perspective view showing a general liquid crystal display device;

도 2는 화소전극이 슬릿에 의해 분활된 액정표시장치용 어레이기판의 일부 화소를 도시한 평면도이고,2 is a plan view showing some pixels of an array substrate for a liquid crystal display device in which pixel electrodes are divided by slits;

상기 도 3a 내지 도 3b 와 도 4a 내지 도 4d는 각각 상기 도 2의 Ⅲ-Ⅲ을 따라 절단하여 공정순서에 따라 도시한 공정단면도이다.3A through 3B and 4A through 4D are cross-sectional views illustrating a process sequence by cutting along III-III of FIG. 2, respectively.

<도면의 주요부분에 대한 부호의 설명><Description of Symbols for Main Parts of Drawings>

111 : 기판 123 : 드레인전극 111 substrate 123 drain electrode

131 : 슬릿패턴 137 : 드레인콘택홀 131: slit pattern 137: drain contact hole

139 : 투명전극층 141 : 포토레지스트139: transparent electrode layer 141: photoresist

141a : 노광된 포토레지스트부       141a: exposed photoresist portion

149a,149b : 노광되지 않은 포토레지스트부      149a, 149b: unexposed photoresist portion

본 발명은 액정표시장치용 어레이기판 제조방법에 관한 것으로, 특히 광시야각 액정표시장치에 관한 것이다.The present invention relates to a method for manufacturing an array substrate for a liquid crystal display device, and more particularly, to a wide viewing angle liquid crystal display device.

최근 정보화 사회로 시대가 급진전함에 따라, 대량의 정보를 처리하고 이를 표시하는 디스플레이(display)분야가 발전하고 있다.Recently, as the information society has progressed rapidly, a display field for processing and displaying a large amount of information has been developed.

근대까지 브라운관(cathode-ray tube ; CRT)이 표시장치의 주류를 이루고 발전을 거듭해 오고 있으며, 최근 들어 소형화, 경량화, 저소비전력화 등의 시대상에 부응하기 위해 평판 표시소자(Flat panel display)의 필요성이 대두되었다. 이에 따라, 색 재현성이 우수하고 박형인 박막트랜지스터형 액정표시소자(Thin film transistor-liquid crystal display ; 이하 TFT-LCD라 한다)가 개발되었고 또한, 상기 액정표시소자의 크기가 점차적으로 대면적화 되어가고 있는 추세이다.Until recently, cathode ray tube (CRT) has become the mainstream of display devices and has been continuously developed. Recently, the necessity of flat panel display is required to meet the times of miniaturization, light weight and low power consumption. It has emerged. Accordingly, a thin film transistor-liquid crystal display device (hereinafter referred to as TFT-LCD) having excellent color reproducibility and thinness has been developed, and the size of the liquid crystal display device is gradually increasing in size. It is a trend.

액정표시장치가 대형화 되어감에 따라 무엇보다도 중요하게 대두되고 있는 것은 상기 액정표시장치의 시야각(viewing angle)특성이다.As the liquid crystal display device becomes larger, the most important thing is the viewing angle characteristic of the liquid crystal display device.

액정표시장치의 시야각 향상을 위해 액정패널에 별도의 보상필름이나 확산판을 부착하여 광시야각 특성을 가지는 액정표시장치를 제작하려는 시도들이 있어왔다. In order to improve the viewing angle of the liquid crystal display, attempts have been made to manufacture a liquid crystal display having a wide viewing angle by attaching a separate compensation film or a diffusion plate to the liquid crystal panel.

더 나아가서는 액정의 동작모드를 변형하여 액정분자의 배열형태에 의해 시야각이 개선된 액정표시장치의 제작이 연구되고 있다.Furthermore, the fabrication of liquid crystal display apparatuses in which the viewing angle is improved by the arrangement of liquid crystal molecules by modifying the operation mode of the liquid crystal has been studied.

상세히 설명하면, 공통전극과 화소전극의 분포를 비균일하게 하여 전계의 방 향이 다른 다수의 수평전기장을 형성하도록 한다. 상기 각 수평전기장 성분에 속하는 액정분자의 집합은 제 1 수평 전기장에 의해 배열하게 되고 따라서, 배향방향이 동일하게 정렬되는 제 1 도메인을 형성하게 된다. 그러나, 상기 제 1 수평전기장과 다른 방향의 제 2 수평전기장에 속하는 액정분자의 집합은 상기 제 1 수평전기장에 속하는 분자의 배향방향과 다른 방향으로 일정하게 정렬함으로써 상기 제 1 도메인에 속하는 액정분자와는 다른 배향방향을 갖는 액정분자 집합인 제 2 도메인을 형성하게 된다.In detail, the distribution of the common electrode and the pixel electrode is non-uniform to form a plurality of horizontal electric fields having different directions of electric fields. The set of liquid crystal molecules belonging to each of the horizontal electric field components is arranged by the first horizontal electric field, thereby forming a first domain in which the alignment directions are identically aligned. However, the set of liquid crystal molecules belonging to the second horizontal electric field in a direction different from the first horizontal electric field is aligned with the liquid crystal molecules belonging to the first domain by being constantly aligned in a direction different from the alignment direction of the molecules belonging to the first horizontal electric field. Form a second domain which is a set of liquid crystal molecules having different alignment directions.

이렇게 배향방향이 다른 다수의 도메인이 형성될 수 있으므로, 시야각이 크게 개선된 액정표시장치를 제작할 수 있다.Since a plurality of domains having different alignment directions can be formed, a liquid crystal display device having a greatly improved viewing angle can be manufactured.

여기서 액정표시장치의 구성을 개략적으로 살펴본다.Here, the configuration of the liquid crystal display device will be described.

도 1 은 일반적인 컬러액정표시장치를 도시한 분해 사시도이다.1 is an exploded perspective view showing a general color liquid crystal display device.

도시한 바와 같이, 일반적인 액정표시장치(11)는 블랙매트릭스(6)를 포함하는 컬러필터(7)와 컬러필터 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.As shown in the drawing, a general liquid crystal display 11 includes a color filter 7 including a black matrix 6, an upper substrate 5 on which a transparent common electrode 18 is formed, and a pixel region P. ) And a lower substrate 22 having an array wiring including a switching electrode T and a pixel electrode 17 formed on the pixel region, and a liquid crystal 14 between the upper substrate 5 and the lower substrate 22. ) Is filled.

상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.The lower substrate 22 is also referred to as an array substrate, and the thin film transistor T, which is a switching element, is positioned in a matrix type, and the gate wiring 13 and the data wiring 15 passing through the plurality of thin film transistors cross each other. Is formed.

이때, 상기 화소(P)영역은 상기 게이트배선(13)과 데이터배선(15)이 교차하 여 정의되는 영역이다. 상기 화소영역 상에는 투명한 화소전극(17)이 형성된다.In this case, the pixel P area is an area defined by the gate wiring 13 and the data wiring 15 crossing each other. The transparent pixel electrode 17 is formed on the pixel region.

상기 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다. The pixel electrode 17 uses a transparent conductive metal having a relatively high light transmittance, such as indium-tin-oxide (ITO).

이와 같은 구성에서 상기 어레이기판(11)에 형성되는 화소전극(17)을 분할하는 방법으로 멀티도메인을 유도하게 된다. 이에 대해, 이하 도 2를 참조하여 설명한다.In such a configuration, the multi-domain is induced by dividing the pixel electrode 17 formed on the array substrate 11. This will be described below with reference to FIG. 2.

도 2는 광시야각 액정표시장치용 어레이기판의 일부 화소를 도시한 평면도이다.2 is a plan view showing some pixels of an array substrate for a wide viewing angle liquid crystal display device.

도시한 바와 같이, 기판은 게이트 배선(113)과 데이터배선(117)과 화소전극(141)과 박막트랜지스터(T)로 구성된다.As shown in the drawing, the substrate includes a gate wiring 113, a data wiring 117, a pixel electrode 141, and a thin film transistor T.

상기 박막트랜지스터(T)는 상기 게이트배선(113)에서 소정면적을 가지고 일방향으로 돌출 형성된 게이트전극(125)과, 상기 게이트전극(125) 상부에 아일랜드형태로 형성된 액티브층(133)과, 상기 데이터배선(117)에서 상기 액티브층(133)상부로 돌출 형성된 소스전극(121)와 이와는 소정간격 이격된 드레인전극(123)으로 구성된다.The thin film transistor T includes a gate electrode 125 protruding in one direction with a predetermined area from the gate wiring 113, an active layer 133 formed in an island shape on the gate electrode 125, and the data. A source electrode 121 protruding from the active layer 133 on the wiring 117 is formed of a drain electrode 123 spaced apart from the predetermined distance.

이 때, 상기 게이트배선(113)과 데이터배선(117)은 교차하여 형성되며, 상기 게이트배선(113)과 데이터배선(117)의 교차지점에 상기 박막트랜지스터(T)가 형성되고, 상기 게이트배선(113)과 데이터배선(117)이 교차하여 화소영역(P)을 정의한다.In this case, the gate wiring 113 and the data wiring 117 are formed to cross each other, the thin film transistor T is formed at an intersection point of the gate wiring 113 and the data wiring 117, and the gate wiring is formed. Reference numeral 113 and the data wiring 117 intersect to define the pixel region P. FIG.

상기 화소영역(P)에는 상기 드레인전극(123)과 접촉하는 화소전극(135)이 형성되며, 이때 상기 화소전극(145)에는 멀티도메인 구성을 위해, 대각선 형태의 패턴이 교차된 형상의 슬릿(127)을 형성한다.The pixel electrode 135 in contact with the drain electrode 123 is formed in the pixel region P. At this time, the pixel electrode 145 has a slit having a cross-sectional shape in which a diagonal pattern is crossed for a multi-domain configuration. 127).

상기 슬릿(127)은 상기 화소영역(P)을 4 개의 도메인(A,B,C,D)으로 나누게 되며, 각 도메인에 위치한 액정분자(미도시)의 배열은 상기 슬릿(127)의 영향을 받아 형성된 수평전기장 성분에 의해 액정분자의 배향 방향이 각각 다르게 구성된다.The slit 127 divides the pixel region P into four domains A, B, C, and D, and an arrangement of liquid crystal molecules (not shown) located in each domain affects the slit 127. The alignment direction of the liquid crystal molecules is configured differently by the horizontal electric field components thus received.

따라서, 상기 멀티도메인(A,B,C,D)을 포함한 액정표시장치는 광시야각 특성을 갖게된다.Therefore, the liquid crystal display including the multi-domains A, B, C, and D has a wide viewing angle characteristic.

이 때, 상기 슬릿(127)은 전면노광 방법에 의해 상기 화소전극(145)을 증착하고 패터닝하여 형성하게 되는데, 전면 노광시 상기 분할된 화소전극(145) 패턴을 위한 마스크를 사용하게 되며, 이 때 상기 슬릿 패터닝 시 상기 화소전극(145)이 부분적으로 연결될 수 있는 패턴불량이 발생한다.In this case, the slit 127 is formed by depositing and patterning the pixel electrode 145 by a front exposure method. A mask for the divided pixel electrode 145 pattern is used during front exposure. When the slit patterning, a pattern defect may occur in which the pixel electrode 145 may be partially connected.

이는 근접노광 시 발생하는 문제로 마스크패턴이 5㎛로 이하로 미세하면 상기 마스크패턴 상에 출사되는 광원의 회절특성에 의해 부분적으로 상기 패턴이 노광되지 않는 문제가 발생한다.This is a problem that occurs during close exposure. When the mask pattern is fine to 5 μm or less, a problem occurs that the pattern is not partially exposed by the diffraction characteristic of the light source emitted on the mask pattern.

그러나, 이를 고려해 패턴을 크게 형성하게 되면 액정패널의 표시품위가 저하되는 단점이 있다.However, in consideration of this, when a large pattern is formed, the display quality of the liquid crystal panel is deteriorated.

또한, 상기 슬릿(127)을 대신해서 절연물질을 패터닝하여 상판 컬러필터의 블랙매트릭스 부분에 리브를 형성하는 방법이 있으나, 이 방법은 공정과정을 추가하는 공정상의 복잡함이 있다.In addition, there is a method of forming ribs on the black matrix portion of the upper color filter by patterning an insulating material instead of the slit 127, but this method has a complexity in the process of adding a process.

따라서, 전술한 바와 같은 문제점을 해결하기 위해 본 발명은 고 개구율의 광시야각 액정표시장치를 제작하는데 그 목적이 있다.
Accordingly, an object of the present invention is to manufacture a wide viewing angle liquid crystal display device having a high aperture ratio in order to solve the above problems.

전술한 목적을 달성하기 위하여, 본 발명은 화소영역을 가진 기판을 구비하는 단계와; 상기 기판 상에 도전성 금속을 증착하고 패터닝하여, 게이트배선과 상기 게이트배선에서 연장되어 형성된 게이트전극과, 상기 화소영역을 가로지르는 바 패턴을 형성하는 단계와; 상기 게이트배선과 상기 화소영역을 가로지르는 형상이 패턴된 기판의 전면에 절연물질을 증착하여 제 1 절연층을 형성하는 단계와; 상기 제 1 절연층상에 아일랜드 형태의 액티브층을 형성하는 단계와; 상기 액티브층이 형성된 기판의 전면에 도전성금속을 증착하고 패터닝하여, 상기 게이트전극의 일 측 상부에 소스전극과 이와는 이격된 드레인전극과, 상기 소스전극과 연결되고 상기 게이트배선과 교차하는 데이터배선을 형성하는 단계와; 상기 데이터배선이 형성된 기판의 전면에 절연물질을 증착하고 패터닝하여, 상기 드레인전극을 노출하는 드레인콘택홀을 포함하는 제 2 절연층을 형성하는 단계와; 상기 제 2 절연층 상에 투명 도전성금속을 증착하는 단계와; 상기 투명 도전성금속층 상에 포토레지스트를 증착하는 단계와; 상기 포토레지스트를 상기 게이트 전극, 소스전극, 드레인 전극 및 바 패턴을 마스크로 이용하여 배면노광 방식으로 노광하는 단계와; 상기 드레인 콘택홀 부분을 전(前)면노광하는 단계와; 상기 노광되지 않은 부분의 포토레지스트를 제거하고 그 하부의 투명전극을 제거하여 상기 드레인콘택홀을 통해 상기 드레인전극과 접촉하는 화소전극과 상기 화소영역 상의 투명전극에 슬릿을 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법을 제공한다.
상기 절연물질은 실리콘 질화막(SiNX)과 실리콘 산화막(SiO2) 중 선택된 하나인 것을 특징으로 한다.
상기 도전성 금속은 크롬, 몰리브덴, 텅스텐을 포함하는 도전성 금속그룹 중 선택된 하나인 것을 특징으로 한다.
상기 슬릿은 상기 화소전극 내에, 상기 바패턴에 대응하여 형성되는 것을 특징으로 한다.
다른 관점에서, 본 발명은 화소영역을 가진 기판을 구비하는 단계와; 상기 기판 상에 도전성금속을 증착하고 패터닝하여, 게이트배선과 상기 게이트배선에서 연장되어 형성된 게이트전극을 형성하는 단계와; 상기 게이트배선과 게이트전극이 형성된 기판의 전면에 절연물질을 증착하여 제 1 절연층을 형성하는 단계와; 상기 제 1 절연층 상에 반도체층과 불순물 반도체층을 적층하고 동시에 패터닝하여, 상기 게이트전극 상부에 아일랜드 형태의 액티브층(및 오믹 콘택층)과 상기 게이트배선과 게이트배선 사이의 화소영역에 화소영역을 가로지르는 바 패턴을 형성하는 단계와; 상기 화소영역을 가로지르는 액티브패턴과 상기 액티브층이 형성된 기판의 전면에 도전선 금속을 증착하고 패터닝하여, 상기 게이트전극의 일 측 상부에 소스전극과 이와는 이격된 드레인전극과, 상기 소스전극과 연결되고 상기 게이트배선과 교차하는 데이터배선을 형성하는 단계와; 상기 데이터배선이 형성된 기판의 전면에 절연물질을 증착하고 패터닝하여 상기 드레인전극을 노출하는 드레인콘택홀을 포함하는 제 2 절연층을 형성하는 단계와; 상기 제 2 절연층 상에 투명도전성 금속을 증착하는 단계와; 상기 투명도전성금속층 상에 포토레지스트를 증착하는 단계와; 상기 포토레지스트를 상기 게이트전극, 소스 전극, 드레이전극 및 바 패턴을 마스크로 이용하여 배면노광 방식으로 노광하는 단계와; 상기 드레인 콘택홀 부분을 전(前)면노광하는 단계와; 상기 노광되지 않은 부분의 포토레지스트를 제거하고 그 하부의 투명전극을 제거하여 상기 드레인콘택홀을 통해 상기 드레인전극과 접촉하는 화소전극과 상기 화소영역 상의 투명전극에 슬릿을 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법을 제공한다.
상기 절연물질은 실리콘 질화막(SiNX)과 실리콘 산화막(SiO2) 중 선택된 하나인 것을 특징으로 한다.
상기 도전성 금속은 크롬, 몰리브덴, 텅스텐을 포함하는 도전성 금속그룹 중 선택된 하나인 것을 특징으로 한다.
상기 슬릿은 상기 화소영역내에, 상기 바 패턴에 대응하여 형성되는 것을 특징으로 한다.
또 다른 관점에서, 본 발명은 기판을 구비하는 단계와; 상기 기판에 스위칭 소자를 형성하는 단계와; 상기 스위칭소자에 연결되고, 서로 교차하여 화소영역을 정의하는 제 1, 2 신호배선을 형성하는 단계와; 상기 화소영역을 가로지르는 형상의 바 패턴을 형성하는 단계와; 상기 스위칭 소자 및 상기 바 패턴 상부에 투명도전성 금속을 증착하는 단계와; 상기 투명도전성 금속 상부에 포토레지스트를 증착하는 단계와; 상기 포토레지스트를 상기 스위칭 소자 및 바 패턴을 마스크로 하여 배면노광하고, 상기 스위칭 소자의 일부분을 전(前)면 노광하여 노광되지 않은 포토레지스트를 제거하여 상기 투명도전성 금속을 일부 노출하는 단계와; 상기 노출된 투명도전성 금속을 제거하여, 상기 스위칭 소자와 접촉하고 상기 바 패턴에 대응하는 슬릿이 형성된 화소전극을 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법을 제공한다.
상기 스위칭 소자는 게이트전극, 소스전극, 드레인전극, 액티브층을 가진 박막트랜지스터이고, 상기 바 패턴은 상기 게이트전극과 동일한 물질로 구성된 것을 특징으로 한다.
상기 스위칭소자는 게이트전극, 소스전극, 드레인전극, 액티브층을 가진 박막트랜지스터이고, 상기 바 패턴은 상기 액티브층과 동일한 물질로 구성된 것을 특징으로 한다.
In order to achieve the above object, the present invention includes the steps of providing a substrate having a pixel region; Depositing and patterning a conductive metal on the substrate to form a gate wiring, a gate electrode extending from the gate wiring, and a bar pattern crossing the pixel region; Forming a first insulating layer by depositing an insulating material on an entire surface of the substrate having a pattern crossing the gate wiring and the pixel region; Forming an island type active layer on the first insulating layer; A conductive metal is deposited and patterned on the entire surface of the substrate on which the active layer is formed, and a source electrode and a drain electrode spaced apart from each other are disposed on one side of the gate electrode, and a data wiring connected to the source electrode and intersecting the gate wiring. Forming; Depositing and patterning an insulating material on the entire surface of the substrate on which the data wiring is formed to form a second insulating layer including a drain contact hole exposing the drain electrode; Depositing a transparent conductive metal on the second insulating layer; Depositing a photoresist on the transparent conductive metal layer; Exposing the photoresist to the backside exposure method using the gate electrode, the source electrode, the drain electrode and the bar pattern as a mask; Front exposing the drain contact hole portion; And removing the photoresist of the unexposed portion and removing the transparent electrode under the exposed portion to form slits in the pixel electrode contacting the drain electrode through the drain contact hole and the transparent electrode on the pixel region. A method of manufacturing an array substrate for a display device is provided.
The insulating material is one selected from a silicon nitride film (SiN X ) and a silicon oxide film (SiO 2 ).
The conductive metal is selected from the group of conductive metals including chromium, molybdenum and tungsten.
The slit may be formed in the pixel electrode to correspond to the bar pattern.
In another aspect, the present invention includes the steps of: providing a substrate having a pixel region; Depositing and patterning a conductive metal on the substrate to form a gate wiring and a gate electrode extending from the gate wiring; Depositing an insulating material on an entire surface of the substrate on which the gate wiring and the gate electrode are formed to form a first insulating layer; The semiconductor layer and the impurity semiconductor layer are stacked on the first insulating layer and simultaneously patterned, thereby forming a pixel region in an island-type active layer (and ohmic contact layer) on the gate electrode and a pixel region between the gate wiring and the gate wiring. Forming a bar pattern across the gap; Depositing and patterning a conductive line metal on the entire surface of the substrate on which the active pattern is formed and the active pattern crossing the pixel region, and connecting the source electrode and the drain electrode spaced apart from the source electrode on one side of the gate electrode; Forming a data line crossing the gate line; Depositing and patterning an insulating material on the entire surface of the substrate on which the data wiring is formed to form a second insulating layer including a drain contact hole exposing the drain electrode; Depositing a transparent conductive metal on the second insulating layer; Depositing a photoresist on the transparent conductive metal layer; Exposing the photoresist to the backside exposure method using the gate electrode, the source electrode, the drain electrode, and the bar pattern as a mask; Front exposing the drain contact hole portion; And removing the photoresist of the unexposed portion and removing the transparent electrode under the exposed portion to form slits in the pixel electrode contacting the drain electrode through the drain contact hole and the transparent electrode on the pixel region. A method of manufacturing an array substrate for a display device is provided.
The insulating material is one selected from a silicon nitride film (SiN X ) and a silicon oxide film (SiO 2 ).
The conductive metal is selected from the group of conductive metals including chromium, molybdenum and tungsten.
The slit may be formed in the pixel area corresponding to the bar pattern.
In another aspect, the present invention provides a method comprising the steps of: providing a substrate; Forming a switching element on the substrate; Forming first and second signal wires connected to the switching element and crossing each other to define a pixel area; Forming a bar pattern having a shape crossing the pixel area; Depositing a transparent conductive metal on the switching element and the bar pattern; Depositing a photoresist on the transparent conductive metal; Back exposing the photoresist using the switching element and the bar pattern as a mask, and exposing a portion of the switching element to the entire surface to remove the unexposed photoresist to partially expose the transparent conductive metal; And removing the exposed transparent conductive metal to form a pixel electrode in contact with the switching element and having a slit corresponding to the bar pattern.
The switching element is a thin film transistor having a gate electrode, a source electrode, a drain electrode, and an active layer, and the bar pattern is made of the same material as the gate electrode.
The switching element is a thin film transistor having a gate electrode, a source electrode, a drain electrode, and an active layer, and the bar pattern is made of the same material as the active layer.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

본 발명은 상기 화소전극 패턴을 위한 노광방식을 전면노광 방식이 아닌 배면노광 방식을 사용하였다.In the present invention, the exposure method for the pixel electrode pattern uses the back exposure method instead of the front exposure method.

이에 대해 도 3a 내지 도 3b와 도 4a 내지 도 4d를 각각 참조하여 설명한다.This will be described with reference to FIGS. 3A to 3B and 4A to 4D, respectively.

상기 도 3a 내지 도 3b와 도 4a 내지 도 4d는 상기 도 3의 Ⅲ-Ⅲ를 따라 절단된 공정 단면도이다.3A through 3B and 4A through 4D are cross-sectional views taken along the line III-III of FIG. 3.

도 3a에 도시한 바와 같이, 기판 상에 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo), 텅스텐(W), 상기 몰리브덴과 텅스텐의 합금 중 하나를 선택하여 증착하고 패터닝하여, 게이트배선과(도 2의 113참조) 상기 게이트배선에서 소정면적으로 돌출 형성된 게이트전극(125)과, 상기 화소영역(P) 상에 상기 화소영역을 가로지르는 형상의 패턴(131, 대각선 형태의 패턴이 교차된 형상)을 형성한다.As shown in FIG. 3A, one of aluminum (Al), tungsten (W), molybdenum (Mo), tungsten (W), and an alloy of molybdenum and tungsten is selected, deposited, and patterned on a substrate, thereby forming gate wiring and Referring to 113 of FIG. 2, a gate electrode 125 protruding from a predetermined area of the gate line and a pattern 131 having a diagonal pattern intersecting the pixel area on the pixel area P cross each other. Shape).

상기 화소영역(P)을 가로지르는 형상의 패턴은 전술한 바와 같이 게이트배선(도 2의 113)과 동일한 층에 동일물질로 형성할 수 있고, 다른 방법으로는 도 3b에 도시한 바와 같이, 상기 게이트전극(125) 상부에 형성된 액티브층(133)과 동일층에 동일물질로 상기 화소영역을 가로지르는 형상의 패턴(131)을 형성할 수 있다.The pattern having a shape that crosses the pixel region P may be formed of the same material on the same layer as the gate wiring 113 (see FIG. 2) as described above. Alternatively, as illustrated in FIG. 3B, the pattern A pattern 131 having the same material as that of the active layer 133 formed on the gate electrode 125 and crossing the pixel area may be formed on the same layer.

본 발명에서는 상기 도 3a의 구조를 예를 들어 설명하도록 한다.In the present invention, the structure of FIG. 3A will be described as an example.

도 3a에의 공정에 이어, 상기 도3b의 구성 중 슬릿을 제외한 구조를 참조하여 연속하여 공정을 설명하도록 한다.Following the process in FIG. 3A, the process will be described continuously with reference to the structure except for the slits in the structure of FIG. 3B.

상기 도 3a에 도시한 바와 같이, 상기 게이트전극(125) 상부에 실리콘 질화막(SiNX), 실리콘 산화막(SiO2)등의 절연물질을 증착하여 제 1 절연층(128)을 형성한다.As shown in FIG. 3A, an insulating material such as silicon nitride (SiN X ) or silicon oxide (SiO 2 ) is deposited on the gate electrode 125 to form a first insulating layer 128.

다음으로, 상기 제 1 절연층(128)상에 아몰퍼스 실리콘이나 폴리실리콘 등의 순수 반도체물질과 연속으로 불순물 반도체물질을 증착하고 패터닝하여, 상기 게이트전극 상부에 아일랜드 형태의 액티브층(133)을 형성한다.Next, an impurity semiconductor material is deposited and patterned on the first insulating layer 128 continuously with a pure semiconductor material such as amorphous silicon or polysilicon to form an island-type active layer 133 on the gate electrode. do.

다음으로 도 4a에 도시한 바와 같이, 상기 액티브층(133) 상부에 전술한 도전성 금속을 증착하고 패터닝하여, 데이터배선(도 2의 117)과 상기 데이터배선(도 1의 117)에서 상기 액티브층(133) 상부로 연결된 소스전극(121)과, 이와는 이격된 드레인전극(123)을 형성한다.Next, as shown in FIG. 4A, the above-described conductive metal is deposited and patterned on the active layer 133 to form the active layer in the data line 117 of FIG. 2 and the data line 117 of FIG. 1. A source electrode 121 connected to the upper portion and a drain electrode 123 spaced apart from each other are formed.

다음으로, 상기 드레인전극(123) 상부에 전술한 절연물질을 증착하여 보호막(136)을 형성하고 패터닝하여, 상기 드레인전극(123의 일부를 노출하는 드레인 콘택홀(137)을 형성한다.Next, the above-described insulating material is deposited on the drain electrode 123 to form and pattern the passivation layer 136 to form a drain contact hole 137 exposing a portion of the drain electrode 123.

도 4b에 도시한 바와 같이, 상기 드레인 콘택홀(137)이 형성된 기판(111)의 전면에 인듐-틴-옥사이드 와 인듐-징크-옥사이드와 같은 투명도전성 물질을 증착하 여 투명도전성 금속층(139)을 형성한다.As shown in FIG. 4B, a transparent conductive material such as indium tin oxide and indium zinc oxide is deposited on the entire surface of the substrate 111 on which the drain contact hole 137 is formed. To form.

다음으로, 상기 투명도전성 금속층(139)이 증착된 기판(111)에 네가티브 포토레지스트(negative photo-resist)(141)를 도포 한다. Next, a negative photoresist 141 is applied to the substrate 111 on which the transparent conductive metal layer 139 is deposited.

상기 네가티브 포토레지스트(141)는 광원에 의해 노광되지 않는 부분의 포토레지스트가 현상액에 의해 제거되는 특성을 갖는다.The negative photoresist 141 has a characteristic that photoresist in a portion not exposed by a light source is removed by a developer.

상기 네가티브 포토레지스트(141)가 증착된 기판(111)은 배면노광 방식을 사용하여 노광하게 되며, 이 때, 상기 금속물질 또는 액티브층으로 패터닝된 부분을 제외한 나머지 포토레지스트부분(141a)이 빛(145)에 의해 노광된다.The substrate 111 on which the negative photoresist 141 is deposited is exposed by using a back exposure method. At this time, the remaining photoresist portion 141a is light (except for the portion patterned with the metal material or the active layer). 145).

다음으로, 상기 포토레지스트가 부분적으로 노광된 기판(111)의 전면에서 상기 드레이전극(123) 상부의 드레인 콘택홀(137)에 대응하는 부분(147)을 제외한 나머지 부분을 차단하여 전면노광 방식으로 상기 드레인 콘택홀에 대응하는 부분(147)의 포토레지스트(141)를 노광한다.Next, the entire surface of the substrate 111 to which the photoresist is partially exposed, except for the portion 147 corresponding to the drain contact hole 137 on the top of the drain electrode 123, is blocked in the front exposure method. The photoresist 141 of the portion 147 corresponding to the drain contact hole is exposed.

다음으로 도 4c에 도시한 바와 같이, 상기 네가티브 포토레지스트를 현상액으로 현상하게 되면, 상기 노광되지 않은 부분(149a)(149b)의 포토레지스트가 제거되어 투명전극(139a)(139b)이 노출된다.Next, as shown in FIG. 4C, when the negative photoresist is developed with a developer, the photoresist of the unexposed portions 149a and 149b is removed to expose the transparent electrodes 139a and 139b.

소정의 식각방식을 통해 상기 노출된 투명전극을 제거한 다음 상기 패터닝된 투명전극상의 포토레지스트(141a)를 제거한다.The exposed transparent electrode is removed through a predetermined etching method and then the photoresist 141a on the patterned transparent electrode is removed.

도 4d에 도시한 바와 같이, 상기 드레인 콘택홀(137)을 통해 상기 드레인전극(123)과 접촉하는 화소전극(145)이 형성된다.As shown in FIG. 4D, the pixel electrode 145 is formed to contact the drain electrode 123 through the drain contact hole 137.

상기 화소전극(145)의 중앙에는 상기 게이트배선 또는 상기 액티브층과 동일층에 상기 화소영역을 가로지르는 패턴이 마스크로 이용된 슬릿(127)이 형성된다.In the center of the pixel electrode 145, a slit 127 using a pattern that crosses the pixel area as a mask is formed on the same layer as the gate wiring or the active layer.

상기 슬릿(127)은 상기 화소전극(145)을 4 도메인으로 분할하는 역할을 하게 되며, 또 한 배면노광 시 상기 게이트 배선(도 2의 113)과 상기 데이터배선의 측면으로 상기 화소전극(145)이 0.5㎛정도 겹쳐져서 패터닝되고, 상기 슬릿(127)폭을 3㎛로 최소할 수 있기 때문에 상기 단일 화소영역에서 개구율을 확보할 수 있다.The slit 127 divides the pixel electrode 145 into four domains. The slit 127 also divides the pixel electrode 145 into side surfaces of the gate wiring (113 in FIG. 2) and the data wiring during back exposure. This 0.5 micrometer overlaps and is patterned, and since the width | variety of the said slit 127 can be minimized to 3 micrometers, opening ratio can be ensured in the said single pixel area.

이때, 상기 슬릿의 형태는 다양하게 변형 가능하다.At this time, the shape of the slit can be variously modified.

따라서, 본 발명에 따른 광시야각 액정표시장치는 상기 화소전극을 분할패턴 하기 위한 슬릿 형성 시, 상기 게이트배선이나 상기 액티브층 동일층에 형성된 패턴을 마스크로 이용하여 배면노광을 실시함으로써, 슬릿형성 시 3㎛이하의 슬릿을 형성할 수 있음으로 화소영역의 개구율을 확보할 수 있는 효과가 있다.Accordingly, the wide viewing angle liquid crystal display device according to the present invention performs back exposure using the gate wiring or the pattern formed on the same layer as the active layer as a mask when forming the slit for dividing the pixel electrode. Since the slit of 3 μm or less can be formed, the aperture ratio of the pixel region can be secured.

또 한, 상기 슬릿의 패턴불량을 감소시킬 수 있는 효과가 있다.







In addition, there is an effect that can reduce the pattern defect of the slit.







Claims (11)

화소영역을 가진 기판을 구비하는 단계와;Providing a substrate having a pixel region; 상기 기판 상에 도전성 금속을 증착하고 패터닝하여, 게이트배선과 상기 게이트배선에서 연장되어 형성된 게이트전극과, 상기 화소영역을 가로지르는 바 패턴을 형성하는 단계와;Depositing and patterning a conductive metal on the substrate to form a gate wiring, a gate electrode extending from the gate wiring, and a bar pattern crossing the pixel region; 상기 게이트배선과 상기 화소영역을 가로지르는 형상이 패턴된 기판의 전면에 절연물질을 증착하여 제 1 절연층을 형성하는 단계와;Forming a first insulating layer by depositing an insulating material on an entire surface of the substrate having a pattern crossing the gate wiring and the pixel region; 상기 제 1 절연층상에 아일랜드 형태의 액티브층을 형성하는 단계와;Forming an island type active layer on the first insulating layer; 상기 액티브층이 형성된 기판의 전면에 도전성금속을 증착하고 패터닝하여, 상기 게이트전극의 일 측 상부에 소스전극과 이와는 이격된 드레인전극과, 상기 소스전극과 연결되고 상기 게이트배선과 교차하는 데이터배선을 형성하는 단계와;A conductive metal is deposited and patterned on the entire surface of the substrate on which the active layer is formed, and a source electrode and a drain electrode spaced apart from each other are disposed on one side of the gate electrode, and a data wiring connected to the source electrode and intersecting the gate wiring. Forming; 상기 데이터배선이 형성된 기판의 전면에 절연물질을 증착하고 패터닝하여, 상기 드레인전극을 노출하는 드레인콘택홀을 포함하는 제 2 절연층을 형성하는 단계와;Depositing and patterning an insulating material on the entire surface of the substrate on which the data wiring is formed to form a second insulating layer including a drain contact hole exposing the drain electrode; 상기 제 2 절연층 상에 투명 도전성금속을 증착하는 단계와;Depositing a transparent conductive metal on the second insulating layer; 상기 투명 도전성금속층 상에 포토레지스트를 증착하는 단계와;Depositing a photoresist on the transparent conductive metal layer; 상기 포토레지스트를 상기 게이트 전극, 소스전극, 드레인 전극 및 바 패턴을 마스크로 이용하여 배면노광 방식으로 노광하는 단계와;Exposing the photoresist to the backside exposure method using the gate electrode, the source electrode, the drain electrode and the bar pattern as a mask; 상기 드레인 콘택홀 부분을 전(前)면노광하는 단계와;Front exposing the drain contact hole portion; 상기 노광되지 않은 부분의 포토레지스트를 제거하고 그 하부의 투명전극을 제거하여 상기 드레인콘택홀을 통해 상기 드레인전극과 접촉하는 화소전극과 상기 화소영역 상의 투명전극에 슬릿을 형성하는 단계Removing the photoresist of the unexposed portion and removing the transparent electrode under the exposed portion to form slits in the pixel electrode contacting the drain electrode through the drain contact hole and the transparent electrode on the pixel region; 를 포함하는 액정표시장치용 어레이기판 제조방법.Array substrate manufacturing method for a liquid crystal display device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 절연물질은 실리콘 질화막(SiNX)과 실리콘 산화막(SiO2) 중 선택된 하나인 액정표시장치용 어레이기판 제조방법.And wherein the insulating material is one selected from a silicon nitride film (SiN X ) and a silicon oxide film (SiO 2 ). 제 1 항에 있어서,The method of claim 1, 상기 도전성 금속은 크롬, 몰리브덴, 텅스텐을 포함하는 도전성 금속그룹 중 선택된 하나인 액정표시자치용 어레이기판 제조방법.And the conductive metal is one selected from the group of conductive metals including chromium, molybdenum and tungsten. 제 1 항에 있어서,The method of claim 1, 상기 슬릿은 상기 화소전극 내에, 상기 바패턴에 대응하여 형성되는 어레이기판 제조방법.The slit is formed in the pixel electrode corresponding to the bar pattern. 화소영역을 가진 기판을 구비하는 단계와;Providing a substrate having a pixel region; 상기 기판 상에 도전성금속을 증착하고 패터닝하여, 게이트배선과 상기 게이트배선에서 연장되어 형성된 게이트전극을 형성하는 단계와;Depositing and patterning a conductive metal on the substrate to form a gate wiring and a gate electrode extending from the gate wiring; 상기 게이트배선과 게이트전극이 형성된 기판의 전면에 절연물질을 증착하여 제 1 절연층을 형성하는 단계와;Depositing an insulating material on an entire surface of the substrate on which the gate wiring and the gate electrode are formed to form a first insulating layer; 상기 제 1 절연층 상에 반도체층과 불순물 반도체층을 적층하고 동시에 패터닝하여, 상기 게이트전극 상부에 아일랜드 형태의 액티브층(및 오믹 콘택층)과 상기 게이트배선과 게이트배선 사이의 화소영역에 화소영역을 가로지르는 바 패턴을 형성하는 단계와;The semiconductor layer and the impurity semiconductor layer are stacked on the first insulating layer and simultaneously patterned, thereby forming a pixel region in an island-type active layer (and ohmic contact layer) on the gate electrode and a pixel region between the gate wiring and the gate wiring. Forming a bar pattern across the gap; 상기 화소영역을 가로지르는 액티브패턴과 상기 액티브층이 형성된 기판의 전면에 도전선 금속을 증착하고 패터닝하여, 상기 게이트전극의 일 측 상부에 소스전극과 이와는 이격된 드레인전극과, 상기 소스전극과 연결되고 상기 게이트배선과 교차하는 데이터배선을 형성하는 단계와;Depositing and patterning a conductive line metal on the entire surface of the substrate on which the active pattern is formed and the active pattern crossing the pixel region, and connecting the source electrode and the drain electrode spaced apart from the source electrode on one side of the gate electrode; Forming a data line crossing the gate line; 상기 데이터배선이 형성된 기판의 전면에 절연물질을 증착하고 패터닝하여 상기 드레인전극을 노출하는 드레인콘택홀을 포함하는 제 2 절연층을 형성하는 단계와;Depositing and patterning an insulating material on the entire surface of the substrate on which the data wiring is formed to form a second insulating layer including a drain contact hole exposing the drain electrode; 상기 제 2 절연층 상에 투명도전성 금속을 증착하는 단계와;Depositing a transparent conductive metal on the second insulating layer; 상기 투명도전성금속층 상에 포토레지스트를 증착하는 단계와;Depositing a photoresist on the transparent conductive metal layer; 상기 포토레지스트를 상기 게이트전극, 소스 전극, 드레이전극 및 바 패턴을 마스크로 이용하여 배면노광 방식으로 노광하는 단계와;Exposing the photoresist to the backside exposure method using the gate electrode, the source electrode, the drain electrode, and the bar pattern as a mask; 상기 드레인 콘택홀 부분을 전(前)면노광하는 단계와;Front exposing the drain contact hole portion; 상기 노광되지 않은 부분의 포토레지스트를 제거하고 그 하부의 투명전극을 제거하여 상기 드레인콘택홀을 통해 상기 드레인전극과 접촉하는 화소전극과 상기 화소영역 상의 투명전극에 슬릿을 형성하는 단계Removing the photoresist of the unexposed portion and removing the transparent electrode under the exposed portion to form slits in the pixel electrode contacting the drain electrode through the drain contact hole and the transparent electrode on the pixel region; 를 포함하는 액정표시장치용 어레이기판 제조방법.Array substrate manufacturing method for a liquid crystal display device comprising a. 제 5 항에 있어서,The method of claim 5, wherein 상기 절연물질은 실리콘 질화막(SiNX)과 실리콘 산화막(SiO2) 중 선택된 하나인 액정표시장치용 어레이기판 제조방법.And wherein the insulating material is one selected from a silicon nitride film (SiN X ) and a silicon oxide film (SiO 2 ). 제 5 항에 있어서,The method of claim 5, wherein 상기 도전성 금속은 크롬, 몰리브덴, 텅스텐을 포함하는 도전성 금속그룹 중 선택된 하나인 액정표시자치용 어레이기판 제조방법.And the conductive metal is one selected from the group of conductive metals including chromium, molybdenum and tungsten. 제 5 항에 있어서,The method of claim 5, wherein 상기 슬릿은 상기 화소영역내에, 상기 바 패턴에 대응하여 형성되는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법. And said slit is formed in said pixel region corresponding to said bar pattern. 기판을 구비하는 단계와;Providing a substrate; 상기 기판에 스위칭 소자를 형성하는 단계와;Forming a switching element on the substrate; 상기 스위칭소자에 연결되고, 서로 교차하여 화소영역을 정의하는 제 1, 2 신호배선을 형성하는 단계와;Forming first and second signal wires connected to the switching element and crossing each other to define a pixel area; 상기 화소영역을 가로지르는 형상의 바 패턴을 형성하는 단계와;Forming a bar pattern having a shape crossing the pixel area; 상기 스위칭 소자 및 상기 바 패턴 상부에 투명도전성 금속을 증착하는 단계와;Depositing a transparent conductive metal on the switching element and the bar pattern; 상기 투명도전성 금속 상부에 포토레지스트를 증착하는 단계와;Depositing a photoresist on the transparent conductive metal; 상기 포토레지스트를 상기 스위칭 소자 및 바 패턴을 마스크로 하여 배면노광하고, 상기 스위칭 소자의 일부분을 전(前)면 노광하여 노광되지 않은 포토레지스트를 제거하여 상기 투명도전성 금속을 일부 노출하는 단계와;Back exposing the photoresist using the switching element and the bar pattern as a mask, and exposing a portion of the switching element to the entire surface to remove the unexposed photoresist to partially expose the transparent conductive metal; 상기 노출된 투명도전성 금속을 제거하여, 상기 스위칭 소자와 접촉하고 상기 바 패턴에 대응하는 슬릿이 형성된 화소전극을 형성하는 단계Removing the exposed transparent conductive metal to form a pixel electrode in contact with the switching element and having a slit corresponding to the bar pattern 를 포함하는 액정표시장치용 어레이기판 제조방법.Array substrate manufacturing method for a liquid crystal display device comprising a. 제 9 항에 있어서,The method of claim 9, 상기 스위칭 소자는 게이트전극, 소스전극, 드레인전극, 액티브층을 가진 박막트랜지스터이고, 상기 바 패턴은 상기 게이트전극과 동일한 물질로 구성된 액정표시장치용 어레이기판 제조방법.The switching element is a thin film transistor having a gate electrode, a source electrode, a drain electrode, and an active layer, and the bar pattern is made of the same material as the gate electrode. 제 9 항에 있어서,The method of claim 9, 상기 스위칭소자는 게이트전극, 소스전극, 드레인전극, 액티브층을 가진 박막트랜지스터이고, 상기 바 패턴은 상기 액티브층과 동일한 물질로 구성된 액정표시장치용 어레이기판 제조방법.The switching element is a thin film transistor having a gate electrode, a source electrode, a drain electrode, and an active layer, and the bar pattern is made of the same material as the active layer.
KR1020000006223A 2000-02-10 2000-02-10 Method for fabricating Liquid crystal display device KR100687490B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000006223A KR100687490B1 (en) 2000-02-10 2000-02-10 Method for fabricating Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000006223A KR100687490B1 (en) 2000-02-10 2000-02-10 Method for fabricating Liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20010083300A KR20010083300A (en) 2001-09-01
KR100687490B1 true KR100687490B1 (en) 2007-02-27

Family

ID=19645305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000006223A KR100687490B1 (en) 2000-02-10 2000-02-10 Method for fabricating Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100687490B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494705B1 (en) * 2002-01-18 2005-06-13 비오이 하이디스 테크놀로지 주식회사 A method for manufacturing of tft lcd
TWI336792B (en) * 2006-04-07 2011-02-01 Au Optronics Corp Manufacturing method for a bottom substrate of a liquid crystal display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120767A (en) * 1993-10-28 1995-05-12 Sanyo Electric Co Ltd Production of liquid crystal display cell
JPH10311982A (en) * 1997-03-12 1998-11-24 Sharp Corp Reflection type liquid crystal display device and its manufacture
JP2000010119A (en) * 1998-06-23 2000-01-14 Mitsubishi Electric Corp Liquid crystal display device and production of array substrate used for this device
KR20000005763A (en) * 1998-06-01 2000-01-25 가네꼬 히사시 Liquid crystal display apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120767A (en) * 1993-10-28 1995-05-12 Sanyo Electric Co Ltd Production of liquid crystal display cell
JPH10311982A (en) * 1997-03-12 1998-11-24 Sharp Corp Reflection type liquid crystal display device and its manufacture
KR20000005763A (en) * 1998-06-01 2000-01-25 가네꼬 히사시 Liquid crystal display apparatus
JP2000010119A (en) * 1998-06-23 2000-01-14 Mitsubishi Electric Corp Liquid crystal display device and production of array substrate used for this device

Also Published As

Publication number Publication date
KR20010083300A (en) 2001-09-01

Similar Documents

Publication Publication Date Title
KR100391157B1 (en) array panel of liquid crystal display and manufacturing method thereof
KR100961946B1 (en) A vertically aligned mode liquid crystal display
US7876412B2 (en) Thin film transistor array panel and method for manufacturing the same
US8836901B2 (en) Substrate for liquid crystal display device including peripheral lines having openings and fabricating method thereof
KR100413668B1 (en) A method for fabricating array substrate for liquid crystal display device
JP2007304603A (en) Array substrate for liquid crystal display device and method for manufacturing the substrate
US6335148B2 (en) Method for manufacturing TFT LCD device
US20020054247A1 (en) Method for fabricating an array substrate of a liquid crystal display device
JP4728507B2 (en) Active matrix liquid crystal display device and manufacturing method thereof
KR101392268B1 (en) Pad array of liquid crystal display device
KR100498543B1 (en) array circuit board of LCD and fabrication method of thereof
KR100658058B1 (en) Fringe field switching mode lcd and method for manufacturing the same
KR100687490B1 (en) Method for fabricating Liquid crystal display device
US7113239B2 (en) Liquid crystal display device having multi-domain structure including a distorting pattern under the pixel electrode and method of fabricating the same
KR100475636B1 (en) Method for fabricating of an array substrate for LCD
KR101197221B1 (en) An array substrate for fringe field switching mode LCD and method of fabricating of the same
KR100670044B1 (en) A liquid crystal display and a manufacturing method thereof
KR101127217B1 (en) An array substrate for fringe field switching mode LCD and method of fabricating of the same
KR101018756B1 (en) Liquid crystal display
KR101102425B1 (en) An array substrate for fringe field switching mode LCD and method of fabricating of the same
KR100656914B1 (en) thin film transistor array panel for liquid crystal display and manufacturing method thereof
KR101006475B1 (en) array substrate for liquid crystal display device and manufacturing method of the same
KR20020027731A (en) A method for fabricating array substrate for liquid crystal display device and the same
KR20020056111A (en) array panel of liquid crystal display and manufacturing method thereof
KR100768272B1 (en) Liquid crystal display panel and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee