KR100672414B1 - RAKE combinator of mobile-type broadcasting receiver - Google Patents
RAKE combinator of mobile-type broadcasting receiver Download PDFInfo
- Publication number
- KR100672414B1 KR100672414B1 KR1020040109429A KR20040109429A KR100672414B1 KR 100672414 B1 KR100672414 B1 KR 100672414B1 KR 1020040109429 A KR1020040109429 A KR 1020040109429A KR 20040109429 A KR20040109429 A KR 20040109429A KR 100672414 B1 KR100672414 B1 KR 100672414B1
- Authority
- KR
- South Korea
- Prior art keywords
- buffer
- channel delay
- reference finger
- buffer pool
- finger
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/265—Mixing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
- H04H20/53—Arrangements specially adapted for specific applications, e.g. for traffic information or for mobile receivers
- H04H20/57—Arrangements specially adapted for specific applications, e.g. for traffic information or for mobile receivers for mobile receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H2201/00—Aspects of broadcast communication
- H04H2201/10—Aspects of broadcast communication characterised by the type of broadcast system
- H04H2201/11—Aspects of broadcast communication characterised by the type of broadcast system digital multimedia broadcasting [DMB]
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
본 발명은 다수개의 핑거를 통해 출력되는 각 경로의 CDM 심볼들의 채널 지연을 보상한 후 합성하여 출력하는 이동형 방송 수신기의 레이크 합성 장치에 관한 것이다. 특히 본 발명은 채널지연 보상을 위해 순환 버퍼를 사용함으로써, 지연에 따른 버퍼제약을 없애고, 전력 소모를 최소화할 수 있다. 또한 기준핑거를 선택함에 있어서 기존에 사용되던 기준 핑거와 새로 선택할 기준핑거간 시간적인 차이를 고려함으로써, 핸드오버시에 최종적으로 합성기가 출력하는 심볼의 연속성이 영향을 받지 않게 한다. The present invention relates to a rake synthesizing apparatus of a mobile broadcast receiver for synthesizing and outputting channel delays of CDM symbols of respective paths output through a plurality of fingers. In particular, the present invention can use the circular buffer to compensate for channel delay, thereby eliminating buffer constraints due to delay, and can minimize power consumption. Also, in selecting the reference finger, by considering the time difference between the reference finger used previously and the reference finger to be newly selected, the continuity of the symbol finally output by the synthesizer during handover is not affected.
채널지연, 핸드오버, 순환버퍼Channel delay, handover, circular buffer
Description
도 1은 일반적인 위성 DMB 수신기의 구성 블록도1 is a block diagram of a typical satellite DMB receiver
도 2는 종래의 레이크 합성 장치의 일 실시예를 보인 구성 블록도Figure 2 is a block diagram showing an embodiment of a conventional rake synthesizing apparatus
도 3은 본 발명에 따른 레이크 합성 장치의 일 실시예를 보인 구성 블록도Figure 3 is a block diagram showing an embodiment of a rake synthesizing apparatus according to the present invention
도 4는 도 3의 버퍼풀 발생기와 합성기의 상세 구조의 일 예를 보인 구성 블록도4 is a block diagram showing an example of a detailed structure of the buffer pool generator and synthesizer of FIG.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
301 : 쓰기주소 발생기 302 : 버퍼풀 발생기301: write address generator 302: buffer pool generator
303 : 순환 버퍼 304 : 합성기303: circular buffer 304: synthesizer
301~30n, 321~32n : 뺄셈기 311~31n,331~33n : 비교기301 ~ 30n, 321 ~ 32n: Subtractor 311 ~ 31n, 331 ~ 33n: Comparator
340 : 기준 핑거 선택 및 합성기340: reference finger selection and synthesizer
본 발명은 이동형 방송 수신기에 관한 것으로서, 특히 위성 디지털 멀티미디어 방송(DMB) 방송 수신기에서 다중경로를 통해 수신되는 신호의 지연을 보상하여 합성하는 장치에 관한 것이다. The present invention relates to a mobile broadcast receiver, and more particularly, to an apparatus for compensating and synthesizing a delay of a signal received through a multipath in a satellite digital multimedia broadcasting (DMB) broadcast receiver.
방송의 디지털화는 데이터 전송과 멀티미디어 서비스를 포괄하는 디지털 멀티미디어 방송(DMB)을 가능하도록 만들었다. 상기 DMB는 전송 채널상의 잡음과 왜곡에 강인하고, 전송효율이 높을 뿐 아니라 다양한 멀티미디어 서비스를 가능하게 하는 장점을 가지고 있다.Digitalization of broadcasts has made digital multimedia broadcasting (DMB) possible, encompassing data transmission and multimedia services. The DMB is robust against noise and distortion on a transmission channel, has a high transmission efficiency, and has various advantages of enabling various multimedia services.
한국에서 채택하여 사용하는 위성 DMB는 일본식의 시스템E 방식을 기반으로 하고 있으며, 연주설비, 지구국, 위성, 지상 중계설비 및 가입자 수신기로 이루어져 있다. The satellite DMB adopted and used in Korea is based on the Japanese-style System E system and consists of performance equipment, earth stations, satellites, terrestrial relay equipment and subscriber receivers.
상기 위성 DMB 시스템은 부호분할 다중화(Code Division Multiplexing ; CDM) 전송방식을 이용하여 멀티미디어 콘텐츠를 지구국 송출센터에서 위성으로 송출하며, 사용자는 위성으로부터 직접 수신하거나 또는 신호의 세기가 약한 음영지역에서는 갭필러(Gap Filler)라는 지상 보조 중계설비로부터 수신하게 된다. The satellite DMB system transmits multimedia content from the earth station transmission center to the satellite by using a code division multiplexing (CDM) transmission method, and the user directly receives it from the satellite or uses a gap filler in a shaded area where the signal strength is weak. It is received from the ground auxiliary relay facility called Gap Filler.
이러한 위성 DMB의 전송 채널은 무선 이동수신 채널로서, 수신 신호의 크기(Amplitude)가 시변(Time-Varying) 할 뿐만 아니라, 이동 수신의 영향으로 수신 신호 스펙트럼의 도플러 천이(Doppler shift)가 발생한다. 이러한 채널 환경 하에서의 송수신을 고려하여, 위성 DMB 송신 방식은 CDM 방식을 채택하였으며, 시간 영역 신호에 대한 인터리빙(Interleaving)을 수행하여, 전송 채널에서 발생하는 에러를 정정할 수 있도록 하였다. The transmission channel of the satellite DMB is a wireless mobile reception channel, and the amplitude of the received signal is not only time-varying, but also the Doppler shift of the received signal spectrum occurs due to the movement reception. In consideration of the transmission and reception under such a channel environment, the satellite DMB transmission scheme adopts the CDM scheme, and interleaves the time domain signals to correct errors occurring in the transmission channel.
상기 CDM 방식에서 방송 프로그램은 직교 코드인 64비트 길이의 왈쉬 코드(Walsh Code)를 이용하여 상호 독립적으로 전송된다. 이때 전송하려는 데이터에 데 이터보다 훨씬 빠른 레이트를 갖는 2048비트 길이의 의사잡음(Pseudo Noise ; PN) 신호를 곱함으로써 주파수 확산을 시켜 전송한다. In the CDM scheme, broadcast programs are independently transmitted from each other using a 64-bit Walsh code, which is an orthogonal code. At this time, the data to be transmitted is multiplied by a 2048-bit Pseudo Noise (PN) signal having a much faster rate than the data, thereby spreading the frequency spread.
이러한 CDM 방식은 넓은 대역에 걸쳐 신호가 존재하므로 협대역 신호 간섭(Narrow band interference)에 강한 특성을 가지며, RAKE 구조의 수신기를 통해 다중 경로에 의한 수신성능 열화를 줄일 수 있다.Since the CDM method has a signal over a wide band, it has a strong characteristic against narrow band interference and can reduce reception performance due to multiple paths through a receiver having a RAKE structure.
즉, 위성 DMB 송신기에서는 복수 채널의 전송 데이터에 각각 에러 정정 부호를 부가하고, 채널마다 상이한 왈쉬 코드를 곱하여 다중화하고, PN 코드를 곱하여 확산함으로써, CDM 신호를 생성하여 전송한다.That is, in the satellite DMB transmitter, an error correction code is added to transmission data of a plurality of channels, multiplied by different Walsh codes for each channel, and multiplied by a PN code to generate and transmit a CDM signal.
도 1은 이러한 CDM 방식의 신호를 수신하는 일반적인 위성 DMB 수신기의 개념적인 블록도를 나타내고 있다. 즉 튜너(10)는 안테나로 수신된 RF 신호들 중 특정 주파수의 RF 신호만을 튜닝하여 기저대역(Baseband)으로 변환한 후 자동 이득 제어(Auto Gain Control ; AGC)부(11)로 출력한다. 1 shows a conceptual block diagram of a general satellite DMB receiver for receiving such CDM signal. That is, the
상기 AGC부(11)는 상기 튜너(10)에서 출력되는 신호의 크기를 일정하게 유지시켜 A/D 변환부(12)로 출력한다. 이를 위해 상기 AGC부(11)는 수신된 신호의 파워를 측정하여 계산된 이득 값을 수신 신호에 곱해준다. The
상기 A/D 변환부(12)는 AGC부(11)에 의해 크기가 비교적 일정해진 신호를 샘플링(Sampling)하여 아날로그 신호를 디지털 신호로 변환시켜준다. 상기 디지털화된 신호는 복조를 위해 탐색부(Searcher)(13)와 각 핑거(141~14n)의 추적부(Tracker)로 출력된다. 상기 각 핑거(141~14n)는 추적부와 역확산부로 구성된다.The A /
즉, CDM 전송 방식에서 신호를 복조하기 위해서는 신호의 확산에 사용된 의 사잡음(Pseudo Noise ; PN) 신호의 포착이 우선되어야 하는데, 이 과정은 신호의 포착(Acquisition)과 추적(Tracking)의 두 단계로 이루어진다. In other words, in order to demodulate a signal in the CDM transmission scheme, the acquisition of a Pseudo Noise (PN) signal used for spreading the signal must be prioritized. This process has two kinds of signal acquisition and tracking. Consists of steps.
상기 PN 신호의 구분 단위를 칩(chip)이라 하는데, 신호 포착이란 수신기에서 신호 동기를 1/2 칩 이내로 확보하는 과정이며, 포착부(13)에서 수행된다. 그리고 신호 추적은 이렇게 찾은 신호의 동기를 미세하게 맞추는 것을 말하며, 각 핑거(141~14n)의 추적부(Tracker)에서 수행된다. 그리고 각 핑거(141~14n)의 역확산부는 상기 신호 포착과 추적에 의해 동기를 맞춘 신호와 수신기에서 생성한 PN 신호를 곱함으로써 역확산시키고, CDM 채널을 구분하는데 사용된 해당 WALSH 코드를 곱함으로써, 원하는 CDM 채널의 심볼을 추출해 낸다. The division unit of the PN signal is called a chip, and signal acquisition is a process of securing signal synchronization within a half chip at a receiver, and is performed by the
즉, 상기된 신호 추적 및 역확산 과정들은 탐색부(13)가 찾아준 모든 다중 경로에서 수행되는데, 이때 각각을 핑거(Finger)라 부른다. 다시 말해 각기 다른 경로를 통해 수신된 신호들은 탐색부(13)에 의해 임의의 핑거에 할당되어 복조된다. 이때 핑거를 할당하는 방식은 여러 가지가 있을 수 있으며, 일 예로 파일롯 신호를 이용하기도 한다. That is, the above-described signal tracking and despreading processes are performed in all the multipaths found by the
상기 각 핑거(141~14n)에서 추출된 각 경로의 CDM 심볼들은 레이크(RAKE) 합성기(16)로 출력됨과 동시에 주파수 옵셋 보상을 위해 주파수 옵셋 추정기(15)로 출력된다. The CDM symbols of each path extracted from the
상기 주파수 옵셋 추정기(15)는 각 핑거 별로 주파수 옵셋을 추정하여 이를 합성한 뒤에, 튜너(10)로 피드백하여 주파수 옵셋을 보상한다. The
상기 레이크 합성기(16)는 각 핑거(141~14n)에서 출력되는 CDM 심볼을 합성 하는데, 이때 수신 채널 환경을 추정(Channel Estimation)해서 보상함으로써, 수신성능을 향상시키는 방식을 취하기도 한다. 즉 상기 레이크 합성기(16)는 복조를 원하는 모든 CDM 채널에 대해서 레이크 합성을 수행한다. The
상기 레이크 합성기(16)에서 심볼 합성된 신호는 복조부(17)로 출력된다. 상기 복조부(17)는 송신측의 디지털 변조에 대응하는 복조를 행하여 파일롯 채널 및 데이터 채널을 복조한다. 상기 파일롯 채널은 인터리버 사이즈 및 길쌈 부호화율에 대한 정보를 포함하고 있다.The signal synthesized by the
도 2는 일반적인 레이크 합성기의 구조를 나타낸 블록도이다. 상기 레이크 합성기는 각 핑거의 출력단에 연결되는 다수개의 채널 지연 보상기(201~20n)와 각 채널 지연 보상기(201~20n)의 출력을 합성하는 합성기(210)로 구성된다.2 is a block diagram showing the structure of a general rake synthesizer. The rake synthesizer includes a plurality of
즉 각 핑거(140~14n)마다 WALSH 역확산 과정을 거친 심볼들은 각각 채널 지연 보상기(201~20n)를 거쳐 신호 지연이 보상된 후에 합성기(210)로 출력된다. 상기 합성기(210)는 신호 지연이 보상된 모든 핑거의 심볼들을 합성하여 최종 출력 심볼을 복조부(17)로 출력한다. That is, the symbols that undergo WALSH despreading for each finger 140 to 14n are output to the
이때 각 채널지연 보상기(201~20n)는 각 핑거마다의 신호 및 지연보상에 관한 상태 정보를 합성기(210)에 보내서, 합성기(210)가 유효한 핑거들을 알아내고 정확하게 합성을 수행할 시점을 알 수 있게 한다. 즉 상기 상태 정보에는 해당 핑거가 유효한지의 여부와, 각 채널지연 보상기(201~20n)가 핑거의 신호지연을 보상할 준비가 되어 있는지 여부를 포함한다. 이때 상기 채널 지연 보상과정은 심볼 버퍼를 사용하여 이루어지며, 보상되는 채널지연의 범위는 버퍼의 크기와 비례하게 된다.In this case, each
그러면 상기 합성기(210)는 각 채널지연 보상기(201~20n)로부터 입력된 정보를 종합하여, 각 채널지연 보상기(201~20n)가 유효한 심볼을 출력할 시점을 알려주는 제어신호를 발생하여 각 채널 지연 보상기(201~20n)로 출력한다. 즉 상기 합성기(210)는 유효한 핑거로서 신호지연 보상준비가 완료된 핑거가 하나라도 존재하게 되면, 이를 기준 핑거로 삼아 채널지연 보상기가 사용할 심볼 버퍼의 읽기 주소를 발생하여 각 채널 지연 보상기(201~20n)로 출력한다. Then, the
또한 상기 합성기(210)는 상기 상태 정보로부터 기준이 되는 핑거 하나를 선택하여 기준 핑거로 삼고, 기준 핑거의 심볼 타이밍을 기준으로 합성 심볼의 출력 타이밍을 결정하게 된다. In addition, the
예를 들어, 상기 합성기(210)는 유효한 핑거들 중에서 채널지연이 0인 핑거를 기준 핑거로 삼아 출력심볼의 타이밍을 제어하게 된다. 이때 만약 전송 채널이 변하여 현재의 기준 핑거가 사라지게 되면 합성기(210)는 새로운 유효한 핑거를 기준 핑거로서 선택해야 한다. 이러한 과정을 핑거 핸드오버라고 하며, 핸드 오버시에 합성기(210)에서 출력되는 합성 심볼의 연속성에 영향이 없어야 한다. For example, the
기존의 핑거 핸드오버 구조는 현재의 기준 핑거가 사라지게 되면 채널지연 보상기가 출력하는 상태 정보를 통해 그 사실을 인식하게 되고, 그 시점 이후로 가장 빨리 신호지연 보상이 완료된 유효 핑거가 발생할 때까지 기다린다. 만약 상태정보를 통해서 지연보상이 완료된 핑거가 발생되었음을 알게 되면, 합성기(210)는 해당 핑거로 핸드오버하여 새로운 기준핑거로 삼게 된다. The existing finger handover structure recognizes the fact through the state information output by the channel delay compensator when the current reference finger disappears, and waits until a valid finger having completed the signal delay compensation is generated as soon as possible. If it is found through the state information that the finger has completed the delay compensation, the
하지만 이동수신 환경과 같은 채널이 급변하는 상황에서 기존의 간단한 핸드오버 구조는 핸드오버시에 합성 심볼의 연속성을 저해하는 단점을 가지고 있다. 즉, 채널의 지연 프로파일(channel delay profile)에서 기준핑거로부터 시간적으로 뒤쳐지는 한쪽 방향으로만 핸드오버가 발생하기 때문에, 시변채널에서 일정 시간이 지나게되면 프로파일 상에서 맨 나중에 위치하는 프로파일로 기준핑거가 핸드오버되고, 만약 해당 핑거가 사라지게 되면 합성기(210)는 더 이상 연속적으로 발생되는 기준핑거를 찾지 못하게 된다. 따라서, 합성기(210)는 프로파일 상의 맨 처음으로 기준핑거를 핸드오버하게 되고, 이 시점에 합성기(210) 출력의 합성 심볼은 연속성을 잃게 되는 문제점이 있다. 또한 기준 핑거 선택시에 해당 버퍼가 완전히 풀(full)이 될 때까지 기다려야 하므로 시간이 오래 걸리는 문제점이 있다. However, in a situation where a channel such as a mobile reception environment changes rapidly, the existing simple handover structure has a disadvantage of inhibiting the continuity of synthesized symbols during handover. In other words, since the handover occurs only in one direction that lags behind the reference finger in the channel delay profile of the channel, when a certain time elapses in the time-varying channel, the reference finger moves to the last profile on the profile. If the corresponding finger disappears, the
그리고 기존의 채널지연 보상기는 버퍼를 사용하므로, 버퍼의 크기에 제약을 많이 받는 문제점이 있다. 특히 FIFO(First Input First Output)를 이용하여 심볼 버퍼를 구성하는 경우, 매 클럭마다 물리적으로 데이터를 이동시켜야 하므로 전력 소모가 커지는 문제가 발생하게 된다. In addition, since the conventional channel delay compensator uses a buffer, there is a problem in that the size of the buffer is restricted. In particular, when a symbol buffer is configured using a first input first output (FIFO), power consumption increases because physical data must be moved every clock.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 순환 버퍼를 이용하여 효율적으로 채널 지연을 보상하여 합성하는 장치를 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide an apparatus for efficiently compensating and combining channel delays using a circular buffer.
상기 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 이동형 방송 수 신기의 레이크 합성 장치는, 쓰기 주소 및 읽기 주소에 따라 다수개의 핑거를 통해 출력되는 각 경로의 CDM 심볼을 저장한 후 출력하여 각 CDM 심볼의 신호 지연을 보상하는 순환 버퍼를 구비하며, 각 핑거의 출력단에 연결되는 병렬 구성의 채널 지연 보상기; 상기 각 채널 지연 보상기의 순환 버퍼에 쓰기 주소를 순환적으로 발생시키는 쓰기 주소 발생기; 상기 각 채널 지연 보상기의 순환 버퍼의 상태를 확인하고 버퍼풀이 발생하는 시점에 버퍼풀 신호를 발생하여 출력하는 버퍼풀 발생기; 그리고 버퍼풀이 발생한 채널 지연 보상기의 순환 버퍼들에 대해 읽기 주소를 발생시켜 유효한 핑거에 해당하는 모든 채널 지연 보상기의 순환 버퍼로 출력하고, 상기 읽기 주소에 따라 해당 순환 버퍼에서 읽혀진 CDM 심볼들을 합성하여 출력하는 합성기를 포함하여 구성되는 것을 특징으로 한다.In order to achieve the above object, the rake synthesizing apparatus of a mobile broadcast receiver according to an embodiment of the present invention stores and outputs CDM symbols of each path output through a plurality of fingers according to a write address and a read address. A channel delay compensator having a circular buffer for compensating signal delay of each CDM symbol and connected to an output terminal of each finger; A write address generator cyclically generating a write address in a circular buffer of each channel delay compensator; A buffer pool generator for checking a state of the circular buffer of each channel delay compensator and generating and outputting a buffer pool signal at the time when the buffer pool occurs; A read address is generated for the circular buffers of the channel delay compensator where the buffer pool is generated and output to the circular buffers of all channel delay compensators corresponding to valid fingers, and the CDM symbols read from the corresponding circular buffers are synthesized and output according to the read address. Characterized in that it comprises a synthesizer.
상기 버퍼풀 발생기는 상기 채널 지연 보상기의 수만큼 병렬로 구성되며, 각 버퍼풀 발생기는 해당 채널 지연 보상기의 순환 버퍼의 쓰기 주소와 읽기 주소와의 차 값이 기 설정된 임계값과 같으면 버퍼풀로 판단하여 버퍼풀 신호를 출력하는 것을 특징으로 한다. 상기 임계값은 해당 순환 버퍼의 적어도 절반 사이즈로 설정되는 것을 특징으로 한다.The buffer pool generator is configured in parallel by the number of channel delay compensators, and each buffer pool generator is determined as a buffer pool when the difference between the write address and read address of the circular buffer of the channel delay compensator is equal to a preset threshold. To output the buffer pool signal. The threshold is set to at least half the size of the circular buffer.
상기 합성기는 상기 채널 지연 보상기의 수만큼 병렬로 구성되어, 기준 핑거 쓰기 주소로부터 해당 순환 버퍼의 쓰기 주소를 빼고 그 결과를 출력하는 핸드오버 제어기와, 상기 각 핸드 오버 제어기와 버퍼풀 발생기의 출력에 따라 핸드오버시에 기준 핑거를 선택하고, 선택된 기준 핑거가 기존 기준 핑거보다 시간적으로 빠른지 여부를 판단한 후 그 결과에 따라 해당 순환 버퍼의 읽기/쓰기를 제어하는 기준 핑 거 선택 및 합성기로 구성되는 것을 특징으로 한다. The synthesizer is configured in parallel with the number of channel delay compensators, and subtracts the write address of the corresponding circular buffer from the reference finger write address and outputs the result, and the outputs of the handover controller and the buffer pool generator. In this case, the reference finger is selected at the time of handover, and the reference finger is selected to determine whether the selected reference finger is faster than the existing reference finger in time, and the reference finger selector and synthesizer controls the read / write of the corresponding circular buffer according to the result. It features.
본 발명의 다른 실시예에 따른 이동형 방송 수신기의 레이크 합성 장치는, 쓰기 주소 및 읽기 주소에 따라 다수개의 핑거를 통해 출력되는 각 경로의 CDM 심볼을 저장한 후 출력하여 각 CDM 심볼의 신호 지연을 보상하는 순환 버퍼를 구비하며, 각 핑거의 출력단에 연결되는 병렬 구성의 다수개의 채널 지연 보상기; 상기 각 채널 지연 보상기의 순환 버퍼에 쓰기 주소를 순환적으로 발생시키는 쓰기 주소 발생기; 상기 채널 지연 보상기의 수만큼 병렬로 구성되어, 상기 각 채널 지연 보상기의 순환 버퍼의 상태를 확인하고 버퍼풀이 발생하는 시점에 버퍼풀 신호를 발생하여 출력하는 버퍼풀 발생기; 상기 채널 지연 보상기의 수만큼 병렬로 구성되어, 기준 핑거 쓰기 주소에서 해당 채널 지연 보상기의 순환 버퍼의 쓰기 주소를 빼고 그 결과를 출력하는 핸드오버 제어기; 그리고 버퍼풀이 발생한 채널 지연 보상기의 순환 버퍼들에 대해 읽기 주소를 발생시켜 유효한 핑거에 해당하는 모든 채널 지연 보상기의 순환 버퍼로 출력하고, 상기 읽기 주소에 따라 해당 순환 버퍼에서 읽혀진 CDM 심볼들을 합성하여 출력하며, 핸드오버시에 상기 각 핸드 오버 제어기와 버퍼풀 발생기의 출력에 따라 기준 핑거를 선택하고, 선택된 기준 핑거가 기존 기준 핑거보다 시간적으로 빠른지 여부를 판단한 후 그 결과에 따라 해당 순환 버퍼의 읽기/쓰기를 제어하는 기준 핑거 선택 및 합성기를 포함하여 구성되는 것을 특징으로 한다. The rake synthesizing apparatus of a mobile broadcast receiver according to another embodiment of the present invention compensates for signal delay of each CDM symbol by storing and outputting CDM symbols of respective paths output through a plurality of fingers according to a write address and a read address. A plurality of channel delay compensators in a parallel configuration having a circular buffer and connected to an output terminal of each finger; A write address generator cyclically generating a write address in a circular buffer of each channel delay compensator; A buffer pool generator configured in parallel with the number of channel delay compensators to check the state of the cyclic buffer of each channel delay compensator and to generate and output a buffer pool signal at the time when the buffer pool is generated; A handover controller configured in parallel with the number of channel delay compensators to subtract the write address of the circular buffer of the channel delay compensator from the reference finger write address and output the result; A read address is generated for the circular buffers of the channel delay compensator where the buffer pool is generated and output to the circular buffers of all channel delay compensators corresponding to valid fingers, and the CDM symbols read from the corresponding circular buffers are synthesized and output according to the read address. At the time of handover, a reference finger is selected according to the outputs of the respective handover controller and the buffer pool generator, and it is determined whether the selected reference finger is earlier in time than the existing reference finger, and then the read / read of the corresponding circular buffer according to the result. And a synthesizer and a reference finger selection to control writing.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.Other objects, features and advantages of the present invention will become apparent from the following detailed description of embodiments taken in conjunction with the accompanying drawings.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention that can specifically realize the above object will be described. At this time, the configuration and operation of the present invention shown in the drawings and described by it will be described as at least one embodiment, by which the technical spirit of the present invention and its core configuration and operation is not limited.
그리고 종래와 동일한 구성 요소는 설명의 편의상 동일 명칭 및 동일 부호를 부여하며 이에 대한 상세한 설명은 생략한다.The same components as in the related art are denoted by the same names and the same reference numerals for convenience of description, and detailed description thereof will be omitted.
통상 레이크 합성 장치는 서로 다른 채널 지연을 가지고 수신되는 각 핑거 신호들을 서로 동기가 맞게끔 지연을 보상한 후에 합성하여, 최종적으로 상기 레이크 합성 장치에서 출력되는 심볼 합성된 신호의 신호대 잡음비를 최대화하여 수신 성능을 향상시키는 역할을 한다. 따라서, 레이크 합성 장치의 정확한 동작과 효율적인 구조는 수신기 전체의 성능을 크게 좌우하는 요소이다. In general, the rake synthesizing apparatus compensates the delays to synchronize the received finger signals with different channel delays so that they are synchronized with each other, and finally, maximizes the signal-to-noise ratio of the symbol synthesized signal output from the rake synthesizing apparatus. It improves performance. Therefore, the accurate operation and efficient structure of the rake synthesizing device greatly influences the performance of the receiver as a whole.
도 3은 본 발명에 따른 레이크 합성 장치의 일 실시예를 나타낸 구성 블록도이다. Figure 3 is a block diagram showing an embodiment of a rake synthesizing apparatus according to the present invention.
도 3을 보면, 쓰기 주소 발생기(301), 버퍼풀 발생기(302), 순환 버퍼(303), 및 합성기(304)로 구성된다. Referring to FIG. 3, the
즉 n번째 핑거의 입력 심볼은 순환버퍼(303)에 저장되는데, 이때 저장되는 주소는 쓰기주소 발생기(301)에서 발생된다. 상기 쓰기주소 발생기(301)는 순환버퍼(304)의 주소를 순환적(circular addressing)으로 발생시켜서, 가상적으로 버퍼공간에 제약이 없도록 만들어준다. 또한 데이터를 실제로 이동시키는 것이 아니라, 가상적으로 이동시키므로 이로 인해 발생되는 전력 소모는 거의 없다.That is, the input symbol of the n-th finger is stored in the
상기 도 3은 일 실시예로, n번째 채널 지연 보상기의 순환 버퍼와 쓰기 주소 발생기 그리고, 버퍼풀 발생기를 보이고 있다. 3 illustrates a circular buffer, a write address generator, and a buffer pool generator of an n-th channel delay compensator.
즉, 상기 쓰기 주소 발생기(301)와 버퍼풀 발생기(302)는 채널 지연 보상기의 수만큼 구비된다. 그리고 각 채널 지연 보상기는 순환 버퍼를 구비한다. 그러므로 각 채널 지연 보상기에 대응하는 쓰기 주소 발생기는 해당 순환 버퍼와 버퍼풀 발생기로 각 쓰기 주소(핑거1 쓰기 주소~핑거n 쓰기 주소)를 발생하여 출력한다. 또한 각 채널 지연 보상기에 대응하는 버퍼풀 발생기는 해당 순환 버퍼의 풀 상태를 체크하고 그 결과(핑거1 버퍼풀~핑거n 버퍼풀)를 합성기(304)로 출력한다. That is, the
상기 합성기(304)는 읽기 주소를 각 채널 지연 보상기의 순환 버퍼로 출력함과 동시에 상기 각 채널 지연 보상기에 대응하는 버퍼풀 발생기로 출력한다.The
상기 버퍼풀 발생기(302)는 순환버퍼(303)의 상태를 관찰하고 있다가 버퍼풀(buffer full)이 발생하는 시점에 버퍼풀 신호를 발생하여 합성기(304)에 이를 알려준다. The
이때 상기 합성기(304)는 전체 핑거중에서 버퍼풀이 발생한 핑거들에 대해서 읽기 주소를 발생시킨다. In this case, the
상기 합성기(304)에서 발생된 읽기 주소는 모든 유효한 핑거에 똑같이 사용되며, 이를 통해 읽혀진 핑거들의 출력 심볼들을 최종적으로 합성하여 출력한다. 이때 상기 합성기(304)는 유효한 핑거들중에서 채널지연이 0인 핑거를 기준 핑거로 삼아 합성 심볼의 출력 타이밍을 제어하게 된다. The read address generated by the
이때 만약 현재의 기준 핑거가 사라지게 되면, 합성기는 새로운 유효한 핑거를 기준 핑거로서 선택해야 한다. 이러한 과정을 핑거 핸드오버라고 하며, 핸드오버시에 출력심볼의 연속성에 영향이 없어야 한다. If the current reference finger disappears, the synthesizer should select a new valid finger as the reference finger. This process is called finger handover and should not affect the continuity of output symbols during handover.
본 발명은 핸드오버시에 출력 심볼의 연속성에 영향을 주지 않기 위해 도 4에 버퍼풀 발생기와 합성기의 상세 구조를 나타내었다. In the present invention, the detailed structure of the buffer pool generator and the synthesizer is shown in FIG. 4 in order not to affect the continuity of output symbols during handover.
도 4에서 버퍼풀 발생기와 합성기 내 핸드오버 제어기는 채널 지연 보상기의 수만큼 병렬로 구성된다. In Figure 4, the buffer pool generator and the handover controller in the synthesizer are configured in parallel by the number of channel delay compensators.
이때 각 채널 지연 보상기에 대응하는 모든 버퍼풀 발생기와 핸드오버 제어기의 내부 구조는 모두 동일하다. In this case, the internal structures of all the buffer pool generators corresponding to the respective channel delay compensators and the handover controller are the same.
그러므로 실시예로, n번째 버퍼풀 발생기와 핸드오버 제어기의 상세 구조에 대해서만 설명한다. Therefore, in the embodiment, only the detailed structure of the n-th buffer pool generator and the handover controller will be described.
즉 n번째 버퍼풀 발생기는 핑거n 쓰기 주소와 읽기 주소를 입력받아 두 주소의 차를 출력하는 뺄셈기(30n)와, 상기 뺄셈기(30n)의 출력을 기 설정된 임계값과 비교하고 비교 결과에 따라 핑거n 버퍼풀 신호를 출력하는 비교기(31n)로 구성된다. That is, the n-th buffer pool generator receives a finger n write address and a read address, and compares the
그리고 n번째 핸드오버 제어기는 기준 핑거 쓰기 주소에서 상기 핑거n 쓰기 주소를 빼고 그 결과를 출력하는 뺄셈기(32n)와, 상기 뺄셈기(32n)의 뺄셈 결과가 음수인지, 양수인지를 판단하고 그 결과를 출력하는 비교기(33n)로 구성된다. The n-th handover controller subtracts the finger n write address from the reference finger write address and outputs a result of the
이때 각 핸드오버 제어기와 버퍼풀 발생기에서 출력되는 신호는 기준 핑거 선택 및 합성기(340)로 입력된다. 상기 기준 핑거 선택 및 합성기(340)는 각 버퍼 풀 발생기의 출력 신호(핑거1 버퍼풀~핑거n 버퍼풀)와 각 핸드오버 제어기의 출력 신호 그리고 각 채널 지연 보상기의 출력 심볼(핑거1 출력 심볼~핑거n 출력 심볼)을 입력받아 유효 핑거에 해당하는 버퍼풀 발생기와 순환 버퍼로 읽기 주소를 발생시키고, 핸드오버 제어기에 기준핑거 쓰기주소를 발생시킨다. 또한 상기 읽기 주소에 따라 유효 핑거에 해당하는 채널 지연 보상기의 순환 버퍼에서 읽혀진 출력 심볼들을 최종적으로 합성하여 출력한다.At this time, the signals output from each handover controller and the buffer pool generator are input to the reference finger selector and
이와 같이 구성된 도 4에서, n번째 버퍼풀 발생기의 뺄셈기(30n)는 핑거n의 쓰기 주소와 읽기 주소의 차를 계산하여 비교기(31n)로 출력한다. 즉 상기 쓰기 주소와 읽기 주소는 n번째 채널 지연 보상기의 순환 버퍼의 쓰기 주소와 읽기 주소이다. 상기 비교기(31n)는 두 주소의 차이가 버퍼 크기의 절반과 같은지를 비교한다. 이를 위해 본 발명에서는 임계값을 버퍼의 절반 크기에 해당하는 값으로 설정한다. In FIG. 4 configured as described above, the
만약 두 주소의 차가 절반과 같은 경우 핑거n 버퍼풀 신호를 발생시켜 기준 핑거 선택 및 합성기(340)로 출력한다. If the difference between the two addresses is equal to half, a finger n buffer pool signal is generated and output to the reference finger selector and
이러한 과정이 각 채널 지연 보상기에 대응되는 모든 버퍼풀 발생기에서 동시에 수행되고 그 결과가 기준 핑거 선택 및 합성기(340)로 출력된다. This process is performed simultaneously in all buffer pool generators corresponding to each channel delay compensator and the result is output to the reference finger selector and
이를 통해서 기준 핑거를 중심으로 시간적으로 버퍼 크기의 절반까지 앞서거나 뒤쳐지는 핑거들의 채널지연을 보상할 수 있다. 즉, 버퍼 크기를 L이라고 했을 때, 기준 핑거를 중심으로 (-L/2) ~ (+L/2-1) 범위의 채널 지연을 보상하게 된다.This can compensate for channel delay of the fingers that advance or lag to half the buffer size in time with respect to the reference finger. That is, when the buffer size is referred to as L, the channel delay in the range of (-L / 2) to (+ L / 2-1) is compensated for the reference finger.
이때 현재의 기준 핑거가 사라지게 되면, 상기 기준 핑거 선택 및 합성기(340)는 각 버퍼풀 발생기의 출력을 확인하여 가장 먼저 버퍼풀이 되는 핑거를 새 로운 기준 핑거로 선택하고, 그에 해당하는 기준핑거 쓰기주소를 각 핸드오버 제어기의 뺌셈기로 출력한다. 또한 상기 기준 핑거를 기준으로 읽기 주소를 발생하여 유효 핑거에 해당하는 채널 지연 보상기(201~20n)의 순환 버퍼와 버퍼풀 발생기로 출력한다. In this case, when the current reference finger disappears, the reference finger selector and
한편 기준핑거 선택 및 합성기(340)의 기준 핑거 선택에 관한 제어는 다음과 같이 이루어진다. Meanwhile, the reference finger selection and the control regarding the reference finger selection of the
즉, n번째 핸드오버 제어기의 뺄셈기(32n)는 기준 핑거 쓰기 주소에서 핑거n 쓰기 주소를 뺀 후 그 결과를 비교기(33n)로 출력한다.That is, the
상기 비교기(33n)는 뺄셈기(32n)의 결과가 양수인지 음수인지를 판단하고 그 결과를 기준 핑거 선택 및 합성기(340)로 출력한다. The
이러한 과정이 모든 핸드오버 제어기에서 동시에 수행되고 그 결과가 기준핑거 선택 및 합성기(340)로 출력된다. This process is performed simultaneously in all handover controllers and the result is output to the reference finger selector and
상기 기준 핑거 선택 및 합성기(340)는 각 비교기(331~33n)의 결과에 따라 새로 선택하려는 기준 핑거가, 기존에 사용되던 기준핑거에 비해 시간적으로 앞서 있는지 뒤쳐져 있는지를 판단한다. 만약 뺄셈 결과가 양수라면 새로 선택하려는 기준 핑거가 기존 기준 핑거보다 뒤처져 있고, 음수라면 기존 기준 핑거보다 앞서 있음을 의미한다. The reference finger selector and
그러므로 상기 기준핑거 선택 및 합성기(340)는 뺄셈 값이 양수라면 해당 핑거의 버퍼풀이 발생하여 새로운 기준 핑거의 시간지연이 0이 될 때까지 출력 심볼을 내보내지 않고 기다린다. 만약 음수라면 뺄셈값의 절대값에 해당하는 심볼수만 큼 연속적으로 심볼을 출력하여 새로운 기준 핑거의 시간지연이 0이 되도록 한다. 즉 음수라면 버퍼풀이 될 때까지 해당 순환 버퍼에 데이터를 쓰는 속도보다 데이터 읽는 속도를 더욱 빠르게 한다. 예를 들어, 데이터는 매 클럭마다 읽고, 2 클럭마다 쓰기를 할 수도 있다. 그러다가 버퍼풀이 되면 쓰는 속도와 읽는 속도를 같게 한다. Therefore, if the subtraction value is positive, the reference finger selector and
한편, 본 발명에서 사용되는 용어(terminology)들은 본 발명에서의 기능을 고려하여 정의 내려진 용어들로써 이는 당분야에 종사하는 기술자의 의도 또는 관례 등에 따라 달라질 수 있으므로 그 정의는 본 발명의 전반에 걸친 내용을 토대로 내려져야 할 것이다. On the other hand, the terms used in the present invention (terminology) are terms defined in consideration of the functions in the present invention may vary according to the intention or practice of those skilled in the art, the definitions are the overall contents of the present invention It should be based on.
본 발명을 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가지 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다. The present invention is not limited to the above-described embodiments, and can be modified by those skilled in the art as can be seen from the appended claims, and such modifications are within the scope of the present invention.
상기에서 설명한 본 발명에 따른 이동형 위성 방송 수신기의 레이크 합성 장치의 효과를 설명하면 다음과 같다. The effects of the rake synthesis apparatus of the mobile satellite broadcast receiver according to the present invention described above are as follows.
첫째, 채널지연 보상을 위해 순환 버퍼를 사용함으로써, 지연에 따른 버퍼제약을 없애고, 전력 소모를 최소화하는 효과가 있다. First, by using the circular buffer for channel delay compensation, there is an effect to eliminate the buffer constraints due to the delay, and to minimize the power consumption.
둘째, 전체 핑거중에서 버퍼풀이 발생한 핑거들에 대해서 순환 버퍼의 읽기 주소를 발생시켜 모든 유효 핑거에 똑같이 사용함으로써, 효율적으로 채널 지연을 보상할 수 있다. Second, by generating the read address of the circular buffer for the fingers with the buffer pool among all the fingers and using the same for all valid fingers, the channel delay can be efficiently compensated.
셋째, 기준핑거를 선택함에 있어서 기존에 사용되던 기준 핑거와 새로 선택할 기준핑거간 시간적인 차이를 고려함으로써, 핸드오버시에 최종적으로 합성기가 출력하는 심볼의 연속성이 영향을 받지 않는 효과가 있다. Third, in selecting the reference finger, by considering the time difference between the reference finger used previously and the newly selected reference finger, there is an effect that the continuity of symbols finally output by the synthesizer during handover is not affected.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다. Therefore, the technical scope of the present invention should not be limited to the contents described in the embodiments, but should be defined by the claims.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040109429A KR100672414B1 (en) | 2004-12-21 | 2004-12-21 | RAKE combinator of mobile-type broadcasting receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040109429A KR100672414B1 (en) | 2004-12-21 | 2004-12-21 | RAKE combinator of mobile-type broadcasting receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060070805A KR20060070805A (en) | 2006-06-26 |
KR100672414B1 true KR100672414B1 (en) | 2007-01-24 |
Family
ID=37164382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040109429A KR100672414B1 (en) | 2004-12-21 | 2004-12-21 | RAKE combinator of mobile-type broadcasting receiver |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100672414B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8831139B2 (en) * | 2006-12-01 | 2014-09-09 | Broadcom Corporation | Method and system for delay matching in a rake receiver |
-
2004
- 2004-12-21 KR KR1020040109429A patent/KR100672414B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20060070805A (en) | 2006-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6668172B1 (en) | Reception apparatus and reception processing method | |
KR100552076B1 (en) | Signal receiving device in CDMA communication system | |
EP1363411A1 (en) | Diversity system and diversity method | |
KR100533812B1 (en) | Cdm receiver apparatus and rake synthesizer apparatus | |
WO2004093360A1 (en) | Radio receiving apparatus, mobile station apparatus, base station apparatus, and radio receiving method | |
US7924954B2 (en) | Frequency correction | |
KR100672414B1 (en) | RAKE combinator of mobile-type broadcasting receiver | |
KR100504360B1 (en) | Receiver and reception method | |
US6014405A (en) | Spread spectrum multipath receiver without a tracking loop | |
KR100628140B1 (en) | RAKE combinator of mobile-type broadcasting receiver | |
JP2000091973A (en) | Rake synthesis circuit | |
KR101100178B1 (en) | Apparatus and Method for gain compensates using channel estimator | |
KR100672504B1 (en) | Frequency offset estimator and it's method of mobile-type broadcasting receiver | |
KR100686046B1 (en) | Apparatus and Method of channel estimating in Digital receiver | |
KR100685999B1 (en) | Apparatus and Method of rake combining using noise estimator | |
JP2000252960A (en) | Rake reception device | |
KR100710321B1 (en) | Timing Recovery Device for Mobile Broadcasting Receiver | |
KR100672413B1 (en) | Mobile broadcasting reception method | |
KR100720547B1 (en) | bit De-interlever and DMB receiver using the same | |
KR100719490B1 (en) | Rake receiver | |
KR100672303B1 (en) | Apparatus and Method for detecting Gap filter ID in Digital receiver | |
KR100710229B1 (en) | Mobile-type broadcasting receiver and AGC method | |
KR20060070137A (en) | Channel compensator and it's method of mobile-type broadcasting receiver | |
US20020015440A1 (en) | Reception method and receiving apparatus | |
KR100686054B1 (en) | method and apparatus for transmitting pilot information of mobile broadcasting receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101223 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |