[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100679706B1 - 고효율서브오비탈고공원격통신시스템 - Google Patents

고효율서브오비탈고공원격통신시스템 Download PDF

Info

Publication number
KR100679706B1
KR100679706B1 KR1019970708901A KR19970708901A KR100679706B1 KR 100679706 B1 KR100679706 B1 KR 100679706B1 KR 1019970708901 A KR1019970708901 A KR 1019970708901A KR 19970708901 A KR19970708901 A KR 19970708901A KR 100679706 B1 KR100679706 B1 KR 100679706B1
Authority
KR
South Korea
Prior art keywords
telecommunication
telecommunications
transmitter
channel
wireless
Prior art date
Application number
KR1019970708901A
Other languages
English (en)
Other versions
KR19990022421A (ko
Inventor
서윈 아이. 셀리그슨
스코트 셀리그슨
Original Assignee
인터내셔널 멀티미디어 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 멀티미디어 코포레이션 filed Critical 인터내셔널 멀티미디어 코포레이션
Publication of KR19990022421A publication Critical patent/KR19990022421A/ko
Application granted granted Critical
Publication of KR100679706B1 publication Critical patent/KR100679706B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1036—Read-write modes for single port memories, i.e. having either a random port or a serial port using data shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/185—Space-based or airborne stations; Stations for satellite systems
    • H04B7/18502—Airborne stations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Astronomy & Astrophysics (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Dram (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

서브 오비탈면에 위치한 송신기와 수신기를 포함하고 있는 복수의 원격통신 노드(28)로 구성되어 있는 무선원격통신 시스템. 그 원격통신 신호는 코드분할 다중접속 스프레드 스펙트럼 기술에 의해 변조되는 광대역 디지털 무선 신호이다. 그 수신기는 상대적으로 약한 원격통신 신호를 수신하도록 작동하고 그들 신호원을 확인하는 공간처리를 사용하는 복수의 안테나(48)를 포함하여서, 스펙트럼의 최대 이용이 간섭없이 원격통신 신호에 의한 사용에 이용가능하게 한다.

Description

고효율 서브오비탈 고공원격통신 시스템{High Efficiency Sub-Orbital High Altitude Telecommunications System}
본 발명은 원격통신 시스템에 관한 것이고 더 상세하게는 서브오비탈 높이에서 작동하고 이용가능한 원격통신 채널의 증가된 효율과 증가된 활용화를 제공하는 원격통신 시스템에 관한 것이다.
셀방식의 원격통신의 성장에는 발생된 원격통신량을 만족스럽게 조작하도록 산업의 상당한 노력이 있었다. 결과적으로, 현재의 아날로그 셀방식의 원격통신 시스템의 사용자는 그들이 호출을 받거나 걸기 전에 원격통신 채널이 이용가능하게 되기를 기다려야 한다는 것을 알고 있다. 또한 전화통화 과정에서 노이즈의 형태로 또는 실제로 다른 대화와의 혼선을 경험할 것이다.
때때로, 호출은 그 당사자의 셀이 이용가능한 원격통신 채널을 가지지 못한 셀로 이동한다면 통화 과정에서 끊길 수도 있다.
그 문제는 단지 제한된 수의 주파수만이 셀방식의 원격통신에 할당되어 있다는 사실에 의해 더욱 악화된다. 그러므로, 그 문제는 셀방식 원격통신에 대한 수요가 증대됨에 따라 커질 것으로 예상된다.
산업은 이용가능한 주파수의 제한된 수내에서 통신채널의 수를 증가시키는데 성공적으로 사용되었던 몇몇의 향상된 아날로그와 디지털 기술을 발달시켰다.
본 발명은 현재의 바람직한 형태의 첨부한 도면을 참조함으로써 더 이해될 수 있다.
도 1은 본 발명의 현재의 바람직한 형태에 따라서 구성된 원격통신 시스템을 도시한 개략도이다.
도 2는 검출과 디코딩 수단의 외관을 도시한 개략도이다.
이들 기술의 가장 중요한 것은 시간 분할 다중 접속(TDMA)와 코드분할 다중 접속(CDMA)이다.
TDMA는 가장 광범위하게 사용되는 기술이다. 이것은 단일 원격통신 채널이 몇몇 호출에 사용되게 한다. 각각의 호출은 원격통신 신호의 사이클로 특정 불연속의 시간간격을 할당함으로써 효율성을 향상시킨다.
CDMA는 원격통신신호에 대한 스펙트럼의 광대역을 사용하여 효율성을 얻는다. 이것은 셀에서의 다른 원격통신신호로부터 구별하기 위해 각각의 원격통신 신호에 대해 구별되는 "노이즈" 스프레드 신호를 명기함으로써 호출을 구별한다. 컴퓨터의 도움으로 수신자는 호출을 확인하기 위해 지정된 "노이즈" 신호를 디코드하고, 그 원격통신 신호를 디스프레드한다.
"주파수 호핑"은 일련의 주파수로 호출을 스프레드하는 CDMA의 형태이다. 이것은 현재 사용되고 있는 주파수의 시퀀스를 식별하는 코드를 사용한다.
또한, 하나의 셀로부터 방출하는 약한 신호를 확인할 수 있고 같은 셀로부터 방출하는 다른 신호로부터 그들 신호를 분리할 수 있고 이에 따라 CDMA와 같은 디지털 다중접속 기술과 결합될 때, 이용가능한 원격통신 채널의 수가 매우 증가하는 시스템을 개발하는 것과 관련된 작업이 행해져 있다.
원격통신 채널의 이용가능성을 증가시킬려는 시도는 또한 기지국과 통신하는데 필요한 전력 필요조건을 줄이고 셀을 더 작게 만들려는 시도를 포함한다. 이것은 약한 신호는 감소된 전파능력을 가진다는 사실에 따른다. 또한, 이것의 세기가 급격히 떨어지기 때문에, 동일한 주파수는 이웃한 비연속 셀에 사용될 수 있다.
그러나, 대량의 원격통신을 유지하는데 필요할 수 있는 셀의 필요수를 제공하기 위해, 상당한 수의 기지국이 필요할 수 있다. 일부 전문가는 거의 100,000셀이 미국의 주요 대도시 지역을 단순히 커버하는데 필요하다고 추산하고 있다. 각각의 셀은 자체 고정 안테나 탑을 필요로 할 수 있다.
추가로, 상당히 정교한 컴퓨터 시스템이 셀에서 셀로 이동되는 셀방식 전화에서 필요할 수 있는 핸드오프(hand-offs)를 다루기 위해서 그리고 특정 호출에 지정된 주파수의 재사용을 다루기 위해서 필요할 수 있다.
이러한 문제는 적당한 기간에 그리고 적당한 비용으로 지상 시스템으로 해결될 수 있다는 것은 확실하지 않다. 그러므로, 신호반사, 감쇠 그리고 시계 제한으로 인한 그림자, 가시선과 같은 이러한 시스템에 관련된 전형적인 제한은 셀의 수를 증가시키고 크기를 축소시킴으로써 제거되는 반면, 지형적, 정치적, 환경적 그리고 사회적 요인이 특정 지역에 안테나 타워의 설치를 제한할 수 있고 그것에 의해 그들 지역에서 얻게 될 적당한 크기의 셀에 대해서 불가능하게 한다.
인공위성 각각이 기지국 노드로서 작용하고 셀방식의 네트워크 생성에 기여하는 인공위성 시스템은 상기와 같은 문제를 방지할 수 있다. 그러나, 이러한 시스템에서, 인공위성은 전형적으로 지상에서 약 22,500마일의 오비탈에 있기 때문에, 상대적으로 강력한 송신기가 필요하다. 더욱이, 정지 오비탈이 아니라면, 인공위성이 지상의 한지점을 통과할 때 하나의 인공위성에서 다른 인공위성으로 신호를 핸드오프시키기 위해서 하나의 수단이 제공되어야 한다. 더욱이, 지상노드를 가지고 있을 때, 핸드오프 수단은 호출인이 셀 사이에서 이동할 때 필요하다.
추가로, 인공위성 시스템은 발사와 관련한 상당한 비용, 그리고 현실적인 수리의 불가능이 있다.
따라서, 전술한 견해로, 본 발명은 서브오비탈면에 위치한 복수의 원격통신 노드를 포함하는 무선원격통신 네트워크 시스템에 관한 것이다. 노드 각각은 무선원격통신 채널을 통해서 광대역, 디지털 무선 원격통신 신호를 송·수신하는 수단으로 구성되어 있다. 원격통신 신호는 코드분할 다중접속 스프레드 스펙트럼 기술에 의해 변조된다.
무선의 디지털 원격통신 신호를 송·수신하는 수단은 신호원으로부터 상대적으로 약한 원격통신 신호를 수신하도록 작동하는 복수의 안테나를 포함하고 있다. 노드가 그 신호원을 확인할 수 있도록, 상기 안테나의 각각에 의해 수신된 원격통신 신호를 디코딩하기 위한 수단이 제공되고, 안테나와 디코딩 수단은 노드의 민감도를 증가시키도록 작동하고 이것은 상대적으로 약한 원격통신 신호를 검출 및 수신할 수 있고, 이에 따라 스펙트럼의 최대 이용은 간섭없이 원격통신 신호에 의한 사용을 위해 이용가능할 수 있다.
여기서 도 1을 참조하면, 특허출원 No.08/100,037에 설명된 것과 같은 시스템(10)은 지상계 부분(12)과 대기계 부분(14)으로 구성되어 있다. 대기계 부분(14)은 지상에서 약 12 내지 35마일 사이의 고도에 위치되어 있을 수 있다.
지상계 부분(12)은 안테나(20, 118, 138)와 같은 적합한 장거리 송·수신수단을 가진 지상국(18,120,140)에 접속된 지로를 가진 종래 전화망(16)으로 구성되어 있다. 또한 지상계 부분(12)은 개인(22)이나 자동차(24)로 이동할 수 있는 셀방식의 전화기와 같은 공지된 유형의 이동전화기를 포함할 수 있다. 안테나(20, 118, 138)는 지상에서 약 12 내지 35마일의 고도에 위치한 서브오비탈의 고공 중계국으로부터 및 그것에 원격통신신호를 송·수신하도록 작동한다. 이 고도는 기상활동이 일어나는 훨씬 위에 있도록 선택되어 중계국이 기상에 의한 영향에 종속되지 않을 것이다.
바람직하게, 1993.7.30에 출원된 모출원 No.08/100,037에 설명된 바와 같이 유도 안테나(58)에 의해 지상 링크 안테나(36)에 접속되어 있는 유도모듈(56)을 사용함으로써 각각이 지상의 특정 지역의 스테이션 위에 떠있는 기구(32)를 포함하고 있는 복수의 중계국(28)이 있다.
공지된 바와 같이, 각각의 중계국(28)은 지상국(20, 120, 140)와 개인(22, 122) 또는 자동차(24, 124)중 하나로 부터의 전화 원격통신 신호를 수신하여, 다른 지상국(120, 140), 개인(122) 또는 자동차(124)에 중계국을 이용하거나 또는 직접 송신하는 수단을 포함하고 있다. 그렇게 설치된 통신채널은 단방향방식, 이중방식 또는 반이중방식일 수 있다. 그 신호가 시스템(10)의 지상계 부분(12)에 되돌아 올때마다 원격통신 호출은 적합한 스위치(34, 134, 144)를 통해서 지상의 유선전화 시스템에 접속됨으로써와 같은 종래방식으로 완성된다. 그 스위치는 디지털 및 아날로그를 포함하고 있는 원격통신 신호에 적합한 어떤 유형일 수 있다.
공지된 바와 같이, 중계국(28)의 각각은 "셀"을 정의하는 각각의 노드로 원격통신 시스템내의 노드를 한정한다. 바람직하게, 노드의 각각은 무선 원격통신 채널을 통해서 광대역, 디지털 무선 원격통신 신호를 송·수신하는 수단으로 구성되어 있다. 바람직하게, 그 원격통신 채널은 전체 대역폭인 약 8MHz, 다른 말로 하면 대역의 중앙으로 부터 플러스 또는 마이너스 4MHz인, 보다 큰 주파수 대역폭을 가지고 있다. 그 원격통신 신호는 코드분할 다중 접속 스프레드 스펙트럼 기술에 의해 바람직하게 변조된다.
CDMA로 현재 이용가능한 주파수를 넘는 이용가능한 주파수의 이용도를 최대화하기 위해서, 그 셀은 상대적으로 작고 원격통신 신호에 필요한 신호전력은 매우 낮아야 한다. 이것은 주파수의 재사용도를 높일 것이고 간섭을 줄일 것이다. 그러나 감소된 신호세기는 기지국이 특정 셀방식의 전화의 이동을 추적하는것을 더 어렵게 만든다.
중계국의 각각에 안테나(48)와 디코더(44)의 적합한 어레이를 포함하고 있는 검출시스템이 제공된다. 그 검출시스템은 1995.6.5의 페이지(125-141)의 FORBES ASAP에 설명되어 있는 공간처리 시스템과 유사한 유형이다. 그 시스템은 어레이에서의 안테나 각각에 의해 수신된 신호를 처리한다. 디코드된 신호는 셀에서의 송신기 위치와 송신기를 확인한다. 또한 보통 놓칠 수 있는 매우 약한 신호일지라도, 그 검출시스템에 의해 수신되고 이것은 여전히 원격통신 채널을 완성하도록 처리되고 인식될 수 있다.
상기한 안테나 어레이로 구성된 검출시스템과 스프레드 스펙트럼 CDMA의 결합의 이점은 지상 및 인공위성 시스템 모두의 모든 단점이 방지되는 한편 수직신호 전파와 같은 이점이 유지됨으로써 원격통신 스펙트럼의 이용도가 증가하기 때문에 서브오비탈면에 위치되고 결합되어 있을 때 향상된다. 더욱이 전력 필요조건은 더 낮출 수 있고 노드에서의 송신기의 무게를 대응하여 줄일 수 있다. 추가로 변조기술 때문에 송신기의 수는 감소될 수 있다.
따라서, 다수의 원격통신 채널은 혼선, 반사, 주파수 재사용 등등으로부터 야기되는 간섭이 수반하는 문제 없이 특정 모드에 의해 한정된 셀에 수립될 수 있다.
추가로, 이런 시스템이 요구하는 상대적으로 높은 전력수요는 인공위성에 기초한 원격통신 시스템과 관련이 있다면 피할 수 있다.
상기된 시스템이 직접 시퀀스 및/또는 주파수 호핑 기술을 포함하는 코드분할 다중 접속 스프레드 스펙트럼 기술을 사용할 수 있다는 것이 기대된다.
더욱이, 원격통신 시스템에 대해 할당된 주파수가 특별한 주파수로 식별되지 않았지만, 할당된 주파수가 지상원격통신에 할당된 것 또는 인공위성 원격통신에 할당된 것과 같을 수 있다는 것을 알 수 있다. 마찬가지로, 원격통신 시스템에 의해 배타적으로 사용된 주파수도 본 발명의 범위에 속한다.
본 발명이 특정 형태와 실시예에 관하여 설명되었지만, 다른 형태가 전술한 명세서 측면에서 당업자에게 명백할 것이라는 것은 분명하다. 따라서, 본 발명의 범위는 명세서에 제한되지 않고 첨부된 청구범위에 의해 제한된다.

Claims (34)

  1. 무선 원격통신 네트워크 시스템에 있어서,
    지상에서 약 12 내지 35마일의 서브오비탈면에 위치되어 있는 복수의 원격통신 노드로서, 상기 복수의 원격통신 노드의 각각은 상기 서브 오비탈면에 있는 상기 노드와 지상 통신 디바이스 사이에서 무선원격 통신채널을 통해 광대역 디지털 무선 원격통신 신호를 송·수신하는 수단을 포함하고, 상기 무선 원격통신 신호를 송·수신하는 상기 수단은 상기 지상 통신 디바이스로부터 상대적으로 약한 원격통신 신호를 수신하도록 작동하는 복수의 안테나를 더 포함하고 있는 상기 복수의 원격통신노드;
    상기 노드의 각각을 지상의 소정의 지점위에 고정되도록 유지하는 수단;
    상기 노드가 상기 지상 통신 디바이스 및 그 위치를 식별할 수 있도록 상기 복수의 안테나 각각에 의해 수신된 원격통신 신호를 디코딩하는 수단;을 포함하고 있으며,
    상기 무선 원격통신 신호는 광대역 코드분할 다중접속 스프레드 스펙트럼 기술에 의해 변조되고, 상기 스펙트럼의 최대 이용이 간섭없이 상기 원격통신 신호에 의해 사용되어 질 수 있도록 하기 위해서, 상기 안테나와 상기 디코딩 수단은 상기 지상 통신 디바이스를 식별하기 위한 상기 노드의 민감도를 증가하도록 작동하여 상기 상대적으로 약한 원격통신 신호를 검출하고 수신할 수 있으며, 상기 무선원격통신 채널은 전체 대역폭이 8MHz 보다 큰 주파수 대역폭을 가지는 것을 특징으로 하는 무선 원격통신 네트워크 시스템.
  2. 제 1 항에 있어서, 상기 코드분할 다중접속 스프레드 스펙트럼 기술은 직접 시퀀스인 것을 특징으로 하는 시스템.
  3. 제 1 항에 있어서, 상기 코드분할 다중접속 스프레드 스펙트럼 기술은 주파수 호핑인 것을 특징으로 하는 시스템.
  4. 제 1 항에 있어서, 무선원격통신 채널을 통해서 광대역 디지털 무선 원격통신 신호를 송·수신하는 상기 수단은 적어도 하나의 송신기와 수신기를 포함하고 있으며, 상기 송신기와 수신기는 복수의 이중방식 원격통신 채널을 갖추고 있는 것을 특징으로 하는 시스템.
  5. 제 4 항에 있어서, 상기 송신기는 전력소모가 적고 경량인 것을 특징으로 하는 시스템.
  6. 제 1 항에 있어서, 지상 주둔 원격통신 네트워크 및 상기 지상 주둔 원격통신 네트워크에 상기 무선 원격통신 네트워크 시스템을 접속시키는 수단을 포함하고 있는 것을 특징으로 하는 시스템.
  7. 제 6 항에 있어서, 상기 지상 주둔 원격통신 네트워크에 상기 무선원격 통신 네트워크 시스템을 접속시키는 수단은 스위치를 포함하고 있는 것을 특징으로 하는 시스템.
  8. 제 7 항에 있어서, 상기 스위치는 디지털인 것을 특징으로 하는 시스템.
  9. 제 7 항에 있어서, 상기 스위치는 아날로그인 것을 특징으로 하는 시스템.
  10. 제 1 항에 있어서, 상기 노드는 기구에 의해 지지되는 것을 특징으로 하는 시스템.
  11. 제 1 항에 있어서, 상기 무선원격통신 채널은 지상 원격통신에 할당된 채널과 동일한 것을 특징으로 하는 시스템.
  12. 제 1 항에 있어서, 무선원격통신 채널을 통해서 광대역 디지털 무선 원격통신 신호를 송·수신하는 상기 수단은 적어도 하나의 송신기와 수신기를 포함하고 있으며, 상기 송신기와 수신기는 복수의 단방향 원격통신 채널을 갖추고 있는 것을 특징으로 하는 시스템.
  13. 제 12 항에 있어서, 상기 송신기는 전력소모가 적고 경량인 것을 특징으로 하는 시스템.
  14. 제 1 항에 있어서, 무선원격통신 채널을 통해서 광대역 디지털 무선 원격통신 신호를 송·수신하는 상기 수단은 적어도 하나의 송신기와 수신기를 포함하고 있으며, 상기 송신기와 수신기는 복수의 반이중 원격통신 채널을 갖추고 있는 것을 특징으로 하는 시스템.
  15. 제 14 항에 있어서, 상기 송신기는 전력소모가 적고 경량인 것을 특징으로 하는 시스템.
  16. 제 1 항에 있어서, 상기 무선 원격통신 채널은 오비탈 원격통신에 할당된 채널과 동일한 것을 특징으로 하는 시스템.
  17. 제 1 항에 있어서, 상기 무선 원격통신 채널은 상기 원격통신 시스템에 의해 배타적으로 사용되는 것을 특징으로 하는 시스템.
  18. 무선원격통신 방법에 있어서,
    네트워크를 한정하는 복수의 원격통신 노드를 제공하는 단계,
    지상에서 약 12 내지 35마일의 상공에 있는 서브오비탈면에 상기 노드를 위치시키고 상기 노드의 각각을 지상의 소정의 지점위에 고정되도록 유지시키는 단계,
    상기 서브오비탈 면에 있는 상기 노드와 지상 통신 디바이스 사이에서 무선원격통신 채널을 통해 광대역 디지털 무선 원격통신 신호를 송·수신하는 수단을 각각의 상기 노드에 제공하는 단계,
    상기 지상 통신 디바이스로부터 상대적으로 약한 디지털 무선 원격통신 신호를 수신하도록 작동하는 복수의 안테나를 각각의 상기 노드에 제공하는 단계,
    광대역 코드분할 다중접속 스프레드 스펙트럼 기술에 의해 상기 원격통신 신호를 변조하는 단계, 및
    상기 노드가 상기 지상 통신 디바이스 및 그 위치를 식별할 수 있도록 상기 안테나의 각각에 의해 수신된 상기 원격통신 신호를 디코딩하는 단계를 포함하고,
    상기 스펙트럼의 최대 이용이 간섭없이 상기 원격통신 신호에 의해 사용되어 질 수 있도록 하기 위해서, 상기 디코딩 수단과 상기 안테나가 상기 지상 통신 디바이스를 식별하기 위한 상기 노드의 민감도를 증가하도록 작동하여 상기 상대적으로 약한 원격통신 신호를 검출하고 수신할 수 있으며, 상기 무선원격통신 채널은 전체 대역폭이 8MHz 보다 큰 주파수 대역폭을 가지는 것을 특징으로 하는 무선원격통신 방법.
  19. 제 18 항에 있어서, 상기 코드분할 다중접속 스프레드 스펙트럼 기술은 직접 시퀀스인 것을 특징으로 하는 방법.
  20. 제 18 항에 있어서, 상기 코드분할 다중접속 스프레드 스펙트럼 기술은 주파수 호핑인 것을 특징으로 하는 방법.
  21. 제 18 항에 있어서, 무선원격통신 채널을 통해서 광대역 디지털 무선 원격통신 신호를 송·수신하는 상기 단계는 복수의 송신기와 수신기를 제공하는 단계를 포함하고 있으며, 각각의 상기 송신기는 복수의 이중방식 원격통신 채널을 갖추고 있는 것을 특징으로 하는 방법.
  22. 제 21 항에 있어서, 상기 송신기는 전력소모가 적고 경량인 것을 특징으로 하는 방법.
  23. 제 18 항에 있어서, 지상 주둔 원격통신 네트워크를 제공하는 단계 및 상기 지상 주둔 원격통신 네트워크에 상기 무선원격 통신 네트워크 시스템을 접속시키는 단계를 포함하고 있는 것을 특징으로 하는 방법.
  24. 제 23 항에 있어서, 상기 지상 주둔 원격통신 네트워크에 상기 무선원격통신 네트워크 시스템을 접속시키는 스위치를 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
  25. 제 24 항에 있어서, 상기 스위치는 디지털인 것을 특징으로 하는 방법.
  26. 제 24 항에 있어서, 상기 스위치는 아날로그인 것을 특징으로 하는 방법.
  27. 제 18 항에 있어서, 기구에 의해 상기 노드를 지지하는 단계를 포함하고 있는 것을 특징으로 하는 방법.
  28. 제 18 항에 있어서, 상기 무선원격통신 채널은 지상 원격통신에 할당된 채널과 동일한 것을 특징으로 하는 방법.
  29. 제 18 항에 있어서, 무선원격통신 채널을 통해서 광대역 디지털 무선 원격통신 신호를 송·수신하는 상기 단계는 적어도 하나의 송신기와 하나의 수신기를 제공하는 단계를 포함하고 있으며, 상기 송신기와 수신기는 복수의 단방향 원격통신 채널을 갖추고 있는 것을 특징으로 하는 방법.
  30. 제 29 항에 있어서, 상기 송신기는 전력소모가 적고 경량인 것을 특징으로 하는 방법.
  31. 제 18 항에 있어서, 무선원격통신 채널을 통해서 광대역 디지털 무선 원격통신 신호를 송·수신하는 상기 단계는 적어도 하나의 송신기와 하나의 수신기를 제공하는 단계를 포함하고 있으며, 상기 송신기와 수신기는 복수의 반이중 원격통신 채널을 갖추고 있는 것을 특징으로 하는 방법.
  32. 제 31 항에 있어서, 상기 송신기는 전력소모가 적고 경량인 것을 특징으로 하는 방법.
  33. 제 18 항에 있어서, 상기 무선원격통신 채널은 오비탈 원격통신에 할당된 채널과 동일한 것을 특징으로 하는 방법.
  34. 제 18 항에 있어서, 상기 무선원격통신 채널은 상기 원격통신 시스템에 의해 배타적으로 사용되는 것을 특징으로 하는 방법.
KR1019970708901A 1987-12-23 1996-06-07 고효율서브오비탈고공원격통신시스템 KR100679706B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13730587A 1987-12-23 1987-12-23
US07/512,611 US5093807A (en) 1987-12-23 1990-04-20 Video frame storage system
US08/488,231 1995-06-07
US8/488,231 1995-06-07
US08/488,231 US6188635B1 (en) 1987-12-23 1995-06-07 Process of synchronously writing data to a dynamic random access memory array

Publications (2)

Publication Number Publication Date
KR19990022421A KR19990022421A (ko) 1999-03-25
KR100679706B1 true KR100679706B1 (ko) 2007-04-19

Family

ID=26835121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970708901A KR100679706B1 (ko) 1987-12-23 1996-06-07 고효율서브오비탈고공원격통신시스템

Country Status (2)

Country Link
US (26) US5093807A (ko)
KR (1) KR100679706B1 (ko)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093807A (en) * 1987-12-23 1992-03-03 Texas Instruments Incorporated Video frame storage system
IE63461B1 (en) * 1989-09-11 1995-04-19 Jeremy Owen Jones Improvements in and relating to stable memory circuits
US6751696B2 (en) 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
US6324120B2 (en) 1990-04-18 2001-11-27 Rambus Inc. Memory device having a variable data output length
IL96808A (en) 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
JPH06103599B2 (ja) * 1990-11-16 1994-12-14 三菱電機株式会社 半導体集積回路装置
JP2874375B2 (ja) * 1991-04-11 1999-03-24 日本電気株式会社 ダブルバッファ形エラスティック・ストア
JP3992757B2 (ja) * 1991-04-23 2007-10-17 テキサス インスツルメンツ インコーポレイテツド マイクロプロセッサと同期するメモリ、及びデータプロセッサ、同期メモリ、周辺装置とシステムクロックを含むシステム
US5293482A (en) * 1991-10-18 1994-03-08 Supermac Technology, Inc. Method and apparatus for partial display and magnification of a graphical video display
US6223264B1 (en) 1991-10-24 2001-04-24 Texas Instruments Incorporated Synchronous dynamic random access memory and data processing system using an address select signal
JPH05210085A (ja) * 1992-01-30 1993-08-20 Canon Inc 表示制御装置
ATE159377T1 (de) * 1992-06-09 1997-11-15 Siemens Ag Integrierte halbleiterspeicheranordnung
EP0573800B1 (de) * 1992-06-09 1997-10-15 Siemens Aktiengesellschaft Integrierte Halbleiterspeicheranordnung
JP3400824B2 (ja) * 1992-11-06 2003-04-28 三菱電機株式会社 半導体記憶装置
US5796673A (en) * 1994-10-06 1998-08-18 Mosaid Technologies Incorporated Delay locked loop implementation in a synchronous dynamic random access memory
US5687357A (en) * 1995-04-14 1997-11-11 Nvidia Corporation Register array for utilizing burst mode transfer on local bus
KR100203243B1 (ko) * 1995-07-31 1999-06-15 윤종용 에스디알에이엠에 프레임의 영상신호를 기록하는 방법
JP3460404B2 (ja) * 1995-09-08 2003-10-27 ソニー株式会社 映像信号送出システム
US5712992A (en) * 1995-12-06 1998-01-27 Cypress Semiconductor Corporation State machine design for generating empty and full flags in an asynchronous FIFO
US5844423A (en) * 1995-12-14 1998-12-01 Cypress Semiconductor Corporation Half-full flag generator for synchronous FIFOs
US5963056A (en) * 1995-12-14 1999-10-05 Cypress Semiconductor Corp. Full and empty flag generator for synchronous FIFOs
US5850568A (en) * 1995-12-22 1998-12-15 Cypress Semiconductor Corporation Circuit having plurality of carry/sum adders having read count, write count, and offset inputs to generate an output flag in response to FIFO fullness
US5682356A (en) * 1996-01-11 1997-10-28 Cypress Semiconductor Corp. Multiple word width memory array clocking scheme for reading words from a memory array
US5661418A (en) * 1996-03-13 1997-08-26 Cypress Semiconductor Corp. Signal generation decoder circuit and method
JP3625955B2 (ja) * 1996-04-16 2005-03-02 沖電気工業株式会社 画像用半導体メモリ回路
JP3612634B2 (ja) * 1996-07-09 2005-01-19 富士通株式会社 高速クロック信号に対応した入力バッファ回路、集積回路装置、半導体記憶装置、及び集積回路システム
FR2757305B1 (fr) * 1996-12-17 1999-01-15 Sgs Thomson Microelectronics Dispositif et procede de lecture incrementale d'une memoire
AUPO647997A0 (en) 1997-04-30 1997-05-22 Canon Information Systems Research Australia Pty Ltd Memory controller architecture
US6115321A (en) * 1997-06-17 2000-09-05 Texas Instruments Incorporated Synchronous dynamic random access memory with four-bit data prefetch
WO1999013397A1 (en) * 1997-09-12 1999-03-18 Richard Rubinstein Fifo memory device using shared reconfigurable memory block
US6140946A (en) * 1997-11-07 2000-10-31 International Business Machines Corporation Asynchronous serialization/deserialization system and method
WO2000000959A1 (en) * 1998-06-30 2000-01-06 Daewoo Electronics Co., Ltd. Method of processing video data in pdp type tv receiver
US6240047B1 (en) 1998-07-06 2001-05-29 Texas Instruments Incorporated Synchronous dynamic random access memory with four-bit data prefetch
US6932876B1 (en) * 1998-09-03 2005-08-23 U.I.T., L.L.C. Ultrasonic impact machining of body surfaces to correct defects and strengthen work surfaces
KR100319612B1 (ko) 1999-04-07 2002-01-05 김영환 데이터 입력 버퍼 회로
US6240044B1 (en) * 1999-07-29 2001-05-29 Fujitsu Limited High speed address sequencer
JP3881477B2 (ja) 1999-09-06 2007-02-14 沖電気工業株式会社 シリアルアクセスメモリ
US6160750A (en) * 2000-02-04 2000-12-12 Advanced Micro Devices, Inc. Noise reduction during simultaneous operation of a flash memory device
US6421280B1 (en) * 2000-05-31 2002-07-16 Intel Corporation Method and circuit for loading data and reading data
US6573901B1 (en) * 2000-09-25 2003-06-03 Seiko Epson Corporation Video display controller with improved half-frame buffer
US7076225B2 (en) * 2001-02-16 2006-07-11 Qualcomm Incorporated Variable gain selection in direct conversion receiver
GB2374703A (en) * 2001-04-19 2002-10-23 Snell & Wilcox Ltd Digital video store
JP2002351430A (ja) * 2001-05-30 2002-12-06 Mitsubishi Electric Corp 表示装置
US20030011534A1 (en) * 2001-07-13 2003-01-16 International Business Machines Corporation Display privacy for enhanced presentations with real-time updates
EP1286268A1 (de) * 2001-08-21 2003-02-26 Alcatel Integrierte Schaltung mit Zuordnung von Adressbereichen
US20050083250A1 (en) * 2002-01-23 2005-04-21 Koninklijke Philips Electronics N.V. Addressing cells of a display panel
US7320037B1 (en) 2002-05-10 2008-01-15 Altera Corporation Method and apparatus for packet segmentation, enqueuing and queue servicing for multiple network processor architecture
US7606248B1 (en) 2002-05-10 2009-10-20 Altera Corporation Method and apparatus for using multiple network processors to achieve higher performance networking applications
US7339943B1 (en) 2002-05-10 2008-03-04 Altera Corporation Apparatus and method for queuing flow management between input, intermediate and output queues
US7593334B1 (en) 2002-05-20 2009-09-22 Altera Corporation Method of policing network traffic
US7336669B1 (en) 2002-05-20 2008-02-26 Altera Corporation Mechanism for distributing statistics across multiple elements
KR100507367B1 (ko) * 2003-01-24 2005-08-05 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 이용한 직렬 버스 제어 장치
US7248661B1 (en) * 2003-08-26 2007-07-24 Analog Devices, Inc. Data transfer between phase independent clock domains
DE10342255A1 (de) * 2003-09-11 2005-04-07 Bts Media Solutions Gmbh Schaltung zur Ansteuerung eines Speichers
US7343470B1 (en) * 2003-09-26 2008-03-11 Altera Corporation Techniques for sequentially transferring data from a memory device through a parallel interface
FR2869486B1 (fr) * 2004-04-21 2007-08-31 Oberthur Card Syst Sa Procede de traitement de donnees securise et dispositif associe
US8021091B2 (en) 2004-11-05 2011-09-20 Pem Management, Inc. Rotatable captivated nut
KR100733420B1 (ko) * 2005-06-30 2007-06-29 주식회사 하이닉스반도체 동기식 반도체 메모리 장치
TWI292096B (en) * 2005-10-06 2008-01-01 Via Tech Inc A data buffer system and an access method of a data buffer device
DE102006043669A1 (de) * 2006-09-18 2008-03-27 Qimonda Ag Steuerbaustein zur Steuerung von mindestens einem Halbleiterspeicherbaustein eines Halbleiterspeichermoduls
JP2008154011A (ja) * 2006-12-19 2008-07-03 Matsushita Electric Ind Co Ltd フレームシンクロナイザ回路
CN101617371B (zh) * 2007-02-16 2014-03-26 莫塞德技术公司 具有多个外部电源的非易失性半导体存储器
US7862204B2 (en) * 2007-10-25 2011-01-04 Pervaiz Lodhie LED light
US7784967B2 (en) * 2007-10-30 2010-08-31 Pervaiz Lodhie Loop LED light
JP5076832B2 (ja) * 2007-11-22 2012-11-21 富士通株式会社 遅延解析支援プログラム、該プログラムを記録した記録媒体、遅延解析支援装置、および遅延解析支援方法
US7646668B2 (en) * 2008-03-31 2010-01-12 Lsi Corporation Maintaining dynamic count of FIFO contents in multiple clock domains
TWI397855B (zh) * 2008-05-07 2013-06-01 Sunplus Mmedia Inc 減少接腳數之方法以及使用其之微處理器
KR100924356B1 (ko) * 2008-06-05 2009-11-02 주식회사 하이닉스반도체 커맨드 디코더 및 커맨드 신호 생성회로
USD613885S1 (en) 2008-06-10 2010-04-13 Pervaiz Lodhie Two-stage LED light module
USD613886S1 (en) 2008-06-10 2010-04-13 Pervaiz Lodhie LED light module with cutouts
USD614318S1 (en) 2008-06-10 2010-04-20 Pervaiz Lodhie LED light module
KR100972866B1 (ko) * 2008-06-27 2010-07-28 주식회사 하이닉스반도체 데이터 출력 제어 장치
JP5478776B2 (ja) * 2011-04-11 2014-04-23 東芝三菱電機産業システム株式会社 データ同期再生装置、データ同期再生方法およびデータ同期制御プログラム
US10234893B2 (en) * 2013-05-13 2019-03-19 Nvidia Corporation Dual-domain dynamic multiplexer and method of transitioning between asynchronous voltage and frequency domains
US9978660B2 (en) 2014-03-14 2018-05-22 Taiwan Semiconductor Manufacturing Company Package with embedded heat dissipation features
US9997233B1 (en) 2015-10-08 2018-06-12 Rambus Inc. Memory module with dynamic stripe width
US10552153B2 (en) * 2017-03-31 2020-02-04 Intel Corporation Efficient range-based memory writeback to improve host to device communication for optimal power and performance

Family Cites Families (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3740723A (en) * 1970-12-28 1973-06-19 Ibm Integral hierarchical binary storage element
US3771145B1 (en) * 1971-02-01 1994-11-01 Wiener Patricia P. Integrated circuit read-only memory
US3924241A (en) * 1971-03-15 1975-12-02 Burroughs Corp Memory cycle initiation in response to the presence of the memory address
US3758761A (en) * 1971-08-17 1973-09-11 Texas Instruments Inc Self-interconnecting/self-repairable electronic systems on a slice
US3821715A (en) * 1973-01-22 1974-06-28 Intel Corp Memory system for a multi chip digital computer
GB1461245A (en) * 1973-01-28 1977-01-13 Hawker Siddeley Dynamics Ltd Reliability of random access memory systems
FR121860A (ko) * 1973-07-19
DE2364254B2 (de) * 1973-12-22 1976-03-18 Schaltungsanordnung fuer datenverarbeitende geraete
DE2364408C3 (de) * 1973-12-22 1979-06-07 Olympia Werke Ag, 2940 Wilhelmshaven Schaltungsanordnung zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers
US3895360A (en) * 1974-01-29 1975-07-15 Westinghouse Electric Corp Block oriented random access memory
US3882470A (en) * 1974-02-04 1975-05-06 Honeywell Inf Systems Multiple register variably addressable semiconductor mass memory
US4038648A (en) * 1974-06-03 1977-07-26 Chesley Gilman D Self-configurable circuit structure for achieving wafer scale integration
US3969706A (en) * 1974-10-08 1976-07-13 Mostek Corporation Dynamic random access memory misfet integrated circuit
US3962689A (en) * 1974-11-21 1976-06-08 Brunson Raymond D Memory control circuitry
US3956727A (en) 1974-12-16 1976-05-11 The United States Of America As Represented By The Secretary Of The Navy Laser activated superconducting switch
US4007452A (en) * 1975-07-28 1977-02-08 Intel Corporation Wafer scale integration system
US4099231A (en) * 1975-10-01 1978-07-04 Digital Equipment Corporation Memory control system for transferring selected words in a multiple memory word exchange during one memory cycle
US4092728A (en) * 1976-11-29 1978-05-30 Rca Corporation Parallel access memory system
US4191996A (en) * 1977-07-22 1980-03-04 Chesley Gilman D Self-configurable computer and memory system
US4333142A (en) * 1977-07-22 1982-06-01 Chesley Gilman D Self-configurable computer and memory system
US4120048A (en) * 1977-12-27 1978-10-10 Rockwell International Corporation Memory with simultaneous sequential and random address modes
US4201983A (en) * 1978-03-02 1980-05-06 Motorola, Inc. Addressing circuitry for a vertical scan dot matrix display apparatus
US4247817A (en) * 1978-05-15 1981-01-27 Teradyne, Inc. Transmitting electrical signals with a transmission time independent of distance between transmitter and receiver
US4205373A (en) * 1978-05-22 1980-05-27 Ncr Corporation System and method for accessing memory connected to different bus and requesting subsystem
US4152781A (en) * 1978-06-30 1979-05-01 International Business Machines Corporation Multiplexed and interlaced charge-coupled serial-parallel-serial memory device
JPS5841522B2 (ja) * 1978-08-28 1983-09-13 株式会社東芝 デイジタル入力装置
US4315308A (en) * 1978-12-21 1982-02-09 Intel Corporation Interface between a microprocessor chip and peripheral subsystems
US4225947A (en) * 1978-12-29 1980-09-30 International Business Machines Corporation Three phase line-addressable serial-parallel-serial storage array
US4249247A (en) * 1979-01-08 1981-02-03 Ncr Corporation Refresh system for dynamic RAM memory
US4286321A (en) * 1979-06-18 1981-08-25 International Business Machines Corporation Common bus communication system in which the width of the address field is greater than the number of lines on the bus
US4463443A (en) * 1979-07-24 1984-07-31 The United States Of America As Represented By The Secretary Of The Air Force Data buffer apparatus between subsystems which operate at differing or varying data rates
US4306298A (en) * 1979-10-09 1981-12-15 Texas Instruments Incorporated Memory system for microprocessor with multiplexed address/data bus
US4443864A (en) * 1979-10-09 1984-04-17 Texas Instruments Incorporated Memory system for microprocessor with multiplexed address/data bus
US4321695A (en) * 1979-11-23 1982-03-23 Texas Instruments Incorporated High speed serial access semiconductor memory with fault tolerant feature
US4281401A (en) * 1979-11-23 1981-07-28 Texas Instruments Incorporated Semiconductor read/write memory array having high speed serial shift register access
US4388696A (en) * 1980-07-14 1983-06-14 Texas Instruments Incorporated Data processing system having dual output modes
US4385350A (en) * 1980-07-16 1983-05-24 Ford Aerospace & Communications Corporation Multiprocessor system having distributed priority resolution circuitry
US4468738A (en) * 1980-07-16 1984-08-28 Ford Aerospace & Communications Corporation Bus access arbitration using unitary arithmetic resolution logic and unique logical addresses of competing processors
EP0162234A3 (en) * 1980-07-23 1986-03-19 Nec Corporation Memory device
US4373183A (en) * 1980-08-20 1983-02-08 Ibm Corporation Bus interface units sharing a common bus using distributed control for allocation of the bus
GB2084361B (en) * 1980-09-19 1984-11-21 Sony Corp Random access memory arrangements
US4355376A (en) * 1980-09-30 1982-10-19 Burroughs Corporation Apparatus and method for utilizing partially defective memory devices
US4493060A (en) * 1981-03-09 1985-01-08 Fairchild Camera & Instrument Corp. Serial-parallel-serial charged coupled device memory and a method of transferring charge therein
US4395765A (en) * 1981-04-23 1983-07-26 Bell Telephone Laboratories, Incorporated Multiport memory array
EP0077328A4 (en) * 1981-04-27 1985-06-26 Textron Inc BUS FOR SEVERAL MAIN PROCESSORS.
GB2098021B (en) * 1981-05-06 1985-06-19 Sony Corp Digital television apparatuses
US4500905A (en) * 1981-09-30 1985-02-19 Tokyo Shibaura Denki Kabushiki Kaisha Stacked semiconductor device with sloping sides
US4811202A (en) * 1981-10-01 1989-03-07 Texas Instruments Incorporated Quadruply extended time multiplexed information bus for reducing the `pin out` configuration of a semiconductor chip package
US4595923A (en) * 1981-10-21 1986-06-17 Elxsi Improved terminator for high speed data bus
US4481625A (en) * 1981-10-21 1984-11-06 Elxsi High speed data bus system
GB2112256B (en) * 1981-11-18 1985-11-06 Texas Instruments Ltd Memory apparatus
US4488218A (en) * 1982-01-07 1984-12-11 At&T Bell Laboratories Dynamic priority queue occupancy scheme for access to a demand-shared bus
US4470114A (en) * 1982-03-01 1984-09-04 Burroughs Corporation High speed interconnection network for a cluster of processors
US4449207A (en) * 1982-04-29 1984-05-15 Intel Corporation Byte-wide dynamic RAM with multiplexed internal buses
US4435792A (en) * 1982-06-30 1984-03-06 Sun Microsystems, Inc. Raster memory manipulation apparatus
US4519034A (en) * 1982-06-30 1985-05-21 Elxsi I/O Bus clock
JPS5956276A (ja) * 1982-09-24 1984-03-31 Hitachi Ltd 半導体記憶装置
US4509142A (en) * 1982-12-15 1985-04-02 Texas Instruments Incorporated Semiconductor memory device with pipeline access
JPS59180871A (ja) 1983-03-31 1984-10-15 Fujitsu Ltd 半導体メモリ装置
US4770640A (en) * 1983-06-24 1988-09-13 Walter Howard F Electrical interconnection device for integrated circuits
US4567579A (en) * 1983-07-08 1986-01-28 Texas Instruments Incorporated Dynamic memory with high speed nibble mode
US4649511A (en) * 1983-07-25 1987-03-10 General Electric Company Dynamic memory controller for single-chip microprocessor
US4549283A (en) * 1983-09-06 1985-10-22 Rockwell International Corporation Digital time delay circuit with high speed and large delay capacity
US4646270A (en) * 1983-09-15 1987-02-24 Motorola, Inc. Video graphic dynamic RAM
JPS6072020A (ja) * 1983-09-29 1985-04-24 Nec Corp デュアルポ−トメモリ回路
FR2554952B1 (fr) * 1983-11-15 1989-04-28 Telecommunications Sa Procede et systeme d'adressage pour memoire dynamique
US4608678A (en) * 1983-12-23 1986-08-26 Advanced Micro Devices, Inc. Semiconductor memory device for serial scan applications
US4639890A (en) * 1983-12-30 1987-01-27 Texas Instruments Incorporated Video display system using memory with parallel and serial access employing selectable cascaded serial shift registers
US4710966A (en) * 1984-01-04 1987-12-01 Itek Corporation Digital frame processor pipe line circuit
US4569142A (en) * 1984-01-17 1986-02-11 Askinasi Joseph K Athletic shoe sole
US4745548A (en) * 1984-02-17 1988-05-17 American Telephone And Telegraph Company, At&T Bell Laboratories Decentralized bus arbitration using distributed arbiters having circuitry for latching lockout signals gated from higher priority arbiters
US4654655A (en) * 1984-03-02 1987-03-31 Motorola, Inc. Multi-user serial data bus
US4608669A (en) * 1984-05-18 1986-08-26 International Business Machines Corporation Self contained array timing
US4649516A (en) * 1984-06-01 1987-03-10 International Business Machines Corp. Dynamic row buffer circuit for DRAM
JPS6111766A (ja) * 1984-06-27 1986-01-20 Dainippon Screen Mfg Co Ltd 電子写真複写機の液体現像装置
US4618947B1 (en) * 1984-07-26 1998-01-06 Texas Instruments Inc Dynamic memory with improved address counter for serial modes
US4685089A (en) * 1984-08-29 1987-08-04 Texas Instruments Incorporated High speed, low-power nibble mode circuitry for dynamic memory
US4618849A (en) * 1984-10-31 1986-10-21 Rca Corporation Gray code counter
US4623990A (en) * 1984-10-31 1986-11-18 Advanced Micro Devices, Inc. Dual-port read/write RAM with single array
US4624502A (en) 1984-11-21 1986-11-25 Boole Leon J Portable drawer assembly
US4667313A (en) * 1985-01-22 1987-05-19 Texas Instruments Incorporated Serially accessed semiconductor memory with tapped shift register
JPS61175845A (ja) * 1985-01-31 1986-08-07 Toshiba Corp マイクロプロセツサシステム
US4933835A (en) * 1985-02-22 1990-06-12 Intergraph Corporation Apparatus for maintaining consistency of a cache memory with a primary memory
US4725987A (en) * 1985-10-23 1988-02-16 Eastman Kodak Company Architecture for a fast frame store using dynamic RAMS
US4779089A (en) * 1985-11-27 1988-10-18 Tektronix, Inc. Bus arbitration controller
JPS62152050A (ja) * 1985-12-26 1987-07-07 Nec Corp 半導体メモリ
JPS62192086A (ja) * 1986-02-18 1987-08-22 Matsushita Electronics Corp 半導体記憶装置
US4719627A (en) * 1986-03-03 1988-01-12 Unisys Corporation Memory system employing a low DC power gate array for error correction
US4949301A (en) * 1986-03-06 1990-08-14 Advanced Micro Devices, Inc. Improved pointer FIFO controller for converting a standard RAM into a simulated dual FIFO by controlling the RAM's address inputs
US4706166A (en) * 1986-04-25 1987-11-10 Irvine Sensors Corporation High-density electronic modules--process and product
US4833651A (en) * 1986-07-24 1989-05-23 National Semiconductor Corporation High-speed, asynchronous, No-Fall-Through, first-in-first out memory with high data integrity
JPH0612616B2 (ja) * 1986-08-13 1994-02-16 日本テキサス・インスツルメンツ株式会社 半導体記憶装置
US4785394A (en) * 1986-09-19 1988-11-15 Datapoint Corporation Fair arbitration technique for a split transaction bus in a multiprocessor computer system
JPS63132365A (ja) * 1986-11-22 1988-06-04 Nec Corp バス調停制御方式
US4764846A (en) * 1987-01-05 1988-08-16 Irvine Sensors Corporation High density electronic package comprising stacked sub-modules
US4789960A (en) * 1987-01-30 1988-12-06 Rca Licensing Corporation Dual port video memory system having semi-synchronous data input and data output
US4837682A (en) * 1987-04-07 1989-06-06 Glen Culler & Associates Bus arbitration system and method
US5093807A (en) * 1987-12-23 1992-03-03 Texas Instruments Incorporated Video frame storage system
US4975763A (en) * 1988-03-14 1990-12-04 Texas Instruments Incorporated Edge-mounted, surface-mount package for semiconductor integrated circuit devices
US5001672A (en) * 1989-05-16 1991-03-19 International Business Machines Corporation Video ram with external select of active serial access register
US5179670A (en) * 1989-12-01 1993-01-12 Mips Computer Systems, Inc. Slot determination mechanism using pulse counting
US5023488A (en) * 1990-03-30 1991-06-11 Xerox Corporation Drivers and receivers for interfacing VLSI CMOS circuits to transmission lines
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5311468A (en) * 1991-03-21 1994-05-10 Texas Instruments Incorporated Random access memory with a serial register arranged for quick access of a second bit from an arbitrary address

Also Published As

Publication number Publication date
US20030200417A1 (en) 2003-10-23
US6728829B2 (en) 2004-04-27
KR19990022421A (ko) 1999-03-25
US5805518A (en) 1998-09-08
US6728828B2 (en) 2004-04-27
US6735667B2 (en) 2004-05-11
US6188635B1 (en) 2001-02-13
US6895465B2 (en) 2005-05-17
US5684753A (en) 1997-11-04
US20010000817A1 (en) 2001-05-03
US20030208669A1 (en) 2003-11-06
US20030196067A1 (en) 2003-10-16
US6748483B2 (en) 2004-06-08
US6735668B2 (en) 2004-05-11
US20050182914A1 (en) 2005-08-18
US20030037219A1 (en) 2003-02-20
US20030200416A1 (en) 2003-10-23
US5680358A (en) 1997-10-21
US5680367A (en) 1997-10-21
US6662291B2 (en) 2003-12-09
US6910096B2 (en) 2005-06-21
US5680370A (en) 1997-10-21
US20030196034A1 (en) 2003-10-16
US6732224B2 (en) 2004-05-04
US20030200381A1 (en) 2003-10-23
US20030200415A1 (en) 2003-10-23
US20030196070A1 (en) 2003-10-16
US5680369A (en) 1997-10-21
US20030196068A1 (en) 2003-10-16
US6732226B2 (en) 2004-05-04
US6732225B2 (en) 2004-05-04
US20040186950A1 (en) 2004-09-23
US5680368A (en) 1997-10-21
US20030196069A1 (en) 2003-10-16
US5768205A (en) 1998-06-16
US6418078B2 (en) 2002-07-09
US5636176A (en) 1997-06-03
US5400288A (en) 1995-03-21
US6738860B2 (en) 2004-05-18
US5093807A (en) 1992-03-03

Similar Documents

Publication Publication Date Title
KR100679706B1 (ko) 고효율서브오비탈고공원격통신시스템
US5612703A (en) position determination in an integrated cellular communications system
US6725035B2 (en) Signal translating repeater for enabling a terrestrial mobile subscriber station to be operable in a non-terrestrial environment
EP0611501B1 (en) Beam compensation methods for satellite communication system
US6317420B1 (en) Feeder link spatial multiplexing in a satellite communication system
JP5313370B2 (ja) 加入者ユニットが実行する方法
USRE37140E1 (en) System and method for channel assignment in a satellite telephone system
US6650898B2 (en) Signal translating repeater for enabling a terrestrial mobile subscriber station to be operable in a non-terrestrial environment
US20060141929A1 (en) Cellular communication system
KR100715923B1 (ko) 페이징 장치 및 방법
CA2264161A1 (en) Radio frequency sharing methods for satellite systems
JPH04506294A (ja) 統合された蜂巣状通信装置
EP0510789B1 (en) Cellular telephone satellite system
MXPA02001057A (es) Metodo y aparato para paginar una terminal de usuario dentro del haz concentrado de mayor ganancia del satelite.
JPS63108827A (ja) 衛星または遠隔中継器を使用するスペクトル拡散多元接続通信システム
WO1998033338A2 (en) Point to multipoint radio access system
US6556828B1 (en) Network architectures for LEO/GEO satellite-based communications systems
IT1019611B (it) Sistema per comunicazioni fra stazioni fisse ed unita mobili con copertura di un area mediante antenne omnidirezionali e direzio nali
MX153908A (es) Mejoras en aparato para asignar y rastrear canales de radio en sistemas celulares
US8483120B2 (en) High efficiency sub-orbital high altitude telecommunications system
RU2227371C2 (ru) Высокоэффективная суборбитальная высотная телекоммуникационная система и способ создания беспроводных телекоммуникаций
SE9203335L (sv) Radiomodul ingående i en primär radiostation jämte radiostruktur innehållande sådana moduler
AU702991C (en) High efficiency sub-orbital high altitude telecommunications system
MXPA97009616A (en) Gran alti sub-orbital communication system
JPH01190134A (ja) 衛星通信方式

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 19971205

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
AMND Amendment
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20010607

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030325

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20031126

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20030325

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20040227

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20031126

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20050824

Appeal identifier: 2004101000809

Request date: 20040227

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20040326

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20040227

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20030523

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20010607

Patent event code: PB09011R02I

B601 Maintenance of original decision after re-examination before a trial
PB0601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040227

Effective date: 20050824

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20050824

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20040227

Decision date: 20050824

Appeal identifier: 2004101000809

PS0901 Examination by remand of revocation
S901 Examination by remand of revocation
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20051004

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060327

Patent event code: PE09021S01D

GRNO Decision to grant (after opposition)
PS0701 Decision of registration after remand of revocation

Patent event date: 20061120

Patent event code: PS07012S01D

Comment text: Decision to Grant Registration

Patent event date: 20050905

Patent event code: PS07011S01I

Comment text: Notice of Trial Decision (Remand of Revocation)

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070131

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070201

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee